TW203666B - - Google Patents

Download PDF

Info

Publication number
TW203666B
TW203666B TW081106943A TW81106943A TW203666B TW 203666 B TW203666 B TW 203666B TW 081106943 A TW081106943 A TW 081106943A TW 81106943 A TW81106943 A TW 81106943A TW 203666 B TW203666 B TW 203666B
Authority
TW
Taiwan
Prior art keywords
transistor
groove
layer
gate
conductivity type
Prior art date
Application number
TW081106943A
Other languages
English (en)
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Application granted granted Critical
Publication of TW203666B publication Critical patent/TW203666B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thyristor Switches And Gates (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

Λ 6η 6 五、發明説明(;L ) ίΜ*德相儀器股份有限公司(Texas Instruments Inc〇rp〇r*ated)1990年版檷所有。本專利文件掲示内容 之一部份包含受版權及皤密作品保護之材料。版權及® 密作品所有人,對於任何人傅真複製該專利文件或專利 掲示内容出現於專利及商標局專利楢案或記錄,不表異 議,但在其他方面保留所有版權,以及不論任何皤密作 品權。 相翮由諳案夕相万兹昭 ’ 本案參考併入下列共同讓渡之待決專利申諳案: 申請案號 申請日期 TI案號 07/6 17 , 8 50 1 990年 11 月 21 日 1 - 1 5089 1 990年1 1月2 1日 1 990年1 1月21日 1 99 0年1 1月21日 1 990年1 1月2 1日 (請先閲讀背面之注意事項再堝寫本頁) 裝· 經濟部屮央標準局只工消贽合作社印焚 07/618,279 07/618,351 07/618,273 07/618,353 發明夕柃術翎Μ 本發明傜槪括關於積體霉路功率裝置,製程及藉以所 製成之積體電路,尤指選通閘流管以及其與低壓半導體 装置同時製造之製程,含有上述者之積體電路,糸統及 方法。 發明夕背軎 本發明之背景係配合汽車電系統作為實例予以說明,而 並不限制其範圍。 TI-15094 T I - 1 5095 T I - 1 5096 T 1 - 1 5 09 0 訂- 線- -3 本紙張尺度边用中國國家榣準(CNS)甲4規格(210 X 297公龙) 經濟部中央檁準局员工汸#合作社印製 Λ 6_ η 6_ 五、發明説明(2.) 習知之汽車黴控制器,事實上限於低功率組件,故通過 中間繼電器及高功率總成連接至汽車電氣糸統之其餘部 份。例如,汽車徽控制器可予連接至指示燈,轉彎燈, 或甚至通過一相當高功率燈驅動器連接至頭燈。一低功 率,低壓信號線路一般予以連接至一燈驅動器之佶號輸 入。燈驅動器予以連接至一 12伏汽車電池及將予驅動之 燈。提供在功率與非功率裝置之間分開之單獨積體電路 ,需要較多空間,單獨之包寒,增多之零件至零件外部 連接,以及遞增之更高裝配成本。 到目前為止,在此一方面,高功率電子組件必須在與 低功率通輯组件之積體電路(inteqrated circuit,簡 稱1C)晶片分開之1C晶片上製造。習知為,高功率晶體 管具有不易舆低功率邏輯装置諸如5伏絶綠閘場效應晶 體管整體结合之不同處理要求。在一方面,某些電壓調 節器及>力率裝置使直接暴露於通常12伏習知汽車電氣糸統之 功率晶體管必須能耐可能高逹60伏之瞬變。在另一方面 ,此等裝置之插入,隔離及摻雜特擻,使其難以與較小 ,製程易變裝置共同製造。例如,超擻型裝置位於具有 相笛高摻雜物濃度之槽内。此等檐之插入能量及濃度與 高壓,高功率裝置之對應插入能量及摻雜物濃度通常為 不相容。然而,車用糸统徹控制器宜為單件式,亦即在 一半導體晶片之表面製成,而非有一晶片供電壓調節及 其他高功率應用,及另一晶片供通輯性能及類似性能。 -4 - (請先閲讀背面之注意事項再填ftt木页) 裝. 訂 線. 本紙尺度边用中Η國家楳準(CNS) T4規格(210x297公放) 經濟部中央梂準局CT工汸费合作社印製 ㈤咖 Μ Λ 6 _ η 6 五、發明説明(3) 發明夕槪沭 根據本發明之一方面,一種選通閛流管包括相反電導 型之第一及第二雙棰晶體管。第一雙棰晶體管之射極網 合至第一電源電壓。第一雙極晶體管之基極一射極匯接 點有一第一電阻值。第一雙極晶體管之集電極锚合至第 二雙極晶體管之基棰。第二雙棰晶體管之集電極锅合至 第一雙棰晶體管之基極。第二雙極晶體管之基極一射極 匯接點有一第二電阻值。第/二雙極晶體管之射極網合至 第二電源電壓。一第三晶體管有一電流路徑及一控制電 極,而控制電極為可操作以在一信號選擇性施加於其上 時控制電流路徑之電導。電流路徑使第一雙極晶體管之 基棰網合至第一電源電壓。電流路徑之電導為實際大於 镳應上述倍號預選狀態之第一雙搔晶體管基極一射極匯 接點之電導。一第四晶體管有一電流路徑及一控制電極 ,而控制電極為可操作以在一第二倍號選擇性施加於其 上時控制電流路徑之電導。電流路徑使第二雙極晶體管 之基極讲合至第二電源電壓。電流路徑之電導為實際大 於影»上述第二倍號預選狀態之第二雙掻晶體管之有一 射極匯接點之基棰之電導。 根據本發明之另一方面,為提供一第五晶體管,此晶 體管選擇性使第二雙極晶體管之集電極锅合至第二電源 電壓。使電流下降通過第一燹極晶體管之基極一射極匯 接點,第五晶體管便可藉以操作,將閛流管鎖定至接通 -5 - (請先閲讀背面之注意事項再填寫本頁) 裝- .\5 _ 本紙張尺度边用中國國家標準(CNS) Τ4規格(210x297公龙) 五、發明説明(4 ) 車 為 成 形 予 可 管 流 閘 通 選 面 方 諸 他 其 之 明 發 本 。據 況根 狀 製明將 之發則 片本否 晶。與 器置型 制裝導 控率電 橄功在 1 高及 單及上 造低層 製成入 中形埋 其時一 ,同於 份可成 部而形 1 因可 之,管 器合流 制綜閘 控以通 徹予選 用程之 -分 例積 施面 實置 此裝 在餘 。其 内將 以係 圈 , 護區 之槽 反壓 相高 層央 醱中 導橄 半略 之之 置型 裝導 該電 成二 形第 式導 形電 體二 具第 之之 管反 流相 閘型 通導 選電 在層 。/體 域/導 區半 之與 型於 導成 電形 1 管 第體 具晶 均關 二開 為 , 以 槽 溝 於 成 形 份 部 大 或 部 全 件 組 極 雙 而 面 外 槽 溝 之 〇 型内 管程 流製 閘合 率综 功之 高置 當裝 相率 一 功 為低 因及 -率 點功 優高 術他 技其 殊在 特可 有一 具有 明設 發關 本開 或 構 機 開 斷 及 通 接 單明 簡說 之要 成簡 構夕 所圖 中附 合 配 照 參 請 現 點 優 多 " 其 : 及中 明圆 發附 本在 解 , 瞭明 金說 完列 更下 了之 為圖 附 程器 述驅 所管 中線 文螺 本及 據燈 根車 個作 多操 有 , 車火 汽點 一 車 示汽 ,制 _ 控 意於 示用 為 , 1 成 匾製 所 (請先閲讀背面之注意事項再塡寫本頁) 裝- 訂- 線- 經濟部中央標準局工消t合作社印製 之 件 組 動 gB 被 為 作 至 器 制 控 撇 示 圖 路 /- ρν ;化 器簡 制為 控 2 微匾 之 實 之 器 制 控 徹 之 成 製 所 程 製 述 所 中 文 本 ; 據 管根 線 I 螺為 及 3 燈圖 各 本紙張尺度逍用中國Η家標準(CNS)甲4規格(210X297公;¢) 經濟部中央標準局β工消费合作社印51 Λ 6 _ Η 6_ 五、發明説明(5 ) · 際晶片設計圖; 圖4為_3中所示晶片之電路示意方塊圖; 圍5為圖3中所示撤控制器所包括之EEPROM記億器矩 陣之示意功能方塊圖; 圖6為根據本發明第一實施例之選通閛流管之示意電 路圖; 圖6c@根據本發明第二實施例之選通閘流管之電路圖; .〇 _7a, 'b, f及g為半導韓基片或層之高倍放大示意 正視圈,示在製造本發明之閛流管第一具體實施例之諸 値別階段; 圖7g-l為根據本發明之閛流管第二具體實施例之高倍 放大示意剖面圖; 團8為根據本發明之閛流管第一具鳢實施例之示意平 面圖,圖7g為實際沿圖8之7g-7g線所取; 圖9為根據本發明之閘流管第三具體實施例之示意高 倍放大平面圖; 圖10為根據本發明之閘流管第三具體實施例,實際沿 _9之10-10線所取之高倍放大示意剖面匾; 圖11為製造一種根據本發明之閛流管之製程流程圖; 圍12為根據本發明之閘流管第三實施例之電路圖; 圖13為根據本發明之選通閘流管第四具體實施例之高 倍放大示意剖面圖; 圖14為根據本發明之閛流管第四具體實施例之平面圖 -7- (請先閲讀背面之注意事項再墦寫本頁) 本紙張尺度逍用中國國家標準(CNS)甲4規格(210x297公龙) Λ 6 _._ B 6 五、發明説明(6 ) ,圓13為賁際沿圖14之13-13線所取; 圓15為與圖16a至16g中所更詳示之撤控制器晶片裂程 關連之高階層製程流程圖; 圆16a-16g為一黴控制器晶片不同部份之高倍放大示 意剖面匾,示在同時製造幾種不同半導體裝置之連續階 段,諸裝置示為彼此緊密相連,目的僅為例示综合製程 對諸裝置之影鬱; 圖16g-l$ _ 16a-h中所示垂直DMOS晶體管之更詳細示 意剖面圖; 圖16卜-1為_168-1中所示垂直DMOS晶體管之平面圖, 圖16g-l為實際沿圖16h-l之g-1-g-l線所取; 圖17a-17b及17d-17g為使用本文中所述綜合製程製造 P-溝道,低壓,及選通場效應晶體管之步驟之高倍放大 示意剖面圏; 圖17h為圖17g中所示晶體管之示意平面圖,圖17g 為實際沿圖17h之17g-17g線所取; 圖18b-18g為根據本文中所述之綜合製程製造低壓, 及選通η -溝道場效慝晶醱管之連續階段之高度放大示意 剖面圓; 經濟部中央標準局β工消费合作社印31 (請先閲讀背面之注意事項再艰寫本頁) 圓18h為圖18g中所示晶體管之示意平面圔,圖18g 為實際沿疆18h之18g-18g線所取; 圖19a-19b及19d-19g為根據本文中所述之綜合製程製 造高壓,反選通P -溝道場效應晶體管之連鑲階段之高倍 ~ 8 ~ 本紙張尺度逍用中國Η家櫺準(CNS)甲4規格(210X297公;«:) 經濟部中央棵準局β工消费合作社印¾ Λ 6 ___η 6 _ 五、發明説明(7 ) 放大示意剖面圖; 圖19h為圓19g中所示晶鱧管之示意平面圃,圈19g 為實際沿圈19h之19g-19g線所取; 圈20b-20g為根據本文中所述之綜合製程製造高S ,反 遘通η -溝道場效應晶體管之連續階段之高倍放大示意剖 面圖; 圖20h為圖20g中所示晶體管之示意平面圖,圖20g 為實際沿圖20h之20g-20g線所取; 画21a-21g為根據本文中所述之綜合製程製造横向擴 散MOS(LDMOS)n -溝道晶體管之連鑛階段之高度放大示意 剖面匾; _21h為圖21g中所示LDMOS晶體管之示意平面圓, 画21g為實際沿圖21h之21g-21g線所取; 圖22a-22b, 22d及22f-22g為根據本文中所述之綜合 裂程製造垂直NPN雙極晶體管之連绩階段之高倍放大示 意剖面圃; 圍22h為圖22g中所示垂直NPN雙棰晶體管之示意平 面圖,圖22g為實際沿圖22h之22g-22g線所取; 圖23 a及23c-g:為製造一種具有減低閛氣化物應力之及 選通延長漏極η -溝道場效匾晶體管之連绩階段之高倍放 大示意剖面圖; 圖23h為圖23g中所示晶體管之示意平面圖,圖23g為 實際沿圖23h之23g-23g综所取; -9 - (請先閲讀背面之注意事項再填窵本頁) 裝. 訂- 線· 本紙張尺度边用中國國家楳準(CNS)甲4規格(210x297公龙) 經濟部屮央梂準局员工消费合作社印焚 Λ 6_ η 6__ 五、發明説明(8 ) 画24g為根據本文所述之綜合製程所製成之一種具有 減低閛氣化物應力之反選通η -溝道延長漏極場效應晶體 管之高倍放大示意剖面_; 圈24h為圖24g中所示場效應晶體管之示惠平面圖, 圖24g為實際沿圖24h之24g-24g線所取; 圖25g為根據本文中所述之綜合製程所製成之一種具 有減低閘氣化物應力之反選通,延長漏極P -溝道場效應 晶體管之高倍放大示意剖面P; 圖25h為圖25g中所示場效應晶龌管之示意平面圖, 圓25g中所示之剖面為實際沿圖25h之25g-25g線所取; 圖26g為根據本文中所述之综合製程所製成之一種反 選通,垂直η -溝道場效應晶體管之高倍放大示意剖面圖; 圏26h為圖26g中所示垂直場效應晶體管之示意平面 匾,圖26g中所示之剖面為實際沿圖26h之26g-26g線 所取; 圖27a-b, 27d及27f-g為根據本文中所述之综合製程 製成埋入集電極,垂直NPH雙極晶體管之連鑲階段之高 倍放大示意剖面圔; 圖27h為圖27g所示埋入集電極垂直NPN晶體管之示 意平面.圖27g為簧際沿圖2/h之27g-27g線所示; 圆28為根據本文中所述之綜合製程所製成之一種垂直 DMOS晶體管之高倍放大示意剖面圖,示溝渠式連接使用 於埋入層; -1 0 - (請先閲讀背面之注意事項再蜞,ΐίΐ木頁) 裝· 訂_ 線- 本紙張尺度边用中S Η家桴準(CNS)甲4規格(210 X 297公釐) 經濟部+央梂準局β工消费合作社印褽 Λ 6 _ Η 6 五、發明説明(9) 匾29為供隔離用途之一種多矽場溝渠之高倍放大示意 剖面圓; 圖30為供裝置隔離用途之另一多矽場溝渠之高倍放大 示意剖面圖; 圖31a-31g (包括31b-l)為藉早期源極/漏極處理製造 槽隔離場效應晶體以及横向及垂直DM0S功率晶體管之連 鏞階段之高倍放大示意剖面圖; 匾32為根據本發明之閛流/管另一具體實施例之高倍放 大示意剖面圖; 圖33為圖32中所示閘流管之高倍放大示意平面圖;圖 32為實際沿圖33之32-32線所取;以及 画34為圖32及33中所示閛流管之示意電路圖。 發明夕詳细锐明 參照附匾之圖1至31,將對本文中所述製程,裝置及 糸統以及其諸多優點獲得最佳瞭解,在各圖中,相同數 字為用於相同或對應之部份。 首先謫參照画1 ,圖示一汽車10之透視圓,其中可採 用一個或多健根據本文中所述之綜合裂程所製成之微控制 器。微控制器可例如用於加熱,通風及空調(heating, ventilating and air conditioning,簡稱 HVAC)糸統 1 2 ,以控制相對氣流量及是否應接通空調糸統。微控制器 也可使用於汽車之儀表,可具有驅動類比式量計表,VF 顯示器,液晶顯示器及平視顯示器之功能。撤控制器可 -1 1 - 本紙張尺度边用中國《家標準(CNS)平4規格(210X297公龙) (請先閲讀背面之注意事項再填离本頁) 裝- 訂' 經濟部中央揼準局貝工消费合作社印31 ^〇36ί>〇 Λ 6 ____ 五、發明説明(10) 用於底盤16,以例如控制防錤死刹車条統,限制滑動差 動牽引,差動動力轉向,燃油泵及燈,包括頭燈。在驅 動糸18,微控制器可用以控制點火,燃油噴射,傳動之 嚙合及換檔型式,以及巡行電腦。撖控制器也可用以控 制幾種流行汽車選用配備20任何一種之操作,包括動力 座椅,車窗及門鎖,保險糸統,安全裝置諸如氣袋及座 椅安全帶感測器以及服務任何及所有此等裝備之多重式 電路。 / 其次請參照圖2 ,圖示一用以作為燈及螺線管驅動器 以供驅動燈單元24及螺線管26之徹控制器晶片12之示意 Η。 晶片22有一微控制器積體電路部位28及一 fig流管功率 開關積體電路部位3 0。值得注意的是,此二部位結合至 同一積體電路晶Η或楔H22。該較佳實施例阻止由於在 閘流管功率開關積體電路部位30切換時之電瞬變對微控 制器2 8之干擾。 受控制之電氣元件諸如燈單元24及螺線管26予以直接 連接至觸點元件32及34,此二觸點元件成大小及協調為 供在多安培範圍之霣流。閛流管電路38及40予以在晶Η 上结合,並有陽極分別連接至觸點元件32及34。陰棰予 以連接至一重型共用觭點元件42(或如希望,至各別之 觭點元件),此共用觸點元件予以連接為供功率電流回 至電池44。閛流管38及40各成大小為傳導至少約數百毫 -1 2 - (請先閲讀背面之注意事項再填寫本頁) 裝- 訂_ 線* 本紙張尺度逍用中Η國家樣準(CNS)肀4規格(210x297公徒) 〇3〇ί>^> Λ 6 13 6 經濟郎中央慄準局ο:工消费合作社印51 五、發明説明(11) 安,較佳為在多安培範圍之周邊裝置工作電流。電池44 藉開關结成46連接為輪送電流Ii至燈單元24。一谢電 開關48可镨應控制線路50上之預選倍號而操作,將霄池 44連接至螺線管26。控制線路50可例如接回至晶片22, 在此處可由晶片22上之輸出暫存器(未示)接出。此輸出 暫存器可儲存一位元,以供鬱應晶片上撤處理機(在下 文說明)而操作螺線管開關或繼電器48。 一組感測器52, 54---56 (周中僅示三値;可能還有幾 値)予以連接至微控制器28。圖示感測器52-56為類比式,如 果希望,可適合在晶Η上或晶Η外提供一類比一數位轉 換器(analog to digital converter,簡稱 ADC)58。 12伏汽車電池44予以連接至位於晶H22上之電壓調節 器及電源60。晶片上調節器之位置要求甚幾種高壓功率晶 體管在此晶片上此等晶龌管為能耐汽車電氣糸統中可能高 逹60伏之瞬變。此等功率晶體管因此具有與低壓邏輯晶 體管不同之處理要求。低壓遢輯晶體管(例如請見圖16g 中之晶體管402及403)—般具有小於一撤米之溝道長度 。習知為,此等功率晶體管之不同製程要求使其必須位 於單獨之積體電路上。不過,本文中所述之綜合製程, 允許例如晶片22上之電壓調節器60,閘流管電路38及40 ,以及其他高壓或高功率組件中所包括之功率閘流管在 單一製程舆晶片22上之其餘裝置一起製造。調節器60供 給各種電壓至晶片22之其餘部份,包括十八伏,五伏及 -13 本紙張尺度逍Λ1中國國家搮準(CNS)肀4規格(2Κ1Χ297公#) (請先閲讀背面之注意事項再填寫本頁) 裝- 訂 線· -036^^ 經濟部中央櫺準局员工消费合作社印51 Λ 6 ___η 6 _ 五、發明説明(12) 〇伏。 一慼潮器62可例如計數車輪回轉,並可産生回轉數之 脈衝至位於晶Η22上之脈衝接收器64。晶Η22上可包括 各種計時器66,包括用以轡應内部或外部引起之軟體錯 誤將目前工作之程式自動重設至開始狀態之”監控”計時 器。計時器方塊66也包括供給同步信號至晶Η22其餘部 份之時脈産生器(請見圖3及4 )。 徹控制器晶片22也包括一/供執行程式指令較佳為16位 之CPU (中央處理單元)68, —供儲存此等指令之程式記 億器70, —隨機存取記億器(random access memory, 簡稱RAM)72及一電可擦除可程式僅讀記億器(electrically erasable and programmable read-only memory,簡稱 EEPR0M)74。CPU 68包括一控制器。由CPU 68所完成之 指令之结果可儲存於RAM 72。EEPR0M方塊74可例如用於 在CPU 68所工作之程式,數據儲存,或者關於由使用者 所供給操作晶H22或汽車10之常數之程式記億。 圖2為撤控制器晶片22之高階層功能方塊圖。圖3中 示徹控制器晶H22之實際具體設計圖。圖3僅為一例證 性平面設計圖。黴控制器22有60値供外部連接之墊片76 。晶片22適合在二墊片76上接受標準之12伏電源。晶片 或楔片保持於一包裝(未示)内,此裝置成大小為考廉到 機械堅固性及導熱以傳遞很多熱離開包裝之散熱片或其 他接觸元件(未示)堅牢固定及安裝至包裝及自其接出。 -1 4- (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度边用中國國家標準(CNS) T4規格(210x297公釐) 經濟部中央揼準局员工消"合作社印製 Λ 6 _Β6_ 五、發明説明(13) 12伏電源予以連接至初级電壓諝節器78及次级電壓調 節器80。初级及次级電壓調節器78及80由園2中之諝節 器方塊60所表示。電壓調節器78及80産生晶Η22上所需 要之所有電壓,諸如V , νΐΛ及V 。圖3中所示之CPU pp eld ss 68也包括如圖2中所示之程式記億器70。CPU 68藉適當 之匯流排及通倍線路(請見圖4 )連接至黴控制器晶H22 之其餘部份。一随機存取記億器(RAM)陣列72及一電可 擦除可程式僅讀記億器(EEPjiOM)陣列74佔據晶片下部之 各別方塊。也提供空間供一串聯連接至外部裝置之串聯 通信界面82,供類比/數位轉換器58及供脈衝接收器64。 晶H22之右上部為一燈驅動器閘流管電路38及一螺絲 管閘流管電路徑40所佔據。閛流管電路38及40由CPU 68 蠻應接收來自類比/數位界面電路58及可能來自脈衝接 收器64(請見園2 )之感測器倍號予以控制。圖2之計時 器方塊66在圖3進一步分為位於CPU 68上方之時脈産生 器電路84, PLL振盪器電路86及楔件式計時器電路88。 楔件式計時器88包括供二計時器之組件。 晶片22也包括一數位输出電路方塊90。數位输出電路 90允許並行輪出數位信號至另一裝置,諸如另一撇控制 器晶片22或(如匯流排擴充裝置)至離板記億器晶片或其 他外部裝置。圖示之實施例雖然僅有一數位輸出埠90, 但可很容易包括其他相似之數位输出埠90。最後,晶片 22包括四開關界面電路92,以允許寅主選擇不同之操作 -1 5 - (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度边用中困B家樣準(CNS)甲4規格(210x297公龙) 經濟部中央梂準局员工消费合作社印¾ Λ 6 _ η 6 _ 五、發明説明(1今 模式。 除了各種低壓閘流管,電容器及其他邏輯裝置外, 晶片22包括幾値需要高功率晶體管之電路方塊。此等方 塊包括類比/數位轉換器58,脈衝接收器64,初级及次 级電壓調節器78及80,以及燈及螺線管驅動器電路38及 40。本文中所述之綜合製程允許此等功率電路結合在與 晶Η22上存在之其餘邏輯裝置同一基片上。 現請參照匾4 ,圖示晶片/2 2之示意構造方塊圖。一内 部匯流排100在CPU 68, EEPR0M記億器74與RAM 72之間 提供數據及位址線路。一周邊匯流排102將包括控制器 之CPU 68連接至第一及第二計時器88,類比/數位轉換 器58,串聯通信界面82,燈驅動器38,螺線管40,數位 輸出界面90及開關界面92。初级及次级電壓調節器78及 80以不同之預定電壓通過此等方塊之輪出箭頭所示之單 獨線路,供電至其他諸組件。同樣,時脈産生器84及PLL 振盪器86通過其自已之獨立線路(如圖示)供給信號至晶 Η 22之其餘部份。 圖5為留駐在晶片22上之EEPR0M記億器74之構造之示 意方塊圖。請予瞭解,EEPR0M可單獨為獨立之積體電路 並包括有如本文中所述之新穎元件,並為積體電路撤控 制器晶片22上之楔片。 陣列本身120有η行及m列,一陣列為nxm位元。本 文中所述撤控制器22之適當大小之陣列可有256字,每 -1 6 - (請先閲讀背面之注意事項再填离本頁) 裝- 本紙張尺度边用中困團家標準(CNS) T4規格(210x297公龙) ^〇36ί>〇 Λ 6 _ η 6 五、發明説明(15) 字為8位元,總共為2048位元。此等位元可組嫌於一例 如32行X 64列,或64行X 32列之陣列。 在一項實施例,陣列120需提供四線至每一元件:一 感測線,一行線,一列線及一虛地線。一行解碼器及一 移層次器122提供多條與行線成對之感測線如下:感測 0 ,彳ί 0 ,感_ 1 ,彳ί 1 ,等至感測η及行η 。一列解 碼器,移層次器及感測放大器部份124提供多條列線列 0 ,列1 ,列2 ,列3----列m 。毎一對列線共用其間 之虛址(vG )線。 一方塊126包括用以控制對EEPR0M陣列120存取及供 給泵計時之電路,以提供適當電壓之控制信號至陣列 120以及方塊122及124 。控制及供給泵方塊126予以 達接至输入/輪出界面方塊128 ,此方塊提供舆晶片其 餘部份;Z交接,或者,如在EEPR0M記億器74製造為不與 (請先閲讀背面之注意事項再填寫本頁) 裝· 訂 施 實 性 代 替28 1-.* 種' 一 Η 之晶 合面 结界 S出 辨輸 功/« 他入 其輪 過 通 能 功 他 其 至 接 排 流 匯 址 至 接 fane 逋 線· 經濟部中央棵準局0工消费合作社印$1 碼 I 徑管 解/#路流 行入此蘭 器 及 器 碼 匯 據 數 面 界 出 路 雷 入 寫 接 I- 1 ο 24出 %1* 方其 及 碼 解20 υ 1 通 32據 1數 排 流, 輸 使 過 流排制 閛流控 過匯為 通之供 ,4 提 管画並 流過 , 閛通制 用68控 使 U 立 级CP獨 出自可 輪來為 在 0 2 為斷; -切 1 2 效 S 圖有號 照予信 參宜制 請流控 時電之 暫之 2 管10 及 本紙5t尺度逍用中困國家楳準(CNS)甲4規格(210x297公龙) ο ϋ οΰ3 66ΛΒ 經濟部屮央楳準局貝工沽费合作社印製 五、發明説明(16) 至閛流管電路38及40之輪入,輸入38及40均宜使用圖6-14之输入及具體結構。 圖6為行驅動器閛流管電路38之示意電路画,螺線管 驅動器閘流管電路40之電連接為相似。一頂電壓軌140 予以連接至觸點元件32, —底電壓軌142則予連接至接 地觸點元件92(諳見圖2 )。一 PNP雙極晶體管144有一 (P + )射極146連接至頂軌140 , —基掻148及一(p + )集 電極150 。PNP晶體管144之集電極150予以電連接至 ✓ 一節點1 52 。 一 P -溝道場效應晶體管(概括示於154 )有一漏棰156 連接至電壓軌140 , —柵棰158連接至倍號源Si,及 一源極160連接至一節點162 。PNP雙極晶體管144之 基極148也予連接至節點162 。 一第二NPH雙極晶體管(槪括示於164)有一集電極166 連接至節點162 , —基極168連接至節點152 ,及一 (n + )射極170連接至底電壓軌142 。場效應晶體管154 有一連接至頂軌140之後柵極接頭163 。 一第二η -溝道場效應晶體管172有一 U + )漏極174連 接至節點152 , —柵極176通過一線路178a連接至信號 源Si,及一(n + )源極180連接至底電壓軌142 。一後 柵棰接頭182使場效應晶體管172之溝道連接至底電壓 軌 142 。 每一晶體管144或164之基極148或168被各別M0S -1 8 - (請先閲讀背面之注意事項再塡寫本頁) 裝- .,T- 線- 本紙張尺度逍用中國國家楳準(CNS)<fM規格(210x297公龙) 經濟部中央櫺準局A工消费合作社印製 Λ 6 _Β_6__ 五、發明説明(17) 晶體管154或172拉向各別晶體管之射極146或170 。 基極需相對於其射極被拉高或低於額定為0.6伏之二極 管壓降,俥切斷流過晶體管144或164之電流,與集電 極一射極路徑中約為數安培或更高之遠為較高之電流比 較,將基極拉低需費相酋低電流。利用放大因數在10與 100之間,在基極由M0S晶體管154及172所有利切換 之切換電流便在幾十至幾百毫安之範圍。 園6中所示之電阻器模擬舞過毎一晶體管144及164 基極一射極匯接點之電壓降。在施加信號11至晶鱧管 17 2之柵極176時,以及在施加其補信號Si至晶體管 154之柵極158時,越過電阻元件楔擬基極一射極匯接 點之電壓降,將會變為分別小於雙極晶體管164及144 所需之«壓電壓。造將會使閘流管38斷開。 在操作時,電流I進入頂軌140 ,並如箭頭184之點 線所示,被傳導通過閛流管140。電流通過由晶體管144 之射極146通過基極148傳至集電極166 ,及由集電極 150傳至基極168 。電流在射極170合在一起,並經由 底軌142流出。 閫流管奘晋结嫌 _7a-7g為根據本發明之閛流管第一實施例之高倍放 大示意剖面圖。匾7a-7f為閘流管結構在根據本文稍後 所述之綜合高M /低壓製程製造之連缠圓。現請特別參 照圖7g,以及圖8中所示閘流管結構之放大示意平面圖。 -1 9- (請先閲讀背面之注意事項再填ttt本頁) 裝· 訂 線· 本紙张尺度边用中國國家楳準(CNS)中4規格(210x297公 經濟部中央梂準局貝工消費合作社印製 汕33沾 Λ 6 _Β6_ 五、發明説明(18) 圖7g為實際沿圓8之7g-7g線所取。 在圃7g中,一摻雜U-)之HV η槽部位200較佳為延 伸至接觸一埋入之(η+)部位202 。一淺部位174以U + ) 擴散予以摻雜,並形成圖6 , 6a及7g之M0S晶體管172 之漏極174 。一摻雜(n + )之部位170作用如NM0S晶體管 172之源極180 (請見圖6 )及NPN雙棰晶體管164之射 極170。部位170藉導電觴點及導體204連接至底軌142。 一部位168為(p + >擴散,此部位作用如NPN雙極晶體管 164之基極168及PNP雙極晶體管144之集電極150(請 見圖6 )。一金颶或其他導電橋206使雙棰晶體管164 之基極168與晶體管172之漏極174連接。另一導電橋 M0S晶醱管154及172之柵極158連接至一單一輪入综 路,以供由控制信號Si控制。一第三導電線路178a使 M0S 172之柵極206連接至控制倍號51之源。 圖7g中之H0S晶體管172之(P-)摻雜基體或外延層208 藉圖6中之連接線路182所示之低壓p槽209連接至雙 棰晶體管164之基極168 。外延層208中之摻雜物(P-) 由低壓(P-)槽209予以加強。在匾7g中,偽藉(P-)低壓 槽208舆(p + )摻雜基極部位168之導電界面182完成此 相同之連接。 P -溝道M0S晶體管154以大致相似方式連接至圖6及 7g中之雙極晶體管144 。M0S晶龌管154有一源極160 摻雜(P + )並通過U + )觸點部位166連接至雙極晶體管144 -20 - (請先閲讀背面之注意事項再塡寫本頁) 裝· 訂- 線- 本紙張尺度边用中國國家楳準(CNS)甲4規格(210x297公I)
經濟部中央標準局KX工消货合作社印51 Λ 6___[]_£ 五、發明説明(I9) 上之基極148 (摻雜(η-))。如圖6中所示,摻雜U-)之 部位148包含ΡΝΡ晶醴管144之基極148及ΝΡΝ晶體管 164之觸點部位或集電極166 。一頂軌140藉槪略示於 210之導體及觭點連接至低壓U-)槽209a内所完成之 (n + )摻雜部位212 。頂軌140也藉導電觭點214連接至 M0S晶體管154之(p + )摻雜源極部位156,此部位也作 用如雙極晶體管144之射極。雙極晶體管144之基極一 射極匯接點,在控制信號Si施加至柵極158時,能被 M0S晶體管154所短路。因此,148與146間之基棰一 射極電壓被拉低於二極管壓降約0.6伏,使閘流管38斷 開。 匾7g示完成槪括示於216之另一場效應開關晶體管。 開關晶體管216有一源極218及一漏棰220 ,二者均由 位於低壓(P)槽209内之表面源棰/漏極(n + )擴散部位 所形成。源極部位218及漏極220部位可自行對準至一 柵極222 。場效應晶體管216之柵極220藉一觴點及導 體224連接至NPN晶體管164之基棰166 。場效應晶體 管216之源棰218經由一觸點及導醱226連接至底軌142。 在適當之倍號加至晶體管222之植極時,電流下降至接 地軌142 (請見以下所討論之圖6a)D 也存在於圖7中所示裝置者,有(p + )後柵極連接182 (供晶體管216及172)及163U + )後柵極連接(供晶體管 154)。U + )後檷極擴散部位163經由一適當之觸點及導 -21 - (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度边用中國Η家標準(CNS)甲4規格(210X297公*) 經濟部中央揼準局3工消费合作社印製 ^〇3δ〇δ Λ 6 ___Π6_ 五、發明説明(2Ό) 醴連接至頂軌140 ,而(ρΟ擴散部位182通過一適笛之 _點及導體連接至底軌142 。 連接至埋入層202之高壓U)槽擴散200藉深度U + ) 擴散229予以增強。此等擴散通過(η + )護圈觭點228連 接至外界。場氣化物隔離結構231在晶Η之表面無需觸 點及不改變電路操作之區域。 _6a為示意電路圆,示另一晶體管216及其連接。閘 流管140之所有其他組件保/持與圖6中所示者相同。n-溝道場效應晶體管216為可操作而將閘流管38鎖定接通 。在適酋之信號加於晶齷管216之檷極222時(其中標 示0N),由節點162通過晶體管216之電流路徑至底軌142 形成一電流路徑。造造成越過基極射極匯接點之電靨降 超過雙極晶體管144之正向接通鴒壓。電流於是進行通 過節點152通過晶體管164之基棰射棰匯接點,模擬如 一電阻器。越過此電阻之電壓降使雙棰晶體管16 4接通, 將整値閘流管38鎖定在接通狀態。以此方式鎖定閘流管 僅只需一脈衡供給至晶體管216之柵極222 。 圖8為圖7g中所示實施例之平面_,圖為實際沿圖 8之7 g - 7 g線所取。埋人(n + )層202在整倨裝置結構下面。 高Κ (η)槽200使裝置之周邊與晶片22上之其他結構隔 離。將深度U + )擴散部位229輅徹植入於護圈擴散200 之界限以内,以較佳完成至埋入(η + )層202之接《。將 琛狀(η + )護圈觭點部位228植入於表面,此_點部位示 -22 - 本紙張尺度边用中國Η家標準(CNS)甲4規格(210x297公龙) (請先閲讀背面之注意事項再埙寫本頁) 裝- 經濟部+央棵準局貝工消费合作社印^ Λ 6 ___Π6 五、發明説明(21) 為具有觸點及鍍敷金屬。U-)槽腔148較佳為與護圈擴 散200同時植入,此槽腔成構形如一沿具賭結構中間之 長條纹。U-)槽腔148使二(Ρ-)體208彼此分開。低壓 (Ρ-)槽部位209及低壓(η-)槽部位 209a重叠於(Ρ-)部 位 208 〇 其餘諸裝置组件成構形如一連串平行之長擴散絛紋及 多矽檷極。由左至右為(P + )後柵棰或槽連接163 ,場效 應晶體管154之源極160 ,多柵極158 ,漏極156 ,及 觭點部位212 。 (n + )槽腔觸點部位166擴散於(η-)槽腔 148内。將(p + )部位168植入,以橋接(η-)槽腔148之 邊界及最右之(Ρ-)槽209 。將源極/漏極部位170 ,漏 極174 ,源極部位218及漏極部位220 ,以及最後後柵 極或(Ρ)槽連接182整館植入在(Ρ-)漕209 。多矽柵棰 176及220可用以分別使(Ν + )擴散170 , 174及218, 220自行對準。圖中也示所選擇之金屬導體。 以_示之線型條紋方式布置該裝置,可使装置在平行 於長條紋之方向延伸希望之長度。這允許設計人員選擇 預定電流能量之閘流管。在圖8中,為求清晰,用以使諸 裝置組件互相連接及連接至外部之場氣化物部位231(圖 7g)以及第一及第二層鍍敷金腸經予省略。 圖7g-l示一輿圖6中所示電路相當之閛流管140之高 度放大示意剖面圖。除了略去第三開關晶體管216 ,包 括源極/漏極部位218及220以及柵極222外,諸組件 _ 2 3 - (請先閲讀背面之注意事項再填寫本頁) 裝· 訂 線. 本紙張尺度边用中國國家樣準(CNS)肀4規格(210X297公 L036G6 Λ 6 13 6 經濟部中央標準局A工消费合作社印製 五、發明説明(2¾ 為與圖7g中所示者相同。 園9示一替代性半導體結構之平面圖。在圖9中,剖 面線10-10示圖10作為圖9之結構一部份之剖面之關係。 在匾9中,M0S晶體管230及232偽在晶片之單獨部 份完成,並有各別之多矽柵極234及236 。四個別之導 體238 , 240,242, 244由晶體管230之源極及漏極以 及由晶體管232之源棰及漏棰連接至槪括示於246之閛 流管。閘流管246俗由在切多〇面246X之任一面産生雙邊 對稱之同心矩形環所構成。因為同心構造及對稱,在切 割面246 X—面之晶體管數,在此賁施例為閘流管上之晶 體管數,而非一半。換言之,圖10中與切割面246X相等 距離之相同結構為圖9中之同一環之一部份。 在圖10中,矽閛流管246之剖面具有不同之擴散,其 數字中有些情形在圖10之頂視_中見於超過一値環。一 高壓(η-)隔離環240下面為埋人之(n + )底層250 ,此環 包圍閛流管246 。(p + )射棰之次内環252予以插入低壓 (P-)槽254 ,並被(P-)體254表面部份之諸部份向内, 向外及在射極環252下面所分開。一深度(n-)(HV N槽) 材料之槽腔256在LV P槽254及在射極環252進一步向 内植入。在U-)槽腔256内,一略淺之(P + )擴散基極環 258向下延伸足夠接近部位256與LV P槽254之界面, 以在槽腔256建立一供PNP雙極晶體管作用之窄(η-)基 極部位。部位258可例如由一如本文中配合圖16a-16g -24- (請先閲讀背面之注意事項再填寫本頁) 裝. 訂 本紙張尺度边用中國國家標準(CNS)甲4規格(210x297公 經濟部中央櫺準局β工消费合作社印Ϊ4 ^〇3oC>^ Λ 6 __ B 6_ 五、發明説明(2彡 所述之深度(P + )擴散所造成。一 U + )擴散之射極琛260 敷着於(P + )射榷琛258本身,致使(n + )射極260在剖面 插入,並整個被包圍在(P + )基棰環部位258之周邊寬度 以内。射棰260貫穿足夠深入基極部位258 ,以僅留一 供KPN雙棰晶體管作用之窄(p + )基搔。一 UO觸點擴散 部位262在中心插入(η-)槽腔256 ,因而槽腔256在表 面完全包圍觸點262 。 圖9及10之裝置可根據下文配合圖15所述之綜合低壓 裝置/高壓裝置製程製造,或可僅根據圖11中所示之製 程製造。比較圖9及11,便於瞭解二製程及結構。圖9 及10之閘流管246有一埋入或底層(BL)250 ,此層在步 驟270摻雜(n + )並設有一(P-)外延層208 。其次,在步 驟272 , (P-)層208有一環狀(η-)隔離部位248及一深 度(η-)槽腔256 。在步驟274植入一同心低壓(P-)槽 254 。然後在步驟276 ,有同時或順序擴散之(p + )射極 環252及一(P + )基極環258 ,其後為使(n + >射掻260及 (η·〇基極接觸部位262同時或顒序擴散於(η-)槽腔256 之步8S278 。請比較圖9及11,在步驟278適酋植入晶 體管230及232上之U + )源極及漏極,或作為一單獨之 步驟。在步驟280敷着多矽檷極234及236 。鎪敷金颶 238, 240, 242, 244予以提供為步驟813之次步驟。在 考慮自行對準之晶髏管製造時,晶體管230及232之 U + )源掻及漏極則在多矽鍍敷後予以適酋擴散。 -25 - (請先閲讀背面之注意事項再填窝本頁) 裝- 訂- 線. 本紙張尺度边用中國國家樣準(CNS)甲4規格(210X297公釐) L〇36b6 Λ 6 13 6 經濟部中央標準局员工消费合作社印¾ 五、發明説明(2与 圖11之相同不後雜製程步驟也可應用於圖7g及8之略 撤不同幾何形狀之結構。要強調的是,在U-)擴散之隔 離環200之間,圈7g之整値埋入層202為代表實際之具 體敷着及同樣代表另一實施例,在此實施例,匾域202 繞一軸線202予以旋轉,或藉與圖9及10之結構類似而 作成兩邊或徑向對稱。反之,圖9及10之實施例同樣代 表又一實施例,在此實施例,在軸線246X之任一邊,成 圖7之方式少一雙邊對稱之屬何形狀半部c 團12為根據本發明之閘流管又一實施例之示意電路圖。 閘流管槪括示於290 。在此實施例,概括示於292之第 一横向PNP雙棰晶體管有一連接至正電壓供給296之射 極294 , —基棰2 9 8及一集電極3 00 ^晶體管292之基 極予以連接至節點302 ,而晶體管292之集電極300予 以連接至節點304 。概括示於 306之第二NPH雙極晶 體管有一集電棰308連接至節點302 , —基極310連接 至節點304 ,及一射極312連接至一接地軌314 。 流管290有二分別槪括示於316及318之場效應開 關晶體管。晶體管316之漏極320連接至節點304 ,以 及晶體管306之基極310及晶體管292之集電掻300 。 —源棰322連接至接地軌314 。閘流管316設有一控制 柵極324 。晶體管318之漏極326連接至節點302 ,並 藉以連接至NPN横向晶醱管292之基極298 ,以及NPN 晶體管306之集電極308 。晶體管318之源棰328連接 -26- (請先閲讀背面之注意事項再塡寫本頁) 線. 本紙張尺度逍用中Η國家標準(CNS)甲4規格(210x297公¢) Λ 6 13 6 經濟部中央梂準局员工消费合作社印51 五、發明説明(25) 至接地軌314 。第二開關晶體管318有一柵極330 。 圖13為一在其上構成閘流管290之(Ρ-)半導體層340 之高倍放大示意剖面圖,其中示一種完成此電路之結構 。一高壓U)槽植入物298形成ΡΝΡ横向晶體管292之 基極298 。在U-)槽298内之外延層340表面植入一 (Ρ)槽腔304 。其後,可在除外延層340供觸點或適合 裝置操作所必要之區域以外之所有位置增長場氣化物部 位 342 〇 . 其次,在外延層340表面未與場氣化物342氧化之處 增長柵極氣化物344 。然後,將一層高度摻雜之多晶矽 敷着於工件之表面,作成圖案及蝕刻,以形成多矽柵極 324 , 330及346 。場氣化物部342及多矽柵極324 , 330及346可用以(1)使(Ρ + )植入部份自行對準以産生 (Ρ + )表面擴散300及294 ,及(2)使(η + )型擴散部份自 行對準以産生U + )漏極部位320 ,共用源極328 ,漏極 部位326及射極312 。 横向ΡΝΡ晶體管292僳由射極294 , (η-)槽腔298之 主體,及一集電棰300所形成。ΡΝΡ雙極晶體管306像 由射掻312 ,基棰304及用以作ΝΡΝ晶體管306之集電 棰308之(η-)槽腔298所形成(諳見圖12)。場效應晶體 管有溝道界定於(Ρ-)外延層340 ;此等裝置之其餘組件 係由漏掻部位320及326以及共用源極部位328 ,以及 柵極324及330所形成。漏極320通過適當金颶大小矽 -27 - (請先閲讀背面之注意事項再蜞寫木頁) 本紙張尺度边用中國國家標準(CNS)甲4規格(210X297公釐) k,036bb Λ 6 Ιϊ 6 經濟部中央標準局Η工渭费合作社印奴 五、發明説明(26) 觴點及導髏348連接至集電極300 。源極328及射極 312藉導體350連接至接地軌314 。頂軌296通過導體 352連接至柵極346及射極294 。在圖示之構形,柵極 346短路至射棰294消除任何(P-)溝道M0S晶體管作用; 或者柵極340可予提供一第二導線,並且部位300與294 間所形成之合成(P-)MOS晶體管可用以將閘流管290接 通。 PHP晶體管292之基極298及NPN晶體管306之集電 極308藉(η-)基極298之延鑛予以連接。PHP晶體管292 之集電極300及NPN晶體管306之基極304在部位300 與3 0 4間之界面予以導電式連接。開關場效應晶體管3 1 8 之漏極326在部位326輿298間之界面連接至NPN雙極 晶體管之集電掻308 。 簡化之晶體管290具有一項技術優點,因為場效應晶 體管316及318不必在單獨隔離之槽中。 圖14為圖13中所示晶體管290之示意平面圖,画13為 實際沿圏14之13-13線所取。圖中傜以輪廓示鍍敷金屬, 亦即導體352 , 450及348。 (n-)298取一種矩形携造, 並完全包圍(P)槽腔310以及(p + )部位294及300 。長 框354指示至矽之觸點。長框324及330用以使一造成 部位320 , 328及326之(n + )植入物自行對準;(p + )部 位294及300自行對準至榈極346 。 (p + )植入物之掩模 予以設計為覆蓋(P)植人區域310 〇.此為與(η-)槽腔298 ~ 2 8 - (請先閲讀背面之注意事項再填寫本页) 裝- •?τ_ 線- 本紙張尺度边用中Β «家櫺準(CNS)甲4規格(210x297公婕) 經濟郎中央棵準局员工漪费合作社印製 ^〇36^>ό Λ 6 ___η 6 _ 五、發明説明(27) 之掩模覆蓋相同。(η + )射極312完金被(ρ)基極310所 包圍。 综会勒稈 晶Η22僳根據一種新穎之綜合製程所製成,其中功率 及非功率装置可在同一晶Η以最少之製程步驟及最少數 量之掩模製成。流程予以安排為對每一完成之裝置提供 最少量之熱循環。亦即,高溫製程步驟儘可能移至製程 之開始,俥不損壞稍後所造成之其他裝置結構。 圖1 5為流程圖,示用於製造徹控制器晶Η 2 2之製造步 驟之槪要。在配合圖15中所示之流程圖槪括說明製程後 ,製程將配合以下圓16a至16g予以更詳細說明,此諸 圖示選通閘流管38及40(請見圖2 )以外其他晶片上裝置 之製造。在配合圖16a-16g說明基本製程後,將配合画 7a, 7b, 7f及7g說明選通閘流管之一種具醴實施例之製 造步驟。 雖然製程為配合裝置在(P)型矽基Η及外延層製造予 以說明,但該製程可應用於(η )型半導體材料,及應用 於其他半導體。第一主要製程步驟370為例如藉外延增 長選擇性造成(η + )埋入層形成於Ρ -型矽層。(η + )埋入層 位於二(Ρ-)外延層之間,其下層較佳為延伸於(ρ + )基Η U + )埋入層為例如使用於電壓調節器方塊60中之垂直燹 重擴散”金屬氣化物半導體”(”Ve「tica丨double diffused” metal oxide semiconductor,簡稱 VDM0S)n-溝道功率 -29 - (請先閲讀背面之注意事項再蜞寫本頁) 裝. 訂 線- 本紙5艮尺度边用中B «家標準(CNS)甲4規格(210x297公*) ^03606 Λ 6 Η 6 經濟部屮央標準局Α工消费合作社印^ 五、發明説明(28) 晶體管,脈衝接收器/驅動器64中幾種型式之選通閘流 管燈及螺線管驅動器38及40,以及類比/數位轉換器方 塊58(請見圖3 )所需要。如稍後將予說明,一埋入U + ) 層也用以作為垂直NPN雙極晶體管之集電極。為每一 VDM0S晶體管或閘流管可造成一横向單獨i (n + )埋入層, 或如幾個此種晶體管預定予以並聪連接,刖可使一靥此 種層供此等晶體管。 在造成(n + )埋入層後,步驟371製造高壓功率晶體管 〆 之U-)晶體管槽。此等槽為製成功率晶體管本身之大擴 散部位。本發明之一項優點為使用造成功率晶體管之高 壓槽之同一植入造成其裝置之槽,諸如η-溝道18伏 EEPR0M選通晶體管。 在步驟372 ,使用至少一傾個別之深度(η + )植入物使 毎一 U + )埋入層由晶Η之其餘部份連接至垂直晶體管之 表面觸點,及(或)連接至垂直隔離之此等高功率裝置。 在步驟373 ,造成低壓裝置U-)槽以包圍習知之低壓 (VddS5伏)通輯場效應晶體管,以及例如垂直及横向 DM0S η-·道功率晶龌管,漏極一延長n-溝道功率晶體 管,及漏極延長Ρ -溝道功率晶體管之諸組件。低壓η -槽 也用以包圍肖待基二棰管。此處所述之高壓及低壓槽, 在用以造成此等槽之摻雜物瀑度上有所不同,並因此以 不同之次數予以植入至晶Η中。高®槽中有較低摻雜物 濃度,以保持高ΡΝ匯接點二極管擊穿,但為較深。低壓 -30 - (請先閲讀背面之注意事項再填寫木頁) 裝- 訂_ 線- 本紙5Il尺度边用中SB1家楳準(CNS)甲4規格(210X297公龙) A6 B(; ^03666 五、發明説明(29 ) 槽為較淺,但具有較高摻雜物濃度。 在步驟374 ,在外延層造成多個高壓P -槽。高壓P -槽 用以作為18伏EEPR0M選通閘流管,EEPR0M陣列本身中之 Fowler-Nordheim隧道效應EEPR0M元件中之槽,作為漏 極延長P -溝道晶體管之溝道部位,以及作為浮動柵極雪 崩注入式電可程式僅讀記億器(FAMOS EPROM)元件之槽。 此步驟也可用以製造画12-14中所示閘流管之(P)部位 310 。步驟375包括製造低壓P -槽,例如作為低·η -溝 道場效應邏輯晶體管之包殼,作為延長溝極Ρ -薄道場效 應晶體管之延長漏極,作為η -溝道LDM0S及VDM0S晶體管 之溝道部位,以及作為閘流管之基極及集電極體(請見例如圖 7g及7g-l中之部位209)。 在步驟376 ,例如進行深度(P + )植入,以形成垂直及 横向DM0S η -溝道功率晶體管之後栖極。 在步驟377 ,以掩模界定包圍有源裝置區域之壕或隔 離之氣化物部位。在步驟378完成在諸装置進一步彼此 隔離之溝道阻檔植入物。在同一步驟378 ,在半導體外 延層之表面局部增長先前所界定之隔離氣化物部位。 步驟379為關於形成例如浮動柵極雪崩注入式”金 颶”氣化物半導體(FAMOS)EPROM元件,及(或)雙層次多 EEPR0M元件之多晶矽(多1 )導體。 其次,在步驟380 ,形成高壓高功率晶體管控制柵極 之柵極氣化物,並完成此等晶體管之臨界電壓)調 -3 1 - 本纸張又度適用中國國家標準(CNS)甲4規格(210 X 297公釐) ------------------------裝-------訂-----^ (諳先M"背面之注*事項再埸寫本页) 經濟部中央標準局爵工消費合作社印- 81.9.20,000 經濟部中央標準局員工消費合作社印$衣 ,03666 A 6 ΒΓι 五、發明説明(30) ' 整植入物。在步驟381 ,通過高壓柵極氣化物層完成相 似之低壓V t調整植入物。關於低壓晶體管,除去相當 厚之高壓柵棰氣化物並在步驟381形成薄柵極氣化物。 步驟382為關於EEPR0M元件製造之一部份,並包括 (n + Mowler-Nordheim隧道二極管植入物及在植入物上 形成薄隧道氣化物。在步驟383,教着第二層多矽(多2) 層,予以摻雜.作成圖案及蝕刻,以界定例如圖6, 6a, 7f及g, 7g-l, 8, 9以及,12-14中所示低壓及高壓場效應 晶體管,單層多EEPR0M元件之柵極,閘流管之選通晶體 管之檷極,並且部份或完全界定FAM0S η-溝道EPROM元 件及雙層式多EEPR0M元件之控制柵極。在步驟384 ,某 些雙層式多柵極叠層作成圖案及蝕刻,以完成界定 PAM0S η -溝道EPROM元件控制棚極,以及在一實施例, 界定叠層蝕刻EEPR0M元件。 在步驟385 ,進行幾項源極/漏極植入物及擴散。多 晶體管及記億器元件柵極有側壁氣化物形成於靠近其横 向邊緣及蓋氣化物形成於其他露出之多矽表面。在主要 U + )源極/漏棰植入前,立即將一低密度擴散(Low-density diffusion, 簡稱 LDD)(n) 型 植人物 作成至 n-溝道場效應晶體管之表面源極/漏極部位。LDD及(n + )植 入物予以退火,随後為(P + )源極/漏極形成圖案及植入 。η-型源棰漏極植入步驟另用以形成P-溝道晶體管之後 柵棰,並且(Ρ + )源極/漏掻植入步驟另用以形成η -溝道 -32- 本紙张尺度適用中國國家標準(CNS)甲4規格(210 X 297么'梦) 81.9.20,000 -----------------------裝------.玎----- -''"'"-背面之注-事項再填寫本頁)
A 6 BG 2036()6 五、發明説明(31) 晶體管之後柵極。在此處可出現略高於(P + )源極及漏極 能量之特殊(P + )植入物,以形成圖9及10中所示之(P + ) 部位25 8 。 在步驟386 ,形成所製造裝置之半導體部份基本上完 成,所剩者為此等裝置之彼此導電式互相連接及連接至 外界,尚特基二極管裝置除外。在步驟386敷着中層氣 化物並予作成圖案及蝕刻,以産生接觸口。在步驟387, 敷着第一層之金颶,予以作成圖案及蝕刻,包括僅供 PtSi尚特基二棰管之鉑.,但通常包含濺射之鈦鎮合金及 在其頂部之鋁銅合金。在步驟388 ,在第一金屬上敷着 第二層绝緣體並形成通路至第一金屬。在步驟389敷着 第二金屬本身,予以作成圖案及蝕刻。在步驟390加一 保護性塗層,以及在步驟391在晶片上進行各種後清潔 室製程。 現將藉圖16a-16g詳細説明一種綜合製程流程,此諸 圖為晶H22之各區域(圖3 )在製程中不同連绩階段之示 意剖面圖。在此綜合製程流程中所形成之各裝置雖然在 画16a-16g中示為彼此相鄰,但在完成之半導體晶H22 不一定為如此情形。諸裝置示為緊密相連俗僅為讀者之 方便。請予瞭解,某些裝置可能(最可能將為)在實際之 半導體晶片22分開很寬面積。觀察各裝置緊密相連,可 瞭解毎一製程步驟同時適用於根據製程所製造之每一裝 置。 -3 3 - 本纸張又度適用中國國家標準(CNS)甲4规格(210 X 297公釐) 81.9.20 000 ----------------j -------裝——----1T-----t <請毛!»11?背面之注念事項再寫衣W) 經濟部中央標準局w工消費合作社印製 經濟部中央標準局爵工消費合作社印製 A 6 Β6 五、發明説明(32) '
所述綜合製程為組合式,亦即,並非所有圖示之裝置 需構成為供任一特定之積體電路晶片。在不需某些此等 裝置之情形,則省略函15中所示之有些製程步驟。例如 ,如果一積體電路不需要EEPROM,則將省略隧道二極管 步驟382 。如果特定之晶片製造為無需具有埋入漏極部 位或集電極之功率晶體管,則將省略(η + )埋 > 層步驟 3 7 0及深度(η + )步驟3 7 2 。如果製程無需FAMOS EPROM 元件,則將省略FAMOS if動柵極步驟379及EPROM叠層 步驟384 。綜合製程可作某些增加,以供如下文所將解 釋,修改圖示之元件。 本發明之一項主要優點為提供一組統一之製程參數可 適用於多種截然不同裝置之每一装置。每一此等裝置之 設計準則可儲存於程序庫中。積體電路設計者因此可由 此程序庫選擇不同之裝置,而保證有一综合製程可供用以 製成此等裝置,並且如此所選擇之裝置保證為與此製程 相容。這大為減少具有新設計之晶片之設計時間。 圖1 6 a為示意剖面圖,示製程之開始階段。開始材料 較佳為一種P-型矽基Η 40 0 ,此基Η可例如具有電阻率 約為0.015及[100]結晶。一(Ρ-)外延層401增長於矽基 片400之頂部。 本發明之製程在圖16a-16g中配合製造十一種不同之 裝置予以說明,每一裝置形成於其各別之裝置區域内。 以下之說明將詳述製造低壓溝道場效應晶體管402 , 本纸張尺度適用中國國家標準(CN’S)甲4規格(210 X 297公釐) 81.9.20,000 ---------------- -------裝------訂 (-先問-背面之注念事項再塡寫本頁) 經濟部中央標準局員工消費合作社印*''农 ^03606 A 6 Bfi 五、發明説明(33 ) 低壓邏輯η -溝道場效應晶體管403 (裝置402及403設 計為供電壓在或低於約五伏),供EEPR0M陣列之P-溝道 隔離或選通場效應晶體管404 ,供EEPR0M陣列之η-溝道 隔離或選通場效·晶體管405 ,電可程式僅讀記億器 F 〇 w 1 e r - Ν 〇 r d h e i m隧道效應元件4 0 6 ,漏極延長η -溝道 場效應晶體管407,漏極延長ρ -溝道場效應晶體管408, 横向擴散一源極/漏極”金屬”氣化物半導體(LDMOS)n -溝 道場效應晶體管409 ,華直擴散一源極/漏極”金屬”氧 化物半導體(vdm〇S)n -溝道場效應晶體管410 , ®持基 二極管411 ,及浮動榈棰雪崩金屬氣化物半導體 (F AM0S)電可程式僅讀記億器(EPROM)元件412 。將予作 成此等裝置之個別装置區域以及諸裝置本身,在所有此 諸圖中以相同數字標示。裝置404-410及412設計為受到 電壓及(或)電流密度遠大於低壓邏輯晶體管402及403。 將在晶片22製造之第一主要裝置結構為一(n + )埋入層 413 。此製造步驟相當於圖15中之(n + )埋入層製造步驟 370 。將一氣化物層(未示)敷着於(P-)外延靥401之表 面並予作成圖案及蝕刻,以界定U + )埋入層植入之區域 。可例如以一種η -型摻雜物諸如銻,在劑量約為4X1015 離子/平方厘米,及能量約為4 0 K e V (千電子伏)完成植入。 在随後之高溫步驟在惰性大氣中使植入之摻雜物擴散。 在已形成埋入層41 3後,在埋入層413頂部及在晶Η表 面其餘部份增長另一(Ρ-)外延部份。此最後之外延敷着 -35- 本紙張尺度適用中國國家標準(CNS)甲4规格(210 X 297公釐) 81.9.20 000 (請先閤治背面之注念事項再塡寫本頁) .裝. --a _ A6 A6 經濟部中央標準局員工消費合作社印製 五、發明説明(34) 可作成至深度約為一徹米。 一經形成及埋入U + )埋入層413 ,該較佳製程中之次 一步驟,為形成供不同装置之高壓η -槽。”高壓”一詞指 在此等槽中形成之装置所將受到之電壓,此等較高電壓 諸如十二及十八伏,以及高達六十伏之瞬變,需要較大 及較深之分別形成諸裝置之槽,但具有較小摻雜物濃度。 産生高歷(η-)槽相當於圖15中之高壓步驟371 。 增長一氣化物層415 —氮化物層416。氮化物層416 然後予以作成圖案及蝕刻,以界定將出現高壓η -槽植入 物之區域。然後較佳為以磷在劑量約為2.5X1012/平方 厘米及能量約為8 0 K e V處理(η -)槽植人物。這造成高壓 (η-)槽部位417, 418, 419及420。槽417及418之部份 將分別形成供Ρ -溝道晶體管4 0 4及4 0 8之溝道部位。槽 419及420將分別形成供PM0S晶體管409及410之溝道 之部份。 (η + )埋入層413用以作為垂直DM0S場效應晶體管410 之漏極或源極。對埋入層413將必須作成導電連接,以 使其連接至晶片22上之其他裝置。作此連接之圖示方式 為通過深度U + )植入物421 ,造成此連接相當於圖15中 之步驟372 。完成此種連接之一種替代性方式為通過本 案中稍後所説明之導電溝渠連接。在圖16a-16g中所示 之實施例,在晶片表面上Μ光敏抗蝕劑界定一深度U + ) 圖案,並藉等離子體蝕刻氮化物層416之任何其餘部份。 本紙張又度適用中國國家標準(CNS)甲4规格(210 X 297父發) 81.9.20,000 -''"閲^背面之注念事項冉塡寫本頁) i裝. *-»
Ac B6 經濟部中央標準局S工消費合作社印髮 五、發明説明(35 ) 然後磷在約為1.ox 1016離子/平方厘米及約為80 KeV完 成深度U + )植入物。然後藉熱步驟在約為攝氏1200°在 惰性大氣中幾小時將高壓η-槽部位417-420及深度(n + ) 部位4 2 1壓入。 其次完成低壓裝置之H -型槽植入。這相當於圆15中之 高層步驟373 。氮化物層416予以作成圖案及蝕刻,並 且此層及用以界定氮化物蝕刻之光敏抗蝕劑層(未示)用 以作為植入低® U-)槽42 2, 423及424之掩模。N-槽422 將用以作為低壓P -溝道場效應邏輯晶體管402之包封槽 。卜槽423將用以作為一漏極延長η -溝道功率晶體管407 之漏極之一部份。Ν -槽424將用以作為一尚特基二極管 411之包封槽。本文中所述製程之技術優點之一為漏極 延長η-溝道場效應晶體管407之漏極423傜在與η-422 及424同時造成。這減少所需掩模之數而使製程簡化, 並且減輕不必要之植入、蝕刻,熱及清潔步驟對晶片22 之損壊。 請予察知,剖面圖中所示之大約植入界線為在完成所 有熱步驟後所獲得之界線。在處理中之此早期階段,界 線為不很深或寬,但其在半導體晶片22完成另外之熱步 驟時,接近圖示之界線。 在低壓η-型植入步驟373後(圖15),在先前蝕刻之區 域内增長一墊片氣化物425 。然後在熱磷酸蝕刻除去氮 化物掩模416 ,備供次一製程步驟。 -37 - <-"玥-背面之注-事項再塡寫本頁) 本纸張尺度迺用中國國家標準(CNS)甲4規格(210 X 297公釐) 81.9.20,000 經濟部中央標準局es工消費合作社印製
Afi
BG 五、發明説明(36 ) 現請參照圖16 ,匾示該較佳製程中之另外諸步驟。 在製程中其次緊接出現之諸步驟相當於圖15中之高壓P-槽形成步驟374 。分別用以作為EEPROM元件406之隔離 槽,作為漏極延長η -溝道功率場效應晶體管407之溝道 部位,及作為FAHOS EPROM 41 2之槽之高壓Ρ-槽,使用一 層光敏抗蝕劑(未示)作成圖案。其次以硼在劑量約為 1.4X 1012離子/平方厘米及能量約為40KeV完成(P-)植 入物。這造成高®P-槽部位426, 427,428及429。植入 高壓P-槽426如圖示改變其與低壓η-槽423間之p/n二 極管界限。 進行至圖15之步驟375 ,其次以光敏蝕刻劑層430對 低壓P -槽作成圖案,並較佳為以硼在劑量約為2.5X1012 離子/平方厘米及能量約為40KeV完成p -型植入物。此植 入物造成供低壓H -溝道場效應晶體管403之低壓p -槽431, 作為延長漏極P -溝道晶體管408之漏極之部位432 ,作 為横向DM0S η -溝道晶體管409之溝道部位之部位433, 以及作為垂直DM0S η -溝道功率晶體管147之溝道部位 之部位434 。 現請參照圖16c ,將說明相當於圖15中之深度(Ρ + )製 造步驟376之另外諸步驟。一光敏抗蝕刻劑層435予以 作成圖案作為供植入深度(P + )植入物之掩模,用於製造 供横向DM0S η -溝道晶體管409及垂直DM0S η -溝道晶體 管410之後柵極。植入物較佳為以硼在劑量約為IX 10 12 一 3 8 _ 本紙張又度適用中國國家標皁(CNS)甲4規格(210 X 297公釐) 81.9.20,000 ----------------,-------裝------訂 (請'"闈-背面之;±;£事項再塡寫本頁) 經濟部中央標準局員工消費合作社印ίϊ A6 B6 五、發明説明(37 ) 離子/平方厘米及能量約為4 0 K e V作成。在高壓p -槽及深 度(P + )植入物後,在約攝氏1100°在惰性大氣中約500 分鐘,完成熱槽壓入步驟。深度(P + )植入步驟在横向 DM0S η -溝道晶體管409産生一深度(P + )後栖極部位436, 及在垂直DM0S η -溝道晶體管410之中央産生一深度(Ρ + ) 後檷極部位437 。然後除去光敏蝕刻物層435 。 (Ρ-)槽 433及434位於與高壓η -槽419及高壓η -槽421之邊界 分別間開相當大餘量。(Φ -)槽4 3 4也與深度(η + )擴散4 2 1 顯著間開,此槽在較佳實施例取一種環狀或循環形式。 深度(Ρ + )植入436及437較佳為定中心在個別(Ρ-)槽433 及434之邊界以内並向内與其間開。 製程現在進入如圖15之製程圖中所示之挖壕步驟377。 圖16a部份示製程之此部份。使用過氣化氫作為反應劑, 越過晶片22之表面形成一壕形墊氣化物層(未示),至深 度约400埃。其後,在熱步驟在攝氏8 0 0 ° ,使用一種 氮化矽敷着糸統,諸如氨與二氯矽烷之結合,形成一氮 化物層438 (可在圖16d中取層438 —起代表氮化物及 墊片氣化物),至深度約為]400埃。所獲得之氮化物/ 氧化物壕狀層438然後予以作成圖案及等離子體蝕刻,以 留下如圖示之壕狀掩模438 。壕狀氮化物/氣化物層438 留在η及p槽之中央部位作為對隨後植入物及局部氣化 (L0C0S)步驟之保護。 其次進行圖1 5之溝道阻檔溝道3 7 8 。對於將行在晶片 -39™ 本紙張尺·度適用中國國家標準(CNS)甲4規格(210 X 297公釐) 81.9.20,000 ----------------,1-------裝—丨----.玎------- {請%聞-*#*之注*事項再填寫本頁) 經濟部中央標準局κκ工消費合作社印製 b〇36Go Afi
BG 五、發明説明(38 ) 22上製造形成於U-)槽之裝置,溝道阻擋摻雜物宜於不 在壕狀層438所露出之區域植入。因此,將光敏抗蝕劑 層439作成圖案,以界定清道阻擋部位之很多横向邊綠 。可例如用一種(P)型摻雜物諸如硼在劑量約為3X103 離子/平方厘米及能量約為30KeV完成溝道阻擋植入物。 它將産生圖16d中之加號440所示之溝道阻措部位。為 求清晰,隨後在圖16e-16g中所示之剖面圖已略去溝道 阻檔部位440 。溝道阻播植入物作用為增加(P-)外延層 401之電導型至植入溝道阻擋部位440之(P)型。它防 止在裝置之間形成寄生晶體管。隨後將光敏抗蝕刻層 439灰化並由晶片22之表面清除。 現請參照圖16e ,將説明屬於如圖15中所示高層溝道 阻檔步驟378之另外諸步驟。其次在一種氣化大氣諸如 過氣化氫約九至十小時,約在攝氏900°發生局部氧化 作用至厚度約為7600埃(圖16a-16g中所示諸剖面之厚度 未按比例)。氣化作用發生在圖16d中所示氮化物/氣化 物掩模所露空之區域。這産生圖16中所示之隔離氣化物 部位441 。在氫氣酸浸潰二分種除去掩蓋層438之氣化 物部份,並在熱磷酸溶液中約在攝氏185°約185分鐘除 去該層438之氮化物部份。 在清除步驟後,在露出之矽表面上增長一假氣化物層 (未示)以除去受損之材料。随後利用氳氣酸濕蝕刻除去 此假氣化物層。 -40 - 本紙張尺度適用中國國家標準(CNS)甲4規格(210 X 297公釐) 81.9.20,000 ---------------·..!-------裝------.玎------^ {¾%聞治背面之注*事項再場寫本頁)
A6 BG ^03606 五、發明説明(39 ) ' 請繼鑲參照圖16e ,圖示製程中之另外諸步费[。此等 步驟相當於如圖15中所示之” FAM0S浮動柵棰”步驟379。 增長一 EPROM浮動柵極氣化物層442供浮動柵極雪崩金 廳氣化物(FAMOS)EPROM元件149 。此氧化物層442在氧 大氣約在攝氏900°增長至深度約為350埃。然後,使 用例如矽烷作為氣態矽載劑,約在攝氏825° ,在晶片 表面敷着第一層443之多晶矽(多1 )至深度約為2000埃 。約在攝氏900°使晶片$ 2受到氮一氣一 P0C13大氣約 20分鐘,藉以使多1層摻雜磷以使其導電。然後將多1 層443除釉,作成圖案及蝕刻,以産生如圖16e中所示 之FAM0S浮動柵極443及柵極氣化物442 。 在形成柵極氣化物層442及敷着多1層443之步驟中, 多1層曾予敷着在晶片22之其他非陣列部份(未示)。多 1層443敷着,作成圖案及蝕刻後,在氣大氣約在攝氏 950°在多1層44 3之露出表面增長一中間層氣化物層 至深度約為110埃。在此之後為約在攝氏800°在氨及 二氯矽烷之大氣中增長一中間層氮化物層至深度約為 250埃。合併之氮化物/氣化物夾層在圖16e中示為元 件41 2之單層444 。 在形成氮化物/氣化物絶線層444之步驟後,一層光 敏抗蝕劑(未示)用以覆蓋所有FAM0S η -溝道EEPR0M元件 412之層444。但氮化物層444之非陣列部份任令露出。 氮化物層444之非陣列部份然後予以蝕刻及除去。 4 1 - 本紙張尺度適用中國國家標準(CNS)甲4規格(210 X 297公釐) ----------------U-------裝------訂 -•'":νί-.背面之注-?事項再塡寫本頁) 經濟部中央標準局员工消費合作社印- 81.9.20,000 經濟部中央標準局8工消費合作社印$衣 L036G〇 A6
BG 五、發明説明(40 ) ' 請暫時回至圖15,次一高壓製程步驟為高壓裝置乂^ 調整步驟。在此步驟,在晶Η上敷着一層光敏抗蝕劑 (未示)並作成圖案,以使高壓η -槽417, 418, 419及421 露出。以硼在濃度及能量足以改變Ρ -之臨界電壓約一伏 植入此諸槽。然後除去光敏抗蝕劑層。完成一第二臨界 電壓調整植入物,以供此等使用高壓Ρ -槽結構427, 428 ,426及429之裝置。在晶片22敷着一層光敏抗蝕劑 (未示)並作成圖案,以_擇性使此等區域露出,同時覆 蓋所有其他區域。然後使用硼完成η -溝道^/^調整植入 物,以改變臨界電壓約0.85伏。 在高壓Vt調整植入物後,約在攝氏900°在氧大氣中 在矽之露出部份增長高壓柵極氣化物層445至深度325 至500埃。 次一高階製程步驟381中(圖15)包括低壓1調整植 入物。繼缠請參照圖I6e ,在晶片22之表面敷着一層光 敏抗蝕劑(未示)並作成圖案,以使低壓槽422, 431, 427, 423, 432, 433,及434露出。然後通過其時存在 於低壓槽區域之高壓柵棰氣化物層445作成硼植入物。在 此植入物步驟後,並使用同一有圖案之光敏抗蝕劑層,由 以上剛說明之低壓η及P -槽之表面蝕刻柵極氣化物層4 4 5 。在此蝕刻步驟後,櫊極氣化物層445便留在高壓槽 417, 427, 428, 426, 418, 419, 421¾ 429± 〇 其次,除去舊光敏抗蝕劑層,並在場效應晶體管402 -42 - 本紙張尺度適用中國國家標準(CNS)甲4規格(210 X 297么'釐) 81.9.20,000 (^先^‘-背而之泫-事項再塡-本頁) —裝. -έ , 經濟部中央標準局ΚΚ工消費合作社印製
Afi
BG 五、發明説明(41) ' 及4 Ο 3之低壓槽增長低壓柵棰氣化物層4 4 6替代蝕刻掉 之高壓柵棰氣化物層445 。在熱步驟中以氣大氣增長低 壓檷極氣化物層446至深度約為436埃。 如圖15中所示,次一高層製程步驟為步驟382 ,此步 驟包含製造供晶片22上所製成之EEPR0M元件406之隧道 二極管。請再參照圖16e ,在晶片22之表面敷着一光敏 抗蝕劑層447並作成圖案,以界定供隧道二極管之植入 區域。然後通過存在於将予植入之區域上之氣化物層 445作成磷植入物,以造成(η-)隧道部位448 。然後將 存在於隧道部位448上之氣化物層445之部份向後蝕刻 至半導體表面。然後除去光敏抗蝕劑層447 。其次,在 氧大氣中約在攝氏850° 。將一隧道氣化物層449向後增 長於露出之表面,至深度約為90埃。這完成如圖15中所 示之高層隧道二極管步驟383 。 圖15之次一高層製程步驟383為關於敷着,摻雜及界 定多個導電層2多柵極。請參照圖16f ,圖示製程中之 此諸其次步驟。將第二層多晶矽(多2 )敷着至深度約為 4500埃。這可例如使用矽烷作為敷着劑約在攝氏625° 完成。然後約在攝氏900°有氮及氣存在之熱步费[,使 多2層予以摻雜磷,以使其例如與P0C13導電。多2層 然後予以去釉。越過表面敷着一層光敏抗蝕劑並作成圖 案。然後蝕刻第二多層以界定下列多2柵極:一低壓P-溝道晶體管柵極450 , —低壓η -溝道晶體管柵極451, 本紙張又度適用中國國家標準(CN’S)甲4規格(210 X 297公釐〉 81.9.20,000 -----------------------裝——----# -叫"^"守面之:;£亡"項再塡寫本頁) 〇3δ^ύ Α6 Β6 五、發明説明(42) (請先匁访背面之注悉事項再塡寫本π) —Ρ -溝道EEPROM晶體管柵極453, — η -溝道EEPROM控制 柵極454 , —漏極延長η -溝道晶體管柵極240 , —漏棰 延長Ρ -溝道晶體管柵極457, —琛狀或循環式横向DM0S η -溝道晶體管檷棰4 5 8 , —環狀或循環式垂直D Μ 0 S η- 溝道晶體管柵極459 ,及一 PAM0S η -溝道控制柵極460 (此最後柵極在此處僅部份界定)。 現請參照圖16g ,画示綜合製程之其餘主要步驟。請 暫時參照圖15,圖16g中所示之其次諸步驟為EPR0MII 層蝕刻步驟384 ,源極/漏極製造步驟385,及觸點步驟 386 。在晶H22之表面敷着一層光敏抗蝕刻劑(未示)並 作成圖案,以使EPROM區域412之第二多層460之不想 要部份露出。有圖案之抗蝕刻劑界定一叠層,包括 EPROM浮動柵極氣化物442 , EPROM浮動柵極443 ,氧 化物/氣化物夾層444及第二多控制柵極4 6 0 ,使用同一 光敏抗蝕刻劑掩模連鑛蝕劑所有此諸層,直到産生如圖 16g中所示之” II層”442, 443, 444及460。然後除去有 圖案之光敏抗蝕刻劑層。 在叠層蝕刻後,在晶H22敷着一 2000埃厚度之氣化物 層(未示),並向後各向異性蝕刻,以産生倒壁氣化物部 位461 。因為氣化物在具有垂直離隙之表面細節處之原 經濟部中央標準局Μ工消費合作社印製 來厚度概括較氣化物層之厚度為深,故由向後蝕刻留下 部位461 。在向蝕刻後,在熱步驟在氣大氣中增長一 300埃蓋氣化物層462以使柵極450, 451, 452, 453, -44- 81.9.20,000 本紙張尺度適用中國國家標準(CNS)甲-1規格(210 X 297么、釐)
A 6 BC 經濟部中央標準局8工消費合作社印製 五、發明説明(43) ' 454, 455, 456, 457, 458, 459 及 460 之露出表面絶緣 其次將一層光敏抗蝕刻劑(未示)敷着於晶片22之表面 並作成圖案,以使装置區域403, 405及406露出。也任 令裝置區域407, 408, 409及410之選定部份露空。然後 以一種流動η -型摻雜物諸如磷在劑量約為4.〇x 10 14離 子/平方厘米及能量約為80KeV完成低密度擴散(LDD)植 入。這迨成源極/漏極部位46 3, 464, 465, 466, 467及 468,供漏極延長 η -溝道晶體管407之源棰部位469, 供晶體管407之漏極之觭點部位470 ,供横向DMOS n- 溝道晶體管409之漏極觴點部位471及環狀源極/漏極 部位472 ,供垂直DM0S晶體管410之深度(n + )觸點部位 473及環狀源極/漏極部位474 ,供尚特基二極管411之 觸點部位475 ,以及供FAMOS EPROM元件412之源極/漏 極部位4 7 6。 一第二(n + )源極/漏極植入物在I DD植入物之後進入相 同區域,使其為U + ),並用砷在劑量約為5X1015離子/ 平方厘米及植入能量約為120KeV所完成。其後,此二植 入约在攝氏900°在氮大氣中退火,以獲得圖示之邊界。 特別是,在(n + )部位472及474之磷摻雜物之一部份在 供LDM0S晶體管409及VDM0S晶體管410之個別柵極氧化 物445下部份擴散。 除去有U + )源極/漏極圖案之光敏抗蝕刻層(未示), 並以一層作成圖案為界定多値(P + )源極/漏極部位光敏 -45 本纸强尺度適闬中國國家標準(CNS)甲4規格(210 X 297公釐) 81.9.20,000 (^"匁为背面之注念枣項再填寫本頁) 經濟部中央標準局κκ工消費合作社印¾ A6
BG 五、發明説明(44) ' 抗蝕刻劑層(未示)替代。用硼在劑量約為2X 10 15離子/平方 厘米及能量約為25KeV完成一(p + )源極/漏極植入物。此 植入物造成分別供低壓及EEPR0M選通p -溝道場效應晶體 管402及404之(p + )源極/漏棰部位478, 479, 480及 481 ;供漏極延長P-溝道晶體管408之源搔482及漏棰- 觸點部位483 ;以及分別供横向DM0S晶體管409及垂直 DM0S晶體管410之中央後柵極觭點部位484及485 。 以上剛說明之諸步驟對應於圖〖5中之源極/漏極製造步驟 385 。製程其次進行至”觸點”步驟386。在清除步驟後, 敷着並增濃礎酸S矽玻璃(borophosphate silicon glass,簡稱BPSG)。將一層光敏抗蝕刻劑作成圃案及蝕 刻,以供每一裝置402-412之觭點(未;T、)。BPSG僅就尚 特基二極管装置區域411予以圖示,在該處俱以486標 示。有圖案之光敏抗蝕刻劑用以作為掩模,以供觸點口 之連鑛濕式及等離子體蝕刻,包括尚特基二極管411之 口 487 〇 在另一清除步驟後,將鉛僅敷着於尚特基二極管口 487並予燒結,以造成一矽化物層488 。除去不起反應 之鉑。然後,在口 487及在其觸點口(未示),將一種耐 火材料,諸如鈦合金濺射於深度約為3300埃。在此 之後為另一約6000埃之鋁銅合金,以完成第一層金颶化 然後將此第一層金屬(金屬1 )作成圖案,蝕刻及燒结。 在圖15g中以489表示金屬1觸點;對裝置402-412之 -46 - 本紙張尺度適用中國國家標準(CNS)甲4规格(210 X 297公釐) 81.9.20,000 ----------------; -------裝------訂 (請"閲^背面之注悉事項再塡寫本1) A6
BG 五、發明説明(45 ) 每一不同裝置端子作成相同之金屬觸點。有些此等觸點 不作在圖16g中所示之剖面平面以内,其他有些觸點為 求清晰而予省略。 在圖16g中未以任何結構表示其餘諸製程步驟,因其 為一般精於此項技藝者所易瞭解。在第一層鍍敷金屬上 敷着一中間層絶線層,並將通路作成圈案及蝕刻至此層。 然後將濺射鈦鎢合金及鋁銅合金所連缠形成之第二金屬 層作成圖案及蝕刻。將了氮化物/氧化物層敷着於晶片 22之表面。此氮化物/氣化物層形成一保護性塗層,將 此作成圖案及蝕刻,以使晶H22之引線墊片76露出(請 見圖3 )。在圖15中之步驟391之後為後清潔室步驟。 _用於流管结嫌夕綜合斛稈 現將配合圖7a-7g中所示之閛流管具體實施例說明綜 合製程。如前述提供一(p + )基片400 ,並在其上增長一 (P-)外延層401 。然後,在圖15之步驟370 ,藉外延增 長增加一(n + )埋入層202。高壓η-槽植入步驟371(圍15) 産生如圖7a中所示之植入部位200及148。在步驟372産 生深度(n + )擴散部位2 29 。一墊片氣化物層415及一氣 經濟部中央標準局β工消費合作社印" 化物層416用以界定此等植入。現請參照圖7b, —低壓 (η-)槽植入物用以造成部位209a。然後,將一光敏抗蝕 劑層430作成圖案及蝕刻,並且用以在圖15之步驟375 界定低壓P -槽209之植入。在圖7a,與圖16a中所示之 外延層414同時造成(P-)外延層208 。 -47 - 81.9.20,000 -Tt^;-'v背而之注*事項再塡寫本頁) 裝· 本紙張又度適用中國國家標準(CNS)甲4规格(210 X 297公釐) A6 Ββ L036G6 五、發明説明(46 ) 圖7c-7e為故意省略,因為相當於圖16c-e之剖面圖 與圖7b無任何可覺察之改變。次一具有重要性之剖面圖 相當於圖16f ,因此予以標示圖7f。如圖15中所示,約 在步驟378 ,與圖16f 中所示之氣化物部位441同時增 長壕狀或局部氣化物部位231 。在圖15中之步驟381 , 將一低壓臨界調整植入物(未示)植入低壓P -槽部位209 之表面。也對LVU-)槽部位209a完成一低壓臨界調整植 入物。在此之後為在同了高階步驟增長低壓柵極氣化物 500 。柵極1 58, 1 7 6及222在圖15中之步驟388敷着, 作成圖案及蝕刻。 最後請參照圖7g,在如圖15中所示,在步驟385植入 源極及漏極前,將(P + )部位160, 156, 168及182植入。 此植入步驟為部份輿氣化物塊231自行對準,而其餘横 向邊線對準至光敏抗蝕刻劑(未示)。在源極/漏極步驟 385之時間將表面源極/漏極及(n + )觸點植入物1 6 3 , 2 1 2 , 1 6 6, 1 7 0, 1 7 4, 2 1 8, 2 2 0及228植入。完成該装置之另 外諸步驟為如圖15中所列示並為求簡潔而予省略。 垂首f)Mns晶鵲管 圖16g-l為垂直DM0S晶體管之更詳細剖面圖。如上所 述,源極/漏極部位474為LDD (低密度擴散)磷植入物以 及較重(η)型摻雜物諸如砷之(n + )植入物之受體。低壓 P -槽434為以摻雜物諸如硼所造成。 根據先前技薛,與P -槽434及源極/漏極部位474同等 -48 - 本紙張尺度適用中國國家標準(CNS)甲4規格(210 X 297公釐) ----------------- -------裝-------訂 經濟部中央標準局KK工消費合作社印*'1衣 81.9.20,000 經濟部中央標準局8工消費合作社印- A 6 B6 五、發明説明(47 ) ' 之結構予植入為自行對準至由侧壁氣化物部位4 6 1所加 強之多柵極459之内横向邊緣。由於磷為一種很流動之 摻雜物,故源極/渥極部位474會以快於硼界定(P-)溝道 部位434之速率在柵極473下面横向擴散,縮短或消除 冶金溝道長度及义2。為防止此問題,係使源極/ 漏極部位474之摻雜物濃度顯著低於最佳值,或約為1 0 18 離子/立方公分。 因為綜合製程在敷着多/柵棰459前形成低壓P -槽434, 故源極/漏極部位474内之摻雜物濃度可增加至至少約為 ΙΟ20離子/立方公分。由於U + )部位474為自行對準至多 柵極459 ,故溝道長度Jli,义2傜由多柵極與低壓P- 槽434之對準所決定。LDMOS晶體管409之結構及優點 為相似。 圖16h-l為LDM0S晶體管409之平面圖。一壕狀氣化物 界線441形成有源裝置區域周圍之矩形(圖框)邊界。高 壓η -槽之界限由一矩形邊界線419示為置於壕狀氣化物 441之内部。垂直DM0S結構需要一深度擴散部位,此部 位之内界限俱以虛線示於421b。此界限也為深度擴散觭 點部位473之大約界線。圖16h-l示配置於U-)槽419 内之單獨一”條"LDM0S或VDM0S。外部橢圖形線458a標示 多柵極458之外界限。在LDM0S情形,次一内部線示横 向外部U + )源極/漏極部位471之内界線,此界限由壊狀 氣化物441 (示於471a)之内界線延伸至在多柵極458下 -49 - 本紙張適用中固國家標準(CNS)甲4規格(210 X 297公釐) 81.9.20,000 (-•;t:i1-,^面之注*事^!再塡寫本頁) —裝_ 訂. 經濟部中央標準局0工消費合作社印製 A6
BG 五、發明説明(48 ) 面在471b之處。在VDMOS情形.此外部源棰/漏極部位之 内界線保持在421b所示深度擴散部位之内界線。 在向内進行時所遭遇之次一界限為金屬1導體邊緣。其 次在472a遇到内環狀U + )源極/漏極部位之外部界線。 低壓P-槽433之外界限可為與外部源極/漏極部位471b 之内界限相同。向内之次一界線為環狀多柵極458之内 部槿向邊緣458b。其次出現深度(P + )擴散表面觸點部位 484之外部横向邊緣。ft横向邊綠向内為深度(P + )後柵 極436之外部界線。向内進行所見之最後界限為(n + )源 極/漏極部位472之内界線472b。 圖中僅示LDMOS晶體管409之平面圖之一部份。雖然, 在一般情形,如多柵極之外部邊緣458a所限定,晶體管 409可約為直徑32微米,但晶體管409可為長500至1000 徹米。另外,可將幾條此種”條”置於同一η -槽419内並 予並聯連接。同樣,此等相同之並聯”條”,在垂直DM0S 晶體管結構之情形,可共用同一循環式環狀深度(η + )擴 散部位383 ,以及同一 U + )埋入層413(請見圖16g-l)。 雖然裝置402-412意在作為實例用以説明製造毎一此 等裝置之綜合製程,但也可使用同一製造流程製成另外 之装置。以下糸列之圖1 7 - 2 4係以相似方安排。例如, 圖17a-17h均例示與圖16a-16g中所示晶體管402相似 之一種低壓P -溝道場效應晶體管501 ,另增加後柵極連 接。在此諸中,圖17a-17g為分別相當於圖16a-16g之 -50- 本紙張又度適用中國國家標準(CNS)肀4規格(2】0 X 297公复) 81.9.20,000 ----------------^-------裝------,1τ (請^'"-脊面之注念事項再塡寫衣頁)
A6 BG ^03606 五、發明説明(49) 示意剖面画。圖17h為晶體管501之示意平面圖。其他 裝置在圖18-24之所有其餘諸圖均重複此型式。在所有 圖17-24 ,相同數字為儘可能標示與在圖16a-16g中所 見者相當之結梢:。 後蓰涌堤效_晶鵲管 請特別參照圖17a , —低壓p -溝道晶體管概括示於 501 ,具有後柵極連接之此晶體管可在與圖16a-16g中 所示裝置之相同製程製填。低壓η -槽488在與槽422(圖 16a)之相同時間植入。一光敏抗蝕劑層416已予作成圖 案並用以作為供低壓η -槽488之掩模。在圖17b中,n-槽488及覆蓋之氣化物層42 5任令維持原狀。在圖16c 中所示之階段,裝置區域501大致不變.,故圖17c予以 省略。在圖17d, (η-)槽488及氣化物層425由氮化物/ 氣化物層438及有圖案之溝道阻檔界定光敏抗蝕劑438 之組合予以掩蓋。然後如此圖中之加號所示,植入Ρ -型 溝道阻檔部位440 。 在圖17e ,在除去光敏抗蝕劑層439後,利用局部氣 化(L0C0S)製程在氮化物/氣化物層438所示覆蓋之區域 造成隔離之氧化物部位441 (圖17d )。在蝕刻高壓柵極 氣化物(未示),並完成低壓調整植入物後,在槽488 之表面增長一柵極氣化物層466 。圖17e示在植入隧道 二極管44 8時裝置501之狀態(圖16e );圖示裝置501 全部被光敏抗蝕劑層447所掩蓋。 -5 1 - 本纸張尺度適用中國國家標準(CNS)甲4規格(210 X 297 乂縫) ----------------一 ------^-------玎 (請""-.背面之注念事項再塡寫本頁) 經濟部中央標準局8工消費合作社印製 81.9.20,000 經濟部中央標準局Μ工消費合作社印$ί 广〆' 灿 〇3〇bO_BG_ 五、發明説明(50 ) ' 如圖17f中所示.敷着一多2柵極489 ,予以摻雜, 作成圖案及蝕刻。在圖17g ,使柵極48g與侧壁氣化物 部位461及一蓋氣化物462 絕缘。函16g所述之LDD 植入物造成一 U-)植入部位504 。晶體管區域501之其 餘部份以光敏抗蝕刻劑予以掩蓋以供此植入步驟。此步 驟之後緊接為與在步驟385發生之U + )源極/漏極酢植 入(圖15)同時發生之U +植入。此步驟造成一(η + )部位5 0 5 。部位504及505作用均一至η -槽488之後柵極連接。 在配合画16g所述之(ρ + )源棰/漏極植入期間,以與晶 體管402之部位478及479相似之方式(圖16g)造成源極/ 漏極部位506及507。 現請參照圖17h ,略示一已完成装置501之平面圖。 包圍有源裝置區域之矩形實線指示低壓η -槽488 。示於 506及507之點線包體示源極/漏極植入。後柵極連接 部位504示為由點線邊界所包圍。部位504之頂、底及 左邊界,以及部位507之頂、底及右邊界傜由壕狀氣化 物層441之横向邊緣所界定。植入5 0 6及50 7偽自行對 準至L0C0S氧化物441之邊绨以及由側壁氧化物461所 加強之第二層多柵極489之邊線(請見圖17g)。第二層多 柵棰489延伸至一墊片508 ,—觸點509由第一層金屬 作成至此墊片。第一層金屬也用以作成觸點510至後柵 極部位504 ,源極/漏極部位506及晶體管501之源極/漏 極部位5 0 7。 -52- (^^¾¾背面之注亡事項再塡寫本頁) 丨裝. >-°. 本纸張&度適用中國國家標準(CNS)甲4规格(210 X 297 ) 81.9.20,000 -0360^ Α6 Β6 五、發明説明(51 ) ' 圖18b-18h示製造具有後柵極連接之低Sn-溝道場效 應晶體管512之連缠階段。因為在圖16a中所示之製程 階段,將變成後選通晶體管512之裝置區域無重大改變, 故無圖18a 。圖18b示在與圖16b中形成P-槽431之同 時植入低壓P-槽513 。p-槽513俗由一層430有圖案之 光敏抗蝕刻劑所界定。在圖18c ,装置區域512由一層 光敏抗蝕刻劑435所掩蓋。在圖18d ,氮化物/氣化物 層438本身用以作為掩以供在其餘連缅諸圖中所示 之溝道阻檔物440之植入。在圖18e中,在未被氮化物 /氣化物層438掩蓋之部位(圖18d)增長隔離氣化物部位 441 。在槽513之表面增長一高壓柵極氣化物445(圖 18a中未示)。槽533自高KVt調整植入物予以掩蓋, 但予作成圖案,以容纳低壓調整植入物。然後,在 清潔步驟後,增加一柵極氣化物層446 。如圖示,装置 區域512係在EEPR0M隧道二極管植入步驟以光敏抗蝕刻 劑層447予以掩蓋。 在圖18f ,敷着一多晶矽柵極513並予摻雜,作成圖 案及蝕刻。在圖18g將側壁氣化物部位461及一蓋氣化 物462加至此柵極。柵極/侧壁氣化物結構514 , 461用 經濟部中央標準局®:工消費合作社印製 以部份自行對準一對(η)植入:用磷所完成之低密度(η-) 植入物形成源極/漏極部位515及源極/漏極部位516. 以及高密度植入物形成部位3 3 0及331 。在製程結束時, 使部位515及516擴散以在柵極514下面延伸,同時界 -53- 81.9.20,000 (請先'""背面之注悉事項再填寫本页) —裝- 本紙張尺度適用中國國家標準(CNS)甲4规格(2i0 X 297公釐) 經濟部中央標準局KK工消f合作社印*'|衣 Α6
BC 五、發明説明(5 2 ) 定區域330及331之珅留在定位更多。最後,在利用硼 之(P + )源極/漏極植入步驟,將一部位332作成圖案並予 以植入,以造成一至(P-)槽513之後柵極連接。 圖18h為低壓η -溝道晶體管512之示意平面圖。P -槽 界線示於513 。源極/漏極區域515及516在二邊(對部 位515言)或三邊(對部位516言)由隔離L0C0S氣化物 441所界定。植入515, 516, 517及518(最後二部位請 見圖18g ,在圖18h中為求清晰而予省略)為自行對準 至柵極514及伴有之側壁氣化物部位461 (圖18h中未 示)。後柵極擴散519在其左邊自行對準至L0C0S氣化物 441 。其右邊使用抗蝕刻劑予以界定。多2柵極514延 伸至一墊H520,並由第一金屬層(未示)作成一觭點521 至此墊Η。第一金屬廇之導體也通過對應之觸點522作 成連接至後柵極接頭519以及源極/漏極部位515及516。 現請參照圖19a-19h,將説明本發明應用於一種18伏 後選通NM0S場效應晶體管524之製程。晶體管524為與 高壓NM0S404相似,並且二者均可配合選通擦除電壓或 規制程式電壓使用於E E P R 0 Μ陣列。在主順序中相當於圖 16a之圖19a示高壓η -槽52 5之構造為在與高壓η -槽 4 17, 418, 419及421形成之同時所形成。裝置區域524 之周邊部份在形成圖16a中之低壓η -槽時由一氮化物層 416予以掩蓋,並且槽525由一層光敏抗蝕刻劑(未示) 予以掩蓋。如部份由圖19b所示,在圖16b及16c所示 -54- 本纸張尺度適用中國國家標準(CN’S)甲4規格(210 X 297 W釐) 81.9.20,000 ----------------~-------裝 II----.玎-----〕.Ji (請也問冶背面之注念事項再場寫本頁) 蛵濟部中央標準局員工消費合作社印製 Α6
BG 五、發明説明(5 3 ) 之步驟,不對裝置區域524進行製程步驟,圖19c因此 予以省略。 請參照画19d,槽52 5被氮化物/氣化物層438所部份 掩蓋,並且掩模俗由一有圖案之光敏抗蝕刻劑439所完 成。此光敏抗蝕刻劑層439用以植入由” + ”號在440所 示之溝道阻擋部位。為求清晰,溝道阻擋部位440由此 糸列之其他諸圖予以省略。在圖19a ,在半導體層表面 被氮化物/氣化物層438 ,露出之部份(請見圖19d)選擇性 增長隔離或壤狀氣化物部位441 。槽525任令露出,以 容纳高壓卩^調整植入物。其後,增長一高壓柵極氧化 物層445至深度約為5 0 0埃。 在圈19f ,敷着第二多晶矽層,予以摻雜,作成圖案 及蝕刻,以産生導電柵極526 。在圖19g ,加上側壁氣 化物部位461以及蓋氣化物層4 6 2。在形成蓋氧化物462 後,在U-)低密度擴散植入步驟植入磷,藉以形成槽連 接部位527 。同一掩模用以供形成(n + )部位528之砷植 入物。源極/漏極部位529及530偽在(p + )源極/漏極植 入步驟形成,並自行對準至栅極526 。 在圖19h ,示裝置524之示意平面圖。裝置524之示 意圖雖然看起來與圖17h及18h中所示之圖相似,但由 於此晶體管5 2 4打算處理越過其溝道之18伏Vdd,故有尺 寸差異。η -槽界線52 5包圍一區域大於画17h及18h中 所示之槽界综,並且較深。壤狀氣化物441之外伸部份 -5 5 - 本紙張尺渡適明中國國家標準(CNS)甲4規格(210 X 297公坌) 81.9.20,000 ---------------- -------裝--1----訂 (;ΐ;κ"«1‘ί··!ΙΓ面之注念事項再塡寫本頁) 經濟部中央標準局員工消費合作社印製 A6
BG 五、發明説明(54 ) 為較寛,並且柵棰526也較寬。柵極526延伸至一墊Η 531 ,此墊片藉通常之觸點532連接至第一金颶導體。 和前面一樣,源極/漏極部位529在其頂邊及底邊由隔離 L0C0S氧化物層441所界定,在其左邊由光敏抗蝕刻劑所 界定,及在其右邊由浮動柵極526及其伴有之側壁氧化物 461 (請見圖19g)所界定。源棰/漏極部位530在其三邊 藉隔離氣化物441之邊緣及在其左邊藉側壁氣化物柵極 526而自行對準。後柵缉連接部位527在其三邊藉氣化 物441所界定,及在其右邊由有圖案之光敏抗蝕刻劑所 界定。在一個別金屬一導體(未示)與部位527 , 529及 530之間作成適當之觸點533 。 其次請參照圖20b-20h ,圖示製造18伏NM0S場效應晶 體管534之連績階段。場效應晶體管534為與圖16a-16g 中所示之η -溝道FET 405相似。此18伏晶體管可用於選 通高壓至諸如可由元件406所構成之EEPR0M元件陣列 (請見圖1 6 g )。 因為在圖16a所表示之時間,在裝置區域534尚未形 成槽,故在此序列無圖20a 。在圖20b , —高壓P-槽 535已形成。一氣化物層415及一光敏抗蝕劑層430此 時掩蓋槽535 ,俾在晶H22上別處完成低壓P -槽之植入。 在圖20c ,高壓P -槽535仍被氣化物層425及另一光敏 抗蝕劑層435所掩蓋,因而可植入供垂直DM0S晶體管 410之深度(p + )後柵極部位437(請見圖16c)。在圖20d, -56- 本紙張尺度適用中國國家標苹(CNS)甲4規格(210 X 297公釐) 81.9.20,000 ---------------- -------裝------訂 (-先3*;:;背面之注-事項再塡寫本頁) 036G6
A6 BG 經濟部中央標準局®:工消費合作社印裂 五、發明説明(55 ) ' 有圖案並蝕刻之氮化物/氣化物層438本身被用以界定圖 2 0 d中加號所示,但非此圖序列中別處所示之(P + )溝道 阻檔部位440 。隔離氣化物部位441傜在圖20e增長於 未被氮化物/氣化物層438覆蓋之外延層表面之區域(請 見圖20d)。在除去氮化物/氣化物層438後,在槽435完 成一高壓Vt調整植入物,其後為增長一 500埃高壓柵極 氧化物層445 。其後所施加之光敏抗蝕刻劑層447除了 一隧道二極管植入部位448外,掩蓋整個晶片表面(諳見 圖 1 6e >。 敷着第二層多層,予以摻雜,作成圖案及蝕刻,以造 成圖20f中之導電柵極536 。在圖20g ,將側壁氧化物 部位及一蓋氧化物層462加至柵極536 。然後,植入相 當小濃度之磷,以形成在随後退火時,在柵極氧化物 536下面擴散之U-)部位537及538 。使用與供(η-)植 入物537及538所用之同一掩模,用砷植入物造成(η + ) 部位539及540 。最後,在植入(ρ + )源極及漏極時,植 入一 Ρ -槽觸點部位541 ,如使用光敏抗蝕刻劑所部份界 定,並部份自行對準至隔離氣化物441之邊綠。 在圖20h中所略示之平面圖,一實線矩形示ρ-槽535 之界限。場氣化物441提供一相當寬於較低電壓裝置之 邊界。同樣,多柵棰536為較寬,俾界定一足夠寬以處 理大電壓並防止在源極/ _極部位537與538之間擊穿 之溝道。源極/漏極部位538在三邊由壕狀氣化物441所 本紙張又度迺用中國國家標準(CNS)甲4規格(210 X 297公釐) 81.9.20,000 ----------------Μ-------裝-------^ (-t'"-.背面之;±念事項冉堝寫本頁) 經濟部中央標準局員工消費合作社印製 ^〇36〇〇 W A6 B6 五、發明説明(5 6 ) . 界定,在其餘一面由柵極536所界定。源棰/漏掻部位 537在其頂邊及底邊由壕狀氣化物441所界定,在其左 邊由柵極536所界定,而在其左邊由有圖案之光敏抗蝕 刻劑所界定。後柵極連接541在其三邊由隔離氣化物441 所界定,在其右邊由有圖案之光敏抗蝕刻劑所界定。將 適當之《點542由後柵極連接部位541,源極/漏極部位 537及源極/漏極部位538作成至對應之金屬1線路(未 示)。柵極536予以延伸浑作成金觸觸點544之墊片 5 43 〇 错向ΠΚΠ5;埸效座晶鶄管 其次請參照圖21a-21g ,圖示製造横向擴散之源極/ 漏極η -溝道”金屬”氣化物半導體(LDMOS)之連缠步驟, 此等階段為結合至本文中所例示之製程。首先對横向 DMOS提供一在與圖16a中之高壓η -槽419同時形成之高 壓η -槽547 。在植人低壓η -槽時η -槽547被一氧化物層 42 5所掩蓋,並且裝置區域546之周邊部份被一氮化物 層416所覆蓋。此時光敏抗蝕刻劑(未示)覆蓋中央槽區 域547 。進行至圖21b ,在植入其他低壓Ρ -槽548時, 將一層430之光敏抗蝕刻劑作成函案,並植入一低壓P-槽548 。然後,除去光敏抗蝕刻劑層430 ,並如圖21c 中所示,由一有圖案之光敏抗蝕刻劑層435界定一深度 (P + )擴散549 。在圖21d , —氮化物/氣化物層438配 合一光敏抗蝕刻劑層439用以為溝道阻檔物440提供掩 一 5 8 — 本紙張又度適用中國國家標準(CNS)甲4規格(2U) X 297公釐) 81.9.20,000 (請先閱"背面之注念事項再填寫本頁) —裝. 訂· 經濟部中央標準局負工消費合作社印製 ^036G〇 A6 B6 五、發明説明(57 ) ' 模。然後除去光敏抗蝕刻劑層439 ,並在裝置區域546 未被有圖案及蝕刻之氮化物/氣化物掩楔438覆蓋之區 域增長局部氣化物441 (謓見圖21d及21e)。其次除去氮 化物/氣化物層438及氧化物層415 。其次將一高壓 調整植入物植入槽547 。然後,增長一高_柵極氣化物 層445至深度約為500埃。在植入低壓調整,以及 在增長低壓柵棰氧化物446時(請參照画16e ),使用一 光敏抗蝕刻劑層(未示)掩蓋裝置586 。一光敏抗蝕刻劑 層447予以作成圖案以界定隧道二極管44 8 ,並在此時 任令在裝置區域546保持原狀。 在隧道二極管植入物步驟後,便到達圖21f中所示之 製程階段,圖21f示如何敷着多2層,摻雜,作成圖案 及蝕刻,以在柵極氣化物層4 45之表面産生柵極550 。 在圖21g ,在多晶柵極550之横向邊緣形成側壁氣化物 部位461 ,並在其露出之頂部增長一蓋氣化物462 。一 光敏抗蝕刻劑層(未示)用以界定柵極550或L0C0S氣化 物部位之邊绨所.未界定之源極/漏極植入部位551及552 之邊线。然後植入使用磷之輕度摻雜之擴散,以産生 U-)部位551及552 。此二部位如圖示在随後退火時自 最初之植入物界限横向及向下擴散。使用同一源極/漏 極植入物掩模,一随後之珅植入物用以造成部位553及 5 5 4 〇 在P -型源棰/漏極植入物階段,將一光敏抗蝕刻劑層 本纸張又度適用中國國家標準(CNS)甲4规格(210 X 297公坌) 81.9.20,000 ------------------------^------.玎-----^ -•'"^*"背面之注t事項再塡寫本頁) 經濟部中央標準局員工消費合作社印製 ^036b〇 A6 B6 五、發明説明(58 ) ' (未示)作成圖案,以界定植入之(P + )後檷極連接部位 5 55之一邊緣。 圖21h中示LDMOS晶體管546之示意平面圖。實線矩 形示η-槽之植入界限。點線示P-槽548植入掩模界限。 此植人掩模548在為有源裝置區域提供壕狀部之LOCOS 氣化物441之邊緣下面延伸。深度(P + )擴散部位549佔 據P -槽548之植入區域之左邊部份。源極/漏極部位551 在其左邊由一有圖案之光敏抗蝕刻劑層(未示)所界定, 在其頂邊及底邊由壤狀氣化物441所界定,而在其右邊 由伴有側壁氣化物部位461 (在圖21h中未示)之多2 柵極550所界定。源極/漏極部位552在其三邊由壕狀 氣化物441所界定,在其左邊由一有圖案之光敏抗蝕刻 劑層所界定。多柵極5 5 0延伸至一墊片5 56 ,並且一觸點 557自一第一金屬層(未示)作成至墊片556 。自部位 555, 551及552作成適當之觸點558至傾別之第一層金 屬線路(未示)。 垂首NPN 等搔晶饍管 其次請參照圖22a-22g,圖示在本文所述之綜合製程 製造之一種垂直NPN雙極晶體管560之製造階段之連鑲 高倍放大剖面圖。在圖22a ,圖示在其他高壓η-槽(請 見圖16a)之時間形成一 U-)槽561 。在圖22a所示之時 間開始時,一氣化物層421及一光敏抗蝕刻劑層(未示) 掩蓋η -槽部位561 。氮化物層416已予作成圖案及蝕刻, -6 0 ~ 本紙張尺71適用中國國家標準(CNS)甲4規格(210 X 297公釐) 81.9.20,000 ----------------- -------裝------# -τ":ϊ,·;1;背面之"--"項再塡寫本頁) < <. ---------- - ............... 經濟部中央標準局員工消費合作社印製 036b〇 α6 Β6 五、發明説明(59 ) ' 以允許槽561之植入。氮化物層416係在此刻作成圖案 及蝕刻以供低壓η -槽植入步驟(諳見圖]6a); —光敏抗 蝕刻劑層(未示)此時掩蓋裝置區域560 。請參照圖22b, 敷着一光敏抗蝕刻劑層430並予以作成圖案,以供與植 入低壓P -槽431, 432, 433及434同時植人一(P-)槽562。 高壓η -槽561形成NPH晶體管560之集電極,而P -槽 562形成其基極。 其次在此序列為圖22cl· ,因為在圖16c所示綜合製程 之時間對此裝置560無重大事項發生,故無圖22c 。一 氮化物/氣化物層438及光敏抗蝕刻劑層439用以蓋住 η -槽561 ,因而可植入溝道阻檔植入,如圖22d中加號 所示,但不在此序列諸圖別處形成溝道阻措物4 4 0 。在 圖16f所示之時間完成影塑晶體管560之次一製造步驟, 並且其示為圖22f 。此時,局部氣化用以在被氮化物/ 氣化物掩模438露出之槽561及562之表面上形成L0C0S 氣化物部位4 4 1 。 氣化物部位441在匾22g中示為供基極,射極及集電 極觸點部位之自行對準。在發生於晶片2 2上別處之L D D (η -)源極/漏掻植入期間,使用磷植入集電極觸點部位 563及射極564。在此之後緊接為砷之植入,以造成(η + ) 部位565及566 。其次,在發生於晶片22上別處之ρ -源 極/漏極植入階段,使用硼植入(Ρ + )部位5 6 7 。 圖22h中示垂直ΝΡΝ雙極晶體管560之示意平面圖。 -6 1 - 本紙張义度適用中國國家標準(CNS)甲4規格(210 X 297公釐) (^t:i1r-;;背面之;;5-&事項再塡"本頁) —裝. 81.9.20,000 經濟部中央標準局員工消費合作社印製 ^〇3υ^Ό α6 BG . 五、發明説明(60) 深色矩形線561示高壓η- 掩模界限,而短割線示Ρ -槽 562之對應界線。集電極觸點部位563 ,射極564及基 極觸點部位567係由LOCOS氣化物441之横向邊綠所界 定。分別作成適當之觸點568至集電極觸點部位563 , 射極564以及基極567 ,以連接至個別之金屬一導體 (未示)。
具有滅篏_搔氩化物_力夕高ISFRT 圖23a-23g為根據本發月之綜合製程所製成之高壓p-溝道場效應晶體管之高倍放大示意剖面圖。概括示於 570之此晶體管,如以下所更詳細説明,具有減低之柵 極氣化應力。因為在如圖16b所示製程之對應階段,在 晶M22之此區域無重要事項發生,故無圓23b 。 如圖23a中所示,在與圖〗6a中所示低壓η-槽422, 423及424相同時間及使用相同摻雜物,在裝置區域 570内作成低壓η -槽571 。在到達圖23c所示之階段時, 一高壓P -槽572已植人至裝置區域570内包圍η -槽。由 於P -槽572與形成此槽之(p-)外延層462為相同電導型, P -槽572之界線在層401内深為稍在中間,並為由點線 所示。因為如在該綜合製程所製成之所有槽,自外延層 之表面離開,摻雜物濃度便行減低,故情形也為如此。 P -槽572之深度略大於η -槽571之深度。 圖23c示個別氣化物層415及425 ,及一光敏抗蝕刻 劑層435所覆蓋之η -槽571及P -槽572 。光敏抗蝕刻劑 -62 - 本紙張又度適用中國國家標準(CN’S)甲4规格(210 X 297公釐) 81.9.20,000 -----------------------裝------‘玎 (-^¾背面之;1*事項再填肖本頁)
BG 五、發明説明(61 ) (-先:¥,-背面之注-事項再鸠舄本頁) 層435予以作成圖案,以在晶片22上別處界定(P + )擴散。 其次請參照圖23d , —有圖案並蝕刻之氮化物/氣化 物層438及一有圖案之光敏抗蝕刻劑層439用以界定_ 2 3 d内之加號所示,但非此序列諸圖別處之(P )溝道阻 檔區域之植入。然後除去光敏抗蝕刻劑層439 ,並在裝 置區域570被氮化物/氣化物層438露出之裝置區域570 增長L0C0S氧化物部位441及573 (圖2 3 e)。部位573較 佳為位於朝向氮化物/氣/化物層438之左端,但在其内, 其次並除去氣化物層415及425 。在槽571及572未被 局部氧化物部位441及573覆蓋之區域增長一高壓柵極 氣化物層445至深度約為500埃。在敷着高壓柵極氧化 物層445後,完成高壓η槽\/^調整植入物。 其次請參照圖23f ,敷着多2層,予以摻雜,作成圖 案及蝕刻,以留出一導電柵極574 。柵極574部份配置 在壕狀氣化物部位573及部份配置在柵極氣化物445上 至氣化物部位573左邊。 在圖23g中,在柵極573之横向側形成側壁氣化物部 位461 ,並在其上表面形成一蓋氣化物462 。其次將低 密度擴散(η-)植入物作成圖案,並且將磷植入,其後並 使擴散,以造成源極/漏棰部位575及5 76 。使用同一 經濟部中央標準局員工消費合作社印製 有圖案之光敏抗蝕刻劑掩模,以珅植入物造成部位577及 578 。配合一有圖案之光敏抗蝕刻劑層(未示)使用(Ρ) 型源極/漏極植入造成(Ρ + )後柵極連接部位579 。 -63 - 81.9.20,000 本紙張尺度適用中國國家標準(CNS)甲4規格(210 X 297公釐) ^03606
A6 BG 烴濟部中央標準局„«工消費合作社印« 五、發明説明(62) 圖23h為減低柵棰氣化物應力p -溝道場效應晶體管570 之示意平面圖。後柵極連接部位579之頂邊,底邊及左 邊為自行對準至壕狀氣化物441之横向邊線。後棚極連 接部位579之右邊俗由一層有圖案之光敏抗蝕刻劑(未 示)所界定,並且另一層有圖案之光敏抗蝕刻劑層用以 界定源極/漏棰部位575之左邊緣。源極/漏極部位575之 頂緣及底線為自行對準至壤狀氣化物441之各別邊線, 而其右綠自行對準至柵棰573最近邊上之側壁氣化物 461 (請見圖23g)。源極/漏極部位576藉壕狀氣化物部 位441及573而完成自行對準。 請參照圖23g及23h ,L0C0S氣化物部位573位於導 電檐極574之漏極端,俾避免柵極氧化物擊穿問題。大 電壓將會自柵極57 4出現至U + )漏極部位5 78 ,大至足以 使大多數正常薄氣化物破裂。包括氣化物部位573便消 除此問題。柵極574予以擴大以包括作成觸點581之觸 點墊片580 。觸點582予以作成至部位5 79, 575及576。 其次請參照圖24g及24h ,圖示一具有減低柵極绝緣 體應力之高功率場效應晶體管之替代性實施例。因為由 圖23a及23c-g中所完成之步驟很容易瞭解相當於圖16a -16f之製程步驟,故其予以省略。 在_248 ,圖示一大體完成之場效應晶體管584之高 倍放大剖面圖。和晶體管570 —樣(請見圖23g ),植入 一低壓η -槽586 ,随後為一高壓p -槽586 。局部氣化物 64- 本纸張又度適用中國國家標準(CNS)甲4規格(210 X 297公贷) 81.9.20,000 ·々· -Λ f··】 事 塡 本 頁 裝 訂 經濟部中央標準局員工消費合作社印- k,〇36Gt) Afi
BG 五、發明説明(63 ) 441界定有源裝置區域584之壤狀部。 在增長高齷柵棰氣化物445及Vt調整植入物後,敷 着多2層,此層將會形成槪括示於587之柵極。不過, 以一掩楔,諸如有圖案之光敏抗蝕刻劑覆蓋柵極587之 部份588 ,以替代柵極587之外表摻雜,因而柵極587 之部份588將不會容納任何磷摻雜物。在P0C13摻雜步 驟,柵極587之其餘部份容納磷。然後在蝕刻步驟界定 檷極587 。 , 構成柵極587之S —方法為在P0C13多摻雜步驟將其 完金掩蓋,並使柵極587摻雜,替代在(n + )源極/漏極 植入階段。在此替代性實施例,使(η + )源極/漏極掩膜 伸長,以覆蓋多柵極587之部份,而使部份589對磷及 砷摻雜物露出。固有亦即未摻雜部份588作用如絶緣體。 在完成柵極587時或在其後,將U)型源極/漏極部 位590及591插入外延層401 。用以界定該步驟之掩模 將會控制源極部位590之最終左緣之位置。漏極部位591 可為自行對準至壕狀氣化物441及側壁氣化物461之邊 緣,或者,一層適當之有圖案之光敏抗蝕刻劑可使漏掻 部位591與柵極587間開。_24g示源極/漏極植入 591為與棚極587間開,而圖24h中所示之平面圖示植 入591自行對準至柵極587 。 植入590及591俱以磷所完成,其原子在隨後之熱步 驟自其最初之植入位置大置横向及垂直擴散。磷植入 -65 - 本纸張又度適用中國國家標準(CNS)甲4規格(210 X 297公釐) 81.9.20,000 (-1^.:-:!背面之注念事碩再塡寫本頁) .裝, '11. λ> 〇36Cb a6
BG 五、發明説明(64 ) (#?汜«---.'.-'!背面->注*事項再塡窝本1) 5 90及591後為磷植入592及5 9 3 ,造成對應之(n + )部 位。珅離子遠不及磷離子可流弟,産生分级為(η + )源極及 漏極部位。 一随後之掩模用於界定(Ρ + )部位594 ,並用以接觸Ρ- 槽586作為後柵極連接。 --裝. 圖24h為裝置584之平面_,圖24g為實際沿圖24h 之24g-24g線所取。壕狀氣化物441用以界定後柵極連 接部位之頂邊,底邊及左邊,源極部位590之頂邊及底 邊,以及漏極部位591之頂邊,底邊及右邊。不同於画 23g及23h中所示之對應裝置570 ,在柵極5 8 7下面無 厚氣化物。柵極587之摻雜部份589予以延伸至一墊片 595 ,在此處被接觸由第一金颶通過一適當之觸點596。 觸點597設為使晶體管584之端子連接至該裝置外面之 數點。 請暫時回至圖24g ,由於固有之多柵極部位588作用 如絶綠體,故其電位將會隨柵極/漏極電位改變而改變。 柵棰氣化物層4 4 5之部位598可能具有通常將會擊穿正常 (摻雜柵極)中之柵極氣化物之高電場。不過,由於未摻 雜柵極部份588僅予電容锅合至漏極591 ,並有電阻接 觸至摻雜柵棰部份589 ,在部份598所受到之電壓現在 經濟部中央標準局8工消費合作社印製 可能低於氣化物擊穿電壓。提供未摻雜榈極部份588替 代場氣化物部位573 (諳見圖23g),允許晶體管584所使 用之區域為較小,並因而增加晶片22單位面積之功率效 -6 6 - 81.9.20,000 本紙银又度適用中國國家標準(CNS)甲4規格(210 X 297公笼) 經濟部中央標準局員工消費合作社印- ^03606 a6
BG 五、發明説明() ' 率。另外,由於在整値柵極587下面形成薄氣化物,晶體 管584之增益或互電導為較高。晶體管584可特別用於 汽車擻控制器作為電壓調節器78内之晶體管或直接暴露於 12伏電池電壓之其他擻控制器組件,因為其更能夠耐汽 車電源中有時所遇到之60伏瞬變。 現請參照圖25g及25h ,圖示槪括示於600之另一絶 緣場效應晶體管,晶體管600與圖23a及23c至23h中 所示者約略相似。晶體管600為一 P -溝道型場效應晶體 管570 。相當於圖16a-16f之剖面圖因為大部與圖23a及 23c-23f相似,故予省略。圖25g中所示之高倍放大示 意剖面圖相當於圖16g ,並且圖25h為同一元件之平面 圖,圖25g為沿圖25h之25g-25g線所取。和23a及23c -23h中所示之元件570 —樣,場效應晶體管600具有增 加之容限,以供汽車電氣糸統中所常見之60伏瞬變,因 為此元件600之柵極絶綠體445在受到電壓時經歴減低 之應力。 在植入高壓η -槽時,在裝置區域600植入高壓η -槽 602 。在此之後按自然順序為植入低壓Ρ -槽604 ,以佔 據高壓η -槽602略偏離其中心之區域。高壓η -槽602為 在調整發生於晶片22上之其他高壓η -槽同時受到高壓1/^ 調整植入物(未示)。 在η -槽602之周邊植入適當之溝道阻檔部位(未示)。 氮化物/氣化物掩模438(例如請見圖23d)予以作成圖案 -67 - , 穿 τ°一^ (¾^^¾背面之--±-"項再塡寫本頁) 本纸張尺度適用中國國家標準(CNS)甲4規格(2〖0 X 297 ) 81.9.20,000 A6 ΒΓ, 五、發明説明(66 ) 及蝕刻,俾在槽602及604内露出一中央區域。在局部 氧化步驟隨後發生時(請見_16e, 23e),將會在增長壕 狀氣化物441之同時,增長一相當厚中央氣化物部位 606 ,較佳為位於(P-)槽604界線之右。 在槽602及604之其餘露出之矽表面增長一高壓柵極 氣化物層445 。然後,敷着一導電多2柵極608 ,予以 摻雜,作成圖案及蝕刻,以留出如圖示之導電檷極結構 608 。導電柵極608越_氧化物塊606之横向邊緣609, 並在其頂面611伸延相當長距離。導電柵極608之另一 相當大部份横越槽602 ,越過(P-)槽604之最左横向邊 緣。 如在綜合製程中所製造之其他裝置先前所述,加上 侧壁氣化物461及蓋氣化物462 。在植入U + )源極/漏 極部位時,一光敏抗蝕刻劑層(未示)用以界定低壓(η-) 擴散612之右植入物界限,較佳為使用磷植入。在此之 後為砷之(n + )植入物610 。部位610及612構成後柵極 連接至U-)槽602 。在(p + )源極/漏極植入步驟,一光 敏抗蝕刻劑層(未示)用以界定源極部位614之最左横向 邊緣。源極部位614之其餘横向邊綠及一漏極部位616 自行對準至導電柵極608之最左横向邊緣(由側壁氣化 物461所加強),或藉氣化物塊606及壕氣化物441之 對應横向邊綠。 圖25h為場效應晶體管600之示意平面圖。導電柵極 本纸張尺度適用中國國家標準(CNS)甲4规格(210 X 297公贷) ------------------------裝------·玎 (-先:ν,·;;;·^面之注*事項再塡寫本頁) 經濟部中央標準局β工消費合作社印" 81.9.20,000
A6 BG ^036〇ό 五、發明説明(67 ) ' 618向上延伸至氣化物或條606之頂面(顯示如一在實 際沿25g-2 5g線所示部份之塊)。U + )後柵極連接612之 頂邊,底邊及左邊係由壕狀氣化物441所界定。右邊綠 傜由有圖案光敏抗蝕刻劑層(未示)所界定。(P + )源極部 位614之頂緣@底緣僳由壕狀氣化物441所界定,其左 界線傜由有圖案(P + )源極/漏極擴散光敏抗蝕刻劑層(未 示)所界定,以及其最右界综自行對準至導電柵極618之 左緣。(P + )漏極部位61 6,為在其所有邊緣自行對準至壕 狀氧化物441及其延伸部位606 。導電柵極608延伸超 過η -槽602之界限至一墊片618 ,並且自金屬1 (未示) 作成一適當之觸點620至柵極608 。自不同之金屬1導 體也作成觸點622至植入之部位612, 6 14及616。 雖然控制柵極之中央氣化物條及非摻雜部份為配合一 漏極延長場效應晶體管予以例示,但此等減低柵極氧化 物應力之技術可供受到異常高壓之任何場效應晶體管使 用〇 垂首DKOS晶體管 圖26g及26h為根據本文中所述綜合製程製造之一種 η -溝道垂直DM0S晶體管之高倍放大示意剖面圖及平面圖。 圖26a-26f由於上述其他裝置之相似製造步驟大部很容 易瞭解而予以省略。圖26g相當於圖16s ,並且也為實 際沿圖26h之26g-26g線所取。 在與如圖16a中所示肜成U + )埋入層413之同時形成 一 6 9 _ 本紙張尺及適用中SS家標準(CNS)甲4规格(210 X 297 乂坌) (^t^;u1-I-·面之注念事項再塡寫本頁) 經濟部中央標準局®工消費合作社印製 81.9.20,000 A6 B6 五、發明説明(68) (-"Μ--Γ面之注"事$再塡,^本頁) (n + )埋入源棰/漏極部位625 。在(n + )埋入層625之頂部 形成一第二(P-)外延層156 。將一 U-)高壓η -槽602植 入外延層414之表面供此裝置624 。其次,作成深度 (η + )擴散628將(η + )埋人層625連接至裝置624外面之 數點。 一高壓(Ρ-)槽部位630由有画案之光敏抗蝕刻劑層 (未示)所界定,並予植入外延層414 ,致使其被(Ρ-)槽 626所界定。(η-)槽630佔據(η-)槽626之表面之左部。 然後,將一深度(Ρ + )擴散632植入(η-)槽630内,較佳 為伸延完全通過(Ρ-)槽630 。因之所造成之深度(Ρ + )部 位632將會作用如一後柵極,以控制由(Ρ-)槽630所形 成之溝道部位之電導。 在裝置624之周邊增長局部氣化物441 ,以界定一壕 經濟部中央標準局員工消費合作社印1·'1衣 供随後所植入之不同源極/漏極部位,並使晶體管624與 相鄰裝置隔離。增長一柵掻氣化物445至深度約為500 埃,以吸取將會入射於晶體管624之高壓應力。在高壓 調整植入物後,敷着一多2層用以供控制檷棰以供 晶片22上之大多數其他裝置,予以摻雜,作成圖案及蝕 刻,以留出一控制柵棰634延伸於(η-)槽630之右横向 邊綠。控制柵棰634之相當大部份留在U-)槽626及(η-) 槽630上。 在播得側壁氣化物部位461及一蓋氣化物462後,控 制柵掻634用以使一低密度植入物636 (較佳為磷)部份 -70 - 81.9.20,000 本紙張尺度適用中國國家桴準(CNS)甲4規格(210 X 297公釐) A 6 B6 五、發明説明(69) (諳t:ilT?v3;r面之:;i-s事項再塡寫本頁) 自行對準,以造成一源極部位636 。在此同時,形成 (25〉觸點部位638以接觭深度U + )部位628 。 在此之後緊接為使用界定(n->部位636及638之非自 行對準邊緣所用之同一有圖案掩模植入砷。第二(n + )植 入物係以砷完成,並造成部位640及642 。用以形成低 密度擴散部位636之磷向外擴散,獲得如圖示之界線。 用於界定部位638之磷同樣擴散,但在此情形,僅為另 一摻雜物部份,以使深度(η + )觸點部位更導電。部位 638及642之最右邊綠為自行對準至壕狀氣化物441之 横向邊緣。 在(η + )源極/漏極植入後,使用光敏抗蝕刻劑將一(ρ + ) 植入物作成圖案並植入為部份自行對準至壕狀氧化物 441之左内緣。這提供一後柵極觸點部位644 。 圖26h為晶體管624之示意平面圖,圖26g為實際沿 圖26h之26g-26g線所取。包圍之矩形實線示η-槽擴散。 經濟部中央標準局貝工消費合作社印- 點劃線示(η + )埋入層625之左右界限。埋入層625之頂 及底界限可予選揮為與高® η -槽626之對應界限相同或 大致相同。(Ρ-)槽630之横向界限為整個在(η-)高壓槽 626内,並由圃26h中之點線所示。深度U + )擴散628 由多2柵極634右邊之長矩形所示。深度(n + )擴散628 之左緣也可為(n + )觸點部位638之左緣,故此後一部位 在圖26h中未示。深度(p + )部位632具有與(p + )觸點部 位6 44者相似之植入界限。不過,如以上所解釋,深度 -7 1 - 本纸張又度適用中國國家標準(CNS)甲4规格(210 X 297公釐) 81.9.20,000 經濟部中央標準局員工消費合作社印-
Afi
BG 五、發明説明(70 ) (P + )部位632為在形成壕狀氣化物441前植入,而觸點 部位644予以植入為在頂緣、底綠及最左綠自行對準至 壕狀氣化物441之横向邊綠。源極/漏極部位636同樣 在其頂綠及底緣自行對準至壕狀氣化物之連接,並在其 右邊對準至導電柵棰634之邊緣,如側壁氣化物461所 加強者(請見画26g )。深度U + )觸點部位638及642在 其頂邊,底邊及右邊自行對準至壤狀氣化物441之適當 横向邊綠。 , 用以構造晶體管6 2 4之製造順序允許珅在(η + )源極/ 漏極部位640之高摻雜濃度ε,先前技術使用導電柵極634 使同等之(Ρ-)槽630之植入物自行對準;不過,因為構 成部位636之磷擴散較矽外延層中之較重原子快速,因 此裝置難以達到本文中所用之U + )摻雜物濃度。因此, U + )部位640中不必要具有較少摻雜物,並因此較不導 電,增加該裝置之電阻並減低晶體管藉以所佔單位晶片 面積之效率。 垂苜NPH 晶艚管 圖27c, 27b, 27d及27f-s為可根據本文中所述综合製 程製造之垂直NPN晶體管之高倍放大示意剖面圖。該製 程及最後結構為與圖22a-b, 22d及22f-h中所示之横向NPN晶 體管相似。 在形成例如供垂直DM0S晶體管410之U + )埋入層時 (画16a-g),在(P-)外延層401之頂部增長一 U + )埋入 本紙張尺度適用中國國家標準(CNS)甲4規格(210 X 297么'釐) 81.9,20,000 -----------------------裝——----·玎------·" f請先'""背面之注*事項再塡窝本頁) 經濟部中央橒準局爵工消費合作社印製 Μ BG 五、發明説明(71) 層772 。在形成U + )埋入層772後,由一(η-)外延層 4 1 4完成多晶半導體材料。 其次如氮化物/氧化物掩模所界定,將一高壓η -槽774 植入外延層401 。除了 U + )埋入層772外,高壓η -槽 774將包含結構之其餘部份。隨後,形成一深度U + )擴 散776 ,將(η + )埋入層772導電式連接至裝置770外面 之數點。 現請參照圖27b , —有圖案之光敏抗蝕刻劑層430用 以界定一高壓P -槽778 。 (p-_)槽778形成於η -槽774内, 侔與深度(η + )擴散7 7 6間開。 在相當於画16c之階段對裝置770未發生重要事項。 在相當於主綜合製程順序中圖16d之画27d ,形成一氮 化物/氣化物層4 3 8,予以作成圖案及蝕刻,以界定外延 層414不需要局部氣化物之區域。一光敏抗蝕刻劑層 439予以作成圖案,俾提供一掩模以供植入(p + )溝道阻 擋部位440 。在溝道阻擋植入物後,除去光敏抗蝕刻劑 層439 ,並使晶H22受到長熱步驟,俾造成局部或壕狀 氣化物部位441 (圖27f )。 圖27g中示其餘之重要製造步驟。壕狀氣化物441用 以使η -型低密度擴散部位784及786完金自行對準。同 一光敏抗蝕刻劑掩模用於植入物(η + )部位780及782 。 部位780及784形成供(η + )埋入集電極772之深度擴散 觸點部位。部位782及786 —起構成一供此垂直ΝΡΝ裝 -73- (論先:'^-,背面之注-事項再塡寫本頁) .裝- ·-». 本紙張又度適用中國國家標準(CNS)甲4规格(2U) X 297公釐) 81.9.20,000 經濟部中央標準局Μ工消費合作社印¾ A6
BG 五、發明説明(72 ) 置之射極。最後,壕狀氣化物441用以使(P + )基極觸點 部位788之植入完全自行對準,以供連接至基極778 。 圖27h中示垂直NPN晶體管770之示意平面圖。包圍 之矩形實線示高壓η -槽及埋入層772之大約横向界限。 在此界線内為短劃線所示之深度(η + )連接擴散7 7 6 ,以 及高壓(Ρ-)槽778 。壕狀氧化物441之横向邊緣用以使 埋入集電極觭點部位780 ,基極782及基極觸點部位之 植入自行對準。作成適筲之觸點790至毎一部位780, 782 及 788 。 在配合圖27a-b, 27d及27f-h所述之垂直ΝΡΝ晶體管, 以及圆22a-b, 22d,及22f-h中所示之横向NPN晶體管, 使用一高壓P -槽替代低壓P -槽,俾獲得較低摻雜物濃度, 較窄基極部位,及較高hFe。 具有潸· _培夕垂首DMflS晶體管 圖28為一垂直DM0S晶體管800之示意剖面圖,此晶體 管為例如圖16g-l及16h-l中所示垂直DM0S晶體管419之 替代性實施例。圖28相當於圖16g中所示之製程階段; 先前之處理步驟因為大部為就其他裝置所已說明之製程 步驟說明所多餘,故予省略。 V D Μ 0 S晶體管8 0 0之製造,大部份流程係以與晶體管 410實際相同方式進行。在外延層401形成一(η + )埋入 層413 ,並在此層頂部形成一第二(ρ-)外延層部份414。 將一高壓η -槽420植入外延層414以容纳該裝置。在此 -74 - 本纸張尺茂適用中國國家標準(CNS)甲4規格(210 X 297公釐) 81.9.20,000 (¾¾¾¾背面之注*事J/!再5PK本頁) —裝- '-t* .
Afi Bfi ^03〇v>6 五、發明説明(73 ) ' 之後為植入(p-)低壓槽434及深度(p + )擴散437 。在装 置800之周邊植入溝道阻檔部(未示),隨後為外延表面 選擇性氣化,以産生壕狀氣化物441 。 其次,在該表面增長一 500埃高壓氣化物445 ,随後 為調整植入物以及較佳為環狀多2柵極459之敷着, 摻雜,作成圖案及蝕刻。 在此處,製程偏離通常之流程,晶片表面予以掩蓋, 僅留出將行蝕刻溝渠80 2/之區域。一種各向異性等離子 體蝕劑用以蝕劑溝渠802通過高壓η -槽420進入(n + )埋 入層413 。一旦挖成溝渠802 ,便在溝渠802之侧邊 (及底部)增長熱氣化物802 。再次將晶片作成圖案,並 且各向異性蝕刻劑由溝渠80 2之底部除去氣化物。可將 諸溝渠802連接以形成一長環狀溝渠。 除去舊光敏抗蝕刻劑層並在表面形成新光敏抗蝕刻劑 層及作成圖案,以供敷着第三多層。第三多層多予以作成 圖案及蝕刻,以産生填滿溝渠802之U + )多晶插塞806。 在蝕刻後留下多插塞806之觸點延伸部份808 ,以提供 觸點供金屬1觸點(未示)。 或則,溝渠802可在形成高壓柵極氣化物445後,但 在敷着多層459前予以蝕刻。然後如圖示敷着多插塞 806及多2導電柵極459 ,予以作成圖案及蝕刻。用以 造成插塞806之多矽應予預先摻雜;如果用以填滿溝渠 802之同一多矽用以供多2層,則多材料應予預先摻雜, -75- 本紙張尺及適用中國國家標準(CNS)甲4規格(210 X 297公笼) -----------------------裝——----,玎 (論先"^"背面之--事^再塡寫本頁) 經濟部中央標準局貝工消費合作社印- 81.9.20,000 經濟部中央標準局Η工消費合作社印製 L〇36〇b
Afi BG 五、發明説明(74) 以替代就地摻雜。 圖28中所示之溝渠802代表超越深度(n + )法連接至埋 入層413之一項技術優點。此俗因深度U + )部位(例如 請見圖16g-l中之部位421)横向及垂直擴散。供高壓應 用必要一厚外延層4 1 4 ,復強迫有大間隔供深度(η + )擴 散。不過,使用溝渠法連接,晶體管8 0 0之設計準則可 與需要大間隔供深度(η + )擴散無關,因此節省空間。 圖29及30示在晶片22上替代性使用溝渠供隔離用途。 圖29為高倍放大示意正視画,在此画中,一溝渠810已 予蝕刻通過外延層401 ,直到其到達基Η400 。溝渠 810例如位於高壓(η-)槽812與相鄰之高壓η -槽814之 間。在溝渠810蝕刻後,在其壁及底部增長熱氣化物 816 ,並以(η + )多材料818填滿溝渠8]0 。溝渠810在 (η -)槽8 1 2及8 1 4之間提供一可替代壕狀氣化物或除其 之外之隔離結構。 圖30示又一替代性實施例,其中一溝渠820在第一高 壓U-)槽822與第二槽824之間予以蝕刻。在溝渠820 之倒面增長熱氧化物826 ,但在溝渠之底部828予以各 向異性蝕除。然後和以前一樣,以U + )多層830將溝渠 填滿。不過,由於底部對(Ρ + )矽基片400露出,故將會 由U + )多層所供給之摻雜物造成外擴散U + )部位832 。 這提供S外之隔離。 現請參照圖31a-g,圖示可根據本文中所述綜合製程 -76 - 本紙張又度適用中國國家標準(CNS)甲4规格(210 X 297 X釐) 81.9.20,000 -----------------------裝------.玎-----4 ί^-"1-背面之-V-事項再塡寫本頁) 經濟部中央標準局ία工消費合作社印製 A6 BG 五、發明説明(75 ) ' 製造之另外裝置。此等裝置包括隔離低壓Π -溝道場效應 晶體管薄=¾ 834 ,供選通EEPROM陣列之隔離Π -溝道場效 應晶體管834 ,另一種横向DMOS晶體管836及另一種垂 直DMOS晶體管840 。首先請參照圖31a ,供晶體管834 之高壓η-槽842及供EEPR0M晶體管836之高壓η-槽844 予以植入半導體外延層401 。與其同性質之晶體管403 及405比較(請見圖16a-g),提供此等高壓η-槽為此等 晶體管834及836之主琴修改。插人一高壓η -槽846供 横向DM0S晶體管838 ,並植入另一高壓η -槽848供垂直 DM0S晶體管840 。在植人高醱η -槽842 , 417, 844, 846,及848前,在外延層40]頂部形成一 U + )埋入層 841 ,並在(η + )埋入層841頂部形成另一(ρ-)外延層 414 (請見圖16a),以完成稍後將會形成高壓η -槽848 之矽。 在此步驟後,將深度(n + )部位850植入高壓η -槽848, 摻雜物濃度及植入能量足夠達到U + )埋入層841 ,産生 自外延層414之部份至U + )埋入層841之連接。 其次請參照圖31b ,其次說明装置834, 836, 838及 840之低®及高壓P -槽。除了將行植入高壓P -槽之區域 外,一光敏抗蝕刻劑層(未示)掩蓋整個晶片22。随後之 植入建立高壓P -槽852 。然後除去有圖案之光敏抗蝕刻 劑層,並將一新光敏抗蝕刻劑層430敷着於外延層401 之表面,並作成圖案以界定低壓P -槽。然後例如以硼約 -77- -----------------------裝 ------.玎-----} (請先閔^背面之;±*事項再塡寫本頁) 本纸张又度適用中國國家標準(CNS)甲4規格(2L0 X 297公釐) 81.9.20,000 經濟部中央標準局員工消費合作社印製 A6
BG 五、發明説明(76 ) ' 在IX 10 14離子/平方厘米及植入能量約為40KeV完成低 壓P -槽植入物,以建立供低壓η -溝道晶體管834之低壓 Ρ -槽854 .中心在高壓η -槽846中間供LDM0S晶體管838 之低壓Ρ -槽856 ,以及中心在高壓η -槽848中間並與深 度(η + )擴散8 5 0間開供垂直D Μ 0 S晶體管8 4 0之低壓ρ -槽 8 58 〇 圖31b-l示在圖16b及16c中間,供裝置834, 836, 838及840之處理階段。/在植入低壓ρ -槽854-858後,在 晶H22之表面敷着一第二光敏抗蝕刻劑層860 ,並如画 示作成_案。其次較佳為以砷,在劑量為5X1015離子/ 平方厘米及植入能量約為546 KeV完成(n + )植入。此植 入物步驟在低壓P-槽856之横向邊線内産生一環狀高度 摻雜U + )部位862 ,及一被低壓ρ -槽858容纳之類似環 狀高度摻雜部位864 。 其次請參照圖31c ,圖示此等裝置之製程階段相當於 圖16c中所示者。其次在晶Η上敷着一層光敏抗蝕刻劑 435 ,並予以作成圖案以供深度(ρ + )擴散。此可例如以 硼,約在lxl〇u離子/平方厘米及植入能量約為40KeV 予以完成。此植入步驟將會産生深度(P + )部位866及868 在圖31d ,在先前存在之氣化物層425形成一氮化物 /氣化物掩模438 ,並予作成圖案及蝕刻,以産生壕狀 氣化物掩模。此掩模438以一有圖案之光敏抗蝕刻劑層 439予以增強,以形成在此圖中僅以加號表示供植入 -7 8 - 本纸張尺度適用中國國家標準(CNS)甲4规格(210 X 297公釐) 81.9.20,000 -----------------------I------.玎 -•'也^-脊面之注-事項再塡寫本頁) 經濟部中央標準局員工消費合作社印製 〇3〇^° Α6
BG 五、發明説明(77 ) (P + )溝道阻檔部位440之掩模。然後除去光敏抗蝕刻劑 層439 ,並使晶Η受到長熱步驟,俾增長隔離氣化物部 位441 (圖31e)。在增長隔離氣化物部位441後,除去 掩模438 。其次在槽417, 852, 846及848之表面增長高 壓柵極氣化物445 。此時,以硼完成高壓N Vt植入物 進入高壓η-槽417 。其次完成高壓▽1調整植入物供未 來之Ρ -型溝道部位進入高壓Ρ -槽852 。其次,完成低壓 ντ調整植入物進入低壓/Π及Ρ-槽,包括低壓Ρ-槽842 及Ρ-槽856及858 。 圖31f中示應用於此等裝置之綜合製程之另外諸步驟。 其次完成隧道氣化物之作成圖案及植入,以供圖示者以外 之其他裝置,以及增長一 Fowler-Nordheim隧道效應窗 (未示)。然後,敷着第二層多晶矽(未示,第一層為配 合在此系列画中也未示之FAMOS EEPR0M元件敷着,摻雜, 作成圖案及蝕刻),予以摻雜,作成圖案及蝕刻,以形 成(n + )多柵極810, 452, 872,供LDM0S晶體管838之環 狀多郴1極874,及供VDM0S晶體管840之環狀多柵極876 〇 圖31g中示應用於裝置834, 836, 838及840之综合製 程之另外諸步驟。將側壁氣化物結構461加至各多柵極 8 7 0 , 4 5 2, 87 2. 8 7 4及876。在此之後為在多矽柵極 452及870-876之露出表面形成蓋氣化物452 。 一光敏抗蝕刻劑層(未示)用以界定多個η-型源極/漏 極植入物。雖然大多數此等植入物為自行對準至對應之 -7 9 - 本紙張又度適用中國國家標準(CNS)甲4規格(210 X 297公釐) 81.9.20,000 (讀屯聞-背面之注念事項再場寫本頁) 裝_ 訂 -03〇b〇 A6 ΒΓ» 五、發明説明(78 ) ' (請也^-诗面之注-事項再塡.e7本頁) 側壁氣化物或壕狀氣化物結構,但L D Μ 0 S晶體管8 3 8及 VDMOS晶體管840之U + )源極/漏極植入物則否。以磷作 第一低密度擴散源極/漏極植入物(所謂之LDD植入物), 進入供低壓η -溝道場效應晶體管834之源極/漏極部位 878及880 ,供晶體管404之部位480及481 ,供高壓 EEPR0M選通η -溝道晶體管836之部位882反884 ,供 LDM0S晶體管838之環狀源極/漏極部位886 ,靠近高 壓η -槽846之周邊供LDM0S晶體管838之環狀源極/漏 極部位888 ,位於(n + )深度擴散環狀部位850表面之源 極/漏極觸點部位890 ,及一供VDM0S晶體管840之環 狀内源極/漏極部位89 2 。此LDD植入後緊接為使用同 一有圖案光敏抗蝕刻劑靥(未示)之砷植入。 另一光敏抗蝕刻劑層(未示)予以作成圖案,以供(P + ) 源極/漏極植入物。完成深度(P + )觸點部位894之植入 大致與深度(P + )部位866之横向表面邊緣重合。(p + )源 極/漏極植入物步驟也造成一中央深度(P + )觸點部位896 供VDM0S晶體管840 。根據此項技薛上所熟知之製程完 成最終製程步驟,包括敷着中間層絶緣體,第一層金屬, 第二中間層絶緣體,及第二層金屬。 經濟部中央標準局tK工消費合作社印製 在外延層461為(P-),如像較佳實施例之情形,η -溝 道晶體管之後柵極為共用。U-)槽842及844産生供隔 離之額外pn匯接點,允許就外延層461使用負電壓。另 外,包圍槽844及844産生另外之保護作用以防瞬變電 -8 0 81.9.20,000 本纸張尺茂適用中國國家標準(CNS)甲4規格(210 X 297公釐) 經濟部中央標準局S工消費合作社印製 L036G6 Afl ΒΓ) 五、發明説明(7 9 ) 壓。這使隔離之晶體管834及836特別可用於汽車擻控 制器及其他受到60伏瞬變電®之晶Η。 早期植入(η + )部位862及864 ,在一種與CMOS邏輯以 及EEPR0M及EPROM元件相容之製程提供一種對準不敏感 DM0S溝道長度。亦即,使(P-)槽856及858所造成之溝 道長度與環狀柵極874及876之位置無關。 菝涌間流管.笙四具體奮旃例 選通閘流管之第四具_實施例在圖32-34中槪括示於 1200。首先請參照圖32,此圖為形成閘流管1200之晶片 22—部份之高倍放大示意正視圖,除了或替代本文中所 述之其他閘流管,閛流管1 2 0 0可形成於一(p -)外延層 208 〇 首先將一(η-)槽1 2 02植入外延層2 0 8之表面。此可在圖 15中所示之低壓(η)槽步驟,或則在高壓(η)槽步驟完 成。一低壓(Ρ)槽植入物造成(Ρ-)槽1204植入為靠近 U-)槽1202。 (Ρ + )部位1206可在低壓(ρ)槽步驟或在圖 15中所示之深度(Ρ + )擴散步驟植入。(ρ + )部位1206形成 如一循環之環。 一(Ρ + )射極環1208予以植入為在U-)槽1202内,但與 (Ρ + )環1 2 0 6横向向外間開。 高度摻雜多晶矽場效應晶體管柵極1210及1212形成為 絶綠式配置在(Ρ-)槽1204之表面上方。此諸柵極以及場 氣化物結構1 2 1 4用以使(η + )植入物部份或全部自行對準, -8 1- 本紙張义度適用中國國家標準(CNS)甲4規格(210 X 297公坌) 81.9.20,000 ---------------- -------裝------訂 (請先閲-背面之注-事項再塥寫本頁)
A6 BG 〇3咖 五、發明説明(8〇) -·-'先閲"背面之注念事項再塡寫本Κ ) 以在(P-)槽1204内造成源極及漏極部位1216, 1218, 1220及1222。在形成部位1208之同時,將一(p + )後柵極 觭點部位1224植入(P-)槽内。 (N + )部位1226及1228可在與部位1216-1222同時植入。 集電極觸點部位1228藉適當之觸點及線路1230所示之導 體連接至漏極部位1222。基極環1206藉線路1232所示之 適當導電觸點及導體連接至漏極1216。漏極1216,柵極 1210及源極1218配合(p/)槽1204,形成一槪括示於1234 之OFF場效應晶體管。源極1220,柵極1212及漏極1222, 在配合(P)槽1204所提供之溝道部位時,形成一概括示 於1236之0N晶體管。一 0N倍號可經由導體1238供給至柵 極1212, — OFF信號則可經由適當之導體1240提供至柵 極1210。源極1218及1220藉線路1242所示之適當觸點及 導體連接至U + )射極環1226。 經濟部中央標準局β工消費合作社印製 圖33為閛流管1200之平面圖。PNP及NPN雙極閘流管 予以構造如全部植入容纳於(η)槽1202内之同心環。柵 極及場效應晶體管1234及12 3 6設置如相鄰(ρ)槽部位 1204内之線型條。適當之鍍敷金屬(未示)如圖32中之剖 面圖所略示,將選通閛流管1234及1236之諸組件連接至 (η)槽1202内之不同部位。(ρ + )後柵極連接部位1224也 設置如一與(η + )源極/漏極植入1216-1222平行之線型條。 圖34為閘流営1200之示意電路圖。一頂軌1250連接至 槪括示於1252之第一 ΡΝΡ雙極晶體管之射極1208。 (ρ + ) 81.9.20,000 本紙張尺度適用中國國家標準(CNS)甲4規格(210 X 297么、釐) A6 B6 五、發明説明(81) 環1206形成PNP晶體管1252之集電極1254,概括示於 1260之NPN晶體管之基極1258也傜如此。如圖32中所示, (η-)槽部位1202及(n + )觸點部位1228形成NPN晶體管 1260之集電極1202。HPN晶體管1260之射極1228藉適當 之導電觸點及導體1262予以接地或連接至第二電源電壓 軌1264。PNP晶體管1 252之射極1208藉導體1266連接至 頂軌1250。場效應開關晶體管1236及1234如圖34及32中 所示予以連接。 , 本發明及其優點雖己予詳細説明,但請予瞭解,其中 可作成各種變化,替代及更改,而不偏離後附申請專利 範圍所釋示之本發明之精神及範圍。 (請先問‘-背面之注念事項再塡寫本頁) —裝· 訂 經濟部中央標準局β工消費合作社印製 -83- 81.9.20,000 本纸張尺度適用中國國家標準(CNS)甲4規格(210 X 297公釐)

Claims (1)

  1. 广 AT BT C: 07 經濟部中央標準局β工消費合作社印製 六、申功專利範$ 1 . 一種閛流管電路,包含: 一第一雙極晶體管有一基極及一集電極,一第一電 壓供給源,一實際不同於上述第一電醱供給源之第二 電壓供給源,上述第一雙極晶體管之射極耦合至第一 電壓供給源,上述第一雙極晶體管之基極-射極匯接點 有一第一電阻值; 一第二雙極晶體管有一與上述第一雙極晶體管者相 反之射極一集電極載流型/,該第二雙極晶體管之集電 極耦合至上述第一雙極晶體管之基極,第二雙極晶體 管之基極一射極匯接點有一第二電阻值,第二晶體管 之射極耦合至上述第二電壓供給源,第二雙極晶體管 之基極锅合至第一雙極晶體管之集電極; 一第三晶體管有一電流路徑及一控制電極,一第一 信號選擇性加於上述控制電極用以控制上述電流路徑 之電導,該電流路徑使上述第一雙極晶體管之基極攝 合至上述第一電壓供給源,該電流線路之電導雄應上 述第一信號之預選狀態而實際大於第一雙極晶體管之 基極一射極匯接點之電導; 一第四晶體管有一電流路徑及一控制電路,一第二 信號選擇性加於上述控制電極用以控制上述第四晶體 管之電流路徑,該電流路徑可操作使第二雙極晶體管 之基極锅合至上述電壓供給源,該第四晶體管之電流 路徑之電導逛應上述第二信號之預選狀態而實際大於 ~ 8 4 ~ (-先^讀背面之注意事項再嗔艿本頁 κ. •訂…· •^. 木紙張尺度通川十阀HTiUf厚(CNS)以规格(210 X 297公犮) 81. 4. 5.000 (H) Α7 ΒΤ ct ____DT_ 六'申9專刊苑® 第二雙極晶體管之上述基極一射極匯接點之電導。 2. 根據申請專利範圍第1項之電路,其中上述第一晶體 管為ΡΝΡ晶體管,上述第二晶體管為ΝΡΝ晶體管,並 上述第一電壓供給源所供給之電壓為高於上述第二電 壓供給源所供給者。 3. 根據申請專利範圍第1項之電路,其中上述第一晶體 管為Ν Ρ Ν晶體管,上述第二晶體管為ΡΝΡ晶體管,並 / 且上述第一電壓供給源為低於第二電壓供給源。 4. 根據申請專利範圍第1項之電路,其中上述第三晶體 管為場效應晶體管。 5. 根據申請專利範圍第4項之電路,其中上述第三晶體 管為Ρ -溝道場效應晶體管。 6. 根據申諳專利範圍第1項之電路,其中上述第四晶體 管為場效應晶體管1 7. 根據申請專利範圍第6項之電路,其中上述第四晶體 管為η -溝道場效應晶體管。 8. 根據申請專利範圍第1項之電路,並且另包含: 經濟部中央標準局β工消費合作社印製 (-先聞讀背面之注意事項再填"本頁) 一第五晶體管有一電流路徑可操作使上述第二雙極 晶體管之集電掻耦合至第二電壓供給源,該第五晶體 管之一控制電極可操作以控制該第五晶體管之電流路 徑之電導,該第五晶體管為操作在施加一預選之信號 至第五晶體管之上述柵極時將上述閑流管鎖定在接通 狀態。 本紙诋尺度適川十W闷家標準(CNS),M規格(210x297公k) 81. 4. 5.000 (H) 經濟部中夬標準局β工消費合作社印製 b! C7 ________ΠΤ_ 六.申蚧鼻利範$ 9.根據申請專利範圍第6項之電路,其中上述倍號為 一種相當短脈衝。 10. —種選通閘流管,形成在一第一電導型半導體層之 表面,包含: 一第一槽,在上述表面形成為一與上述電導型相 反之第二電導型; 一第一電導型之第二槽,在上述表面形成為被上 述第一槽所包圍; / 上述第二電導型之射極部位在上述表面形成為被 上述第二槽所包圍; 第一及第二高度摻雜部位在上述表面形成為上述 第一電導型,第一高度摻雜部位形成於上述第一槽 内,以及第二高度摻雜部位形成於第一槽内並至少 部份在上述第二槽内,上述第一槽之一次部位與上 述第一及第二高度摻雜部位間開,並可操作作用如 一第一雙極晶體管之基極; 第三,第四及第五高度摻雜部位在上述表面形成 為上述第二電導型,第三及第四窩度摻雜部位與上 述第一槽間開,第五高度摻雜部位形成為至少部份 在第一槽内,上述半導體層之溝道部位使第三部位 與第四部位間開及使第四部位與第五部位間開,第 三部位及第五部位間開,導電柵極絶緙式配置在上 述諸溝道部位;以及 _ 8 6 一 (-先^1¾背面之;±意事項再填寫本頁 •訂· •^. 木紙張尺度適川屮阀闲孓標平(CNS广PUJi格(210x297公《) 81. 4. 5.000 (H) -〇36〇 6 AT Β7 C7 DT 六'申請專利範S 上述第 位,上述 根據申請 11 1 2 . 電導型為 一種選通 體層之表 __.第 _- 上並有一 一第二 述第一電 面及一鄰 一與上 三部位導電 第四部位導 專利範圍第(p )。 閛流管,形 面,該選通 電導型之第 與上述基片 外延層在上 導型,並有 接第一外延 述第一電導 横向形成於第一外延 式連接至上述第二高度摻雜部 電式連接至射極部位。 10項之閘流管,其中上述第一 成在一具有第一電導型之半導 閛流管包含: 一外延層形成於上述半導體層 對,置之表面; 述第一外延層之表面形成為上 一與第一外延層對置之第一表 基Η之上述表面之第二表面; 型相反之第二電導型之埋入層 層表面之一部份與第二外延層 之第二表面之間; 一上述第二電導型之觸點部位形成於上述第二外 延層並鄰接埋入層; 一上述第二電導型 二外延層之第一表面 (-先聞^背面之注意事颂再填"本百) 經濟部中夬櫺準局R工消費合作社印製 一上述 層之第一 一上述 層之第一 位間開; 第一電導型 表面形成於 第二電導型 表面形成於 之晶體管槽部位形成於上述第 並鄰接埋入層; 之第一槽部位在上述第二外延 上述晶體管槽部位; 之第二槽部位在上述第二外延 上述晶體管槽部位並與第一槽部 87 - 木紙張尺度適川,IHf:#苹(CNS)vM说格(2]0x2(J7&k) 81. 4. 5.000 (H) 經濟部中央標準局Μ工消費合作社印製 Β7 C7 ___ [):_ 六、中請專刊範a ' 一上述第一電導型之第三槽部位在上述第二外延 層之第一表面形成於上述晶體管槽部位並與第一及 第二槽部位間開; 一第二電導型之第四槽部位在上述第二外延層之 第一表面形成於上述第三槽部位; 一 OFF晶體管有一柵極及源極/漏極部位,上述 OFF晶體管形成於上述第二外延層之第一表面並與 晶體管槽部位間開;以/及 一 ON晶體管有一柵極及源極/漏極部位,上述ON 晶體管形成於上述第二外延層之第一表面並與晶體 管槽部位間開。 1 3 . —種閛流管電路,包含: 一第一雙極晶體管有一基極及一集電極,一第一 電壓供給源,一第二電壓供給源供給一電壓實際不 同於上述第一電壓供給源所供給之電壓,第一雙極 晶體管之射極锅合至上述第一電壓供給源,第一雙 極晶體管之基極一射極匯接點有一第一電阻值; 一第二雙棰晶體管有一與上述第一雙極晶體管者 相反之射極一集電極載流型,第二雙極晶體管之集 電極網合至第一雙極晶體管之基極,第二雙極晶體 管之基極一射棰匯接點有一第二電阻值,一射極锅 合至上述第二電壓供給源,第二雙極晶體管之基極 锅合至第一雙極晶體管之集電極; - 8 8 _ (-先聞請背面之:江意事項再填寫本頁 81. 4. 5.000 (H) AT B7 C7 D7 六,申請專利範® 一 第 二 晶 體 管 有 電 流 路 徑 及 一 控 制 電 極 » 一 第 一 信 號 選 擇 性 加 於 上 述 控 制 電 極 用 以 控 制 電 流 路 徑 之 電 導 * 該 電 流 路 徑 可 操 作 將 選 定 之 上 述 第 一 及 第 —- 雙 極 晶 體 管 之 一 之 上 述 基 極 m 合 至 個 別 之 上 述 第 * 及 第 二 電 壓 供 給 源 之 一 > 上 述 第 ·. 晶 體 管 之 電 流 徑 路 之 電 導 應 第 一 信 號 之 選 定 狀 態 而 實 際 大 於 上 述 第 一 及 第 二 雙 極 晶 體 管 之 一 之 基 極 射 極 匯 接 點 之 電 導 » 因 而 上 述 第 一 ,信 號 加 於 上 述 控 制 電 極 將 會 導 致 上 述 閛 流 管 斷 開 = 以 及 -~* 第 四 晶 體 管 有 —* 電 流 路 徑 及 —* 控 制 電 極 1 上 述 第 四 晶 體 管 之 電 流 路 徑 可 轡 應 一 第 二 信 號 加 於 上 述 控 制 電 極 而 操 作 將 第 二 雙 極 晶 體 管 之 集 電 極 耦 合 至 第 二 電 壓 供 給 源 > 總 應 第 二 信 號 之 上 述 網 合 可 操 作 將 上 述 閘 流 管 接 通 〇 14 .根 據 申 請 專 利 範 圍 第 13項 之 電 路 » 並 另 包 含 一 第 五 晶 體 管 f 此 晶 體 管 有 一 電 流 路 徑 及 一 控 制 電 極 » 上 述 第 一 信 號 之 補 信 號 m 擇 性 加 於 控 制 電 極 用 以 控 制 第 五 晶 體 管 之 電 流 路 徑 之 電 導 * 該 電 流 路 徑 可 操 作 將 第 二 一 上 述 第 一 及 第 二 雙 極 晶 體 管 之 基 棰 m 合 至 値 別 第 二 一 上 述 第 一 及 第 二 電 壓 供 給 源 * 第 五 晶 體 管 之 電 流 路 徑 之 電 導 遒 上 述 第 二 信 號 之 補 信 號 之 選 定 狀 態 而 實 際 大 於 上 述 第 二 一 上 述 第 及 第 二 雙 極 晶 體 管 之 基 極 — 射 極 匯 接 點 之 電 導 〇 -89- (-先聞讀背面之注意事項再填寫本頁一 木紙张尺度適川屮阀闲宋栉平(CNS)HM姒格(210x297公 81. 4. 5,000 (H) AT B7 0 i D7 六、申請專刊範® 15. —種選通閘流管,形成在一第一電導型半導體層之 (-先聞讀背面之注意事項再填寫本頁 表面,包含: 一第一槽在上述表面形成為與第一電導型相反之 第二電導型; 一第二槽在上述表面形成為上述第一電導型,並 在上述第一槽内; 一第一高度摻雜部位在上述表面形成於第二槽内 為上述第二電導型; . 一第二高度摻雜部位在上述表面形成為鄰接第一 及第二槽,並為上述第一電導型; 一第三高度摻雜部位在上述表面形成為上述第一 電導型,第一槽之一溝道次部位使第二高度摻雜部 位與第三高度摻雜部位間開,第三高度摻雜部位形 成於第一槽内並與第二槽間開; 一導電柵極絶緣式配置為靠近上述溝道次部位, 俾控制其電導,上述第三高度摻雜部位及導電柵極 導電式耦合在一起; 經濟部中央標苹局:^工消费合作杜印製 上述第二電導型之一第四高度摻雜部位在上述表 面形成於第一槽之邊緣及上述半導體層在第一槽外 部之一部份; 上述第二電導型之一第五高度摻雜部位形成在上 述表面並與第一槽間開,上述半導體層之一第二溝 道次部位使上述第四部位與第五部位間開,一第二 -90- 81. 4. 5.000 (H) 木紙依尺度適川中W W :f:捃平(CNS) mil格(210 X 297公《 ) AT B7 LQ36G6_ 〇:_ 六、申請專利範s 導電柵極絶絲式配置為靠近上述第二》道次部位; 上述第二電導型之一第六高度摻雜次部位形成在 上述半導體層之表面,半導體層之第三溝道次部位 使第六部位與第五部位間開,第六部位與第四部位 間開及與上述第一槽間開; 一第一導電接頭將上述第五部位及第一部位網合 在一起,一第二導電接頭將上述第六部位及第二部 位網合在一起,一第一居號源锅合至上述第三導電 柵極,以接通上述閘流管,一第二信號源耦合至上 述第二導電柵極,以斷開上述閘流管。 16. 根據申請專利範圍第16項之選通閛流管,其中上述 第一電導型為(P)。 17. —種汽車電氣糸統,包含: 一選通閘流管形成在一第一電導型半導體層之表 面,該半導體層形成一單Η積體電路晶片之一部份, 該閘流管包含: 一第一槽在上述表面形成為上述第二電導型; 一第二槽在上述表面形成為上述第一電導型,並 在上述第一槽内; 經濟部中央標準局β工消費合作社印製 (-先閣請背面之注意事項再填寫本頁) 一第一高度摻雜部位在上述表面形成於第二槽内 為上述第二電導型; 一第二高度摻雜部位在上述表面形成為郯接第一 及第二槽,並為上述第一電導型; -9 1 - 木紙張尺度通川tww家#平(CNS)T4规格(21()乂297公«) 81. 4. 5.000 (H) A 7 B7 C7 D7 經濟部屮央標準局Η工消費合作社印製 六、申請4利苑31 ' 一第三.高度摻雜部位在上述表面形成為上述第一 電導型,第一槽之一溝道次部位使第二高度摻雜部 位與第三高度摻雜部位間開,第三高度摻雜部位形 成於第一槽内並與第二槽間開; 一導電柵極絶緣式配置為靠近上述溝道次部位, 俾控制其電導,上述第三高度摻雜部位及導電柵極 導電式耦合在一起; 上述第二電導型之一岸四高度摻雜部位在上述表 面形成於第一槽之邊緣及上述半導體層在第一槽外 部之一部份; 上述第二電導型之一第五高度摻雜部位形成在上 述表面並與第一槽間開,上述半導體層之一第二溝 道次部位使上述第四部位與第五部位間開,一第二 導電檷極絶綠式配置為靠近上述第二溝道次部位; 上述第二電導型之一第六高度摻雜次部位形成在 上述半導體層之表面,半導體層之第三溝道次部位 使第六部位舆第五部位間開,第六部位與第四部位 間開及與上述第一槽間開; 一第一導電接頭將上述第五部位及第一部位耦合 在一起; 遢輯電路形成於上述晶片上以産生第一及第二控 制倍號,上述第一控制信號源耦合至第三導電柵極 以接通上述閛流管,第二控制信號源锅合至第二導 -92- (-先聞讀背面之注意事項再填寫本百 ·κ· .訂· .哚, 木紙張尺適川十w W家橾;(CNS)规格(210x297公《:) 81. 4. 5.000 (H) A 7 B7 C7 I): 經濟部中央標準局Η工消費合作社印製 其供度 上 上 之 二 成 第 述 半間第配 對以高 中 中 層 第 形 於 上 述位及式 低置一 其 其 體 之 面 成 於 上部五綠 降裝第 , , 導 反 表 形 形 在槽第絶 以氣述 統 統 半 相 述 位 位 位二述極 份電上 糸 糸 型 型 上 部;部 部第上柵 部邊至 氣 氣 導 導 在 雜位雜 雜及使電 三周合 電 電 電 電 槽 摻部摻 摻一位導 及第述锅 車 車 一 一 二 度槽度 度第部一 以述上子 汽 汽 第_第 第 高狀高 高與次第 ; 上至端 之。之 α 一 述 狀 三環四 八並道一 管至合地 項燈項/管在 上 環;第二第 第型溝 , 流合锅接17電17線成 與 一位一第一.,及導一開 閑縝池一 第部第螺形 一 之部之述之内-t電第間 述置電, 圍外圍一 , 有 型槽型上型位第二一位 上裝一流 範一範含管 位 導一導近導部,第之部 開氣,電 利為利包流 ••部 電第電靠電雜六為層雜 斷電流作。專置專置閘含槽 一圍一内二摻第成體接 以邊電工位請裝請裝通包一.,第包第位第度-形導度 極周作述部申邊申邊選,第型述向述部述高五層半高 柵一工上雜據周據周種面一導上横上槽上三第體,二 電 之給摻根述根述一表 電 為 一 第 導開第 (請先閱讀背面之注意事續再填窝本頁 木紙张尺度適丨丨]屮闲闲家標苹(CNS)姒格⑵0x2(J7々%:) 81. 4. 5.000 (H) ^03606 [): 六、申二範$ 置 為 靠 近 第 一 溝 道 次 部 位 * 上 述 半 導 體 層 之 一 第 二 溝 道 次 部 位 使 上 述 第 七 及 第 八 高 度 摻 雜 部 位 間 開 , 一 第 二 導 導 柵 極 絶 緣 式 配 置 為 靠 近 第二溝通次部位, 第 五 及 第 高 度 摻 雜 部 位 與 第 七 及 第 八 高 度 摻 雜 部 位 間 開 一 第 一 導 電 接 頭 使 第 五 部 位 與 第 一 槽 部 位 » 第 一 及 第 二 電 壓 供給源耦合, 第 一 電 壓 供 給 源 供 給 一 電 壓 實 際 不 同 於 第 二 電 壓 供 給 ,源 所 供 給 者 * —* 第 二 導 電 接 頭 將 上 述 第 __t— 部 位 I 第 四 部 位 及 第 三 電 壓 供 給 源 m 合 在 一 起 y 一 第 三 導 電 接 頭 使 上 述 第 七 部 位 與 第 一 槽 锅 合 » 以 及 一 第 四 導 電 接 頭 m 合 第 一 電 壓 供 給 源 > 第 八 部 位 及 第 二 環 狀 槽 部 位 〇 2 1 .根 據 申 請 專 利 範 圍 第 20 項 之 選 通 閘 流 管 » 並 另 包 含: 上 述 第 一 電 導 型 之 __‘ 第 二 半 導 體 層 上 述 第 二 電 導 型 之 一 第 三 半 導 體 層 配 置 在 第 二 半 導 體 層 與 上 述 半 導 體 層 之 間 〇 22 .根 據 申 請 專 利 範 圍 第 20項 之 選 通 閘 流 管 » 其 中 上 述 第 一 槽 部 位 白 上 述 表 面 延 伸 至 第 — 半 導 體 層 0 23 .根 據 申 請 專 利 範 圍 第 20項 之 m 通 閘 流 管 1 並 另 包 含 上 述 第 二 電 導 型 之 m 圈 白 上 述 表 面 形 成 至 上 述 第 二 層 並 包 圍 上 述 第 二 環 狀 槽 部 位 〇 -94- (-先閱讀背面之注意事項再填寫本頁一 木紙張尺度通川1IHf:標半(CNS)T4规格(210父297公^) 81. 4. 5.000 (H) 六、申婧專十!範S AT B7 C: [): 管管 流流 閘。閘 通狀通 選環選 之為之 項位項 ο 3 2 9 2 第雜第 圍摻圍 範度範 利高利 專四專 請第請 申及申 據三據 根第根 述 上 中 其 含 包 另 並 三 第 述 上 在 位 部 。 點置 e RW 解 i 雜内 摻向 度向 高横 一 位 之部 型雜 導摻 電度 二 高 第四 述第 上及 (->±.?先閱讀背面之注意事項再填寫本|1) •^. .訂. 經濟部中央標準局K工消費合作社印製 .哚· 木紙張尺度通;丨丨,丨,《 W家標平(CNS)以规格(210x2(J»il) 81. 4. 5.000 (H)
TW081106943A 1991-06-28 1992-09-02 TW203666B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/723,082 US5204541A (en) 1991-06-28 1991-06-28 Gated thyristor and process for its simultaneous fabrication with high- and low-voltage semiconductor devices

Publications (1)

Publication Number Publication Date
TW203666B true TW203666B (zh) 1993-04-11

Family

ID=24904758

Family Applications (1)

Application Number Title Priority Date Filing Date
TW081106943A TW203666B (zh) 1991-06-28 1992-09-02

Country Status (5)

Country Link
US (2) US5204541A (zh)
EP (1) EP0520831A3 (zh)
JP (1) JP3310336B2 (zh)
KR (1) KR100260692B1 (zh)
TW (1) TW203666B (zh)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5416351A (en) * 1991-10-30 1995-05-16 Harris Corporation Electrostatic discharge protection
US5422509A (en) * 1992-04-02 1995-06-06 Consorzio Per La Ricerca Sulla Microelettronica Nel Meszzogiorno Integrated current-limiter device for power MOS transistors
EP0658938B1 (en) * 1993-12-15 2001-08-08 STMicroelectronics S.r.l. An integrated circuit comprising an EEPROM cell and a MOS transistor
EP0746033A3 (en) * 1995-06-02 1999-06-02 Texas Instruments Incorporated Improvements in or relating to semiconductor processing
US5674762A (en) * 1995-08-28 1997-10-07 Motorola, Inc. Method of fabricating an EPROM with high voltage transistors
DE19611942C2 (de) * 1996-03-26 2003-02-20 Daimler Chrysler Ag Halbleiterschaltkreis für ein elektronisches Steuergerät
JP3513609B2 (ja) * 1996-04-19 2004-03-31 株式会社ルネサステクノロジ 半導体装置
TW303527B (en) * 1996-09-09 1997-04-21 Winbond Electronics Corp Silicon controlled rectifier circuit
US6507070B1 (en) * 1996-11-25 2003-01-14 Semiconductor Components Industries Llc Semiconductor device and method of making
US6252278B1 (en) * 1998-05-18 2001-06-26 Monolithic Power Systems, Inc. Self-aligned lateral DMOS with spacer drift region
US6373094B2 (en) * 1998-09-11 2002-04-16 Texas Instruments Incorporated EEPROM cell using conventional process steps
US6683362B1 (en) 1999-08-24 2004-01-27 Kenneth K. O Metal-semiconductor diode clamped complementary field effect transistor integrated circuits
US6348382B1 (en) * 1999-09-09 2002-02-19 Taiwan Semiconductor Manufacturing Company Integration process to increase high voltage breakdown performance
US6413806B1 (en) * 2000-02-23 2002-07-02 Motorola, Inc. Semiconductor device and method for protecting such device from a reversed drain voltage
US6437640B1 (en) * 2000-09-12 2002-08-20 The Aerospace Corporation Addressable diode isolated thin film array
US6850397B2 (en) * 2000-11-06 2005-02-01 Sarnoff Corporation Silicon controlled rectifier electrostatic discharge protection device for power supply lines with powerdown mode of operation
IT1321089B1 (it) * 2000-11-24 2003-12-30 St Microelectronics Srl Struttura di elemento resistivo a semiconduttore, in particolare perapplicazioni di alta tensione, e relativo procedimento di
KR100399772B1 (ko) * 2001-02-07 2003-09-26 삼성전자주식회사 가아드링을 구비한 반도체 메모리장치 및 그의 제조방법
JP4660987B2 (ja) * 2001-06-29 2011-03-30 株式会社デンソー 誘導性負荷の電流制御装置
US6664909B1 (en) * 2001-08-13 2003-12-16 Impinj, Inc. Method and apparatus for trimming high-resolution digital-to-analog converter
FR2832547A1 (fr) * 2001-11-21 2003-05-23 St Microelectronics Sa Procede de realisation d'une diode schottky sur substrat de carbure de silicium
JP2003197791A (ja) * 2001-12-28 2003-07-11 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US7064034B2 (en) * 2002-07-02 2006-06-20 Sandisk Corporation Technique for fabricating logic elements using multiple gate layers
US6767770B1 (en) 2002-10-01 2004-07-27 T-Ram, Inc. Method of forming self-aligned thin capacitively-coupled thyristor structure
US7125753B1 (en) 2002-10-01 2006-10-24 T-Ram Semiconductor, Inc. Self-aligned thin capacitively-coupled thyristor structure
FR2849536B1 (fr) * 2002-12-27 2007-02-23 St Microelectronics Sa Circuit d'interface de fourniture de tension
JP4437388B2 (ja) * 2003-02-06 2010-03-24 株式会社リコー 半導体装置
DE10332312B3 (de) * 2003-07-16 2005-01-20 Infineon Technologies Ag Integrierte Halbleiterschaltung mit einem elektrisch programmierbaren Schaltelement
US20050179111A1 (en) * 2004-02-12 2005-08-18 Iwen Chao Semiconductor device with low resistive path barrier
US7102864B2 (en) * 2004-06-14 2006-09-05 King Billion Electronics Co., Ltd. Latch-up-free ESD protection circuit using SCR
FR2884050B1 (fr) * 2005-04-01 2007-07-20 St Microelectronics Sa Circuit integre comprenant un substrat et une resistance
US7491595B2 (en) 2005-07-06 2009-02-17 Hewlett-Packard Development Company, L.P. Creating high voltage FETs with low voltage process
US7488662B2 (en) * 2005-12-13 2009-02-10 Chartered Semiconductor Manufacturing, Ltd. Self-aligned vertical PNP transistor for high performance SiGe CBiCMOS process
US8247870B2 (en) * 2006-09-26 2012-08-21 O2Micro, Inc. Power MOSFET integration
ITTO20060785A1 (it) * 2006-11-02 2008-05-03 St Microelectronics Srl Dispositivo mos resistente alla radiazione ionizzante
US7781843B1 (en) * 2007-01-11 2010-08-24 Hewlett-Packard Development Company, L.P. Integrating high-voltage CMOS devices with low-voltage CMOS
US7952145B2 (en) * 2007-02-20 2011-05-31 Texas Instruments Lehigh Valley Incorporated MOS transistor device in common source configuration
US7732848B2 (en) * 2007-05-31 2010-06-08 Infineon Technologies Ag Power semiconductor device with improved heat dissipation
US8168466B2 (en) * 2007-06-01 2012-05-01 Semiconductor Components Industries, Llc Schottky diode and method therefor
US8278712B2 (en) * 2007-09-25 2012-10-02 O2Micro Inc. Power MOSFET integration
JP4587003B2 (ja) * 2008-07-03 2010-11-24 セイコーエプソン株式会社 半導体装置
US7804143B2 (en) * 2008-08-13 2010-09-28 Intersil Americas, Inc. Radiation hardened device
US8630113B1 (en) * 2008-11-25 2014-01-14 Altera Corporation Apparatus for memory with improved performance and associated methods
US9184097B2 (en) * 2009-03-12 2015-11-10 System General Corporation Semiconductor devices and formation methods thereof
US20120167392A1 (en) 2010-12-30 2012-07-05 Stmicroelectronics Pte. Ltd. Razor with chemical and biological sensor
TWI469306B (zh) * 2011-04-29 2015-01-11 Faraday Tech Corp 靜電放電保護電路
US9019688B2 (en) 2011-12-02 2015-04-28 Stmicroelectronics Pte Ltd. Capacitance trimming with an integrated heater
US9027400B2 (en) 2011-12-02 2015-05-12 Stmicroelectronics Pte Ltd. Tunable humidity sensor with integrated heater
US8664690B1 (en) * 2012-11-15 2014-03-04 Macronix International Co., Ltd. Bi-directional triode thyristor for high voltage electrostatic discharge protection
FR3001571B1 (fr) * 2013-01-30 2016-11-25 Commissariat Energie Atomique Procede de programmation d'un dispositif memoire a commutation bipolaire
US9613968B2 (en) 2014-09-25 2017-04-04 Kilopass Technology, Inc. Cross-coupled thyristor SRAM semiconductor structures and methods of fabrication
US9460771B2 (en) 2014-09-25 2016-10-04 Kilopass Technology, Inc. Two-transistor thyristor SRAM circuit and methods of operation
US9741413B2 (en) 2014-09-25 2017-08-22 Kilopass Technology, Inc. Methods of reading six-transistor cross-coupled thyristor-based SRAM memory cells
US20160093624A1 (en) 2014-09-25 2016-03-31 Kilopass Technology, Inc. Thyristor Volatile Random Access Memory and Methods of Manufacture
US9564441B2 (en) 2014-09-25 2017-02-07 Kilopass Technology, Inc. Two-transistor SRAM semiconductor structure and methods of fabrication
US9530482B2 (en) 2014-09-25 2016-12-27 Kilopass Technology, Inc. Methods of retaining and refreshing data in a thyristor random access memory
US9449669B2 (en) 2014-09-25 2016-09-20 Kilopass Technology, Inc. Cross-coupled thyristor SRAM circuits and methods of operation
US9564199B2 (en) 2014-09-25 2017-02-07 Kilopass Technology, Inc. Methods of reading and writing data in a thyristor random access memory
US11817455B2 (en) * 2021-01-13 2023-11-14 Texas Instruments Incorporated Lateral high voltage SCR with integrated negative strike diode
CN114334956B (zh) * 2022-03-15 2022-06-07 成都市易冲半导体有限公司 具有耐极负电压高压引脚的交流功率开关的隔离防护结构

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3902079A (en) * 1974-01-21 1975-08-26 Rca Corp Switching circuit having multiple operating modes
JPS52131449A (en) * 1976-04-28 1977-11-04 Hitachi Ltd Semiconductor switch circuit
US4199774A (en) 1978-09-18 1980-04-22 The Board Of Trustees Of The Leland Stanford Junior University Monolithic semiconductor switching device
US4398205A (en) * 1978-12-22 1983-08-09 Eaton Corporation Gate turn-off device with high turn-off gain
US4472642A (en) * 1982-02-12 1984-09-18 Mitsubishi Denki Kabushiki Kaisha Power semiconductor switching device
US5014102A (en) * 1982-04-01 1991-05-07 General Electric Company MOSFET-gated bipolar transistors and thyristors with both turn-on and turn-off capability having single-polarity gate input signal
DE3230741A1 (de) * 1982-08-18 1984-02-23 Siemens AG, 1000 Berlin und 8000 München Halbleiterschalter mit einem abschaltbaren thyristor
US4572968A (en) * 1983-03-04 1986-02-25 Motorola, Inc. SCR Fire sensitivity control and fire control apparatus
US4553041A (en) * 1983-08-22 1985-11-12 Motorola, Inc. Monolithic zero crossing triac driver
US4569117A (en) * 1984-05-09 1986-02-11 Texas Instruments Incorporated Method of making integrated circuit with reduced narrow-width effect
EP0367301A3 (en) * 1984-06-22 1990-05-16 Hitachi, Ltd. Semiconductor switch circuit
US4665316A (en) * 1984-11-21 1987-05-12 Telmos Incorporated Photovoltaic relay switch
US4669177A (en) * 1985-10-28 1987-06-02 Texas Instruments Incorporated Process for making a lateral bipolar transistor in a standard CSAG process
US4797372A (en) * 1985-11-01 1989-01-10 Texas Instruments Incorporated Method of making a merge bipolar and complementary metal oxide semiconductor transistor device
GB2186117B (en) * 1986-01-30 1989-11-01 Sgs Microelettronica Spa Monolithically integrated semiconductor device containing bipolar junction,cmosand dmos transistors and low leakage diodes and a method for its fabrication
JPS63126315A (ja) * 1986-11-17 1988-05-30 Mitsubishi Electric Corp スイツチ回路
IT1235843B (it) * 1989-06-14 1992-11-03 Sgs Thomson Microelectronics Dispositivo integrato contenente strutture di potenza formate con transistori ldmos complementari, strutture cmos e pnp verticali con aumentata capacita' di supportare un'alta tensione di alimentazione.
US4975764A (en) * 1989-06-22 1990-12-04 David Sarnoff Research Center, Inc. High density BiCMOS circuits and methods of making same
JP2573394B2 (ja) * 1990-05-25 1997-01-22 株式会社東芝 ヒステリシス回路
US5086242A (en) * 1990-10-16 1992-02-04 Harris Corporation Fast turn-off of thyristor structure

Also Published As

Publication number Publication date
KR100260692B1 (ko) 2000-07-01
KR930001473A (ko) 1993-01-16
EP0520831A3 (en) 1993-03-10
US5504451A (en) 1996-04-02
JP3310336B2 (ja) 2002-08-05
US5204541A (en) 1993-04-20
EP0520831A2 (en) 1992-12-30
JPH05327448A (ja) 1993-12-10

Similar Documents

Publication Publication Date Title
TW203666B (zh)
KR100212408B1 (ko) 절연 게이트 전계 효과 트랜지스터 및 그 제조 방법
US5296393A (en) Process for the simultaneous fabrication of high-and-low-voltage semiconductor devices, integrated circuit containing the same, systems and methods
US5355007A (en) Devices for non-volatile memory, systems and methods
US5272098A (en) Vertical and lateral insulated-gate, field-effect transistors, systems and methods
US5242841A (en) Method of making LDMOS transistor with self-aligned source/backgate and photo-aligned gate
US7679130B2 (en) Deep trench isolation structures and methods of formation thereof
CN101501848B (zh) 使用硅锗的可编程熔丝
JP3265311B2 (ja) 電気的に消去できかつ電気的にプログラミングできる読出し専用メモリセル
KR20170059706A (ko) 전력 반도체 장치
US8946805B2 (en) Reduced area single poly EEPROM
KR101798241B1 (ko) 반도체 장치 및 그 제조 방법
CN100547787C (zh) 半导体器件及其制造方法
US5429959A (en) Process for simultaneously fabricating a bipolar transistor and a field-effect transistor
US6803644B2 (en) Semiconductor integrated circuit device and method of manufacturing the same
US20090152587A1 (en) Deep guard regions for reducing latch-up in electronics devices
CN105826320B (zh) 掩模式只读存储器及其形成方法
KR100212409B1 (ko) 수직 및 수평 절연 게이트, 전계 효과 트랜지스터 및 그 제조방법
TWI244198B (en) Integrated circuit and method for producing the same
KR20160040926A (ko) 전력 반도체 장치
JPH0823106A (ja) 半導体装置およびその製造方法
JPS63237463A (ja) スタテイツク型半導体記憶装置およびその製造方法