CN114334956B - 具有耐极负电压高压引脚的交流功率开关的隔离防护结构 - Google Patents
具有耐极负电压高压引脚的交流功率开关的隔离防护结构 Download PDFInfo
- Publication number
- CN114334956B CN114334956B CN202210249188.8A CN202210249188A CN114334956B CN 114334956 B CN114334956 B CN 114334956B CN 202210249188 A CN202210249188 A CN 202210249188A CN 114334956 B CN114334956 B CN 114334956B
- Authority
- CN
- China
- Prior art keywords
- voltage
- power switch
- pin
- alternating current
- feta
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种具有耐极负电压高压引脚的交流功率开关的隔离防护结构，包括：在功率管FETA和功率管FETB之间插入的三个隔离环；其中，靠近功率管FETA和功率管FETB一侧的两个隔离环分别连接交流功率开关工作域内的最低电位；中间的一个隔离环与两侧的两个隔离环浮接在一起且不接任何电位。本发明通过在交流功率开关的两个背靠背的功率管之间插入三个隔离环，能够解决不完全隔离的器件实现具有耐极负电压高压引脚的交流功率开关时，寄生的NPN晶体管极易触发从而容易产生寄生通路或闩锁效应并造成芯片损坏的问题。
Description
技术领域
本发明涉及无线充电技术领域，具体而言，涉及一种具有耐极负电压高压引脚的交流功率开关的隔离防护结构。
背景技术
随着无线充电技术的发展，可穿戴设备的无线充电非常普遍，同时为了方便切换大功率无线充电线圈通路和小功率可穿戴设备无线充电线圈通路，需要特殊的可耐正负高压的(如±40V)交流功率开关来切换线圈通道。由于交流功率开关两端的高压引脚都要耐正负高压，同时耐压幅值近±40V(普通芯片负向耐压一般为-0.3V)，所以常规的BCD(Bipolar-CMOS-DMOS)工艺没有完全隔离的器件来实现这样的交流功率开关。而不完全隔离的器件(N埋层（NBL-NBarrier Layer）和漏极物理上分不开)实现这样的交流功率开关的过程中，在漏极接-40V情况下，寄生的NPN晶体管极易触发，这样很容易产生寄生通路或闩锁效应并造成芯片损坏。所以不管是正常的正负切换的信号经过交流功率开关，或者做闩锁效应测试的过程中，以及静电应力测试的时候，都有可能触发这个寄生的NPN晶体管。
发明内容
本发明旨在提供一种具有耐极负电压高压引脚的交流功率开关的隔离防护结构，以解决不完全隔离的器件实现具有耐极负电压高压引脚的交流功率开关时，寄生的NPN晶体管极易触发从而容易产生寄生通路或闩锁效应并造成芯片损坏的问题。
本发明提供的一种具有耐极负电压高压引脚的交流功率开关的隔离防护结构中，所述交流功率开关包括两个背靠背的功率管FETA和功率管FETB，功率管FETA和功率管FETB的漏极分别连接高压引脚TERM1和高压引脚TERM2；高压引脚TERM1和高压引脚TERM2与衬底采用静电保护二极管系统接地；
所述隔离防护结构包括：
在功率管FETA和功率管FETB之间插入的三个隔离环；其中，
靠近功率管FETA和功率管FETB一侧的两个隔离环分别连接交流功率开关工作域内的最低电位；
中间的一个隔离环与两侧的两个隔离环浮接在一起且不接任何电位。
进一步的，所述隔离环为PNP型隔离环。
进一步的，所述靠近功率管FETA和功率管FETB一侧的两个隔离环分别通过衬底的内部节点连接交流功率开关工作域内的最低电位。
进一步的，所述靠近功率管FETA和功率管FETB一侧的两个隔离环分别通过衬底外部的引脚连接交流功率开关工作域内的最低电位。
进一步的，所述高压引脚TERM1和高压引脚TERM2与衬底采用静电保护二极管系统接地是指：
高压引脚TERM1依次经静电保护二极管D1的负极和正极、衬底节点一、静电保护二极管D2的正极和负极后接地；
高压引脚TERM2依次经静电保护二极管D3的负极和正极、衬底节点二、静电保护二极管D4的正极和负极后接地。
进一步的，所述静电保护二极管D1、静电保护二极管D2、静电保护二极管D3、静电保护二极管D4的反向击穿电压大于40V。
综上所述，由于采用了上述技术方案，本发明的有益效果是：
本发明通过在交流功率开关的两个背靠背的功率管之间插入三个隔离环，能够解决不完全隔离的器件实现具有耐极负电压高压引脚的交流功率开关时，寄生的NPN晶体管极易触发从而容易产生寄生通路或闩锁效应并造成芯片损坏的问题。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为一种耐极负电压高压引脚的交流功率开关的示意图。
图2为图1中的一种耐极负电压高压引脚的交流功率开关中加入片上或片下的衬底连接示意图。
图3a为简单的NPN晶体管触发的示意图。
图3b为一种耐极负电压高压引脚的交流功率开关采用静电保护二极管系统下的NPN晶体管触发的示意图。
图4为本发明实施例的具有耐极负电压高压引脚的交流功率开关的隔离防护结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的个件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例
如图1所示的一种耐极负电压高压引脚的交流功率开关，功率管FETA和功率管FETB是背靠背的两个高压型NLD NMOS，功率管FETA和功率管FETB的漏极分别连接高压引脚TERM1和高压引脚TERM2；功率管FETA和功率管FETB的源极相连接。由于高压引脚TERM1和高压引脚TERM2都要耐负电压，因此衬底不能直接接地，如果衬底直接接地，衬底到功率管FETA的N型埋层或功率管FETB的N型埋层的二极管在高压引脚TERM1和/或高压引脚TERM2为-40V时产生极大电流。则其将交流功率开关的衬底看成是内部节点，即高压引脚TERM1依次经静电保护二极管D1的负极和正极、衬底节点一、静电保护二极管D2的正极和负极后接地；高压引脚TERM2依次经静电保护二极管D3的负极和正极、衬底节点二、静电保护二极管D4的正极和负极后接地。
如图2所示为图1中的一种耐极负电压高压引脚的交流功率开关中加入片上或片下的衬底连接示意图，衬底连接处可以为一个单独的引脚或内部节点，P型衬底通常需要连接到工作域里的最低电位来避免可能的寄生。
如图3a所示为简单的NPN晶体管触发的示意图，高压引脚TERM1和高压引脚TERM2分别连接N型埋层NBL，中间是P型衬底。在高压引脚TERM1和高压引脚TERM2为极负压时，特别是几十V负压时（如-40V），简单的防护环和通常的N型和N型有源区的间距隔离距离下，还是很难避免寄生通路的产生，极易发生NPN晶体管触发。
如图3b所示为一种耐极负电压高压引脚的交流功率开关采用静电保护二极管系统下的寄生NPN晶体管触发的示意图。同样在-40V时很容易发生寄生NPN晶体管触发。
本实施例提出一种具有耐极负电压高压引脚的交流功率开关的隔离防护结构，如图4所示，交流功率开关包括两个背靠背的功率管FETA和功率管FETB，功率管FETA和功率管FETB的漏极分别连接高压引脚TERM1和高压引脚TERM2；高压引脚TERM1和高压引脚TERM2与衬底采用静电保护二极管系统接地；即与图1所示类似，将高压引脚TERM1依次经静电保护二极管D1的负极和正极、衬底节点一、静电保护二极管D2的正极和负极后接地；将高压引脚TERM2依次经静电保护二极管D3的负极和正极、衬底节点二、静电保护二极管D4的正极和负极后接地。
所述隔离防护结构包括：
在功率管FETA和功率管FETB之间插入的三个隔离环；其中，
靠近功率管FETA和功率管FETB一侧的两个隔离环分别连接交流功率开关工作域内的最低电位；
中间的一个隔离环与两侧的两个隔离环浮接在一起且不接任何电位。
其中，所述隔离环为PNP型隔离环。所述靠近功率管FETA和功率管FETB一侧的两个隔离环分别连接交流功率开关工作域内的最低电位的连接方式有两种：
(1)所述靠近功率管FETA和功率管FETB一侧的两个隔离环分别通过衬底的内部节点连接交流功率开关工作域内的最低电位；或者，
(2)所述靠近功率管FETA和功率管FETB一侧的两个隔离环分别通过衬底外部的引脚连接交流功率开关工作域内的最低电位。
由于要耐极负电压，因此选择静电保护二极管D1、D2、D3和D4的反向击穿电压大于40V。采用所述隔离防护结构后，在静电压力测试、闩锁效应测试或正常的工作中，高压引脚TERM1出现-40V电压时，衬底到功率管FETA之间的的静电保护二极管不易导通，避免NPN晶体管向触发的方向发展。同时，即使NPN晶体管有轻微触发的趋势，中间插入的隔离环可以作为一个潜在的受害者，避免NPN晶体管的触发直接从正的高压引脚TERM2抽电。反之亦然，如果TERM2出现很大负压，保护机制依然有效。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (5)
1.一种具有耐极负电压高压引脚的交流功率开关的隔离防护结构，其特征在于，所述交流功率开关包括两个背靠背的功率管FETA和功率管FETB，功率管FETA和功率管FETB的漏极分别连接高压引脚TERM1和高压引脚TERM2；高压引脚TERM1和高压引脚TERM2与衬底采用静电保护二极管系统接地；
所述隔离防护结构包括：
在功率管FETA和功率管FETB之间插入的三个隔离环；其中，
靠近功率管FETA和功率管FETB一侧的两个隔离环分别连接交流功率开关工作域内的最低电位；
中间的一个隔离环与两侧的两个隔离环浮接在一起且不接任何电位；
所述隔离环为PNP型隔离环。
2.根据权利要求1所述的具有耐极负电压高压引脚的交流功率开关的隔离防护结构，其特征在于，所述靠近功率管FETA和功率管FETB一侧的两个隔离环分别通过衬底的内部节点连接交流功率开关工作域内的最低电位。
3.根据权利要求1所述的具有耐极负电压高压引脚的交流功率开关的隔离防护结构，其特征在于，所述靠近功率管FETA和功率管FETB一侧的两个隔离环分别通过衬底外部的引脚连接交流功率开关工作域内的最低电位。
4.根据权利要求1所述的具有耐极负电压高压引脚的交流功率开关的隔离防护结构，其特征在于，所述高压引脚TERM1和高压引脚TERM2与衬底采用静电保护二极管系统接地是指：
高压引脚TERM1依次经静电保护二极管D1的负极和正极、衬底节点一、静电保护二极管D2的正极和负极后接地；
高压引脚TERM2依次经静电保护二极管D3的负极和正极、衬底节点二、静电保护二极管D4的正极和负极后接地。
5.根据权利要求4所述的具有耐极负电压高压引脚的交流功率开关的隔离防护结构，其特征在于，所述静电保护二极管D1、静电保护二极管D2、静电保护二极管D3、静电保护二极管D4的反向击穿电压大于40V。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210249188.8A CN114334956B (zh) | 2022-03-15 | 2022-03-15 | 具有耐极负电压高压引脚的交流功率开关的隔离防护结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210249188.8A CN114334956B (zh) | 2022-03-15 | 2022-03-15 | 具有耐极负电压高压引脚的交流功率开关的隔离防护结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114334956A CN114334956A (zh) | 2022-04-12 |
| CN114334956B true CN114334956B (zh) | 2022-06-07 |
Family
ID=81033458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210249188.8A Active CN114334956B (zh) | 2022-03-15 | 2022-03-15 | 具有耐极负电压高压引脚的交流功率开关的隔离防护结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114334956B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115377099B (zh) * | 2022-08-31 | 2023-07-04 | 拓尔微电子股份有限公司 | 负压隔离器件及其工艺方法、芯片 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1903507A1 (de) * | 1968-10-29 | 1970-07-23 | Instrumentation Specialties Co | Strom-Spannungsregler,insbesondere Netzgeraet |
| US4670669A (en) * | 1984-08-13 | 1987-06-02 | International Business Machines Corporation | Charge pumping structure for a substrate bias generator |
| US5204541A (en) * | 1991-06-28 | 1993-04-20 | Texas Instruments Incorporated | Gated thyristor and process for its simultaneous fabrication with high- and low-voltage semiconductor devices |
| AUPS045702A0 (en) * | 2002-02-12 | 2002-03-07 | Fultech Pty Ltd | A protection device |
| US7880223B2 (en) * | 2005-02-11 | 2011-02-01 | Alpha & Omega Semiconductor, Ltd. | Latch-up free vertical TVS diode array structure using trench isolation |
| US7315066B2 (en) * | 2005-06-01 | 2008-01-01 | International Business Machines Corporation | Protect diodes for hybrid-orientation substrate structures |
| WO2016057973A1 (en) * | 2014-10-10 | 2016-04-14 | Schottky Lsi, Inc. | Super cmos (scmostm) devices on a microelectronic system |
| US8536679B2 (en) * | 2010-08-27 | 2013-09-17 | National Semiconductor Corporation | High holding voltage BJT clamp with embedded reverse path protection in BCD process |
| CN111180440B (zh) * | 2020-01-20 | 2023-04-18 | 杭州电子科技大学 | 一种单相直流马达驱动芯片及芯片绘制方法 |
-
2022
- 2022-03-15 CN CN202210249188.8A patent/CN114334956B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN114334956A (zh) | 2022-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10068893B2 (en) | Diode-based ESD concept for DEMOS protection | |
| US6844597B2 (en) | Low voltage NMOS-based electrostatic discharge clamp | |
| CN114334956B (zh) | 具有耐极负电压高压引脚的交流功率开关的隔离防护结构 | |
| JP2006100532A (ja) | 静電保護回路 | |
| US10262987B2 (en) | Electrostatic discharge protection circuit | |
| US10366974B2 (en) | Electrostatic discharge (ESD) protection device and method for operating an ESD protection device | |
| JPH0786508A (ja) | Ｅｓｄ保護回路 | |
| CN108122904B (zh) | 一种esd保护结构 | |
| TW201320291A (zh) | 靜電放電保護裝置 | |
| US9035363B2 (en) | JFET ESD protection circuit for low voltage applications | |
| KR100231502B1 (ko) | 반도체 집적 회로의 입력 보호 회로 및 전원 보호회로 | |
| TW201737460A (zh) | 多通道暫態電壓抑制器 | |
| US7449751B2 (en) | High voltage operating electrostatic discharge protection device | |
| US7969697B2 (en) | Low-voltage CMOS space-efficient 15 KV ESD protection for common-mode high-voltage receivers | |
| CN109216344B (zh) | 具低压基极触发静电电流放电电路的高压静电保护电路 | |
| US20130161749A1 (en) | Semiconductor integrated circuit | |
| CN114362734B (zh) | 耐极低负压功率信号开关的衬底电压动态选择方法及电路 | |
| CN108305873B (zh) | 静电放电钳位器件以及静电放电钳位电路 | |
| US5731940A (en) | ESD protection scheme | |
| CN112821366B (zh) | 双向静电防护电路 | |
| CN109979929B (zh) | 一种高压静电放电钳位保护元件及集成电路芯片 | |
| KR101488566B1 (ko) | Ｅｓｄ 보호회로 | |
| CN108780794B (zh) | 一种静电放电防护电路 | |
| CN101587889A (zh) | 静电放电保护电路的晶体管布局 | |
| CN110828454A (zh) | 一种i/o esd电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |