JPH0786508A - Ｅｓｄ保護回路 - Google Patents

Ｅｓｄ保護回路

Info

Publication number
JPH0786508A
JPH0786508A JP6201554A JP20155494A JPH0786508A JP H0786508 A JPH0786508 A JP H0786508A JP 6201554 A JP6201554 A JP 6201554A JP 20155494 A JP20155494 A JP 20155494A JP H0786508 A JPH0786508 A JP H0786508A
Authority
JP
Japan
Prior art keywords
impurity diffusion
conductivity type
concentration
type
diffusion region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6201554A
Other languages
English (en)
Other versions
JP3504736B2 (ja
Inventor
Kyung Soo Lee
ギョン・ス・リ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Publication of JPH0786508A publication Critical patent/JPH0786508A/ja
Application granted granted Critical
Publication of JP3504736B2 publication Critical patent/JP3504736B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 内部セルの接地とＥＳＤ保護回路の接地を分
離させ、フイールド酸化トランジスタを利用してＥＳＤ
保護の特性を向上させたＥＳＤ保護回路を提供するこ
と。 【構成】 端子にＥＳＤが加わったとき動作し、通常の
動作電圧が加わったときに動作しない回路を保護すべき
回路をバイパスするように設ける。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体のチップ設計に
係り、特に内部セルの接地とＥＳＤ保護回路の接地を分
離させ、フイールド酸化トランジスタを用いて半導体チ
ップの保護特性を向上させるのに適するようにしたＥＳ
Ｄ保護回路に関するものである。
【０００２】
【従来の技術】一般に、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔ
ａｔｉｃ Ｄｉｓｃｈａｒｇｅ）によるデバイスの破壊
は配線膜と酸化膜のいずれかを考慮することができる
が、そのモードは大部分熱的破壊だと思われる。
【０００３】酸化膜破壊は、ＥＳＤがデバイスに加わる
ことにより接合面に電流が流れ、これにより温度が上昇
して接合面の抵抗がさらに低くなる熱暴走が発生するの
でＰＮ接合が部分的に溶解して破壊されるものである。
配線膜の破壊は、熱的な原因によってアルミニウム膜の
配線が解けてオープンになったり解けたアルミニウムで
ブリッジになったりする不良が発生するものである。
【０００４】ＥＳＤによるデバイスの破壊を低減するた
めには、デバイスの回りのＥＳＤ発生原因を除去する一
次的な方法と、適切な保護回路を設けて内部セルには影
響を与えずにデバイスに帯電するＥＳＤを順次に放電さ
せる二次的な方法がある。
【０００５】ＥＳＤ保護回路は、外部（人間、機械装
置）及び周辺回路で発生するＥＳＤ（Ｅｌｅｃｔｒｏ
Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ）から内部セルを保
護するために半導体チップの設計時に構成するものであ
って、二対のダイオードで構成されており、ＥＳＤの帯
電時にはダイオードの順方向の特性と逆方向の特性を利
用して内部セルには影響を与えずに放電するようになっ
ている。
【０００６】このような従来のＥＳＤ保護回路を添付図
面を参照して説明すると、次のようである。図１は従来
のＥＳＤ保護回路の構造断面図であり、図２は従来のＥ
ＳＤ保護回路の構成図であり、図３は従来のＥＳＤ保護
回路の動作特性図である。従来のＥＳＤ保護回路の構成
は図２のように四つのダイオード（Ｄ1〜Ｄ4）より構成
される。
【０００７】すなわち、従来のＥＳＤ保護回路は、その
断面図構造である図１のようにｎ型の半導体基板１の周
辺回路領域に一定の間隔に形成される第１ｐ型井戸２、
第２ｐ型井戸３、第３ｐ型井戸５、第４ｐ型井戸６とセ
ル領域（保護されるべき回路が形成される領域）に形成
されるｐ型井戸４を基本構造にしている。
【０００８】次いで、周辺回路領域の第１ｐ型井戸２、
第２ｐ型井戸３、第３ｐ型井戸５、第４ｐ型井戸６内に
ＰＮ接合のダイオード構造を形成するために、一定の間
隔に高濃度のｎ型領域（ｎ+ ）と高濃度のｐ型領域（ｐ
+ ）をそれぞれ形成する。そして、セル領域のｐ型井戸
４内に接触抵抗を低減するための高濃度のｐ型領域（ｐ
+ ）を形成して、電源電圧（ＶDD）とＧＮＤを連結す
る。
【０００９】従来のＥＳＤ保護回路の構成図を示す図２
のように、ダイオード（Ｄ1 ）のアノード電極はパッド
１に連結され（図１の第１ｐ型井戸２内の高濃度のｐ型
領域（ｐ+）） 、カソード電極は（図１の第１ｐ型井戸
２内の高濃度のｎ型領域（ｎ+ ））電源電圧（ＶDD）に
連結される。
【００１０】ダイオード（Ｄ3 ）のカソード電極は（図
１の第２ｐ型井戸３内の高濃度のｎ型領域（ｎ+ ））パ
ッド１に連結され、アノード電極は（図１の第２ｐ型井
戸３内の高濃度のｐ型領域（ｐ+ ））ＧＮＤに連結され
る。そして、ダイオード（Ｄ2 ）のアノード電極は（図
１の第４ｐ型井戸６内の高濃度ｐ型領域（ｐ+ ））パッ
ド２に連結され、カソード電極は（図１の第４ｐ型井戸
６内の高濃度のｎ型領域（ｎ+ ））は電源電圧（ＶDD）
に連結される。ダイオード（Ｄ4 ）のカソード電極（図
１の第３ｐ型井戸５内の高濃度のｎ型領域（ｎ+ ））は
パッド２に連結され、アノード電極（図１の第３ｐ型井
戸５内の高濃度のｐ型領域（ｐ+ ））はＧＮＤに連結さ
れる。
【００１１】上記のように構成された従来のＥＳＤ保護
回路の動作は、次のようである。パッド１にＥＳＤが帯
電すると、ダイオード（Ｄ1，Ｄ3）の二つの放電経路を
へて、内部セルには影響を与えずにＥＳＤを放電させ
る。反対にパッド２にＥＳＤが帯電すると、ダイオード
（Ｄ2，Ｄ4）によって内部セルがＥＳＤから保護され
る。
【００１２】ＥＳＤが帯電して放電する各経路ごとに、
従来のＥＳＤ保護回路の動作特性度を示す図３のように
ダイオードの順方向（Ｄ1，Ｄ2）及び逆方向の特性（Ｄ
3 ，Ｄ4）を同時に利用する。
【００１３】
【発明が解決しようとする課題】しかし、このような従
来のＥＳＤ保護回路においては、パッドにＥＳＤが帯電
した場合、各放電経路での放電能力がダイオードのＰＮ
接合の面積サイズ及び濃度に依存するので、回路の設計
時にＥＳＤ保護回路の性能改善のためには別途のマスク
工程が必要であり、内部セルとＥＳＤ保護回路が同一の
ＧＶＤラインを使用するので、デバイスの常態の動作時
にＰＮ接合間のリーク電流が回路性能に直接的な影響を
及ぼす問題点がある。
【００１４】本発明は、上記問題点を解決するためのも
のであり、本発明の目的は、内部セルの接地とＥＳＤ保
護回路の接地を分離させ、フイールド酸化トランジスタ
を利用してＥＳＤ保護の特性を向上させたＥＳＤ保護回
路を提供することにある。
【００１５】
【課題を解決するための手段】上記目的を達成するため
に本発明のＥＳＤ保護回路は、第１導電型半導体基板の
セル領域に形成される第２導電型の第２井戸と周辺回路
領域に形成される第２導電型の第１井戸、第２導電型の
第３井戸と、前記第２導電型の第１井戸領域内に一定の
間隔で形成される高濃度第２導電型の第１不純物拡散領
域、高濃度第１導電型の第１不純物拡散領域、高濃度第
１導電型の第２不純物拡散領域、高濃度第１導電型の第
３不純物拡散領域と、前記第２導電型の第２井戸領域内
に形成される高濃度第２導電型の第２不純物拡散領域
と、前記第２導電型の第３井戸領域内に一定の間隔で形
成される高濃度第１導電型の第４不純物拡散領域、高濃
度第１導電型の第５不純物拡散領域、高濃度第１導電型
の第６不純物拡散領域、高濃度第２導電型の第３不純物
拡散領域と、前記第２導電型の第１井戸と第２導電型の
第３井戸内に形成されたそれぞれの高濃度不純物拡散領
域の間の表面に形成されるフイールド酸化膜と、前記高
濃度第１導電型の第２不純物拡散領域と高濃度第１導電
型の第３不純物拡散領域の間と、高濃度第１導電型の第
４不純物拡散領域と高濃度第１導電型の第５不純物拡散
領域の間のフイールド酸化膜上に形成されるゲート電極
を含んで構成されることを特徴とする。
【００１６】
【実施例】以下、添付図面を参照して本発明のＥＳＤ保
護回路を詳細に説明すると、次のようである。図４は、
本発明のＥＳＤ保護回路の構造断面図であり、図５は本
発明によるＥＳＤ放電時の回路図であり、図６は本発明
による常態での回路図であり、図７は本発明のＥＳＤ保
護回路の動作特性図である。
【００１７】まず、本発明のＥＳＤの保護回路は、その
構造断面図である図４のように、第１導電型半導体基板
２１のセル領域に第２導電型の第２井戸２３と、周辺回
路領域に第２導電型の第１井戸２２、第２導電型の第３
井戸２４が形成され、前記第２導電型の第１井戸２２領
域内に一定の間隔に高濃度第２導電型の第１不純物拡散
領域２５、高濃度第１導電型の第１不純物拡散領域２
８、高濃度第１導電型の第２不純物拡散領域２９、高濃
度第１導電型の第３不純物拡散領域３０が形成される。
【００１８】この時、前記高濃度第２導電型の第１不純
物拡散領域２５は電源電圧（Ｖp ）に連結され、高濃度
第１導電型の第２不純物拡散領域２９は、デバイスの入
力側のＥＳＤが帯電するパッド１に連結される。
【００１９】次いで、前記第２導電型の第２井戸２３領
域内に高濃度の第２導電型の第２不純物拡散領域２６が
形成され、ＧＮＤ端子に連結されて接地される。そし
て、前記第２導電型の第３井戸２４内に一定の間隔で高
濃度第１導電型の第４不純物拡散領域３１、高濃度第１
導電型の第５不純物拡散領域３２、高濃度第１導電型の
第６不純物拡散領域３３、高濃度第２導電型の第３不純
物拡散領域２７が形成され、高濃度第２導電型の第３不
純物拡散領域２７は電源電圧（（Ｖp ）に連結されて、
高濃度第１導電型の第５不純物拡散領域３２はデバイス
の出力側のＥＳＤが帯電するパッド２に連結される。
【００２０】次いで、前記第２導電型の第１井戸２２と
第２導電型の第３井戸２４内に形成された各々の高濃度
不純物拡散領域の間の表面にフイールド酸化膜３４が形
成され、前記高濃度第１導電型の第２不純物拡散領域２
９と高濃度第１導電型の第３不純物拡散領域３０の間の
フイールド酸化膜３４と、高濃度第１導電型の第４不純
物拡散領域３１と高濃度第１導電型の第５不純物拡散領
域３２の間のフイールド酸化膜３４上にゲート電極が形
成される。
【００２１】この時、前記高濃度第１導電型の第１不純
物拡散領域２８、高濃度第１導電型の第３不純物拡散領
域３０と高濃度第１導電型の第４不純物拡散領域３１、
高濃度第１導電型の第６不純物拡散領域３３は共通的に
連結される。
【００２２】前記のように構成された本発明のＥＳＤ保
護回路の動作は、次のようである。本発明による静電気
放電時の回路図である図５のように、デバイス入力側の
パッド１にＥＳＤが帯電すると二つのフイールド酸化ト
ランジスタ（図４の第２導電型の第１井戸２２内の高濃
度第１導電型の第１不純物拡散領域２８、高濃度第１導
電型の第２不純物拡散領域２９、高濃度第１導電型の第
３不純物拡散領域３０より形成された）のパンチスルー
の特性とターンオンの特性を利用してＥＳＤ放電経路が
形成される。
【００２３】そして、デバイス出力側の二つのフイール
ド酸化トランジスタ（図４の第２導電型の第３井戸２４
内の高濃度第１導電型の第４不純物拡散領域３１、高濃
度第１導電型の第５不純物拡散領域３２、高濃度第１導
電型の第６不純物拡散領域３３より形成された）のパン
チスルーの特性とターンオンの特性によって形成された
放電経路を通じて残存のＥＳＤが最終的にＧＮＤとして
使用されるパッド２に放電する。ここで、デバイス出力
側のパッド２にＥＳＤが帯電すると反対の経路でＥＳＤ
が内部セルには影響を与えずに放電する。
【００２４】デバイスの正常動作時には、電源電圧（Ｖ
p ）とパッド１，２にチップ動作時に加わる一番低い電
圧がかかり、フイールド酸化トランジスタは他の一側が
電気的にフローティングされている（隣のＥＳＤ保護回
路には連結されている）。従ってターンオンにならない
のでリーク電流が流れなくなり、印加された電圧が内部
セル側にかかることになる。
【００２５】すなわち、正常動作時には、電源電圧（Ｖ
p ）に印可されたバイアス（Ｂｉａｓ）によってＥＳＤ
保護回路間には電流が流れないので、本発明による常態
での回路図である図６のように内部セルとＥＳＤ保護回
路が隔離される。
【００２６】
【発明の効果】以上説明したように、本発明のＥＳＤ保
護回路は、ＥＳＤ帯電時にフイールド酸化トランジスタ
のパンチスルー及びターンオンの特性を利用して放電さ
せるので短い時間内に多くの電流を流す。従って、本発
明のＥＳＤ保護回路の動作特性図を示す図７のように、
ＥＳＤに対する内部セルの保護機能を改善することがで
きる。なお、ＥＳＤ保護回路の接地を内部セルの接地と
分離させてＥＳＤ保護回路だけのＧＮＤラインを使用す
るので、回路設計時に内部セルとは別にＥＳＤ保護回路
の性能を改善することができる。
【図面の簡単な説明】
【図１】 従来のＥＳＤ保護回路の構造断面図である。
【図２】 従来のＥＳＤ保護回路の構成図である。
【図３】 従来のＥＳＤ保護回路の動作特性図である。
【図４】 本発明のＥＳＤ保護回路の構造断面図であ
る。
【図５】 本発明による静電気放電時の回路図である。
【図６】 本発明による常態での回路図である。
【図７】 本発明のＥＳＤ保護回路の動作特性図であ
る。
【符号の説明】
２１…第１導電型の半導体基板、２２…第２導電型の第
１井戸、２３…第２導電型の第２井戸、２４…第２導電
型の第３井戸、２５…高濃度第２導電型の第１不純物拡
散領域、２６…高濃度第２導電型の第２不純物拡散領
域、２７…高濃度第２導電型の第３不純物拡散領域、２
８…高濃度第１導電型の第１不純物拡散領域、２９…高
濃度第１導電型の第２不純物拡散領域、３０…高濃度第
１導電型の第３不純物拡散領域、３１…高濃度第１導電
型の第４不純物拡散領域、３２…高濃度第１導電型の第
５不純物拡散領域、３３…高濃度第１導電型の第６不純
物拡散領域、３４…フイールド酸化膜。

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 第１導電型半導体基板のセル領域に形成
    される第２導電型の第２井戸と、周辺回路領域に形成さ
    れる第２導電型の第１井戸、第２導電型の第３井戸と、 前記第２導電型の第１井戸領域内に一定の間隔で形成さ
    れる高濃度第２導電型の第１不純物拡散領域、高濃度第
    １導電型の第１不純物拡散領域、高濃度第１導電型の第
    ２不純物拡散領域、高濃度第１導電型の第３不純物拡散
    領域と、 前記第２導電型の第２井戸領域内に形成される高濃度第
    ２導電型の第２不純物拡散領域と、 前記第２導電型の第３井戸領域内に一定の間隔で形成さ
    れる高濃度第１導電型の第４不純物拡散領域、高濃度第
    １導電型の第５不純物拡散領域、高濃度第１導電型の第
    ６不純物拡散領域、高濃度第２導電型の第３不純物拡散
    領域と、 前記第２導電型の第１井戸と第２導電型の第３井戸内に
    形成された各々の高濃度不純物拡散領域の間の表面に形
    成されるフイールド酸化膜と、 前記高濃度第１導電型の第２不純物拡散領域と高濃度第
    １導電型の第３不純物拡散領域の間と、高濃度第１導電
    型の第４不純物拡散領域と高濃度第１導電型の第５不純
    物拡散領域の間のフイールド酸化膜上に形成されるゲー
    ト電極を含んで構成されることを特徴とするＥＳＤ保護
    回路。
  2. 【請求項２】 前記高濃度第２導電型の第１不純物拡散
    領域は、電源電圧（Ｖp ）に連結されることを特徴とす
    る請求項１記載のＥＳＤ保護回路。
  3. 【請求項３】 前記高濃度第２導電型の第２不純物拡散
    領域は、ＧＮＤ端子に連結されることを特徴とする請求
    項１記載のＥＳＤ保護回路。
  4. 【請求項４】 前記高濃度第２導電型の第３不純物拡散
    領域は、電源電圧（Ｖp ）に連結されることを特徴とす
    る請求項１記載のＥＳＤ保護回路。
  5. 【請求項５】 前記高濃度第１導電型の第２不純物拡散
    領域は、パッド１に連結されることを特徴とする請求項
    １記載のＥＳＤ保護回路。
  6. 【請求項６】 前記高濃度第１導電型の第５不純物拡散
    領域は、パッド２に連結されることを特徴とする請求項
    １記載のＥＳＤ保護回路。
  7. 【請求項７】 前記高濃度第１導電型の第１不純物拡散
    領域、高濃度第１導電型の第３不純物拡散領域、高濃度
    第１導電型の第４不純物拡散領域、高濃度第１導電型の
    第６不純物拡散領域は、互いに連結されることを特徴と
    する請求項１記載のＥＳＤ保護回路。
JP20155494A 1993-08-18 1994-08-04 Ｅｓｄ保護回路 Expired - Lifetime JP3504736B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR16029/1993 1993-08-18
KR1019930016029A KR970009101B1 (ko) 1993-08-18 1993-08-18 정전기(esd) 보호회로의 제조 방법

Publications (2)

Publication Number Publication Date
JPH0786508A true JPH0786508A (ja) 1995-03-31
JP3504736B2 JP3504736B2 (ja) 2004-03-08

Family

ID=19361499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20155494A Expired - Lifetime JP3504736B2 (ja) 1993-08-18 1994-08-04 Ｅｓｄ保護回路

Country Status (4)

Country Link
US (1) US5406105A (ja)
JP (1) JP3504736B2 (ja)
KR (1) KR970009101B1 (ja)
DE (1) DE4423030C2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990057367A (ko) * 1997-12-29 1999-07-15 김영환 정전기 방지소자를 구비하는 반도체소자

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960015900A (ko) * 1994-10-06 1996-05-22 반도체 장치 및 그 제조방법
US5604369A (en) * 1995-03-01 1997-02-18 Texas Instruments Incorporated ESD protection device for high voltage CMOS applications
JPH08316426A (ja) * 1995-05-16 1996-11-29 Nittetsu Semiconductor Kk Ｍｏｓ型半導体装置およびその製造方法
US5745323A (en) * 1995-06-30 1998-04-28 Analog Devices, Inc. Electrostatic discharge protection circuit for protecting CMOS transistors on integrated circuit processes
US5706163A (en) * 1995-11-28 1998-01-06 California Micro Devices Corporation ESD-protected thin film capacitor structures
US5751525A (en) * 1996-01-05 1998-05-12 Analog Devices, Inc. EOS/ESD Protection circuit for an integrated circuit with operating/test voltages exceeding power supply rail voltages
US5751042A (en) * 1996-02-15 1998-05-12 Winbond Electronics Corporation Internal ESD protection circuit for semiconductor devices
US5703520A (en) * 1996-04-01 1997-12-30 Delco Electronics Corporation Integrated inductive load snubbing device using a multi-collector transistor
US5659245A (en) * 1996-06-03 1997-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. ESD bypass and EMI shielding trace design in burn-in board
US5917689A (en) * 1996-09-12 1999-06-29 Analog Devices, Inc. General purpose EOS/ESD protection circuit for bipolar-CMOS and CMOS integrated circuits
TW320772B (en) * 1996-09-23 1997-11-21 United Microelectronics Corp Protection component and production method for low voltage static discharge
US5838146A (en) * 1996-11-12 1998-11-17 Analog Devices, Inc. Method and apparatus for providing ESD/EOS protection for IC power supply pins
US5910873A (en) * 1997-02-19 1999-06-08 National Semiconductor Corporation Field oxide transistor based feedback circuit for electrical overstress protection
KR100214566B1 (ko) * 1997-04-22 1999-08-02 구본준 입력 보호회로
KR100494143B1 (ko) * 1997-12-31 2005-09-02 주식회사 하이닉스반도체 반도체장치의 필드트랜지스터 구조
JP3237110B2 (ja) * 1998-03-24 2001-12-10 日本電気株式会社 半導体装置
KR100265225B1 (ko) 1998-06-05 2000-09-15 김영환 반도체 소자의 제조 방법
KR20000003590A (ko) * 1998-06-29 2000-01-15 김영환 Esd소자가 구비된 반도체장치
US6222237B1 (en) * 1999-05-21 2001-04-24 United Microelectronics Corp. Structure of electrostatic discharge protection device
KR100702834B1 (ko) * 2000-12-07 2007-04-03 삼성전자주식회사 입력 보호 회로
SE522909C2 (sv) * 2001-09-06 2004-03-16 Ericsson Telefon Ab L M Anordning för skydd av integrerad högfrekvenskrets innefattande en halvledarvaristor
US6906386B2 (en) * 2002-12-20 2005-06-14 Advanced Analogic Technologies, Inc. Testable electrostatic discharge protection circuits
KR100702786B1 (ko) * 2004-02-06 2007-04-03 매그나칩 반도체 유한회사 정전기 방전 보호 소자 및 그 회로
KR100699894B1 (ko) * 2006-01-31 2007-03-28 삼성전자주식회사 Ｅｓｄ 보호회로의 레이아웃을 개선한 반도체 칩

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4605980A (en) * 1984-03-02 1986-08-12 Zilog, Inc. Integrated circuit high voltage protection
DE4003560A1 (de) * 1990-02-06 1991-08-08 Siemens Ag Schaltungsanordnung zum schutz von anschluessen integrierter schaltkreise

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990057367A (ko) * 1997-12-29 1999-07-15 김영환 정전기 방지소자를 구비하는 반도체소자

Also Published As

Publication number Publication date
KR950007080A (ko) 1995-03-21
US5406105A (en) 1995-04-11
JP3504736B2 (ja) 2004-03-08
DE4423030A1 (de) 1995-03-02
DE4423030C2 (de) 1996-06-05
KR970009101B1 (ko) 1997-06-05

Similar Documents

Publication Publication Date Title
JP3504736B2 (ja) Ｅｓｄ保護回路
US6768619B2 (en) Low-voltage-triggered SOI-SCR device and associated ESD protection circuit
US5903420A (en) Electrostatic discharge protecting circuit having a plurality of current paths in both directions
KR100392027B1 (ko) 반도체 집적 회로
KR100190008B1 (ko) 반도체 장치의 정전하 보호 장치
JP3851001B2 (ja) 静電気保護回路
US5751042A (en) Internal ESD protection circuit for semiconductor devices
JP2000040751A (ja) 静電保護回路素子を備える半導体装置
US5986307A (en) Silicon-controlled rectifier integral with output buffer
US5898193A (en) Electrostatic discharge protecting circuit formed in a minimized area
US7449751B2 (en) High voltage operating electrostatic discharge protection device
US5706156A (en) Semiconductor device having an ESD protective circuitry
KR100194496B1 (ko) 반도체 장치
JP2906749B2 (ja) 半導体装置のゲート保護装置
JPH06236965A (ja) 半導体装置
JP2780289B2 (ja) 半導体装置
JPH01191472A (ja) 静電破壊防止用素子
JPH11297851A (ja) 静電放電保護回路を有する半導体素子
KR0179165B1 (ko) 이에스디 보호회로
KR19980043416A (ko) 이에스디(esd) 보호 회로
JPH11135734A (ja) 半導体装置
JPH1168043A (ja) Ｅｓｄ保護回路
JPH06275787A (ja) Ｃｍｏｓｆｅｔ回路装置
JPH10223843A (ja) 半導体装置の保護回路
JP3290792B2 (ja) 電荷結合素子

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031211

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071219

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081219

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091219

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101219

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121219

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131219

Year of fee payment: 10

EXPY Cancellation because of completion of term