KR950007080A - 주변회로(esd)보호회로 제조방법 - Google Patents
주변회로(esd)보호회로 제조방법 Download PDFInfo
- Publication number
- KR950007080A KR950007080A KR1019930016029A KR930016029A KR950007080A KR 950007080 A KR950007080 A KR 950007080A KR 1019930016029 A KR1019930016029 A KR 1019930016029A KR 930016029 A KR930016029 A KR 930016029A KR 950007080 A KR950007080 A KR 950007080A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive
- high concentration
- region
- impurity regions
- peripheral circuit
- Prior art date
Links
- 230000002093 peripheral effect Effects 0.000 title claims abstract 8
- 238000004519 manufacturing process Methods 0.000 title 1
- 239000012535 impurity Substances 0.000 claims abstract 19
- 238000000034 method Methods 0.000 claims abstract 4
- 239000004065 semiconductor Substances 0.000 claims abstract 3
- 239000000758 substrate Substances 0.000 claims abstract 2
- 230000000694 effects Effects 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 칩설계에 관한 것으로, 내부 셀접지와 주변회로접지를 분리시키고 필드산화 트랜지스터를 이용하여 ESD보호 특성을 개선하기 위한 것이다.
종래에는 방전경로에서의 방전능력은 다이오드의 P-N접합의 면적크기 및 농도에 의존하게 되므로 P-N접합간의 누설전류가 영향을 미쳐 보호기능이 저하되었다.
본 발명은 제1도전형 반도체 기판(11)에 셀영역의 제2도전형 웰(13)과 주변회로 영역의 복수개의 제2도전형웰(12,14)을 형성하는 공정과, 상기 셀영역의 제2도전형웰(13)내에 고농도 제1도전형 불순물영역(19). 주변 영역의 웰(12,14)내에 각각 하나의 고농도 제2도전형 분순물영역(15,23), 34의 고농도 제1도전형 불순물 영역(16,17,18,20,21,22)을 형성하는 공정과, 주변회로영역의 웰(12,14)내에 형성된 각 불순물영역(16,17,18,20,21,22)사이의 표면에 필드산화막(24)을 형성하는 공정과, 상기 불순물영역(17,18)사이와 불순물영역(20,21)사이의 필드산화막(24)에 제1,제2게이트전극을 형성하는 공정과, 상기 고농도 제2도전형 불순물영역(15,23)에 전원전위를 가하는 공정과, 상기 고농도 제1도전형 불순문영역(17)과 제1게이트전극에 칩외부로의 입출력과 전기적으로 연결하고, 고농도 제1도전형 불순물영역(21)과 제2게이트전극을 접지시키는 공정과, 상기 고농도 제1도전형 불순물영역(16,18,20,22)을 연결하는 공정으로 제조한 것으로, ESD대전시에 필드 트랜지스터의 펀치 쓰로우 및 턴온 특성을 이용하여 방전시키므로 ESD보호기능을 개선하고 ESD회로의 접지를 외부 패드와 연결하지 않으므로 패키지 핀 갯수를 줄일 수 있는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 ESD보호회로 구조단면도.
Claims (1)
- 제1도전형 반도체 기판(11)에 셀영역의 제2도전형 웰(13)과 주변회로 영역의 복수개의 제2도전형 웰(12,14)을 형성하는 공정과, 상기 셀영역의 제2도전형 웰(13)내에 고농도 제1도전형 불순물영역(19), 주변회로영역의 웰(12,14)내에 각각 하나의 고농도 제2도전형 불순물영역(15,23), 3개의 고농도 제1도전형 불순물영역(16,17,18,20,21,22)을 형성하는 공정과, 주변회로영역의 웰(12,14)내에 형성된 각 불순물영역(15,16,17,18,20,21,22)사이의 필드산화막(24)을 형성하는 공정과, 상기 불순물영역(17,18)사이와 불순물영역(20,21)사이의 필드산화막(24)에 제1,제2게이트전극을 형성하는 공정과, 상기 고농도 제2도전형 불순물영역(15,23)에 전원전위를 가하는 공정과, 상기 고농도 제1도전형 불순문영역(17)과 제1게이트전극에 칩외부로의 입출력과 전기적으로 연결하고, 고농도 제1도전형 불순물영역(21)과 제2게이트전극을 접지시키는 공정과, 상기 고농도 제1도전형 불순물영역(16,18,20,22)을 연결하는 공정을 포함하여 이루어짐을 특징으로 하는 주변회로 보호회로 제공방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930016029A KR970009101B1 (ko) | 1993-08-18 | 1993-08-18 | 정전기(esd) 보호회로의 제조 방법 |
US08/260,196 US5406105A (en) | 1993-08-18 | 1994-06-15 | Electro static discharge protecting circuit |
DE4423030A DE4423030C2 (de) | 1993-08-18 | 1994-06-30 | Schutzschaltung gegen elektrostatische Entladung für eine Halbleitereinrichtung |
JP20155494A JP3504736B2 (ja) | 1993-08-18 | 1994-08-04 | Esd保護回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930016029A KR970009101B1 (ko) | 1993-08-18 | 1993-08-18 | 정전기(esd) 보호회로의 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950007080A true KR950007080A (ko) | 1995-03-21 |
KR970009101B1 KR970009101B1 (ko) | 1997-06-05 |
Family
ID=19361499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930016029A KR970009101B1 (ko) | 1993-08-18 | 1993-08-18 | 정전기(esd) 보호회로의 제조 방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5406105A (ko) |
JP (1) | JP3504736B2 (ko) |
KR (1) | KR970009101B1 (ko) |
DE (1) | DE4423030C2 (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100494143B1 (ko) * | 1997-12-31 | 2005-09-02 | 주식회사 하이닉스반도체 | 반도체장치의 필드트랜지스터 구조 |
KR100699894B1 (ko) * | 2006-01-31 | 2007-03-28 | 삼성전자주식회사 | Esd 보호회로의 레이아웃을 개선한 반도체 칩 |
KR100702834B1 (ko) * | 2000-12-07 | 2007-04-03 | 삼성전자주식회사 | 입력 보호 회로 |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960015900A (ko) * | 1994-10-06 | 1996-05-22 | 반도체 장치 및 그 제조방법 | |
US5604369A (en) * | 1995-03-01 | 1997-02-18 | Texas Instruments Incorporated | ESD protection device for high voltage CMOS applications |
JPH08316426A (ja) * | 1995-05-16 | 1996-11-29 | Nittetsu Semiconductor Kk | Mos型半導体装置およびその製造方法 |
US5745323A (en) * | 1995-06-30 | 1998-04-28 | Analog Devices, Inc. | Electrostatic discharge protection circuit for protecting CMOS transistors on integrated circuit processes |
US5706163A (en) * | 1995-11-28 | 1998-01-06 | California Micro Devices Corporation | ESD-protected thin film capacitor structures |
US5751525A (en) * | 1996-01-05 | 1998-05-12 | Analog Devices, Inc. | EOS/ESD Protection circuit for an integrated circuit with operating/test voltages exceeding power supply rail voltages |
US5751042A (en) * | 1996-02-15 | 1998-05-12 | Winbond Electronics Corporation | Internal ESD protection circuit for semiconductor devices |
US5703520A (en) * | 1996-04-01 | 1997-12-30 | Delco Electronics Corporation | Integrated inductive load snubbing device using a multi-collector transistor |
US5659245A (en) * | 1996-06-03 | 1997-08-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | ESD bypass and EMI shielding trace design in burn-in board |
US5917689A (en) * | 1996-09-12 | 1999-06-29 | Analog Devices, Inc. | General purpose EOS/ESD protection circuit for bipolar-CMOS and CMOS integrated circuits |
TW320772B (en) * | 1996-09-23 | 1997-11-21 | United Microelectronics Corp | Protection component and production method for low voltage static discharge |
US5838146A (en) * | 1996-11-12 | 1998-11-17 | Analog Devices, Inc. | Method and apparatus for providing ESD/EOS protection for IC power supply pins |
US5910873A (en) * | 1997-02-19 | 1999-06-08 | National Semiconductor Corporation | Field oxide transistor based feedback circuit for electrical overstress protection |
KR100214566B1 (ko) * | 1997-04-22 | 1999-08-02 | 구본준 | 입력 보호회로 |
KR19990057367A (ko) * | 1997-12-29 | 1999-07-15 | 김영환 | 정전기 방지소자를 구비하는 반도체소자 |
JP3237110B2 (ja) * | 1998-03-24 | 2001-12-10 | 日本電気株式会社 | 半導体装置 |
KR100265225B1 (ko) | 1998-06-05 | 2000-09-15 | 김영환 | 반도체 소자의 제조 방법 |
KR20000003590A (ko) * | 1998-06-29 | 2000-01-15 | 김영환 | Esd소자가 구비된 반도체장치 |
US6222237B1 (en) * | 1999-05-21 | 2001-04-24 | United Microelectronics Corp. | Structure of electrostatic discharge protection device |
SE522909C2 (sv) * | 2001-09-06 | 2004-03-16 | Ericsson Telefon Ab L M | Anordning för skydd av integrerad högfrekvenskrets innefattande en halvledarvaristor |
US6906386B2 (en) * | 2002-12-20 | 2005-06-14 | Advanced Analogic Technologies, Inc. | Testable electrostatic discharge protection circuits |
KR100702786B1 (ko) * | 2004-02-06 | 2007-04-03 | 매그나칩 반도체 유한회사 | 정전기 방전 보호 소자 및 그 회로 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4605980A (en) * | 1984-03-02 | 1986-08-12 | Zilog, Inc. | Integrated circuit high voltage protection |
DE4003560A1 (de) * | 1990-02-06 | 1991-08-08 | Siemens Ag | Schaltungsanordnung zum schutz von anschluessen integrierter schaltkreise |
-
1993
- 1993-08-18 KR KR1019930016029A patent/KR970009101B1/ko not_active IP Right Cessation
-
1994
- 1994-06-15 US US08/260,196 patent/US5406105A/en not_active Expired - Lifetime
- 1994-06-30 DE DE4423030A patent/DE4423030C2/de not_active Expired - Lifetime
- 1994-08-04 JP JP20155494A patent/JP3504736B2/ja not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100494143B1 (ko) * | 1997-12-31 | 2005-09-02 | 주식회사 하이닉스반도체 | 반도체장치의 필드트랜지스터 구조 |
KR100702834B1 (ko) * | 2000-12-07 | 2007-04-03 | 삼성전자주식회사 | 입력 보호 회로 |
KR100699894B1 (ko) * | 2006-01-31 | 2007-03-28 | 삼성전자주식회사 | Esd 보호회로의 레이아웃을 개선한 반도체 칩 |
Also Published As
Publication number | Publication date |
---|---|
JP3504736B2 (ja) | 2004-03-08 |
KR970009101B1 (ko) | 1997-06-05 |
JPH0786508A (ja) | 1995-03-31 |
DE4423030C2 (de) | 1996-06-05 |
US5406105A (en) | 1995-04-11 |
DE4423030A1 (de) | 1995-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950007080A (ko) | 주변회로(esd)보호회로 제조방법 | |
US4591738A (en) | Charge pumping circuit | |
JPH09181195A (ja) | 静電気保護素子 | |
EP0242383B1 (en) | Protection of igfet integrated circuits from electrostatic discharge | |
US6815821B2 (en) | Method of fabricating seal-ring structure with ESD protection | |
KR100222078B1 (ko) | 최소면적에 형성되는 정전기 보호 회로 | |
JPS6132464A (ja) | Cmos型集積回路装置 | |
US5072271A (en) | Protection circuit for use in semiconductor integrated circuit device | |
US5744840A (en) | Electrostatic protection devices for protecting semiconductor integrated circuitry | |
TW201943076A (zh) | 靜電放電保護裝置及其應用 | |
KR960704357A (ko) | 반도체 장치와 함께 사용하기 위한 기생 mos 트랜지스터를 구비한 패드구조(pad structure with parasitic mos transistor for use with semiconductor devices) | |
KR19980043416A (ko) | 이에스디(esd) 보호 회로 | |
JPH01214055A (ja) | 静電破壊保護装置 | |
CN210296371U (zh) | 半导体结构及其esd器件 | |
KR100323454B1 (ko) | 이에스디(esd) 보호회로 | |
KR100386079B1 (ko) | 정전방전(esd)구조 | |
GB2151846A (en) | A high voltage destruction-prevention circuit for a semiconductor integrated circuit device | |
JPH0434963A (ja) | 半導体装置 | |
KR100375598B1 (ko) | 반도체소자의제조방법 | |
KR100290788B1 (ko) | 반도체 소자의 정전기 방지 구조 | |
JPH04122059A (ja) | 出力保護回路 | |
CN114792725A (zh) | 半导体装置 | |
JPS61274343A (ja) | 半導体装置 | |
KR20050071023A (ko) | 정전기적 방전으로부터의 보호를 위한 게이트 접지 엔모스트랜지스터 | |
KR20020017104A (ko) | 반도체장치의 이에스디 보호회로 소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
N231 | Notification of change of applicant | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121022 Year of fee payment: 16 |
|
EXPY | Expiration of term |