KR100386079B1 - 정전방전(esd)구조 - Google Patents

정전방전(esd)구조 Download PDF

Info

Publication number
KR100386079B1
KR100386079B1 KR1019960021539A KR19960021539A KR100386079B1 KR 100386079 B1 KR100386079 B1 KR 100386079B1 KR 1019960021539 A KR1019960021539 A KR 1019960021539A KR 19960021539 A KR19960021539 A KR 19960021539A KR 100386079 B1 KR100386079 B1 KR 100386079B1
Authority
KR
South Korea
Prior art keywords
region
esd
pad
area
layout
Prior art date
Application number
KR1019960021539A
Other languages
English (en)
Other versions
KR980006250A (ko
Inventor
강희복
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019960021539A priority Critical patent/KR100386079B1/ko
Publication of KR980006250A publication Critical patent/KR980006250A/ko
Application granted granted Critical
Publication of KR100386079B1 publication Critical patent/KR100386079B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 정전방전(ESD) 구조에 관한 것으로, 패드 레이아웃이 차지하는 면적을 작게하여 칩 사이즈를 줄이는데 그 목적이 있다.
이러한 본 발명의 목적은, 접지전압(VSS)이 인가되고 피엔 다이오드(D1) 및 기생 FTD를 포함하며 패드와 연결되는 영역과, 이 영역을 포함하며 피엔 다이오드(D2)를 구비하는 영역으로 정전방전(ESD) 구조를 구현함으로써 달성된다.
즉, 본 발명은 패드 정전방전(ESD) 구조가 차지하는 면적을 줄임으로써 칩사이즈를 줄일 수 있는 효과를 얻을 수 있을 뿐 아니라, 전원인가 바이어스의 안정으로 래치업(Latch up)의 문제를 해결할 수 있게 된다.

Description

정전방전(ESD) 구조
본 발명은 정전방전(ESD) 구조에 관한 것으로, 특히 패드 레이아웃이 차지하는 면적을 작게하여 칩 사이즈를 줄이는 데에 적당하도록 한 정전방전(ESD) 구조에 관한 것이다.
제 1 도는 종래의 패드 레이아웃도 및 그 등가회로도를 나타낸 것으로, 이를 참조하여 종래의 정전방전(Electrostatic discharge, 이하 ESD) 구조에 대해 설명하면 다음과 같다.
제 1 도에 도시된 바와 같이, 별도로 구분된 A, B영역이 패드(1)에 연결되는 구조로 이루어져 있는데, 이때 A영역은 접지전압(VSS)을 인가받는 피엔 다이오드(D1) 및 기생 필드트랜지스터 소자(Field transistor device, 이하 FTD)를 포함하며, B영역은 전원전압(VCC)을 인가받는 피엔 다이오드(D2)로 구성된다.
전원전압(VCC)과 접지전압(VSS)을 기준값으로 잡고 패드(1)에 ESD전하를 가하면 +ESD 전하 및 -ESD 전하가 B영역 및 A영역을 각각 통해 방전됨으로써 전원전압(VCC) 및 접지전압(VSS)에 관련된 회로와 입력버퍼를 ESD 전하로 부터 보호할 수 있게 된다.
그러나, 종래의 ESD구조는 A영역 및 B영역을 각각 분리하여 2개의 블록으로 레이아웃함으로 인하여 A영역 및 B영역에 관련된 레이아웃 면적이 커지게 됨에 따라 패드 및 그 주변회로의 배치에 제약이 따르게 된다.
특히, 디자인룰(Design rule) 및 칩사이즈가 작아짐에 따라 이러한 레이아웃 문제는 더욱 심각해지게 된다.
본 발명은 상기와 같은 종래의 문제를 해결하기 위하여 창안된 것으로, 패드 레이아웃이 차지하는 면적을 작게하여 칩사이즈를 줄일 수 있는 ESD 구조를 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명 ESD 구조는 제 2 도에 도시한 바와 같이, 접지전압(VSS)이 인가되고 피엔 다이오드(D1) 및 기생 FTD를 포함하며 패드(11)와 연결되는 A영역과, 이 A영역의 바깥쪽에 위치하여 상기 접지전압(VSS)에연결되며 전원전압(VCC)을 인가받는 피엔 다이오드(D2)를 구비하는 B영역으로 이루어진다.
이와같은 본 발명에 대해 첨부도면을 참조하여 좀 더 상세히 설명하면 다음과 같다.
제 2 도는 본 발명 ESD 구조의 패드 레이아웃도 및 그 등가회로도를 나타낸 것으로, 이에 도시한 바와 같이 A영역을 안쪽에 위치시키고 그 A영역의 바깥쪽에 B영역을 구성시킴으로써 ESD 방전효율은 유지하면서 B영역의 면적을 효율적으로 이용하여 그 면적을 줄이고자 한 것이며, A영역 및 B영역의 내부구성 소자는 종래와 동일하다.
이때, A영역의 외곽 경계를 기준으로 A영역 및 B영역에 대한 ESD의 방전 면적이 되므로 넓은 ESD 방전 면적을 얻을 수 있게 되어, B영역의 면적을 A영역과 별도로 크게 하지 않더라도 단독으로 존재할 때와 같은 ESD 방전 면적을 얻을 수 있다.
그러면, ESD의 방전 동작에 대해 설명하고자 한다.
먼저, 접지전압(VSS)을 기준값으로 잡고 패드(11)에 - ESD 전하를 가했을 경우에는, 제 1 도에서 A영역에 의해 - ESD 전하가 방전되는 것과 마찬가지로, 제 2 도의 A영역에 의해 - ESD 전하가 방전하게 된다.
또한, 전원전압(VCC)을 기준값으로 잡고 패드(11)에 + ESD 전하를 가했을 경우에는, 제 1 도에서 B영역에 의해 ± ESD 전하가 방전되는 것과 마찬가지로, 제 2 도의 A영역 및 B영역을 통해 + ESD 전하가 방전하게 된다.
이처럼, 패드(11)를 통해 들어온 +, - ESD 전하는 전원전압(VCC) 및 접지전압(VSS)으로 방전할 수 있게 된다.
제 3 도는 이와같은 본 발명 ESD 구조의 실제 레이아웃 평면도를 그리고 제 4 도는 그 제 3 도의 점선방향의 단면도를 나타낸 것으로, 이를 참조하여 ESD 구조를 이루는 소자의 구성에 대해 살펴보면 다음과 같다.
우선, 피웰(14)내의 엔플러스 액티브 영역(12b) 및 피플러스 액티브 영역(13)은 접지전압(VSS)에 연결되고, 엔플러스 액티브 영역(12a)은 패드(11)에 연결되는데, 피웰(14)내의 엔플러스 액티브 영역(12a),(12b)간에는 NPN FTD가 형성되고 엔플러스 액티브 영역(12a)과 피웰(14) 사이에는 피엔 접합 다이오드(D1)가 형성된다.
또한, 엔형기판(15)의 엔플러스 액티브 영역(12c)에는 전원전압(VCC)이 연결되는데, 이때 엔형기판(15)과 피플러스 액티브 영역(13) 사이에는 피엔 접합 다이오드(D2)가 형성된다.
이와같이 제 1 도의 종래 기술을 제 2 도와 같이 바꾸어도 ESD 전하의 방전에는 동일한 효율을 얻게 되는데, 본 발명의 기술이 종래에 비해 면적이 크게 줄어 레이아웃 설계시 유리해지게 된다.
결국, 패드 ESD 구조가 차지하는 면적을 줄임으로써 칩사이즈를 줄일 수 있는 효과를 얻을 수 있을 뿐 아니라, 전원인가 바이어스의 안정으로 래치업(Latch up)의 문제를 해결할 수 있게 된다.
제 1 도는 종래의 패드 레이아웃도 및 그 등가회로도.
제 2 도는 본 발명 패드 레이아웃도 및 그 등가회로도.
제 3 도는 제 2 도에 있어서, 레이아웃의 상세 평면도.
제 4 도는 제 3 도의 단면도.
***도면의 주요 부분에 대한 부호의 설명***
11 : 패드 12a, 12b, 12c : 엔플러스 액티브 영역
13 : 피플러스 액티브 영역 14 : 피웰
15 : 엔형기판

Claims (1)

  1. 접지전압(VSS)이 인가되고 피엔 다이오드(D1) 및 기생 FTD를 포함하며 패드와 연결되는 영역과, 이 영역의 바깥쪽에 위치하여 상기 접지전압(Vss)에 연결되며 전원전압(Vcc)을 인가받는 피엔 다이오드(D2)를 구비하는 영역으로 이루어진 것을 특징으로 하는 정전방전(ESD) 구조.
KR1019960021539A 1996-06-14 1996-06-14 정전방전(esd)구조 KR100386079B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960021539A KR100386079B1 (ko) 1996-06-14 1996-06-14 정전방전(esd)구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960021539A KR100386079B1 (ko) 1996-06-14 1996-06-14 정전방전(esd)구조

Publications (2)

Publication Number Publication Date
KR980006250A KR980006250A (ko) 1998-03-30
KR100386079B1 true KR100386079B1 (ko) 2003-09-19

Family

ID=37417545

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960021539A KR100386079B1 (ko) 1996-06-14 1996-06-14 정전방전(esd)구조

Country Status (1)

Country Link
KR (1) KR100386079B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4806999A (en) * 1985-09-30 1989-02-21 American Telephone And Telegraph Company, At&T Bell Laboratories Area efficient input protection
US5291051A (en) * 1992-09-11 1994-03-01 National Semiconductor Corporation ESD protection for inputs requiring operation beyond supply voltages
KR950021491A (ko) * 1993-12-18 1995-07-26 김주용 정전 방전(esd) 구조 회로
US5516717A (en) * 1995-04-19 1996-05-14 United Microelectronics Corporation Method for manufacturing electrostatic discharge devices
KR100192188B1 (ko) * 1994-09-26 1999-06-15 포만 제프리 엘 멀티 레일의 파워 격자 응용을 위한 정전기 방전 보호회로

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4806999A (en) * 1985-09-30 1989-02-21 American Telephone And Telegraph Company, At&T Bell Laboratories Area efficient input protection
US5291051A (en) * 1992-09-11 1994-03-01 National Semiconductor Corporation ESD protection for inputs requiring operation beyond supply voltages
KR950021491A (ko) * 1993-12-18 1995-07-26 김주용 정전 방전(esd) 구조 회로
KR100192188B1 (ko) * 1994-09-26 1999-06-15 포만 제프리 엘 멀티 레일의 파워 격자 응용을 위한 정전기 방전 보호회로
US5516717A (en) * 1995-04-19 1996-05-14 United Microelectronics Corporation Method for manufacturing electrostatic discharge devices

Also Published As

Publication number Publication date
KR980006250A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
US7443224B2 (en) Multi-threshold MIS integrated circuit device and circuit design method thereof
US5473169A (en) Complementary-SCR electrostatic discharge protection circuit
US5760446A (en) Electrostatic discharge structure of semiconductor device
US7098511B2 (en) ESD protection circuit
US5406105A (en) Electro static discharge protecting circuit
US20020084491A1 (en) Multi-finger type electrostatic discharge protection circuit
KR100350592B1 (ko) 반도체 집적 회로
KR100222078B1 (ko) 최소면적에 형성되는 정전기 보호 회로
US5706156A (en) Semiconductor device having an ESD protective circuitry
KR100391153B1 (ko) 반도체 장치의 레이아웃 방법
US6317306B1 (en) Electrostatic discharge protection circuit
KR100386079B1 (ko) 정전방전(esd)구조
JPH1140686A (ja) 半導体集積回路装置
KR20060135224A (ko) 정전 방전 보호 회로
KR100423846B1 (ko) 반도체 장치의 정전기 보호 회로
US6757148B2 (en) Electro-static discharge protection device for integrated circuit inputs
KR100631956B1 (ko) 정전기 방전 보호 회로
US6052269A (en) Electrostatic discharge protection circuit using point discharge
JP2000208718A (ja) 半導体装置
KR0158626B1 (ko) 전원단자의 정전기 보호회로
KR100234689B1 (ko) 고속 디램용 정전기 방전회로
US20230420444A1 (en) Electrostatic discharge protection structure and chip
KR100702834B1 (ko) 입력 보호 회로
KR100379330B1 (ko) 정전적방전(esd)구조
KR0154786B1 (ko) 고내압 피모스를 이용한 정전기 보호 회로

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee