TW202339129A - 半導體裝置 - Google Patents

Abstract

提供一種能夠實現微型化或高積體化的半導體裝置。半導體裝置包括第一及第二電晶體、電容器。第一及第二電晶體設在同一層中，第一及第二電晶體各自包括第二至第四導電體、金屬氧化物及第一絕緣體，第三導電體設在第二導電體上，第三導電體具有與第二導電體重疊的開口，金屬氧化物具有分別與開口的側面及第二導電體的頂面接觸的區域，第一絕緣體設在金屬氧化物的凹部中，第四導電體設在第一絕緣體的凹部中並且具有隔著第一絕緣體與金屬氧化物重疊的區域，電容器包括第五導電體、第五導電體上的第二絕緣體及第二絕緣體上的第六導電體，第五導電體與第一電晶體中的第二導電體及第二電晶體中的第四導電體電連接。

Description

半導體裝置

本發明的一個實施方式係關於一種半導體裝置、記憶體裝置及電子裝置。此外，本發明的一個實施方式係關於一種半導體裝置的製造方法。

注意，本發明的一個實施方式不侷限於上述技術領域。作為本發明的一個實施方式的技術領域的例子，可以舉出半導體裝置、顯示裝置、發光裝置、蓄電裝置、記憶體裝置、電子裝置、照明設備、輸入裝置（例如，觸控感測器等）、輸入輸出裝置（例如，觸控面板等）、它們的驅動方法或它們的製造方法。

注意，在本說明書等中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。除了電晶體等的半導體元件之外，半導體電路、運算裝置及記憶體裝置也是半導體裝置的一個實施方式。顯示裝置（液晶顯示裝置、發光顯示裝置等）、投影裝置、照明設備、電光裝置、蓄電裝置、記憶體裝置、半導體電路、攝像裝置及電子裝置等有時包括半導體裝置。

近年來，已在開發如LSI（Large Scale Integration：大型積體電路）、CPU（Central Processing Unit：中央處理器）、記憶體（記憶體裝置）等半導體裝置。將這些半導體裝置用於電腦、可攜式資訊終端等各種電子裝置。此外，已在根據執行運算處理時的暫時儲存、資料的長期存儲等用途開發各種存儲方式的記憶體。作為典型存儲方式的記憶體，例如可以舉出DRAM（Dynamic Random Access Memory：動態隨機存取記憶體）、SRAM（Static Random Access Memory：靜態隨機存取記憶體）以及快閃記憶體。

此外，隨著使用資料量的增大，需要具有更大記憶容量的半導體裝置。專利文獻1及非專利文獻1公開藉由層疊電晶體而形成的記憶單元。

此外，為了增大半導體裝置的記憶容量，推動半導體裝置所包括的電晶體的微型化。為了實現電晶體的微型化，縱向結構的電晶體的研究開發日益火熱。例如，非專利文獻2及非專利文獻3公開了在形成通道的區域（也稱為通道形成區域）中包含金屬氧化物的縱向結構的電晶體。

[專利文獻1]國際專利申請公開第2021/053473號

[非專利文獻1]M.Oota et al，“3D-Stacked CAAC-In-Ga-Zn Oxide FETs with Gate Length of 72nm”，IEDM Tech. Dig.，2019，pp.50-53 [非專利文獻2]X.Duan et al，“Novel Vertical Channel-All-Around（CAA） IGZO FETs for 2T0C DRAM with High Density beyond 4F ²by Monolithic Stacking”，IEDM Tech. Dig.，2021，pp.222-225 [非專利文獻3]H.Fujiwara et al，“Surrounding Gate Vertical-Channel FET with Gate Length of 40 nm Using BEOL Compatible High-Thermal-Tolerance In-Al-Zn Oxide Channel”，2020 Symposium on VLSI Technology，TH2.2

本發明的一個實施方式的目的之一是提供一種能夠實現微型化或高積體化的半導體裝置。本發明的一個實施方式的目的之一是提供一種工作速度快的半導體裝置。本發明的一個實施方式的目的之一是提供一種具有良好的電特性的半導體裝置。本發明的一個實施方式的目的之一是提供一種電晶體的電特性不均勻小的半導體裝置。本發明的一個實施方式的目的之一是提供一種可靠性高的半導體裝置。本發明的一個實施方式的目的之一是提供一種通態電流（on-state current）大的半導體裝置。本發明的一個實施方式的目的之一是提供一種功耗低的半導體裝置。本發明的一個實施方式的目的之一是提供一種新穎的半導體裝置。

本發明的一個實施方式的目的之一是提供一種記憶容量大的記憶體裝置。本發明的一個實施方式的目的之一是提供一種佔有面積小的記憶體裝置。本發明的一個實施方式的目的之一是提供一種可靠性高的記憶體裝置。本發明的一個實施方式的目的之一是提供一種功耗低的記憶體裝置等。本發明的一個實施方式的目的之一是提供一種新穎的記憶體裝置。

注意，這些目的的記載不妨礙其他目的的存在。本發明的一個實施方式並不需要實現所有上述目的。可以從說明書、圖式、申請專利範圍的記載中抽取上述目的以外的目的。

本發明的一個實施方式是一種半導體裝置，該半導體裝置包括第一電晶體、第二電晶體、電容器以及第一導電體。第一電晶體與第二電晶體設在同一層中，第一電晶體及第二電晶體各自包括第二導電體至第四導電體、金屬氧化物及第一絕緣體，第三導電體設在第二導電體上，第三導電體在俯視時具有與第二導電體重疊的開口，金屬氧化物具有分別與開口的側面及第二導電體的頂面接觸的區域，第一絕緣體設在金屬氧化物的凹部中，第四導電體設在第一絕緣體的凹部中，第四導電體在從剖面看時的第二導電體與第三導電體之間的區域中具有隔著第一絕緣體與金屬氧化物重疊的區域，電容器設在第二電晶體上，電容器包括第五導電體、第五導電體上的第二絕緣體及第二絕緣體上的第六導電體，第五導電體藉由第一導電體與第一電晶體中的第二導電體電連接，第五導電體與第二電晶體中的第四導電體電連接。

較佳的是，上述半導體裝置還包括第七導電體，第七導電體與第一電晶體中的第四導電體電連接，第七導電體與第五導電體設在同一層中，第七導電體的延伸方向與第六導電體的延伸方向相同。

本發明的另一個實施方式是一種半導體裝置，該半導體裝置包括第一電晶體、第二電晶體、電容器以及第一導電體。第一電晶體與第二電晶體設在同一層中，第一電晶體及第二電晶體各自包括第二導電體至第四導電體、金屬氧化物及第一絕緣體，第三導電體設在第二導電體上，第三導電體在俯視時具有與第二導電體重疊的開口，金屬氧化物具有分別與開口的側面及第二導電體的頂面接觸的區域，第一絕緣體設在金屬氧化物的凹部中，第四導電體設在第一絕緣體的凹部中，第四導電體在從剖面看時的第二導電體與第三導電體之間的區域中具有隔著第一絕緣體與金屬氧化物重疊的區域，電容器包括第一電晶體中的第二導電體、第二絕緣體及第五導電體，第二絕緣體設在第一電晶體中的第二導電體的下方，第五導電體設在第二絕緣體的下方，第一電晶體中的第二導電體藉由第一導電體與第二電晶體中的第四導電體電連接。

較佳的是，上述半導體裝置還包括第六導電體，第六導電體與第一電晶體中的第四導電體電連接，第六導電體的延伸方向與第五導電體的延伸方向相同。

另外，在上述半導體裝置中，第二電晶體的通道長度較佳為比第一電晶體的通道長度長。此外，在上述半導體裝置中較佳的是，第二電晶體中的第二導電體的頂面至第三導電體的底面的最短距離大於第一電晶體中的第二導電體的頂面至第三導電體的底面的最短距離。

另外，在上述半導體裝置中，第二電晶體的通道寬度較佳為比第一電晶體的通道寬度寬。此外，在上述半導體裝置中較佳的是，設在第二電晶體中的第三導電體的開口之徑大於設在第一電晶體中的第三導電體的開口之徑。

本發明的另一個實施方式是一種半導體裝置，該半導體裝置包括第一電晶體、第二電晶體、電容器以及第一導電體。第一電晶體與第二電晶體設在同一層中，第一電晶體及第二電晶體各自包括第二導電體至第四導電體、金屬氧化物及第一絕緣體，第四導電體設在第二導電體上，第四導電體在俯視時具有與第二導電體重疊的開口，第三導電體設在第四導電體上，第三導電體具有與開口重疊的區域，第一絕緣體具有與開口的側面接觸的區域，金屬氧化物具有與第二導電體的頂面接觸的區域、與第三導電體的底面接觸的區域以及隔著第一絕緣體與第四導電體重疊的區域，電容器包括第一電晶體中的第二導電體、第二絕緣體及第五導電體，第二絕緣體設在第一電晶體中的第二導電體的下方，第五導電體設在第二絕緣體的下方，第一電晶體中的第二導電體藉由第一導電體與第二電晶體中的第四導電體電連接。

在上述半導體裝置中，第二電晶體的通道長度較佳為比第一電晶體的通道長度長。

另外，在上述半導體裝置中，第二電晶體的通道寬度較佳為比第一電晶體的通道寬度寬。此外，在上述半導體裝置中較佳的是，設在第二電晶體中的第四導電體的開口之徑大於設在第一電晶體中的第四導電體的開口之徑。

另外，在上述半導體裝置中，較佳的是，金屬氧化物包含選自銦、元素M和鋅中的兩個或三個，元素M是選自鋁、鎵、釔和錫中的一種或多種。

根據本發明的一個實施方式，可以提供一種能夠實現微型化或高積體化的半導體裝置。根據本發明的一個實施方式，可以提供一種工作速度快的半導體裝置。根據本發明的一個實施方式，可以提供一種具有良好的電特性的半導體裝置。根據本發明的一個實施方式，可以提供一種電晶體的電特性不均勻小的半導體裝置。根據本發明的一個實施方式，可以提供一種可靠性高的半導體裝置。根據本發明的一個實施方式，可以提供一種通態電流大的半導體裝置。根據本發明的一個實施方式，可以提供一種功耗低的半導體裝置。根據本發明的一個實施方式，可以提供一種新穎的半導體裝置。

根據本發明的一個實施方式，可以提供一種記憶容量大的記憶體裝置。根據本發明的一個實施方式，可以提供一種佔有面積小的記憶體裝置。根據本發明的一個實施方式，可以提供一種可靠性高的記憶體裝置。根據本發明的一個實施方式，可以提供一種功耗低的記憶體裝置等。根據本發明的一個實施方式，可以提供一種新穎的記憶體裝置。

注意，這些效果的記載不妨礙其他效果的存在。本發明的一個實施方式並不需要具有所有上述效果。可以從說明書、圖式、申請專利範圍的記載中抽取上述效果以外的效果。

參照圖式對實施方式進行詳細說明。注意，本發明不侷限於以下說明，而所屬技術領域的通常知識者可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的精神及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。

注意，在以下說明的發明的結構中，在不同的圖式之間共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略其重複說明。此外，當表示具有相同功能的部分時有時使用相同的陰影線，而不特別附加元件符號。

此外，為了便於理解，有時圖式中示出的各構成的位置、大小及範圍等並不表示其實際的位置、大小及範圍等。因此，所公開的發明不一定侷限於圖式所公開的位置、大小及範圍等。

在本說明書等中，為方便起見，使用“第一”、“第二”等序數詞，而這種序數詞並不限定組件的個數或組件的順序（例如，製程順序或疊層順序）。此外，有時本說明書的一個部分中對組件附加的序數詞與本說明書的另一部分或申請專利範圍中對該組件附加的序數詞不一致。

此外，根據情況或狀態，可以互相調換“膜”和“層”。例如，可以將“導電層”變換為“導電膜”。此外，有時可以將“絕緣膜”變換為“絕緣層”。

注意，在本說明書等中，可以將“絕緣體”換稱為“絕緣膜”或“絕緣層”。另外，可以將“導電體”換稱為“導電膜”或“導電層”。另外，可以將“半導體”換稱為“半導體膜”或“半導體層”。

在本說明書等中，“氧氮化物”是指在其組成中氧含量多於氮含量的材料，而“氮氧化物”是指在其組成中氮含量多於氧含量的材料。例如，在記載為“氧氮化矽”時指在其組成中氧含量多於氮含量的材料，而在記載為“氮氧化矽”時指在其組成中氮含量多於氧含量的材料。

在本說明書等中，為了方便起見，有時使用“上”、“下”、“上方”或“下方”等表示配置的詞句以參照圖式說明組件的位置關係。此外，組件的位置關係根據描述各結構的方向適當地改變。因此，不侷限於本說明書等中所說明的詞句，根據情況可以適當地換詞句。例如，如果是“位於導電體上的絕緣體”的表述，藉由將所示的圖式的方向旋轉180度，則可以稱為“位於導電體下的絕緣體”。

在本說明書等中，“高度一致”是指在從剖面看時距作為基準的面（例如，基板表面等平坦的面）的高度相等的結構。例如，在半導體裝置的製造程序中，有時進行平坦化處理（典型的是CMP處理）使單層或多個層的表面露出。在這種情況下，CMP處理的被處理面距作為基準的面的高度相等。注意，根據進行CMP處理時的處理裝置、處理方法或被處理面的材料，有時多個層的高度不同。在本說明書等中，“高度一致”也包括上述情況。例如，在出現對基準面具有兩個高度的層（在此稱為第一層和第二層）的情況下，當第一層的頂面的高度與第二層的頂面的高度之差為20nm以下時，也將其稱為“高度一致”。

在本說明書等中，“端部一致”是指在俯視時層疊的層與層之間輪廓的至少一部分重疊。例如，包括上層及下層藉由同一的遮罩圖案或其一部分同一的遮罩圖案被加工的情況。但是，嚴格地說，有時輪廓不重疊且上層的輪廓位於下層的輪廓的內側或者上層的輪廓位於下層的輪廓的外側，這些情況也包括在“端部一致”。

注意，一般而言，很難明確區別“一致”和“大致一致”。因此，在本說明書中，“一致”包括完全一致的情況以及大致一致的情況的兩者。

實施方式1 在本實施方式中，參照圖式說明本發明的一個實施方式的半導體裝置。

本發明的一個實施方式係關於一種設在基板上的半導體裝置。半導體裝置包括第一電晶體、第二電晶體及電容器，由此可以構成記憶單元。本發明的一個實施方式的半導體裝置包括記憶單元，因此具有儲存資料的功能。由此，可以說本發明的一個實施方式的半導體裝置是記憶體裝置。

本發明的一個實施方式的半導體裝置較佳為包括在通道形成區域中包含金屬氧化物的電晶體（OS電晶體）。OS電晶體的關態電流小。因此，藉由將OS電晶體用於可以被用作記憶體裝置的半導體裝置，可以長期間保持存儲內容。也就是說，不需要更新工作或者更新工作的頻率極低，所以可以充分降低半導體裝置的功耗。由此，可以提供功耗低的半導體裝置。此外，由於OS電晶體的頻率特性，所以半導體裝置可以以高速進行資料的讀出及寫入。由此，可以提供工作速度快的半導體裝置。

第一電晶體與第二電晶體設在同一層中。第一及第二電晶體各自包括第一至第三導電體、金屬氧化物及絕緣體。第二導電體設在第一導電體上，並且具有與第一導電體重疊的區域。另外，第二導電體在俯視時具有與第一導電體重疊的開口。上述金屬氧化物具有分別與第二導電體中的開口的側面及第一導電體的頂面接觸的區域。上述絕緣體設在上述金屬氧化物的凹部中。第三導電體設在上述絕緣體的凹部中。第三導電體在從剖面看時的第一導電體與第二導電體之間的區域中具有隔著上述絕緣體與上述金屬氧化物重疊的區域。換言之，第三導電體在從剖面看時的第一導電體與第二導電體之間的區域中具有隔著上述絕緣體與上述金屬氧化物相對的區域。

在第一及第二電晶體中，上述金屬氧化物包括被用作電晶體的通道形成區域的區域。第一導電體包括被用作電晶體的源極電極和汲極電極中的一個的區域。第二導電體包括被用作電晶體的源極電極和汲極電極中的另一個的區域。第三導電體包括被用作電晶體的閘極電極的區域。上述絕緣體包括被用作電晶體的閘極絕緣體的區域。

第一及第二電晶體的源極電極和汲極電極中的一個位於下方而另一個位於上方，因此具有電流在上下方向上流過的結構。換言之，第一及第二電晶體的通道長度方向是上下方向。也就是說，第一及第二電晶體是縱向結構的電晶體。與電流在橫向上流過的所謂的橫向結構的電晶體相比，縱向結構的電晶體可以實現微型化。因此，在第一及第二電晶體採用縱向結構時，可以以高密度配置電晶體來實現半導體裝置內的高積體化。另外，與橫向結構的電晶體相比，縱向結構的電晶體容易使閘極電極的電場作用於半導體層的通道形成區域整體。由此，可以提高流過電晶體的電流密度並增大電晶體的通態電流，由此可以提高頻率特性。

另外，在使用第一及第二電晶體構成記憶單元時，第一及第二電晶體中的一個被用作寫入電晶體，第一及第二電晶體中的另一個被用作讀出電晶體。讀出電晶體較佳為具有高通態電流特性。寫入電晶體較佳為具有低關態電流特性。也就是說，為了製造性能優異的記憶體裝置，需要分別製造電晶體來得到被要求的特性。作為縱向結構的電晶體的第一及第二電晶體可以根據設置在電晶體的部分組件中的開口在俯視時的大小（也稱為徑）調整有關於電晶體的通態電流的通道寬度。由此，藉由有差異地形成設置在第一電晶體的部分組件中的開口以及設置在第二電晶體的部分組件中的開口，可以製造性能優異的記憶體裝置。

＜半導體裝置的結構例子1＞ 以下說明本發明的一個實施方式的半導體裝置的結構例子。

圖1A及圖1B分別是示出本發明的一個實施方式的半導體裝置的結構例子的俯視圖及剖面圖。圖1A是半導體裝置10的俯視圖。圖1B是半導體裝置10的剖面圖，也是圖1A中以A1-A2的點劃線所示部位的剖面圖。注意，為了明確起見，在圖1A的俯視圖中省略部分組件。

半導體裝置10包括基板（未圖示）上的絕緣體210、絕緣體210上的記憶單元20、導電體262A、導電體290A、導電體290B、絕緣體210上的絕緣體270、絕緣體270上的絕緣體272、絕緣體272上的絕緣體274及絕緣體274上的絕緣體276。記憶單元20與導電體262A、導電體290A和導電體290B的每一個電連接。

記憶單元20包括電晶體31A、電晶體31B、電晶體31B上的電容器41及導電體261。注意，電晶體31A與電晶體31B設在同一層中。注意，本實施方式的半導體裝置中的組件既可以具有單層結構，也可以具有疊層結構。

以下在說明用英文字母區別的各組件間共同的事項的情況下，有時用省略了英文字母的符號進行說明。例如，在說明電晶體31A與電晶體31B間共同的事項的情況下，有時記為電晶體31。

在本說明書等中，與圖式所示的電晶體的通道長度方向平行的方向為Z方向，垂直於Z方向的方向為X方向。此外，垂直於X方向及Z方向的兩者的方向為Y方向。X方向及Y方向例如可為平行於基板面的方向，Z方向可為垂直於基板面的方向。

電晶體31A包括導電體241A、導電體242A及導電體260A。導電體241A包括被用作電晶體31A的源極電極和汲極電極中的一個的區域，導電體242A包括被用作電晶體31A的源極電極和汲極電極中的另一個的區域，導電體260A包括被用作電晶體31A的閘極電極的區域。

電晶體31B包括導電體241B、導電體242B及導電體260B。導電體241B包括被用作電晶體31B的源極電極和汲極電極中的一個的區域，導電體242B包括被用作電晶體31B的源極電極和汲極電極中的另一個的區域，導電體260B包括被用作電晶體31B的閘極電極的區域。

電容器41包括導電體262B、絕緣體263及導電體264。導電體262B包括被用作電容器41的一個電極的區域，導電體264包括被用作電容器41的另一個電極的區域，絕緣體263包括被用作電容器41的介電體的區域。

導電體262B與導電體260B及導電體261電連接，導電體241A與導電體261電連接。就是說，導電體261具有使導電體262B與導電體241A電連接的功能。在圖1B中，導電體262B包括與導電體260B及導電體261的各頂面接觸的區域，導電體241A包括與導電體261的底面接觸的區域。

導電體262A與導電體260A電連接，導電體290A與導電體242A電連接，導電體290B與導電體242B電連接。在圖1B中，導電體262A包括與導電體260A的頂面接觸的區域，導電體290A包括與導電體242A的頂面接觸的區域，導電體290B包括與導電體242B的頂面接觸的區域。

如上所述，電晶體31A與電晶體31B設在同一層中。就是說，導電體241A與導電體241B設在同一層中，導電體242A與導電體242B設在同一層中。明確而言，導電體241A及導電體241B設在絕緣體210上，導電體242A及導電體242B設在絕緣體270上。

導電體262A較佳為與導電體262B使用相同的材料及製程形成。藉由與導電體262B使用相同的材料及製程形成導電體262A，可以在半導體裝置的製程中實現減少製程數。此時，導電體262A包含與導電體262B相同的導電材料。另外，導電體262A與導電體262B設在同一層中。在圖1B中，導電體262A及導電體262B設在絕緣體274上。

圖1A示出導電體241A、導電體242A、導電體242B及導電體262B各自中的X方向的長度都一致。注意，本發明不侷限於此。例如，導電體262B的X方向的長度也可以比導電體242B的X方向的長度大。藉由增加導電體262B的X方向的長度，可以增大導電體262B的佔有面積，並且可以增大電容器41的容量。

導電體241B、導電體262A及導電體264包括被用作佈線的區域。另外，導電體290A及導電體290B包括被用作插頭或佈線的區域。如後述，在半導體裝置10被用作記憶體裝置時，導電體262A的延伸方向與導電體290A的延伸方向較佳為不同，更佳的是正交。另外，導電體241B的延伸方向與導電體290B的延伸方向較佳為不同，更佳的是正交。

如圖1A所示，在半導體裝置10中，導電體241B、導電體262A及導電體264延伸在X方向上。此時，導電體241B的延伸方向與導電體262A的延伸方向相同。導電體241B的延伸方向與導電體264的延伸方向相同。導電體262A的延伸方向與導電體264的延伸方向相同。另外，如圖1B所示，導電體290A及導電體290B延伸在Z方向上。此時，導電體290A的延伸方向與導電體290B的延伸方向相同。藉由採用該結構，導電體262A的延伸方向與導電體290A的延伸方向正交。導電體241B的延伸方向與導電體290B的延伸方向正交。注意，在本說明書等中，也可以將第一方向與第二方向相同表現為第一方向與第二方向平行。

圖1B示出導電體290A及導電體290B為單層的結構。注意，導電體290A及導電體290B也可以各為疊層結構。例如，在作為導電體290A及導電體290B採用各為第一導電體與第二導電體的疊層結構時，較佳的是，以與設在絕緣體276、絕緣體274及絕緣體272中的開口的內壁接觸地設置第一導電體，並在其內側設置第二導電體。導電體290A的第一導電體具有分別與導電體242A的頂面、絕緣體272的側面、絕緣體274的側面及絕緣體276的側面接觸的區域。導電體290B的第一導電體具有分別與導電體242B的頂面、絕緣體272的側面、絕緣體274的側面及絕緣體276的側面接觸的區域。

作為上述第一導電體，較佳為使用具有抑制水及氫等雜質透過的功能的導電材料。上述第一導電體例如可以具有鉭、氮化鉭、鈦、氮化鈦、釕以及氧化釕中的一個或多個的單層結構或疊層結構。由此，可以抑制水及氫等雜質藉由導電體290A及導電體290B混入金屬氧化物230中。

此外，因為導電體290A及導電體290B還被用作佈線，所以較佳為使用導電性高的導電體。例如，上述第二導電體較佳為使用以鎢、銅或鋁為主要成分的導電材料。

例如，作為上述第一導電體較佳為使用氮化鈦，作為上述第二導電體較佳為使用鎢。在此情況下，上述第一導電體包含鈦及氮，上述第二導電體包含鎢。

絕緣體210較佳為被用作抑制水、氫等雜質從基板一側擴散到電晶體的阻擋絕緣膜。因此，絕緣體210較佳為包含具有抑制氫原子、氫分子、水分子、氮原子、氮分子、氧化氮分子（N ₂O、NO、NO ₂等）、銅原子等雜質的擴散的功能（不容易使上述雜質透過）的絕緣材料。此外，較佳為包含具有抑制氧（例如，氧原子和氧分子等中的至少一個）的擴散的功能（不容易使上述氧透過）的絕緣材料。

絕緣體210較佳為包含具有抑制水、氫等雜質及氧的擴散的功能的絕緣體，例如可以使用氧化鋁、氧化鎂、氧化鉿、氧化鎵、銦鎵鋅氧化物、氮化矽或氮氧化矽等。例如，作為絕緣體210，較佳為使用氫阻擋性更高的氮化矽。此外，例如，絕緣體210較佳為包含俘獲並固定氫的性能高的氧化鋁或氧化鎂等。由此，可以抑制水、氫等雜質經過絕緣體210從基板一側擴散到電晶體一側。或者，可以抑制包含在絕緣體270等中的氧擴散到基板一側。

此外，在本說明書等中，阻擋絕緣膜是指具有阻擋性的絕緣膜。在本說明書等中，阻擋性是指抑制所對應的物質的擴散的功能（也可以說透過性低）。或者，是指俘獲並固定所對應的物質（也稱為吸雜）的功能。

絕緣體270、絕緣體272、絕緣體274及絕緣體276被用作層間膜。絕緣體270、絕緣體272、絕緣體274及絕緣體276各自的介電常數較佳為低於絕緣體210的介電常數。藉由將介電常數低的材料用於層間膜，可以減少產生在佈線之間的寄生電容。

例如，絕緣體270、絕緣體272、絕緣體274及絕緣體276各自較佳為包含氧化矽、氧氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽以及具有空孔的氧化矽中的一個或多個。

尤其是，氧化矽及氧氮化矽具有熱穩定性，所以是較佳的。或者，因為氧化矽、氧氮化矽、具有空孔的氧化矽等材料容易形成包含藉由加熱脫離的氧的區域，所以是特別較佳的。

此外，絕緣體270、絕緣體272、絕緣體274及絕緣體276各自的頂面也可以被平坦化。

半導體裝置10可以被用作記憶體裝置。圖1C示出半導體裝置10被用作記憶體裝置時的電路圖。可以將半導體裝置10換稱為包括記憶單元20的記憶體裝置。記憶單元20包括電晶體31A、電晶體31B及電容器41。

如圖1C所示，在電晶體31A中，閘極電極與佈線WWL電連接，源極電極和汲極電極中的一個與電容器41的一個電極電連接，源極電極和汲極電極中的另一個與佈線WBL電連接。在電晶體31B中，閘極電極與電容器41的一個電極電連接，源極電極和汲極電極中的一個與佈線SL電連接，源極電極和汲極電極中的另一個與佈線RBL電連接。電容器41的另一個電極與佈線CL電連接。

佈線WWL被用作寫入字線，佈線WBL被用作寫入位元線，佈線RBL被用作讀出位元線，佈線SL被用作選擇線，佈線CL被用作電容線。

佈線WWL對應於導電體262A，佈線WBL對應於導電體290A，佈線RBL對應於導電體290B，佈線SL對應於導電體241B，佈線CL對應於導電體264。也就是說，導電體262A包括被用作寫入字線的區域，導電體290A包括被用作寫入位元線的區域，導電體290B包括被用作讀出位元線的區域，導電體241B包括被用作選擇線的區域，導電體264包括被用作電容線的區域。

將在後面的實施方式中詳細說明包括記憶單元的記憶體裝置。

注意，圖1A示出連接導電體290A及導電體290B的直線與X方向正交。換言之，圖1A示出連接導電體290A及導電體290B的直線與Y方向平行。注意，本發明不侷限於此。例如，如圖2所示，連接導電體290A及導電體290B的直線也可以向X方向傾斜。注意，導電體241B、導電體262A及導電體264延伸在X方向上，因此連接導電體290A及導電體290B的直線也可以不與導電體241B、導電體262A及導電體264的各延伸方向正交。藉由採用該結構，可以進一步提高記憶單元20的存儲密度。注意，圖2中以A1-A2的點劃線所示部位的剖面圖可以參考圖1B。

[電晶體31] 圖3A至圖3D是示出記憶單元20中的電晶體的結構例子的俯視圖及剖面圖。圖3A是電晶體31的俯視圖。圖3B是圖3A中以A1-A2的點劃線所示部位的剖面圖，圖3C是圖3A中以A3-A4的點劃線所示部位的剖面圖。圖3D是圖3B中以B1-B2的點劃線所示部位的俯視圖。注意，為了明確起見，在圖3A及圖3D的俯視圖中省略部分組件。

電晶體31包括絕緣體210上的導電體241及絕緣體270、導電體241上的金屬氧化物230、金屬氧化物230上的絕緣體250、絕緣體250上的導電體260、絕緣體270上的導電體242及絕緣體270及導電體242上的絕緣體272。

導電體241包括被用作電晶體31的源極電極和汲極電極中的一個的區域，導電體242包括被用作電晶體31的源極電極和汲極電極中的另一個的區域，導電體260包括被用作電晶體31的閘極電極的區域。金屬氧化物230包括被用作通道形成區域的區域。

作為金屬氧化物230，較佳為使用被用作半導體的金屬氧化物（以下也稱為氧化物半導體）。被用作半導體的金屬氧化物的能帶間隙較佳為2.0eV以上，更佳為2.5eV以上。藉由使用能帶間隙較寬的金屬氧化物，可以減小電晶體的關態電流。

作為金屬氧化物230，例如較佳為使用銦氧化物、鎵氧化物及鋅氧化物等金屬氧化物。此外，作為金屬氧化物230，例如較佳為使用包含選自銦、元素M和鋅中的兩個或三個的金屬氧化物。元素M是選自鎵、鋁、矽、硼、釔、錫、銅、釩、鈹、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂中的一種或多種。尤其是，元素M較佳為選自鋁、鎵、釔和錫中的一種或多種。有時將包含銦、元素M及鋅的金屬氧化物記載為In-M-Zn氧化物。

明確而言，作為金屬氧化物230，可以使用In：M：Zn=1：1：1[原子數比]或其近的組成、In：M：Zn=1：1：1.2[原子數比]或其附近的組成、In：M：Zn=1：1：2[原子數比]或其附近的組成或者In：M：Zn=4：2：3[原子數比]或其附近的組成的金屬氧化物。注意，附近的組成包括所希望的原子個數比的±30%的範圍。此外，作為元素M較佳為使用鎵。

金屬氧化物230包括電晶體31的通道形成區域以及以夾持通道形成區域的方式設置的一對源極區域及汲極區域。通道形成區域的至少一部分與導電體260重疊。換言之，通道形成區域的至少一部分與導電體260相對。源極區域與導電體241及導電體242中的一個重疊，汲極區域與導電體241及導電體242中的另一個重疊。注意，與導電體242重疊的區域也可以說是與導電體242相對的區域。

在使用氧化物半導體的電晶體中，如果在氧化物半導體的通道形成區域中存在雜質及氧空位，電特性則容易變動，有時降低可靠性。此外，氧空位附近的氫形成氫進入氧空位中的缺陷（下面有時稱為VoH）而可能會產生成為載子的電子。因此，當在氧化物半導體的通道形成區域中包含氧空位時，電晶體會具有常開啟特性（即使不對閘極電極施加電壓也存在通道而在電晶體中電流流過的特性）。由此，在氧化物半導體的通道形成區域中，較佳為儘量減少雜質、氧空位及VoH。

相對於此，藉由在氧化物半導體附近設置包含藉由加熱脫離的氧（下面有時稱為過量氧）的絕緣體而進行熱處理，可以從該絕緣體向氧化物半導體供應氧而減少氧空位及V _OH。注意，在對源極區域或汲極區域供應過多的氧時，有可能引起電晶體的通態電流下降或者場效移動率的下降。並且，在供應到源極區域或汲極區域的氧量在基板面內有不均勻時，包括電晶體的半導體裝置特性發生不均勻。此外，在從該絕緣體供應給氧化物半導體的氧擴散到閘極電極、源極電極及汲極電極等導電體時，有時該導電體被氧化，這導致導電性的損失，因此對電晶體的電特性及可靠性帶來負面影響。因此，較佳的是，防止源極區域及汲極區域被供應過量的氧以及防止源極區域及汲極區域中的V _OH之量被過度降低。

通道形成區域是與源極區域及汲極區域相比氧空位少或者雜質濃度低而載子濃度低的高電阻區域。因此，通道形成區域可以說是i型（本質）或實質上i型的區域。

此外，通道形成區域的載子濃度較佳為1×10 ¹⁸cm ^-3以下，小於1×10 ¹⁷cm ^-3，小於1×10 ¹⁶cm ^-3，小於1×10 ¹⁵cm ^-3，小於1×10 ¹⁴cm ^-3，小於1×10 ¹³cm ^-3，小於1×10 ¹²cm ^-3，小於1×10 ¹¹cm ^-3或者小於1×10 ¹⁰cm ^-3。此外，對通道形成區域的載子濃度的下限值沒有特殊限定，例如，可以將其設定為1×10 ^-9cm ^-3。

此外，在降低金屬氧化物230的載子濃度時，降低金屬氧化物230中的雜質濃度及缺陷態密度。在本說明書等中，將雜質濃度低且缺陷態密度低的狀態稱為“高純度本質”或“實質上高純度本質”。此外，有時將載子濃度低的氧化物半導體（或金屬氧化物）稱為“高純度本質”或“實質上高純度本質”的氧化物半導體（或金屬氧化物）。

注意，金屬氧化物230中的雜質例如是指構成金屬氧化物230的主成分以外的成分。例如，濃度小於0.1原子%的元素可以說是雜質。在作為金屬氧化物230使用氧化物半導體時，作為金屬氧化物230的雜質可以舉出氫、氮、鹼金屬、鹼土金屬、鐵、鎳及矽等。

源極區域及汲極區域是因氧空位多或者雜質濃度高而載子濃度高的低電阻區域。也就是說，與通道形成區域相比，源極區域及汲極區域是載子濃度高的n型區域（低電阻區域）。

注意，在金屬氧化物230中，有時難以明確地觀察各區域的邊界。在各區域中檢測出的金屬元素和雜質元素的濃度並不需要按每區域分階段地變化，也可以在各區域中逐漸地變化。就是說，越接近通道形成區域，雜質元素的濃度越低即可。

為了使電晶體的電特性穩定，減少金屬氧化物230中的雜質濃度是有效的。此外，為了降低金屬氧化物230中的雜質濃度，較佳為還降低附近膜中的雜質濃度。

絕緣體272、導電體242及絕緣體270中設有到達導電體241的開口。另外，該開口在俯視時具有與導電體241重疊的區域。另外，在該開口內配置金屬氧化物230、絕緣體250及導電體260各自的至少一部分。注意，可以說該開口包括絕緣體272所包括的開口、導電體242所包括的開口及絕緣體270所包括的開口。此外，可以說導電體242在俯視時包括與導電體241重疊的開口。

金屬氧化物230以與設置在絕緣體272、導電體242及絕緣體270中的開口的側面及底面接觸的方式設置。換言之，金屬氧化物230具有分別與導電體242中的開口的側面及導電體241的頂面的接觸的區域。另外，金屬氧化物230具有與絕緣體272的頂面接觸的區域。另外，金屬氧化物230具有凹部。該凹部在俯視時具有與導電體242中的開口重疊的區域。

絕緣體250的至少一部分設在金屬氧化物230的凹部中。另外，絕緣體250具有與金屬氧化物230的頂面接觸的區域。此外，絕緣體250具有凹部。該凹部位於金屬氧化物230中的凹部的內側。

導電體260以嵌入絕緣體250的凹部的方式設置。另外，導電體260具有與絕緣體250的頂面接觸的區域。另外，導電體260在從剖面看時的導電體241與導電體242之間的區域中具有隔著絕緣體250與金屬氧化物230重疊的區域。換言之，導電體260在從剖面看時的導電體241與導電體242之間的區域中具有隔著絕緣體250與金屬氧化物230相對的區域。

在上述結構中，電晶體31的通道長度是在從剖面看時的導電體241的頂面至導電體242的底面的最短距離（圖3B中所示的L1），也是與導電體241重疊的區域的絕緣體270的膜厚度。也就是說，電晶體31的通道長度可以根據與導電體241重疊的區域的絕緣體270的膜厚度調整。例如，藉由減少絕緣體270的膜厚度，可以製造通道長度短的電晶體31。

在上述結構中，電晶體31的通道寬度是在俯視時的絕緣體270與金屬氧化物230接觸的區域的長度，也是在俯視時的金屬氧化物230的輪廓（外周）的長度。也就是說，電晶體31的通道寬度可以根據設在絕緣體270中的開口之徑調整。例如，藉由增大該開口之徑，可以製造通道寬度大的電晶體31。注意，可以將該開口換稱為設在電晶體31的組件的一部分（在此為金屬氧化物230、絕緣體250及導電體260）中的開口。

電晶體31具有通道形成區域圍繞閘極電極的結構。由此，可以說電晶體31是CAA（Channel-All-Around：垂直環形通道）結構的電晶體。

注意，圖3D示出導電體242所具有的開口的頂面形狀為圓形，但本發明不侷限於此。例如，導電體242所具有的開口的頂面形狀也可以為橢圓形狀、多角形狀或帶圓角的多角形狀。在此，多角形狀是指三角形、四角形、五角形及六角形等。

在絕緣體272上設置絕緣體274，在絕緣體274及導電體260上設置導電體262。

金屬氧化物230較佳為使用具有結晶性的氧化物半導體。作為具有結晶性的氧化物半導體，可以舉出CAAC-OS（c-axis aligned crystalline oxide semiconductor：c軸配向結晶氧化物半導體）、nc-OS（nanocrystalline oxide semiconductor：奈米晶氧化物半導體）、多晶氧化物半導體、單晶氧化物半導體等。作為金屬氧化物230，較佳為使用CAAC-OS或nc-OS，特別較佳為使用CAAC-OS。

CAAC-OS具有結晶性高的緻密結構且是雜質及缺陷（例如，氧空位）少的金屬氧化物。尤其是，藉由在形成金屬氧化物後以金屬氧化物不被多晶化的溫度（例如，400℃以上且600℃以下）進行加熱處理，可以使CAAC-OS具有結晶性更高的緻密結構。如此，藉由進一步提高CAAC-OS的密度，可以進一步降低該CAAC-OS中的雜質或氧的擴散。

此外，在CAAC-OS中不容易觀察明確的晶界，因此不容易發生起因於晶界的電子移動率的下降。因此，包含CAAC-OS的金屬氧化物的物理性質穩定。因此，具有CAAC-OS的金屬氧化物具有耐熱性及高可靠性。

此外，當作為金屬氧化物230使用CAAC-OS等具有結晶性的氧化物時，可以抑制導電體241及導電體242從金屬氧化物230抽出氧。因此，即使進行熱處理也可以減少氧被從金屬氧化物230抽出，所以電晶體對製程中的高溫度（所謂熱積存:thermal budget）也很穩定。此外，可以抑制導電體241及導電體242的導電率降低。

在nc-OS中，微小的區域（例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域）中的原子排列具有週期性。換言之，nc-OS具有微小的結晶（也稱為奈米晶）。另外，nc-OS在不同的奈米晶之間觀察不到結晶定向的規律性，因此在膜整體中觀察不到配向性。也就是說，在作為金屬氧化物230使用nc-OS的情況下，無論流過金屬氧化物230中的載子的方向如何，金屬氧化物230的膜特性都是恆定的，所以電晶體的電特性穩定。

注意，氧化物半導體具有各種結構及各位不同的特性。金屬氧化物230可以包含CAAC-OS、nc-OS、a-like OS（amorphous-like oxide semiconductor）、非晶氧化物半導體、多晶氧化物半導體和CAC-OS（cloud-aligned composite oxide semiconductor）中的兩種以上。

注意，當對CAAC-OS膜使用XRD裝置進行結構分析時，在使用θ/2θ掃描的Out-of-plane XRD測量中，在2θ=31°或其附近檢測出表示c軸配向的峰。注意，表示c軸配向的峰值的位置（2θ值）有時根據構成CAAC-OS的金屬元素的種類、組成等變動。另外，例如，在CAAC-OS膜的電子繞射圖案中觀察到多個亮點（斑點）。另外，在以透過樣本的入射電子束的斑點（也稱為直接斑點）為對稱中心時，某一個斑點和其他斑點被觀察在點對稱的位置。

另一方面，在對nc-OS膜進行使用其束徑等於或小於奈米晶的尺寸（例如1nm以上且30nm以下）的電子束的電子繞射（也稱為奈米束電子繞射）的情況下，有時得到在以直接斑點為中心的環狀區域內觀察到多個斑點的電子繞射圖案。

可以將金屬氧化物230換稱為包括電晶體31的通道形成區域的半導體層。注意，作為可用於該半導體層的材料，不侷限於被用作半導體的金屬氧化物（氧化物半導體）。例如，作為該半導體層可以使用單晶矽、多晶矽或非晶矽等半導體，例如也可以使用低溫多晶矽（LTPS：Low Temperature Poly Silicon）。

另外，作為該半導體層，也可以使用被用作半導體的過渡金屬硫族化物，例如也可以使用硫化鉬（典型的是MoS ₂）、硒化鉬（典型的是MoSe ₂）、碲化鉬（典型的是MoTe ₂）、硫化鎢（典型的是WS ₂）、硒化鎢（典型的是WSe ₂）、碲化鎢（典型的是WTe ₂）、硫化鉿（典型的是HfS ₂）、硒化鉿（典型的是HfSe ₂）、硫化鋯（典型的是ZrS ₂）、硒化鋯（典型的是ZrSe ₂）等。

絕緣體250既可以採用單層結構，也可以採用疊層結構。

作為絕緣體250，例如可以使用氧化矽、氧氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具有空孔的氧化矽等。尤其是，氧化矽及氧氮化矽具有熱穩定性，所以是較佳的。此時，絕緣體250至少包含氧及矽。

絕緣體250中的水及氫等雜質濃度較佳為得到降低。

注意，在絕緣體250與金屬氧化物230之間也可以設置對氧具有阻擋性的絕緣體。該絕緣體與絕緣體250的底面及金屬氧化物230的凹部接觸地設置。藉由使該絕緣體對氧具有阻擋性，可以抑制在將絕緣體250中的氧供應到通道形成區域時該氧過度供應到通道形成區域。另外，可以抑制在進行熱處理等時從金屬氧化物230脫離氧，從而可以抑制在金屬氧化物230中形成氧空位。因此，可以提高電晶體31的電特性來提高可靠性。

作為上述絕緣體較佳為使用包括鋁和鉿中的一者或兩者的氧化物的絕緣體。作為該絕緣體，可以使用氧化鋁、氧化鉿、包含鋁及鉿的氧化物（鋁酸鉿）、包含鉿及矽的氧化物（矽酸鉿）等。作為上述絕緣體，較佳為使用氧化鋁。此時，上述絕緣體至少包含氧及鋁。注意，上述絕緣體例如與絕緣體250相比不容易使氧透過即可。另外，作為上述絕緣體例如使用與絕緣體250相比不容易使氧透過的材料即可。作為上述絕緣體例如也可以使用氧化鎂、氧化鎵、鎵鋅氧化物或銦鎵鋅氧化物等。

圖3B示出導電體260採用單層結構。注意，導電體260也可以採用疊層結構。例如，導電體260較佳為包括第一導電體及第一導電體上的第二導電體。明確而言，導電體260的第一導電體較佳為以包圍導電體260的第二導電體的底面及側面的方式配置。

作為導電體260的第一導電體，較佳為使用具有抑制氫原子、氫分子、水分子、氮原子、氮分子、氧化氮分子或銅原子等雜質的擴散的功能的導電材料。或者，較佳為使用具有抑制氧（例如，氧原子和氧分子等中的至少一個）的擴散的功能的導電材料。或者，較佳為使用不容易氧化的導電材料。

在導電體260的第一導電體具有抑制氧的擴散的功能時，例如可以抑制絕緣體250所包含的氧使導電體260的第二導電體氧化而導致導電率下降。作為具有抑制氧的拡散的功能導電材料，例如較佳為使用鈦、氮化鈦、鉭、氮化鉭、釕或氧化釕等。

另外，導電體260較佳為使用導電性高的導電體。例如，作為導電體260的第二導電體可以使用以鎢、銅或鋁為主要成分的導電材料。此外，導電體260的第二導電體也可以採用疊層結構，例如也可以採用鈦或氮化鈦與上述導電材料的疊層結構。

注意，也可以在絕緣體250與導電體260之間設置對氫具有阻擋性的絕緣體。藉由採用該結構，可以抑制包含在導電體260中的氫等雜質擴散到絕緣體250及金屬氧化物230。作為上述絕緣體例如較佳為使用氮化矽。此時，上述絕緣體至少包含氮及矽。作為上述絕緣體例如也可以使用氧化鋁、氧化鎂、氧化鉿、氧化鎵、銦鎵鋅氧化物或氮氧化矽等。注意，上述絕緣體例如與絕緣體250相比不容易使氫透過即可。另外，作為上述絕緣體例如使用與絕緣體250相比不容易使氫透過的材料即可。

另外，也可以在絕緣體250與導電體260設置對氧具有阻擋性的絕緣體。藉由採用該結構，可以抑制包含在絕緣體250中的氧擴散到導電體260。也就是說，可以抑制供應到金屬氧化物230的氧量的減少。另外，可以抑制因包含在絕緣體250中的氧導致的導電體260的氧化。上述絕緣體較佳為使用包含鋁和鉿中的一者或兩者的氧化物的絕緣體。作為上述絕緣體，可以使用氧化鋁、氧化鉿、包含鋁及鉿的氧化物（鋁酸鉿）、包含鉿及矽的氧化物（鋁酸鉿）等。作為上述絕緣體，更佳為使用氧化鉿。此時，上述絕緣體至少包含氧及鉿。氧化鉿對氫具有阻擋性，所以是較佳的。

為了在設在絕緣體272、導電體242及絕緣體270中的開口內形成金屬氧化物230、絕緣體250及導電體260，較佳為使用原子層沉積（ALD：Atomic Layer Deposition）法進行沉積。ALD法有只利用熱能使前驅物及反應物起反應的熱ALD（Thermal ALD）法、使用受到電漿激發的反應物的PEALD（Plasma Enhanced ALD）法等。在PEALD法中，藉由利用電漿可以在更低溫下進行沉積，所以有時是較佳的。

ALD法可以按層沉積原子，從而有能夠沉積極薄的膜、能夠對縱橫比高的結構進行沉積、能夠以針孔等的缺陷少的方式進行沉積、能夠進行覆蓋性優良的沉積及能夠在低溫下進行沉積等效果。因此，可以在設在絕緣體272、導電體242及絕緣體270中的開口部的側面以高覆蓋性沉積金屬氧化物230、絕緣體250及導電體260。

ALD法中使用的前驅物例如包含碳。因此，利用ALD法形成的膜有時與利用其它的沉積方法形成的膜相比包含更多的碳等雜質。此外，雜質的定量可以利用二次離子質譜分析法（SIMS：Secondary Ion Mass Spectrometry）、X射線光電子分光法（XPS：X-ray Photoelectron Spectroscopy）或俄歇電子能譜（AES：Auger Electron Spectroscopy）進行。

注意，在使用ALD法沉積金屬氧化物後，較佳為進行微波處理，更佳為在含氧的氛圍下進行微波處理。

藉由在含氧氛圍下進行微波處理，可以使用微波、RF等高頻進行氧氣體的電漿化而使該氧電漿作用於金屬氧化物。此時，也可以將微波、RF等高頻照射到金屬氧化物。換言之，可以使微波、RF等高頻、氧電漿等作用於金屬氧化物。

由於高頻、氧電漿等的作用，可以降低金屬氧化物的雜質濃度。例如，可以使金屬氧化物中的氫脫離為水分子。另外，例如可以使金屬氧化物中的碳脫離為碳氧化物（CO及/或CO ₂）。另外，藉由將在氧電漿中產生的氧自由基供應到金屬氧化物，可以減少金屬氧化物中的氧空位、V _OH等。

另外，由於高頻、氧電漿等的作用，將微波處理的處理溫度以上的能量提供到金屬氧化物中的原子。因此，金屬氧化物中的金屬原子及氧原子的重新排列被促進，可以提高金屬氧化物的結晶性。注意，有如下傾向：金屬氧化物中的雜質濃度及缺陷（氧空位及V _OH等）量越少，金屬氧化物的結晶性越容易提高。就是說，含氧氛圍下的微波處理實現金屬氧化物中的雜質濃度及缺陷量的減少以及金屬氧化物的結晶性的提高。

作為與金屬氧化物230接觸的絕緣體270，較佳為使用包含過量氧的絕緣體。絕緣體270例如較佳為使用氧化矽、氧氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具有空孔的氧化矽等含矽氧化物。尤其是，氧化矽及氧氮化矽具有熱穩定性，所以是較佳的。或者，因為氧化矽、氧氮化矽、具有空孔的氧化矽等材料容易形成包含過量氧的區域，所以是較佳的。藉由在金屬氧化物230的附近設置包含過量氧的絕緣體而進行熱處理，可以從該絕緣體向金屬氧化物230供應氧而減少氧空位及V _OH。尤其是，與絕緣體270接觸的區域的金屬氧化物230被用作通道形成區域，因此藉由採用該結構，可以減少通道形成區域中的氧空位及V _OH並使通道形成區域成為i型或實質上i型。

另外，絕緣體270中的水及氫等雜質濃度較佳為得到降低。例如，絕緣體270較佳為包含氧化矽或氧氮化矽等含矽氧化物。

作為導電體241及導電體242，較佳為各自使用不容易氧化的導電材料或者具有抑制氧擴散的功能的導電材料。作為該導電材料，例如可以舉出含氮的導電材料及含氧的導電材料。藉由使用該導電材料，可以抑制導電體241及導電體242的導電率下降。在作為導電體241及導電體242使用包含金屬及氮的導電材料時，導電體241及導電體242各自至少包含金屬及氮。

作為導電體241及導電體242例如較佳為各自使用包含鉭的氮化物、包含鈦的氮化物、包含鉬的氮化物、包含鎢的氮化物、包含鉭及鋁的氮化物、包含鈦及鋁的氮化物等。在本發明的一個實施方式中，尤其較佳為採用包含鉭的氮化物。此外，例如也可以使用氧化釕、氮化釕、包含鍶和釕的金屬氧化物、包含鑭和鎳的金屬氧化物等。這些材料是不容易氧化的導電材料或者即使吸收氧也維持導電性的材料，所以是較佳的。

圖3B示出導電體241及導電體242採用單層的結構。注意，導電體241及導電體242也可以採用疊層結構。例如，導電體241及導電體242也可以具有第一導電體及第二導電體的兩層結構。此時，作為與絕緣體270接觸的第一導電體，較佳為使用不容易氧化的導電材料或者具有抑制氧擴散的功能的導電材料。由此，可以抑制導電體241及導電體242的導電率下降。

此外，導電體241及導電體242的第二導電體的導電性較佳為高於導電體241及導電體242的第一導電體的導電性。另外，導電體241及導電體242的第二導電體的厚度較佳為大於導電體241及導電體242的第一導電體的厚度。

例如，作為導電體241及導電體242的第一導電體，可以使用氮化鉭或氮化鈦，並且作為導電體241及導電體242的第二導電體，可以使用鎢。

注意，為了抑制因絕緣體270所包含的氧導致的導電體241的氧化，較佳為在導電體241與絕緣體270之間設置對氧具有阻擋性的絕緣體。另外，為了抑制因絕緣體270所包含的氧導致的導電體242的氧化，較佳為在導電體242與絕緣體270之間設置對氧具有阻擋性的絕緣體。藉由採用該結構，可以抑制包含在絕緣體270中的氧擴散到導電體241及導電體242。上述絕緣體較佳為使用包含鋁和鉿中的一者或兩者的氧化物的絕緣體。作為上述絕緣體，可以使用氧化鋁、氧化鉿、包含鋁及鉿的氧化物（鋁酸鉿）、包含鉿及矽的氧化物（鋁酸鉿）等。

如圖3B所示，在絕緣體272的上方，導電體260的端部與金屬氧化物230及絕緣體250各自的端部對齊。注意，有時導電體260的端部與金屬氧化物230及絕緣體250各自的端部不對齊。例如，在形成導電體262時去除導電體260的一部分的情況下上述各端部不對齊。此時，如圖4A所示，導電體260的端部與導電體262的端部對齊。

圖3B示出導電體241不在與絕緣體270所具有的開口重疊的區域中具有凹部。注意，本發明不侷限於此。例如，如圖4B所示，導電體241也可以在與上述開口重疊的區域中具有凹部。換言之，也可以去除導電體241與上述開口重疊的區域的頂面的一部分。當導電體241在與上述開口重疊的區域中具有凹部時，可以使金屬氧化物230與導電體260隔著絕緣體250而重疊的區域（相對的區域）的端部進一步接近導電體241。或者，導電體260可以具有隔著金屬氧化物230及絕緣體250與導電體241重疊的區域（相對的區域）。換言之，在導電體241與導電體242之間的區域中，可以採用金屬氧化物230與導電體260隔著絕緣體250不重疊的區域（不相對的區域）、即所謂Loff區域變窄或不設置該區域的結構。因此可以提高電晶體31的頻率特性。由此，可以實現記憶單元20的寫入速度及讀出速度的提高以及半導體裝置10的工作速度的提高等。從而可以提供一種工作速度快的半導體裝置。

例如，如圖4C所示，導電體241也可以與絕緣體270所具有的開口重疊且具有到達絕緣體210的開口。換言之，也可以去除導電體241與絕緣體270所具有的開口重疊的區域。在導電體241包括到達絕緣體210的開口時，可以使金屬氧化物230與導電體260隔著絕緣體250而重疊的區域（相對的區域）的端部進一步接近導電體241。或者，導電體260可以具有隔著金屬氧化物230及絕緣體250與導電體241重疊的區域（相對的區域）。因此可以提高電晶體31的頻率特性。

圖3B示出金屬氧化物230具有與絕緣體272的頂面接觸的區域。注意，本發明不侷限於此。例如，如圖4D所示，也可以不設置絕緣體272。此時，金屬氧化物230具有與導電體242的頂面的一部分接觸的區域以及與導電體242所具有的開口的側面接觸的區域。藉由採用該結構，可以增大金屬氧化物230與導電體242的接觸面積，並可以增大電晶體31的通態電流。由此，可以提供一種通態電流大的半導體裝置。

在圖3A至圖3D所示的電晶體31中，金屬氧化物230的頂面比導電體242的頂面更位於上方。注意，本發明不侷限於此。圖5A至圖5E示出具有與圖3A至圖3D所示的電晶體31不同結構的電晶體。

圖5A至圖5E是示出電晶體31的其他結構例子的俯視圖及剖面圖。圖5A、圖5D及圖5E是電晶體31的俯視圖。圖5B是圖5A中以A1-A2的點劃線所示部位的剖面圖，圖5C是圖5A中以A3-A4的點劃線所示部位的剖面圖。圖5D是圖5B中以B1-B2的點劃線所示部位的俯視圖，圖5E是圖5B中以B3-B4的點劃線所示部位的俯視圖。注意，為了明確起見，在圖5A、圖5D及圖5E的俯視圖中省略部分組件。

圖5A至圖5E所示的電晶體31是圖3A至圖3D所示的電晶體31的變形例子。圖5A至圖5E所示的電晶體31與圖3A至圖3D所示的電晶體31的不同之處在於金屬氧化物230、絕緣體250及導電體260的形狀不同。以下，主要說明與圖3A至圖3D所示的電晶體31不同的部分，省略重複部分的說明。

如圖5A至圖5E所示，絕緣體272及導電體242各自所具有的開口徑比絕緣體270所具有的開口徑小。

金屬氧化物230以與絕緣體270所具有的開口的側面及底面接觸的方式設置。此時，金屬氧化物230的頂面與絕緣體270的頂面對齊，並且具有與導電體242的底面接觸的區域。

絕緣體250設置在絕緣體272及導電體242各自具有的開口內以及金屬氧化物230的凹部中。絕緣體250具有與絕緣體272所具有的開口的側面接觸的區域以及與導電體242所具有的開口的側面接觸的區域。絕緣體250的頂面與導電體260及絕緣體272各自的頂面對齊。

導電體260以嵌入絕緣體250的凹部的方式設置。導電體260具有與導電體262的底面接觸的區域。

在絕緣體270所具有的開口中形成金屬氧化物230，在絕緣體272所具有的開口、導電體242所具有的開口及金屬氧化物230所具有的凹部中形成將成為絕緣體250的絕緣膜及將成為導電體260的導電膜，直到絕緣體272的頂面露出為止進行平坦化，由此可以製造圖5A至圖5E所示的結構。例如，作為平坦化處理可以使用化學機械拋光（CMP：Chemical Mechanical Polishing）法等。

在圖5A至圖5E所示的結構中，金屬氧化物230設在絕緣體272的下方，所以不與絕緣體272上的導電體262接觸。由此，金屬氧化物230可以被用作電晶體31的通道形成區域。另外，與圖3A至圖3D所示的電晶體31相比，在圖5A至圖5E所示的電晶體31中可以不利於光微影法形成絕緣體250及導電體260，所以可以實現半導體裝置的微型化或高積體化。此外，由於也可以不設置絕緣體274，所以可以實現減少半導體裝置的製程中的製程數。

圖5B示出導電體241不在與絕緣體270所具有的開口重疊的區域中具有凹部。注意，本發明不侷限於此。例如，如圖6A所示，導電體241也可以在與上述開口重疊的區域中具有凹部。換言之，也可以去除導電體241與上述開口重疊的區域的頂面的一部分。例如，如圖6B所示，導電體241也可以與上述開口重疊且具有到達絕緣體210的開口。換言之，也可以去除導電體241與絕緣體270所具有的開口重疊的區域。當導電體241在與絕緣體270所具有的開口重疊的區域中具有凹部時，可以使金屬氧化物230與導電體260隔著絕緣體250而重疊的區域（相對的區域）的端部進一步接近導電體241。因此可以提高電晶體31的頻率特性。

圖5B示出金屬氧化物230具有凹部。注意，本發明不侷限於此。例如，如圖6C所示，金屬氧化物230也可以具有到達導電體241的開口。換言之，金屬氧化物230也可以具有設置有空心部的圓筒形狀。藉由採用該結構，可以使金屬氧化物230與導電體260隔著絕緣體250而重疊的區域（相對的區域）的端部進一步接近導電體241。

注意，即使金屬氧化物230具有到達導電體241的開口，與圖6A及圖6B同樣，導電體241也可以在與絕緣體270所具有的開口重疊的區域中具有凹部或開口。藉由採用該結構，可以增大導電體241與金屬氧化物230的接觸面積，並可以增大電晶體31的通態電流。

以上是關於電晶體31的説明。

[電容器41] 圖7A及圖7B是示出記憶單元20所具有的電容器41的結構例子的俯視圖及剖面圖。圖7A是電容器41的俯視圖。圖7B是圖7A中以A1-A2的點劃線所示部位的剖面圖。注意，為了明確起見，在圖7A的俯視圖中省略部分組件。

電容器41包括導電體262B、導電體262B上的絕緣體263及絕緣體263上的導電體264。

導電體262B包括被用作電容器41的一個電極的區域，導電體264包括被用作電容器41的另一個電極的區域，絕緣體263包括被用作電容器41的介電體的區域。電容器41構成MIM（Metal-Insulator-Metal：金屬-絕緣體-金屬）電容器。

如圖7A所示，導電體264較佳為延伸在導電體262B的X方向上的端部的外側的區域中。另外，如圖7A及圖7B所示，導電體262B的Y方向上的端部較佳為與絕緣體263及導電體264的各Y方向上的端部對齊。

導電體262B及導電體264各自既可以採用單層結構也可以採用疊層結構。

另外，導電體262B及導電體264也可以具有第一導電體及第一導電體上的第二導電體。注意，在導電體262B及導電體264的一者或兩者中，層疊順序也可以與上述相反。例如，作為導電體262B及導電體264的第一導電體，使用可用於導電體241及導電體242的第一導電體的導電體即可。另外，作為導電體262B及導電體264的第二導電體，使用可用於導電體241及導電體242的第二導電體的導電體即可。明確而言，作為導電體262B及導電體264的第一導電體可以使用氮化鈦，作為導電體262B及導電體264的第二導電體可以使用鎢。

絕緣體263較佳為使用高介電常數（high-k）材料（相對介電常數高的材料）。絕緣體263較佳為使用ALD法或CVD法等覆蓋性優良的沉積方法而形成。

作為高介電常數（high-k）材料，例如可以舉出包含選自鋁、鉿、鋯及鎵等中的一種以上的金屬元素的氧化物、氧氮化物、氮氧化物以及氮化物。此外，上述氧化物、氧氮化物、氮氧化物或氮化物也可以包含矽。此外，也可以層疊由上述材料構成的絕緣體。

作為高介電常數（high-k）材料，明確而言，可以舉出氧化鋁、氧化鉿、氧化鋯、包含鋁及鉿的氧化物、包含鋁及鉿的氧氮化物、包含矽及鉿的氧化物、包含矽及鉿的氧氮化物、包含矽及鋯的氧化物、包含矽及鋯的氧氮化物、包含鉿及鋯的氧化物以及包含鉿及鋯的氧氮化物。藉由使用由這種high-k材料形成的絕緣體，可以將絕緣體263的厚度增加到能夠抑制洩漏電流的程度，並可以充分確保電容器41的靜電容量。

此外，較佳為層疊由上述材料構成的絕緣體，較佳為採用高介電常數（high-k）材料與介電強度比該高介電常數（high-k）材料大的材料的疊層結構。例如，作為絕緣體263，可以使用依次層疊有氧化鋯、氧化鋁以及氧化鋯的絕緣體。此外，例如可以使用依次層疊有氧化鋯、氧化鋁、氧化鋯以及氧化鋁的絕緣體。此外，例如可以使用依次層疊有鉿鋯氧化物、氧化鋁、鉿鋯氧化物以及氧化鋁的絕緣膜。藉由層疊像氧化鋁那樣的介電強度比較大的絕緣體，可以提高介電強度來抑制電容器41的靜電破壞。

圖7A及圖7B示出導電體262B的Y方向上的端部與絕緣體263及導電體264的各Y方向上的端部對齊。注意，本發明不侷限於此。

圖7C及圖7D是示出電容器41的其他結構例子的俯視圖及剖面圖。圖7C是電容器41的俯視圖。圖7D是圖7C中以A1-A2的點劃線所示部位的剖面圖。如圖7C及圖7D所示，導電體262B的Y方向上的端部也可以位於導電體264及絕緣體263的各Y方向上的端部的外側。注意，圖7D示出導電體264的Y方向上的端部與絕緣體263的Y方向上的端部對齊，但本發明不侷限於此。導電體264的Y方向上的端部也可以位於絕緣體263的Y方向上的端部的內側。

圖7E及圖7F是示出電容器41的其他結構例子的俯視圖及剖面圖。圖7E是電容器41的俯視圖。圖7F是圖7E中以A1-A2的點劃線所示部位的剖面圖。如圖7F所示，也可以以覆蓋導電體262B的頂面及側面的方式設置絕緣體263。圖7F示出絕緣體263與導電體262B的側面及頂面接觸。藉由採用該結構，可以由絕緣體263充分隔開導電體264與導電體262B。

圖7F示出導電體264的Y方向上的端部與導電體262B的Y方向上的端部對齊。注意，本發明不侷限於此。

圖7G及圖7H是示出電容器41的其他結構例子的俯視圖及剖面圖。圖7G是電容器41的俯視圖。圖7H是圖7G中以A1-A2的點劃線所示部位的剖面圖。如圖7H所示，導電體264的Y方向上的端部也可以位於導電體262B的Y方向上的端部的外側。此時，在俯視時，導電體262B的外緣位於導電體264的外緣的內側。

或者，與圖7D同樣，導電體264的Y方向上的端部也可以位於導電體262B的Y方向上的端部的內側。

圖1B示出電容器41的形狀為平面型結構。換言之，示出電容器41設在絕緣體274上。注意，本發明不侷限於此。

圖8示出與圖1B所示的半導體裝置10不同的半導體裝置的剖面圖。注意，圖8所示的半導體裝置的俯視圖可以參照圖1A。圖8所示的半導體裝置與圖1B所示的半導體裝置10的不同之處在於電容器41的結構及形狀不同。此外，圖8所示的半導體裝置與圖1B所示的半導體裝置10的不同之處在於不包括導電體262B。

例如，如圖8所示，電容器41的一部分也可以位於設在絕緣體274、絕緣體272及絕緣體270中的開口內。明確而言，電容器41包括導電體261、導電體261上的絕緣體263以及絕緣體263上的導電體264。另外，導電體261具有與上述開口的側面及底面接觸的區域、與導電體260B的頂面接觸的區域以及與絕緣體274的頂面的一部分接觸的區域。另外，導電體264具有隔著導電體261及絕緣體263嵌入於上述開口的區域。藉由採用該結構，可以增大電容器41的單位面積的靜電電容。

以上為關於電容器41的說明。

如上所述，半導體裝置10可以被用作包括記憶單元20的記憶體裝置。藉由以矩陣狀配置記憶單元20，可以構成記憶單元陣列。作為記憶單元陣列的一個例子，圖9A示出在X方向上配置多個記憶單元20的記憶單元陣列。

圖9A是記憶單元陣列的俯視圖。圖9A所示的記憶單元陣列包括多個記憶單元20，多個記憶單元20被配置在X方向上。注意，圖9A示出包括三個記憶單元20的區域。如上所述，導電體241B、導電體262A及導電體264延伸在X方向上。此時，由多個記憶單元20共用導電體241B、導電體262A及導電體264。藉由採用該結構，可以實現半導體裝置的微型化或高積體化。

再者，藉由在Y方向上配置多個圖9A所示的記憶單元陣列，可以構成以矩陣狀配置記憶單元20的記憶單元陣列。圖9B是在X方向及Y方向上分別配置多個記憶單元20的記憶單元陣列的俯視圖。注意，圖9B示出包括六個記憶單元20的區域。

＜半導體裝置的變形例子1＞ 以下說明與之前的＜半導體裝置的結構例子1＞所示的結構不同的半導體裝置的一個例子。注意，在下面所示的半導體裝置中，對與構成之前的＜半導體裝置的結構例子1＞所示的半導體裝置的結構具有相同功能的結構附加相同符號。以下，主要說明與之前的＜半導體裝置的結構例子1＞所示的半導體裝置不同的部分，省略重複部分的說明。

[變形例子1-1] 以下參照圖10A及圖10B說明包括兩個記憶單元的半導體裝置的結構例子。

圖10A及圖10B分別是示出半導體裝置10A的結構例子的俯視圖及剖面圖。圖10A是半導體裝置10A的俯視圖。圖10B是圖10A中以A1-A2的點劃線所示部位的剖面圖。為了明確起見，在圖10A的俯視圖中省略部分組件。

半導體裝置10A包括記憶單元20a、記憶單元20b、導電體262Aa、導電體262Ab、導電體290A、導電體290Ba及導電體290Bb。另外，記憶單元20a與記憶單元20b設在同一層中。

記憶單元20a包括電晶體31Aa、電晶體31Ba、電容器41a及導電體261a。電晶體31Aa包括導電體241Aa、導電體242A及導電體260Aa。電晶體31Ba包括導電體241Ba、導電體242Ba及導電體260Ba。電容器41a包括導電體262Ba、絕緣體263a及導電體264a。

記憶單元20b包括電晶體31Ab、電晶體31Bb、電容器41b及導電體261b。電晶體31Ab包括導電體241Ab、導電體242A及導電體260Ab。電晶體31Bb包括導電體241Bb、導電體242Bb及導電體260Bb。電容器41b包括導電體262Bb、絕緣體263b及導電體264b。

導電體290A與導電體242A電連接。

如圖10B所示，半導體裝置10A具有以C1-C2的點劃線為對稱軸的線對稱結構。換言之，可以說以導電體290A為對稱軸記憶單元20b被配置在與記憶單元20a成線對稱的位置。由此，可以將記憶單元20a及記憶單元20b統稱為一對記憶單元。

導電體242A包括被用作電晶體31Aa的源極電極和汲極電極中的另一個的區域以及被用作電晶體31Ab的源極電極和汲極電極中的另一個的區域。

關於電晶體31Aa、電晶體31Ba、電晶體31Ab及電晶體31Bb各自的結構例子的詳細內容可參照之前的[電晶體31]的記載。另外，關於電容器41a及電容器41b各自的結構例子的詳細內容可參照之前的[電容器41]的記載。

半導體裝置10A可以被用作記憶體裝置。圖10C示出半導體裝置10A被用作記憶體裝置時的電路圖。可以將半導體裝置10A換稱為包括記憶單元20a及記憶單元20b的記憶體裝置。記憶單元20a包括電晶體31Aa、電晶體31Ba及電容器41a。記憶單元20b包括電晶體31Ab、電晶體31Bb及電容器41b。

在電晶體31Aa中，閘極電極與佈線WWLa電連接，源極電極和汲極電極中的一個與電容器41a的一個電極電連接，源極電極和汲極電極中的另一個與佈線WBL電連接。在電晶體31Ba中，閘極電極與電容器41a的一個電極電連接，源極電極和汲極電極中的一個與佈線SLa電連接，源極電極和汲極電極中的另一個與佈線RBLa電連接。電容器41a的另一個電極與佈線CLa連接。

在電晶體31Ab中，閘極電極與佈線WWLb電連接，源極電極和汲極電極中的一個與電容器41b的一個電極電連接，源極電極和汲極電極中的另一個與佈線WBL電連接。在電晶體31Bb中，閘極電極與電容器41b的一個電極電連接，源極電極和汲極電極中的一個與佈線SLb電連接，源極電極和汲極電極中的另一個與佈線RBLb電連接。電容器41b的另一個電極與佈線CLb連接。

佈線WWLa對應於導電體262Aa，佈線WBL對應於導電體290A，佈線SLa對應於導電體241Ba，佈線RBLa對應於導電體290Ba，佈線CLa對應於導電體264a。佈線WWLb對應於導電體262Ab，佈線SLb對應於導電體241Bb，佈線RBLb對應於導電體290Bb，佈線CLb對應於導電體264b。

佈線WBL被記憶單元20a及記憶單元20b共用。就是說，寫入位元線被記憶單元20a及記憶單元20b共用。換言之，導電體290A被用作記憶單元20a的寫入位元線以及記憶單元20b的寫入位元線。

如上所述，藉由作為記憶單元20a、記憶單元20b及佈線的連接採用上述結構，可以提供一種能夠進行微型化或高積體化的半導體裝置。

如上所述，半導體裝置10A可以被用作包括一對記憶單元的記憶體裝置。藉由以矩陣狀配置一對記憶單元，可以構成記憶單元陣列。圖11A示出在X方向上配置多個一對記憶單元的記憶單元陣列的一個例子。注意，圖11A示出包括三個一對記憶單元的區域。

在圖11A中，包括在由雙點劃線圍繞的區域內的記憶單元20a及記憶單元20b構成一對記憶單元。圖11A示出在一對記憶單元中導電體290Ba、導電體290A及導電體290Bb排列在同一直線上。明確而言，示出在一對記憶單元中連接導電體290Ba、導電體290A及導電體290Bb的直線與Y方向平行。也就是說，示出在一對記憶單元中連接導電體290Ba、導電體290A及導電體290Bb的直線與X方向正交。注意，本發明不侷限於此。

圖11B是示出記憶單元陣列的其他例子的俯視圖。注意，圖11B中以A1-A2的點劃線所示部位的剖面圖可以參照圖10B。

在圖11B中，包括在由雙點劃線圍繞的區域內的記憶單元20a及記憶單元20b構成一對記憶單元。另外，與圖11A所示的一對記憶單元同樣，導電體290A被記憶單元20a及記憶單元20b共用。

如圖11B所示，連接與記憶單元20a電連接的導電體290A及導電體290Ba的直線向X方向傾斜。注意，導電體262Aa、導電體264a及導電體241Ba延伸在X方向上，因此上述直線不與導電體262Aa、導電體264a及導電體241Ba各自延伸方向正交。

同樣地，連接與記憶單元20b電連接的導電體290A及導電體290Bb的直線向X方向傾斜。注意，導電體262Ab、導電體264b及導電體241Bb延伸在X方向上，因此上述直線不與導電體262Ab、導電體264b及導電體241Bb各自延伸方向正交。

藉由採用上述結構，有時可以進一步提高記憶單元陣列的記憶體密度。

注意，在圖11B中一對記憶單元以A3-A4的點劃線為對稱軸成線對稱結構，但本發明不侷限於此。也可以採用一對記憶單元不是線對稱的結構。

圖11C是示出記憶單元陣列的其他例子的俯視圖。注意，圖11C中以A1-A2的點劃線所示部位的剖面圖可以參照圖10B。

在圖11C中，包括在由雙點劃線圍繞的區域內的記憶單元20a及記憶單元20b構成一對記憶單元。另外，與圖11A所示的一對記憶單元同樣，導電體290A被記憶單元20a及記憶單元20b共用

如圖11C所示，在一對記憶單元中，導電體290A也可以不位於連接導電體290Ba及導電體290Bb的直線上。換言之，導電體242Ba及導電體242Bb也可以不位於導電體242A的Y方向的延長線上。藉由採用該結構，可以增大導電體262B的佔有面積並增大電容器41的容量。另外，可以提高記憶單元陣列的設計彈性。

注意，在圖11C所示的結構中，也可以不設置導電體290Ba及導電體290Bb而使導電體242Ba及導電體242Bb延伸在Y方向上。此時，導電體242Ba及導電體242Bb分別包括被用作佈線RBLa及佈線RBLb的區域。在該結構中，導電體242Ba的延伸方向與導電體241Ba的延伸方向正交，導電體242Bb的延伸方向與導電體241Bb的延伸方向正交。

與圖9B同樣，也可以藉由在Y方向上配置多個圖11A至圖11C中的任一個所示的記憶單元陣列來構成記憶單元被配置為矩陣狀的記憶單元陣列。

與圖9B同樣，在Y方向上配置多個一對記憶單元的情況下，記憶單元20a所包括的導電體242Ba也可以被用作該記憶單元20a在A1一側相鄰的記憶單元20b所包括的導電體242Bb。另外，與記憶單元20a的導電體242Ba電連接的導電體290Ba也可以被用作與該記憶單元20a在A1一側相鄰的記憶單元20b的導電體242Bb電連接的導電體290Bb。藉由採用該結構，讀出位元線被在Y方向上相鄰的記憶單元20a及記憶單元20b共用。因此，可以提供一種可進行微型化或高積體化的半導體裝置。注意，讀出位元線也可以被記憶單元20b及該記憶單元20b在的A2一側相鄰的記憶單元20a共用。

[變形例子1-2] 以下參照圖12A及圖12B說明包括兩個記憶單元的半導體裝置的其他結構例子。

圖12A及圖12B分別是示出半導體裝置10B的結構例子的俯視圖及剖面圖。圖12A是半導體裝置10B的俯視圖。圖12B是圖12A中以A1-A2的點劃線所示部位的剖面圖。為了明確起見，在圖12A的俯視圖中省略部分組件。

半導體裝置10B包括記憶單元20c、記憶單元20d、導電體262Ac、導電體262Ad、導電體290Ac、導電體290Ad及導電體290B。另外，記憶單元20c與記憶單元20d設在同一層中。

記憶單元20c包括電晶體31Ac、電晶體31Bc、電容器41c及導電體261c。電晶體31Ac包括導電體241Ac、導電體242Ac及導電體260Ac。電晶體31Bc包括導電體241Bc、導電體242B及導電體260Bc。電容器41c包括導電體262Bc、絕緣體263c及導電體264c。

記憶單元20d包括電晶體31Ad、電晶體31Bd、電容器41d及導電體261d。電晶體31Ad包括導電體241Ad、導電體242Ad及導電體260Ad。電晶體31Bd包括導電體241Bd、導電體242B及導電體260Bd。電容器41d包括導電體262Bd、絕緣體263d及導電體264d。

導電體290B與導電體242B電連接。

如圖12B所示，半導體裝置10B具有以C1-C2的點劃線為對稱軸的線對稱結構。換言之，可以說以導電體290B為對稱軸記憶單元20d被配置在與記憶單元20c成線對稱的位置。由此，可以將記憶單元20c及記憶單元20d統稱為一對記憶單元。

導電體242B包括被用作電晶體31Ac的源極電極和汲極電極中的另一個的區域以及被用作電晶體31Ad的源極電極和汲極電極中的另一個的區域。

關於電晶體31Ac、電晶體31Bc、電晶體31Ad及電晶體31Bd各自的結構例子的詳細內容可參照之前的[電晶體31]的記載。另外，關於電容器41c及電容器41d各自的結構例子的詳細內容可參照之前的[電容器41]的記載。

半導體裝置10B可以被用作記憶體裝置。圖12C示出半導體裝置10B被用作記憶體裝置時的電路圖。可以將半導體裝置10B換稱為包括記憶單元20c及記憶單元20d的記憶體裝置。記憶單元20c包括電晶體31Ac、電晶體31Bc及電容器41c。記憶單元20d包括電晶體31Ad、電晶體31Bd及電容器41d。

在電晶體31Ac中，閘極電極與佈線WWLc電連接，源極電極和汲極電極中的一個與電容器41c的一個電極電連接，源極電極和汲極電極中的另一個與佈線WBLc電連接。在電晶體31Bc中，閘極電極與電容器41c的一個電極電連接，源極電極和汲極電極中的一個與佈線SLc電連接，源極電極和汲極電極中的另一個與佈線RBL電連接。電容器41c的另一個電極與佈線CLc連接。

在電晶體31Ad中，閘極電極與佈線WWLd電連接，源極電極和汲極電極中的一個與電容器41d的一個電極電連接，源極電極和汲極電極中的另一個與佈線WBLd電連接。在電晶體31Bd中，閘極電極與電容器41d的一個電極電連接，源極電極和汲極電極中的一個與佈線SLd電連接，源極電極和汲極電極中的另一個與佈線RBL電連接。電容器41d的另一個電極與佈線CLd連接。

佈線WWLc對應於導電體262Ac，佈線WBLc對應於導電體290Ac，佈線SLc對應於導電體241Bc，佈線RBL對應於導電體290B，佈線CLc對應於導電體264c。佈線WWLd對應於導電體262Ad，佈線WBLd對應於導電體290Ad，佈線SLd對應於導電體241Bd，佈線CLd對應於導電體264d。

佈線RBL被記憶單元20c及記憶單元20d共用。就是說，讀出位元線被記憶單元20c及記憶單元20d共用。換言之，導電體290B被用作記憶單元20c的讀出位元線以及記憶單元20d的讀出位元線。

如上所述，藉由作為記憶單元20c、記憶單元20d及佈線的連接採用上述結構，可以提供一種能夠進行微型化或高積體化的半導體裝置。

如上所述，半導體裝置10B可以被用作包括一對記憶單元的記憶體裝置。藉由以矩陣狀配置一對記憶單元，可以構成記憶單元陣列。

與圖9B同樣，在Y方向上配置多個一對記憶單元的情況下，記憶單元20c所包括的導電體242Ac也可以被用作該記憶單元20c在A1一側相鄰的記憶單元20d所包括的導電體242Ad。另外，與記憶單元20c的導電體242Ac電連接的導電體290Ac也可以被用作與該記憶單元20c在A1一側相鄰的記憶單元20d的導電體242Ad電連接的導電體290Ad。藉由採用該結構，寫入位元線被在Y方向上相鄰的記憶單元20c及記憶單元20d共用。因此，可以提供一種可進行微型化或高積體化的半導體裝置。注意，寫入位元線也可以被記憶單元20d及該記憶單元20d在A2一側相鄰的記憶單元20c共用。

[變形例子1-3] 以下參照圖13A說明包括兩個記憶單元的半導體裝置的其他結構例子。

圖13A是半導體裝置10C的剖面圖。關於半導體裝置10C的俯視圖，可以參照圖1A。

半導體裝置10C包括記憶單元20e以及記憶單元20e上的記憶單元20f。就是說，半導體裝置10C具有在Z方向上配置兩個記憶單元的結構。換言之，半導體裝置10C具有層疊有兩個記憶單元的結構。或者，半導體裝置10C具有層疊有兩個包括記憶單元的層（也稱為存儲層）的結構。另外，半導體裝置10C包括導電體290A及導電體290B。

記憶單元20e及記憶單元20f與圖1A及圖1B所示的記憶單元20具有相同結構。由此，關於記憶單元20e及記憶單元20f各自的結構例子的詳細內容可參照之前的＜半導體裝置的結構例子1＞的記載。

導電體290A與記憶單元20e所具有的導電體242A及記憶單元20f所具有的導電體242A電連接。同樣地，導電體290B與記憶單元20e所具有的導電體242B及記憶單元20f所具有的導電體242B電連接。

半導體裝置10C可以被用作記憶體裝置。圖13B示出半導體裝置10C被用作記憶體裝置時的電路圖。可以將半導體裝置10C換稱為包括記憶單元20e及記憶單元20f的記憶體裝置。記憶單元20e及記憶單元20f各自包括電晶體31A、電晶體31B及電容器41。

在記憶單元20e所包括的電晶體31A中，閘極電極與佈線WWLe電連接，源極電極和汲極電極中的一個與記憶單元20e所包括的電容器41的一個電極電連接，源極電極和汲極電極中的另一個與佈線WBL電連接。在記憶單元20e所包括的電晶體31B中，閘極電極與記憶單元20e所包括的電容器41的一個電極電連接，源極電極和汲極電極中的一個與佈線SLe電連接，源極電極和汲極電極中的另一個與佈線RBL電連接。記憶單元20e所包括的電容器41的另一個電極與佈線CLe連接。

在記憶單元20f所包括的電晶體31A中，閘極電極與佈線WWLf電連接，源極電極和汲極電極中的一個與記憶單元20f所包括的電容器41的一個電極電連接，源極電極和汲極電極中的另一個與佈線WBL電連接。在記憶單元20f所包括的電晶體31B中，閘極電極與記憶單元20f所包括的電容器41的一個電極電連接，源極電極和汲極電極中的一個與佈線SLf電連接，源極電極和汲極電極中的另一個與佈線RBL電連接。記憶單元20f所包括的電容器41的另一個電極與佈線CLf連接。

佈線WBL對應於導電體290A，佈線RBL對應於導電體290B。

佈線WBL被記憶單元20e及記憶單元20f共用。就是說，寫入位元線被記憶單元20e及記憶單元20f共用。換言之，導電體290A被用作記憶單元20e的寫入位元線以及記憶單元20f的寫入位元線。

佈線RBL被記憶單元20e及記憶單元20f共用。就是說，讀出位元線被記憶單元20e及記憶單元20f共用。換言之，導電體290B被用作記憶單元20e的讀出位元線以及記憶單元20f的讀出位元線。

藉由採用上述結構，可以不增大記憶單元的佔有面積而增大記憶體裝置的記憶容量。由此，可以減少每一位的佔有面積，從而可以實現小型的具有大記憶容量的半導體裝置。

注意，圖13A示出導電體290A與記憶單元20e所具有的導電體242A的頂面以及記憶單元20f所具有的導電體242A的底面接觸。此外，示出導電體290B與記憶單元20e所具有的導電體242B的頂面以及記憶單元20f所具有的導電體242B的底面接觸。注意，本發明不侷限於此。

例如，也可以使用由多個導電體構成的結構體使記憶單元20e所具有的導電體242A以及記憶單元20f所具有的導電體242A電連接。明確而言，如圖14A所示，記憶單元20e所具有的導電體242A以及記憶單元20f所具有的導電體242A也可以由如下結構體電連接，該結構體由設在絕緣體270所具有的開口內的導電體、與導電體241A及導電體241B設在同一層中的導電體、設在絕緣體210及絕緣體276所具有的開口內的導電體、與導電體262A及導電體262B設在同一層中的導電體以及設在絕緣體274及絕緣體272所具有的開口內的導電體構成。記憶單元20e所具有的導電體242B與記憶單元20f所具有的導電體242B的電連接也是同樣的。

或者，例如，也可以使用延伸在Z方向上的導電體使記憶單元20e所具有的導電體242A以及記憶單元20f所具有的導電體242A電連接。同樣地，也可以使用延伸在Z方向上的導電體使記憶單元20e所具有的導電體242B以及記憶單元20f所具有的導電體242B電連接。明確而言，如圖14B所示，導電體290A也可以延伸在Z方向上並具有與導電體242A的頂面及側面接觸的區域。另外，導電體290B也可以延伸在Z方向上並具有與導電體242B的頂面及側面接觸的區域。藉由採用該結構，無需在導電體242A與導電體290A之間另行設置用來連接的電極。此外，無需在導電體242B與導電體290B之間另行設置用來連接的電極。如上所述，可以提供一種記憶單元的積體度高的半導體裝置。

在本說明書等中，有時將導電體290A和導電體242A的接觸稱為頂側接觸（Top Side Contact）。另外，導電體290A也可以與導電體242A的底面的一部分接觸。藉由採用該結構，可以進一步增大導電體290A和導電體242A的接觸區域的面積。注意，關於導電體290B和導電體242B的接觸也是同樣的。

圖13A示出層疊兩個圖1B所示的記憶單元20。注意，當在位於下方的記憶單元及位於上方的記憶單元中共用寫入位元線及讀出位元線時，不對層疊的記憶單元進行限制。例如，既可以層疊兩個半導體裝置10A所包括的一對記憶單元，也可以層疊兩個半導體裝置10B所包括的一對記憶單元。或者，也可以層疊兩個在X方向和Y方向中的至少一個方向上配置多個記憶單元的記憶單元陣列。此時，可以說存儲層是包括記憶單元陣列的層。

圖13A中示出層疊兩個存儲層，但本發明不侷限於此。也可以層疊三個以上的存儲層。藉由增加存儲層的疊層個數，可以增大記憶體裝置的記憶容量而不增大記憶單元的佔有面積。由此，可以減少每一位的佔有面積，從而可以實現小型的具有大記憶容量的半導體裝置。

＜半導體裝置的結構例子2＞ 以下說明與之前的＜半導體裝置的結構例子1＞所示的結構不同的半導體裝置的一個例子。注意，在下面所示的半導體裝置中，對與構成之前的＜半導體裝置的結構例子1＞所示的半導體裝置的結構具有相同功能的結構附加相同符號。以下，主要說明與之前的＜半導體裝置的結構例子1＞所示的半導體裝置不同的部分，省略重複部分的說明。

圖15A及圖15B分別是示出本發明的一個實施方式的半導體裝置的其他結構例子的俯視圖及剖面圖。圖15A是半導體裝置10D的俯視圖。圖15B是半導體裝置10D的剖面圖，也是圖15A中以A1-A2的點劃線所示部位的剖面圖。為了明確起見，在圖15A的俯視圖中省略部分組件。

半導體裝置10D包括基板（未圖示）上的絕緣體210、絕緣體210上的記憶單元21、導電體262A、導電體290A、導電體290B、絕緣體210上的絕緣體212、絕緣體212上的絕緣體263、絕緣體263上的絕緣體270、絕緣體270上的絕緣體272、絕緣體272上的絕緣體274及絕緣體274上的絕緣體276。記憶單元21與導電體262A、導電體290A及導電體290B的每一個電連接。

記憶單元21包括電容器42、電容器42上的電晶體31A、電晶體31B、導電體261及導電體262B。電晶體31A與電晶體31B設在同一層中。也就是可以說，記憶單元21具有將圖1B所示的記憶單元20中的電容器41替換為電容器42的結構。

關於電晶體31A及電晶體31B各自的結構例子的詳細內容可參照之前的[電晶體31]的記載。

電容器42包括導電體264、導電體264上的絕緣體263及絕緣體263上的導電體241A。導電體241A包括被用作電容器42的一個電極的區域，導電體264包括被用作電容器42的另一個電極的區域，絕緣體263包括被用作電容器42的介電體的區域。

與圖1A及圖1B所示的結構同樣，在半導體裝置10D中，導電體241B、導電體262A及導電體264延伸在X方向上（圖15A）。導電體290A及導電體290B延伸在Z方向上（圖15B）。藉由採用該結構，導電體262A的延伸方向與導電體290A的延伸方向正交。導電體241B的延伸方向與導電體290B的延伸方向正交。

圖15B所示的半導體裝置10D中的電容器42的形狀為平面型，但本發明不侷限於此。例如，電容器42的形狀也可以為圓柱型。

圖15B示出設置導電體261及導電體262B。注意，本發明不侷限於此。例如，如圖16A所示，也可以不設置導電體261而在設在絕緣體274、絕緣體272及絕緣體270中的開口內設置導電體262B的一部分。此時，導電體262B可以兼有導電體261的功能。藉由採用該結構，可以實現減少半導體裝置的製程中的製程數。注意，圖16A所示的半導體裝置的俯視圖可以參照圖15A。此外，可以說圖15B所示的半導體裝置10D具有將圖16B所示的半導體裝置10D中的導電體262B替換成由導電體261及導電體261上的導電體262B構成的結構體的結構。

圖15B示出設置絕緣體212。注意，本發明不侷限於此。例如，如圖16B所示，也可以不設置絕緣體212。此時，絕緣體263具有與導電體264的頂面及側面以及絕緣體210的頂面接觸的區域。在圖16B所示的結構中沒有設置絕緣體212，所以可以實現減少半導體裝置的製程中的製程數。注意，圖16B所示的半導體裝置的俯視圖可以參照圖15A。

另外，在圖16B所示的結構中，導電體241A及導電體241B設在絕緣體263上。也就是可以說導電體241B與導電體241A設在同一層中。此時，導電體241B的頂面至導電體242B的底面的最短距離大於導電體241A的頂面至導電體242A的底面的最短距離。也就是說，電晶體31B的通道長度比電晶體31A的通道長度長。由此，有時被用作讀出電晶體的電晶體31B的通道容量（閘極電極與通道形成區域之間的容量）變大而可以減小電容器42的容量。由此，可以減小電容器42的佔有面積，並可以實現記憶單元的微型化或高積體化。

另外，藉由延長通道長度，可以減少電晶體的Vth不均勻。由此，藉由延長被用作讀出電晶體的電晶體31B的通道長度，可以實現讀出精度高的記憶單元。注意，電晶體31A及電晶體31B為縱向結構的電晶體，較容易縮短通道長度。藉由縮短被用作寫入電晶體的電晶體31A的通道長度並延長被用作讀出電晶體的電晶體31B的通道長度，可以實現寫入速度快且讀出精度高的記憶單元。

注意，在圖16B所示的結構中，電晶體31B的通道長度比電晶體31A的通道長度長，因此較佳為分別調整電晶體31A及電晶體31B的通道寬度而製造半導體裝置10D。例如，在被用作讀出電晶體的電晶體31B中，藉由增大設在金屬氧化物230、絕緣體250及導電體260中的開口徑，可以實現讀出精度高且讀出速度快的記憶單元。此時，電晶體31B的通道寬度比電晶體31A的通道寬度大。換言之，設在導電體242B中的開口徑比設在導電體242A中的開口徑大。

半導體裝置10D可以被用作記憶體裝置。圖15C示出半導體裝置10D被用作記憶體裝置時的電路圖。可以將半導體裝置10D換稱為包括記憶單元21的記憶體裝置。記憶單元21包括電晶體31A、電晶體31B及電容器42。

如圖15C所示，在電晶體31A中，閘極電極與佈線WWL電連接，源極電極和汲極電極中的一個與電容器42的一個電極電連接，源極電極和汲極電極中的另一個與佈線WBL電連接。在電晶體31B中，閘極電極與電容器42的一個電極電連接，源極電極和汲極電極中的一個與佈線SL電連接，源極電極和汲極電極中的另一個與佈線RBL電連接。電容器42的另一個電極與佈線CL電連接。

此外，藉由將電晶體31A及電晶體31B設置在電容器42的上方，電晶體31A及電晶體31B不會受到製造電容器42時的熱歷史的影響。因此，可以抑制電晶體31A及電晶體31B的電特性劣化諸如臨界電壓變動及寄生電阻增大等以及因該電特性劣化導致的電特性不均勻增大等。由此，可以提供一種具有良好的電特性的半導體裝置。可以提供一種電晶體的電特性不均勻小的半導體裝置。可以提供一種可靠性高的半導體裝置。

如上所述，半導體裝置10D可以被用作包括記憶單元21的記憶體裝置。藉由以矩陣狀配置記憶單元21，可以構成記憶單元陣列。例如，既可以與圖9A所示的結構同樣地構成在X方向上配置多個記憶單元21的記憶單元陣列，也可以與圖9B所示的結構同樣地構成在X方向及Y方向上分別配置多個記憶單元21的記憶單元陣列。此外，也可以層疊多個包括記憶單元21或記憶單元陣列的層。

另外，也可以像之前的[變形例子1-1]所說明那樣相鄰的兩個記憶單元21共用寫入位元線，也可以像之前的[變形例子1-2]所說明那樣相鄰的兩個記憶單元21共用讀出位元線，也可以像之前的[變形例子1-3]所說明那樣層疊的兩個記憶單元21共用寫入位元線及讀出位元線。

＜半導體裝置的結構例子3＞ 圖13A示出層疊具有相同結構的記憶單元，但本發明不侷限於此。在位於上方的記憶單元所具有的電晶體的結構與位於下方的記憶單元所具有的電晶體的結構相同時，也可以層疊結構不同的記憶單元。

圖17A是半導體裝置10E的剖面圖。

半導體裝置10E包括記憶單元20、記憶單元20上的記憶單元21、導電體290A及導電體290B。

記憶單元20與圖1A及圖1B所示的記憶單元20具有相同結構。由此，關於記憶單元20的結構例子的詳細內容可參照之前的＜半導體裝置的結構例子1＞的記載。此外，記憶單元21與圖15A及圖15B所示的記憶單元21具有相同結構。由此，記憶單元21的結構例子的詳細內容可參照之前的＜半導體裝置的結構例子2＞的記載。

就是說，半導體裝置10E具有在Z方向上配置結構不同的記憶單元。換言之，半導體裝置10E具有層疊有結構不同的記憶單元的結構。

再者，導電體264被兼作記憶單元20所具有的電容器41的另一個電極以及記憶單元21所具有的電容器42的另一個電極。藉由採用該結構，可以減少記憶體裝置的製程，從而可以提高生產率。

半導體裝置10E可以被用作記憶體裝置。圖17B示出半導體裝置10E被用作記憶體裝置時的電路圖。可以將半導體裝置10E換稱為包括記憶單元20及記憶單元21的記憶體裝置。

如圖17B所示，佈線CL被記憶單元20及記憶單元21共用。就是說，電容線被記憶單元20及記憶單元21共用。換言之，導電體264被用作記憶單元20的電容線及記憶單元21的電容線。

再者，佈線WBL及佈線RBL各自被記憶單元20及記憶單元21共用。就是說，寫入位元線及讀出位元線各自被記憶單元20及記憶單元21共用。換言之，導電體290A被用作記憶單元20的寫入位元線及記憶單元21的寫入位元線。另外，導電體290B被用作記憶單元20的讀出位元線及記憶單元21的讀出位元線。

藉由採用上述結構，可以增加記憶體裝置的記憶容量而不增加記憶單元的佔有面積。因此，可以減少每一位的佔有面積，從而可以實現小型的具有大記憶容量的半導體裝置。

如上所述，半導體裝置10E可以被用作包括共用佈線CL的一對記憶單元的記憶體裝置。藉由在X方向及Y方向中的至少一個方向上配置多個該一對記憶單元，可以構成記憶單元陣列。

＜半導體裝置的結構例子4＞ 以下說明與上述半導體裝置不同的半導體裝置的一個例子。注意，在下面所示的半導體裝置中，對與構成上述半導體裝置的結構具有相同功能的結構附加相同符號。以下，主要說明與上述半導體裝置不同的部分，省略重複部分的說明。

圖18A及圖18B分別是示出本發明的一個實施方式的半導體裝置的其他結構例子的俯視圖及剖面圖。圖18A是半導體裝置10F的俯視圖。圖18B是半導體裝置10F的剖面圖，也是圖18A中以A1-A2的點劃線所示部位的剖面圖。為了明確起見，在圖18A的俯視圖中省略部分組件。

半導體裝置10F包括基板（未圖示）上的絕緣體210、絕緣體210上的記憶單元22、導電體290A、導電體290B、絕緣體210上的絕緣體212、絕緣體212上的絕緣體263、絕緣體263上的絕緣體270、絕緣體270上的絕緣體272及絕緣體272上的絕緣體276。記憶單元22與導電體290A及導電體290B的每一個電連接。

記憶單元22包括電容器42、電容器42上的電晶體32A、電晶體32B及導電體261。電晶體32A與電晶體32B設在同一層中。也就是可以說，記憶單元22具有將圖15B所示的記憶單元21中的電晶體31A及電晶體31B分別替換成電晶體32A及電晶體32B的結構。

電晶體32A包括導電體241A、導電體241A上的導電體262A及導電體262A上的導電體242A。導電體241A包括被用作電晶體32A的源極電極和汲極電極中的一個的區域，導電體242A包括被用作電晶體32A的源極電極和汲極電極中的另一個的區域，導電體262A包括被用作電晶體32A的閘極電極的區域。

電晶體32B包括導電體241B、導電體241B上的導電體262B及導電體262B上的導電體242B。導電體241B包括被用作電晶體32B的源極電極和汲極電極中的一個的區域，導電體242B包括被用作電晶體32B的源極電極和汲極電極中的另一個的區域，導電體262B包括被用作電晶體32B的閘極電極的區域。

如上所述，電晶體32A與電晶體32B設在同一層中。就是說，導電體241A與導電體241B設在同一層中，導電體262A與導電體262B設在同一層中，導電體242A與導電體242B設在同一層中。明確而言，導電體241A及導電體241B設在絕緣體263上，導電體262A及導電體262B設在絕緣體270上，導電體242A及導電體242B設在絕緣體272上。

關於電容器42的結構例子的詳細內容可以參照之前的＜半導體裝置的結構例子2＞的記載。

導電體241A與導電體261電連接，導電體261與導電體262B電連接。就是說，導電體261可以使導電體262B與導電體241A電連接。另外，導電體290A與導電體242A電連接，導電體290B與導電體242B電連接。

與圖1A及圖1B所示的結構同樣，在半導體裝置10F中導電體241B、導電體262A及導電體264延伸在X方向上（圖18A）。導電體290A及導電體290B延伸在Z方向上（圖18B）。藉由採用該結構，導電體262A的延伸方向與導電體290A的延伸方向正交。導電體241B的延伸方向與導電體290B的延伸方向正交。

圖18B示出設置導電體261及導電體262B。注意，本發明不侷限於此。例如，如圖19所示，藉由將導電體262B的一部分設在絕緣體270所具有的開口內，也可以不設置導電體261。此時，導電體262B可以兼有導電體261的功能。藉由採用該結構，可以實現減少半導體裝置的製程中的製程數。

半導體裝置10F可以被用作記憶體裝置。圖18C示出半導體裝置10F被用作記憶體裝置時的電路圖。可以將半導體裝置10F換稱為包括記憶單元22的記憶體裝置。記憶單元22包括電晶體32A、電晶體32B及電容器42。

如圖18C所示，在電晶體32A中，閘極電極與佈線WWL電連接，源極電極和汲極電極中的一個與電容器42的一個電極電連接，源極電極和汲極電極中的另一個與佈線WBL電連接。在電晶體32B中，閘極電極與電容器42的一個電極電連接，源極電極和汲極電極中的一個與佈線SL電連接，源極電極和汲極電極中的另一個與佈線RBL電連接。電容器42的另一個電極與佈線CL。

[電晶體32] 圖20A至圖20D是示出記憶單元22中的電晶體的結構例子的俯視圖及剖面圖。圖20A是電晶體32的俯視圖。圖20B是圖20A中以A1-A2的點劃線所示部位的剖面圖，圖20C是圖20A中以A3-A4的點劃線所示部位的剖面圖。圖20D是圖20B中以B1-B2的點劃線所示部位的俯視圖。為了明確起見，在圖20A及圖20D的俯視圖中省略部分組件。

電晶體32包括絕緣體263上的導電體241及絕緣體270、導電體241上的絕緣體250及金屬氧化物230、金屬氧化物230上的絕緣體275、絕緣體270上的導電體262及絕緣體272以及絕緣體272、絕緣體250、金屬氧化物230及絕緣體275上的導電體242。

導電體241包括被用作電晶體32的源極電極和汲極電極中的一個的區域，導電體242包括被用作電晶體32的源極電極和汲極電極中的另一個的區域，導電體262包括被用作電晶體32的閘極電極的區域。金屬氧化物230包括被用作通道形成區域的區域。絕緣體250包括被用作電晶體32的閘極絕緣體的區域。

絕緣體272、導電體262及絕緣體270中設有到達導電體241的開口。另外，該開口在俯視時具有與導電體241重疊的區域。另外，在該開口內配置絕緣體250、金屬氧化物230及絕緣體275。注意，可以說該開口包括絕緣體272所包括的開口、導電體262所包括的開口及絕緣體270所包括的開口。此外，可以說導電體262在俯視時包括與導電體241重疊的開口。

絕緣體250以與設置在絕緣體272、導電體262及絕緣體270中的開口的底面的一部分及側面接觸的方式設置。換言之，絕緣體250具有分別與導電體262中的開口的側面及導電體241的頂面的一部分接觸的區域。此外，可以說絕緣體250具有設置有空心部的圓筒形狀。

金屬氧化物230隔著絕緣體250設置在設在絕緣體272、導電體262及絕緣體270中的開口內。金屬氧化物230包括與導電體241及導電體242接觸的區域以及隔著絕緣體250與導電體262重疊的區域。換言之，金屬氧化物230包括與導電體241及導電體242接觸的區域以及隔著絕緣體250相對於導電體262的區域。另外，金屬氧化物230具有凹部。注意，在設在絕緣體272、導電體262及絕緣體270中的開口徑較小的情況下，有時金屬氧化物230不具有凹部。或者，有時金屬氧化物230具有徑小的凹部。

以嵌入金屬氧化物230的凹部的方式設置絕緣體275。注意，在金屬氧化物230不具有凹部時，也可以不設置絕緣體275。另外，在金屬氧化物230具有徑小的凹部時，也可以代替絕緣體275而具有空隙。此時，該空隙設在金屬氧化物230與導電體242之間。該空隙例如包括選自空氣、氮、氧、二氧化碳及第18族元素中的一個或多個。

在上述結構中，電晶體32的通道長度為設在絕緣體272、導電體262及絕緣體270中的開口的高度（深度）。因此，可以根據該開口的高度（深度）調整電晶體32的通道長度。注意，當導電體241在與該開口重疊的區域中不具有凹部時，可以將電晶體32的通道長度看作從剖面看時的導電體241的頂面至導電體242的底面的最短距離。就是說，為了調整該開口的高度（深度），較佳為調整與導電體241重疊的區域的絕緣體270的膜厚度、導電體262的膜厚度及與導電體262重疊的區域的絕緣體272的膜厚度。例如，藉由減少絕緣體270及絕緣體272的膜厚度，可以製造通道長度短的電晶體32。

另外，在上述結構中，電晶體32的通道寬度是在俯視時絕緣體250與金屬氧化物230接觸的區域的長度，也是在俯視時金屬氧化物230的輪廓（外周）的長度。也就是說，可以根據設在絕緣體270中的開口在俯視時的大小（也稱為徑）調整電晶體32的通道寬度。例如，藉由增大該開口徑，可以製造通道寬度大的電晶體32。

電晶體32具有通道形成區域圍繞閘極電極的結構。由此，可以說電晶體32是GAA結構的電晶體。

注意，圖20D示出導電體262所具有的開口的頂面形狀為圓形，但本發明不侷限於此。例如，導電體262所具有的開口的頂面形狀也可以為橢圓形狀、多角形狀或帶圓角的多角形狀。

如圖20B及圖20C所示，金屬氧化物230的頂面與絕緣體272、絕緣體250及絕緣體275各自的頂面對齊。注意，本發明不侷限於此。例如，如圖21所示，也可以採用絕緣體250與絕緣體272的頂面的一部分接觸且金屬氧化物230與絕緣體250的頂面接觸的結構。此時，絕緣體250不與導電體242接觸。藉由採用該結構，可以增大金屬氧化物230與導電體242的接觸面積，並可以增大電晶體32的通態電流。注意，在絕緣體272的上方，金屬氧化物230的端部較佳為與絕緣體250的端部對齊。

導電體242具有至少與金屬氧化物230接觸的區域。在圖20B及圖20C中，導電體242具有與絕緣體272、絕緣體250、金屬氧化物230及絕緣體275各自的頂面接觸的區域。注意，本發明不侷限於此。例如，如圖21所示，導電體242也可以在與絕緣體275接觸的區域中包括與金屬氧化物230的側面接觸的區域。藉由採用該結構，可以增大金屬氧化物230與導電體242的接觸面積，並可以增大電晶體31的通態電流。

圖20B及圖20C示出導電體241在與絕緣體270所具有的開口重疊的區域中不具有凹部。注意，當在與該開口重疊的區域中導電體241與金屬氧化物230接觸時，對導電體241的形狀沒有限制。例如，與圖6A同樣，導電體241也可以在與上述開口重疊的區域中具有凹部。換言之，也可以去除導電體241與上述開口重疊的區域的頂面的一部分。

以上是關於電晶體32的說明。

另外，也可以像圖16B那樣在半導體裝置10F中不設置絕緣體212。此時，絕緣體263具有與導電體264的頂面及側面以及絕緣體210的頂面接觸的區域。由此，可以實現減少半導體裝置的製程中的製程數。

在不設置絕緣體212的結構中，導電體241A及導電體241B設置在絕緣體263上。也就是可以說，導電體241B與導電體241A設在同一層中。此時，設在絕緣體272、導電體262B及絕緣體270中的開口的高度（深度）比設在絕緣體272、導電體262A及絕緣體270中的開口的高度（深度）大（深）。就是說，電晶體32B的通道長度比電晶體32A的通道長度長。由此，可以減小電容器42的佔有面積，並可以實現記憶單元的微型化或高積體化。另外，可以實現一種讀出精度高的記憶單元。另外，可以實現一種寫入速度快且讀出精度高的記憶單元。

注意，在不設置絕緣體212的結構中，電晶體32B的通道長度比電晶體32A的通道長度長，因此較佳為分別調整電晶體32A及電晶體32B的通道寬度而製造半導體裝置10F。例如，在被用作讀出電晶體的電晶體32B中，藉由增大設在金屬氧化物230及絕緣體250中的開口徑，可以實現讀出精度高且讀出速度快的記憶單元。此時，電晶體32B的通道寬度比電晶體32A的通道寬度大。換言之，導電體262B所具有的開口徑比導電體262A所具有的開口徑比大。

如上所述，半導體裝置10F可以被用作包括記憶單元22的記憶體裝置。藉由以矩陣狀配置記憶單元22，可以構成記憶單元陣列。例如，既可以與圖9A所示的結構同樣地構成在X方向上配置多個記憶單元22的記憶單元陣列，也可以與圖9B所示的結構同樣地構成在X方向及Y方向上分別配置多個記憶單元22的記憶單元陣列。此外，也可以層疊多個包括記憶單元22或記憶單元陣列的層。

另外，也可以像之前的[變形例子1-1]所說明那樣相鄰的兩個記憶單元22共用寫入位元線，也可以像之前的[變形例子1-2]所說明那樣相鄰的兩個記憶單元22共用讀出位元線，也可以像之前的[變形例子1-3]所說明那樣層疊的兩個記憶單元22共用寫入位元線及讀出位元線。

＜半導體裝置的結構例子5＞ 以下說明與上述半導體裝置不同的半導體裝置的一個例子。注意，在下面所示的半導體裝置中，對與構成上述半導體裝置的結構具有相同功能的結構附加相同符號。以下，主要說明與上述半導體裝置不同的部分，省略重複部分的說明。

圖22是示出本發明的一個實施方式的半導體裝置的結構例子的剖面圖。在圖22所示的半導體裝置中，在圖1B所示的結構之下例如設置有包括電晶體300的層。電晶體300例如可以設置於形成在絕緣體210以上的層中的記憶單元的驅動電路。此外，圖22中的絕緣體210以上的層的結構與圖1B同樣，由此省略詳細說明。

圖22示出電晶體300。電晶體300設置在基板311上，並包括：用作閘極的導電體316、用作閘極電極的絕緣體315、包括基板311的一部分的半導體區域313；以及用作源極區域或汲極區域的低電阻區域314a及低電阻區域314b。電晶體300可以是p通道型電晶體或n通道型電晶體。作為基板311，例如可以使用單晶矽基板。

在此，在圖22所示的電晶體300中，形成通道的半導體區域313（基板311的一部分）具有凸形狀。此外，以隔著絕緣體315覆蓋半導體區域313的側面及頂面的方式設置導電體316。此外，導電體316可以使用調整功函數的材料。因為利用半導體基板的凸部，所以這種電晶體300也被稱為FIN型電晶體。此外，也可以以與凸部的上表面接觸的方式具有用來形成凸部的遮罩的絕緣體。此外，雖然在此示出對半導體基板的一部分進行加工來形成凸部的情況，但是也可以對SOI（Silicon on Insulator：絕緣層上覆矽）基板進行加工來形成具有凸形狀的半導體膜。

注意，圖22所示的電晶體300的結構只是一個例子，不侷限於上述結構，可以根據電路結構或驅動方法使用適當的電晶體。

各結構體之間也可以設置有包括層間膜、佈線及插頭等的佈線層。此外，佈線層可以根據設計而設置為多個層。此外，在本說明書等中，佈線、與佈線電連接的插頭也可以是一個組件。就是說，有時導電體的一部分被用作佈線，有時導電體的一部分被用作插頭。

例如，在電晶體300上，作為層間膜依次層疊地設置有絕緣體320、絕緣體322、絕緣體324及絕緣體326。此外，導電體328等嵌入絕緣體320及絕緣體322中。此外，導電體330等嵌入絕緣體324及絕緣體326中。此外，導電體328及導電體330被用作接觸插頭或佈線。

此外，用作層間膜的絕緣體可以被用作覆蓋其下方的凹凸形狀的平坦化膜。例如，為了提高絕緣體322的頂面的平坦性，其頂面也可以例如藉由利用CMP法等的平坦化處理被平坦化。

本實施方式可以與其他實施方式適當地組合。此外，在本說明書中，在一個實施方式中示出多個結構實例的情況下，可以適當地組合該結構實例。

實施方式2 在本實施方式中，參照圖式說明本發明的一個實施方式的記憶體裝置。

圖23A是本發明的一個實施方式的記憶體裝置的立體示意圖。圖23B是本發明的一個實施方式的記憶體裝置的方塊圖。

圖23A及圖23B所示的記憶體裝置500包括驅動電路層550及n層（n為1以上的整數）存儲層511。存儲層511各自包括記憶單元陣列515。記憶單元陣列515包括多個記憶單元510。

n層存儲層511設置在驅動電路層550上。藉由將n層存儲層511設置在驅動電路層550上，可以減少記憶體裝置500的佔有面積。此外，可以增高單位面積的記憶容量。

在本實施方式中，將第一層存儲層511記為存儲層511_1，將第二層存儲層511記為存儲層511_2，並且將第三層存儲層511記為存儲層511_3。此外，將第k層（k為1以上且n以下的整數）存儲層511記為存儲層511_k，並且將第n層存儲層511記為存儲層511_n。此外，在本實施方式等中，當說明涉及整個n層存儲層511的事項或者n層存儲層511的各層間共同的事項時，有時簡單地記為“存儲層511”。

＜驅動電路層550的結構例子＞ 驅動電路層550包括PSW522（功率開關）、PSW523及週邊電路531。週邊電路531包括週邊電路541、控制電路532及電壓生成電路533。

在記憶體裝置500中，根據需要可以適當地取捨上述各電路、各信號及各電壓。或者，也可以增加其它電路或其它信號。信號BW、信號CE、信號GW、信號CLK、信號WAKE、信號ADDR、信號WDA、信號PON1、信號PON2為從外部輸入的信號，信號RDA為輸出到外部的信號。

信號CLK為時脈信號。信號BW、信號CE及信號GW為控制信號。信號CE為晶片賦能信號，信號GW為全局寫入賦能信號，信號BW為位元組寫入賦能信號。信號ADDR為位址信號。信號WDA為寫入資料，信號RDA為讀出資料。信號PON1、PON2為電源閘控控制用信號。此外，信號PON1、信號PON2也可以在控制電路532中生成。

控制電路532為具有控制記憶體裝置500的整體工作的功能的邏輯電路。例如，控制電路對信號CE、信號GW及信號BW進行邏輯運算來決定記憶體裝置500的工作模式（例如，寫入工作、讀出工作）。或者，控制電路532生成週邊電路541的控制信號，以執行上述工作模式。

電壓生成電路533具有生成負電壓的功能。信號WAKE具有控制對電壓生成電路533輸入信號CLK的功能。例如，當信號WAKE被施加H位準的信號時，信號CLK被輸入到電壓生成電路533，電壓生成電路533生成負電壓。

週邊電路541是用來對記憶單元510進行資料的寫入及讀出的電路。週邊電路541包括行解碼器542、列解碼器544、行驅動器543、列驅動器545、輸入電路547、輸出電路548及感測放大器546。

行解碼器542及列解碼器544具有對信號ADDR進行解碼的功能。行解碼器542是用來指定要訪問行的電路，列解碼器544是用來指定要訪問列的電路。行驅動器543具有選擇由行解碼器542指定的佈線WWL（寫入字線）的功能。列驅動器545具有如下功能：將資料寫入記憶單元510的功能；從記憶單元510讀出資料的功能；保持所讀出的資料的功能等。列驅動器545具有選擇由列解碼器544指定的佈線WBL（寫入位元線）或佈線RBL（讀出位元線）的功能。

輸入電路547具有保持信號WDA的功能。輸入電路547中保持的資料輸出到列驅動器545。輸入電路547的輸出資料是寫入記憶單元510的資料（Din）。由列驅動器545從記憶單元510讀出的資料（Dout）被輸出至輸出電路548。輸出電路548具有保持Dout的功能。此外，輸出電路548具有將Dout輸出到記憶體裝置500的外部的功能。從輸出電路548輸出的資料為信號RDA。

PSW522具有控制向週邊電路531供給VDD的功能。PSW523具有控制向行驅動器543供給VHM的功能。在此，記憶體裝置500的高電源電壓為VDD，低電源電壓為GND（接地電位）。此外，VHM是用來使字線成為高位準的高電源電壓，其高於VDD。利用信號PON1控制PSW522的開/關，利用信號PON2控制PSW523的開/關。在圖23B中，週邊電路531中被供應VDD的電源域的個數為1，但是也可以為多個。此時，可以對各電源域設置功率開關。

＜存儲層511的結構例子＞ 將說明n層存儲層511的結構例子。n層存儲層511各自包括記憶單元陣列515。此外，記憶單元陣列515包括多個記憶單元510。在圖23A及圖23B中，示出記憶單元陣列515包括配置為p行q列（p及q分別獨立地為2以上的整數）的矩陣狀的多個記憶單元510的例子。

此外，行、列延伸在彼此正交的方向上。在本實施方式中，將X方向設定為“行”且將Y方向設定為“列”，但是也可以將X方向設定為“列”且將Y方向設定為“行”。

在圖23B中，將設置在第一行第一列上的記憶單元510記為記憶單元510[1，1]，並且將設置在第p行第q列上的記憶單元510記為記憶單元510[p，q]。此外，將設置在第i行第j列（i為1以上且p以下的整數，j為1以上且q以下的整數）上的記憶單元510記為記憶單元510[i，j]。

圖24示出記憶單元的電路結構例子。關於對應於該電路結構的記憶單元510的剖面結構例子可以參照實施方式1。

記憶單元510包括電晶體M1、電晶體M2以及電容器C。由兩個個電晶體及一個電容器構成的記憶單元也被稱為2Tr1C型記憶單元。因此，本實施方式所示的記憶單元510為2Tr1C型記憶單元。

電晶體M1對應於實施方式1所示的電晶體31A或電晶體32A。電晶體M2對應於實施方式1所示的電晶體31B或電晶體32B。電容器C對應於實施方式1所示的電容器41或電容器42。佈線WBL對應於實施方式1所示的導電體290A。佈線RBL對應於實施方式1所示的導電體290B。佈線WWL對應於實施方式1所示的導電體262A。佈線CL對應於實施方式1所示的導電體264。佈線SL對應於實施方式1所示的導電體241B。

在記憶單元510[i，j]中，電晶體M1的閘極與佈線WWL[j]電連接，電晶體M1的源極和汲極中的一個與電容器C的一個電極電連接，電晶體M1的源極和汲極中的另一個與佈線WBL[i，s]電連接。注意，圖24示出佈線WWL[j]的一部分被用作電晶體M1的閘極時的結構例子。電容器C的另一個電極與佈線CL[j]電連接。例如，圖24示出佈線CL[j]的一部分被用作電容器C的另一個電極時的結構例子。電晶體M2的閘極與電容器C的一個電極電連接，電晶體M2的源極和汲極中的另一個與佈線SL[j]電連接，電晶體M2的源極和汲極中的另一個與佈線RBL[i，s]電連接。

在記憶單元510[i，j]中，電容器C的一個電極、電晶體M1的源極及汲極中的一個以及電晶體M2的閘極電連接且一直為相等電位的區域被稱為“節點FN”。

在記憶單元510[i，j+1]中，電晶體M1的閘極與佈線WWL[j+1]電連接，電晶體M1的源極和汲極中的一個與電容器C的一個電極電連接，電晶體M1的源極和汲極中的另一個與佈線WBL[i，s+1]電連接。圖24示出佈線WWL[j+1]的一部分被用作電晶體M1的閘極時的結構例子。電容器C的另一個電極與佈線CL[j+1]電連接。例如，圖24示出佈線CL[j+1]的一部分被用作電容器C的另一個電極時的結構例子。電晶體M2的閘極與電容器C的一個電極電連接，電晶體M2的源極和汲極中的一個與佈線SL[j+1]電連接，電晶體M2的源極和汲極中的另一個與佈線RBL[i，s]電連接。

在記憶單元510[i，j+1]中，電容器C的一個電極、電晶體M1的源極及汲極中的一個以及電晶體M2的閘極電連接且一直為相等電位的區域被稱為“節點FN”。

如此，佈線RBL[i，s]與記憶單元510[i，j]所具有的電晶體M2的源極和汲極中的另一個及記憶單元510[i，j+1]所具有的電晶體M2的源極和汲極中的另一個電連接。由此，記憶單元510[i，j]與記憶單元510[i，j+1]共同使用佈線RBL[i，s]。此外，雖然未圖示，但是記憶單元510[i，j-1]與記憶單元510[i，j]共同使用佈線WBL[i，s]。明確而言，佈線WBL[i，s]與記憶單元510[i，j-1]所具有的電晶體M1的源極和汲極中的另一個及記憶單元510[i，j]所具有的電晶體M1的源極和汲極中的另一個電連接。

根據上述，示出列位置的j及s具有如下關係。在j為偶數時，s為j/2，並且是1以上且q/2以下的整數。在j為奇數時，s為（j+1）/2，並且是1以上且（q+1）/2以下的整數。

作為形成電晶體M1及電晶體M2的通道的半導體層，可以組合使用單晶半導體、多晶半導體、微晶半導體及非晶半導體等中的一個或多個。作為半導體材料，例如可以使用矽或鍺等。此外，也可以使用矽鍺、碳化矽、砷化鎵、氧化物半導體或氮化物半導體等化合物半導體。

此外，電晶體M1及電晶體M2較佳為在形成通道的半導體層中包含作為金屬氧化物的一種的氧化物半導體的電晶體（也被稱為“OS電晶體”）。氧化物半導體的能帶間隙為2eV以上，由此關態電流極小。因此，可以降低記憶單元510的功耗。因此可以降低包括記憶單元510的記憶體裝置500的功耗。

此外，包括OS電晶體的記憶單元可以被稱為“OS記憶體”。此外，包括該記憶單元的記憶體裝置500也被稱為“OS記憶體”。

此外，OS電晶體即使在高溫環境下也穩定地工作，電特性變動較少。例如，即使在高溫環境下，關態電流也幾乎不增加。明確而言，即使在室溫以上且200℃以下的環境溫度下，關態電流也幾乎不增加。此外，即使在高溫環境下，OS電晶體的通態電流也不容易下降。因此，OS記憶體即使在高溫環境下也穩定地工作並具有高可靠性。

＜記憶單元510的工作例子＞ 將說明記憶單元510的資料寫入工作例子以及讀出工作例子。在本實施方式中，作為電晶體M1及電晶體M2，使用n通道型電晶體。圖25是用來說明記憶單元510的工作例子的時序圖。圖26A至圖27B是用來說明記憶單元510的工作例子的電路圖。

以下在圖式等中，為了表示佈線及電極的電位，有時在與佈線及電極相鄰的位置附上表示電位H的“H”或者表示電位L的“L”。此外，有時對發生電位變化的佈線及電極以帶框的形式附上“H”或“L”。此外，在電晶體處於關閉狀態下，有時在該電晶體上重疊地附上符號“×”。

此外，當電位H被供應到n通道型電晶體的閘極時，該電晶體成為開啟狀態。此外，當電位L被供應到n通道型電晶體的閘極時，該電晶體成為關閉狀態。如此，電位H高於電位L。電位H也可以與高電源電位VDD相等。另外，電位L低於電位H。電位L也可以與接地電位GND相等。

首先，在期間T0，佈線WWL、佈線WBL及節點FN的電位為電位L，佈線SL及佈線RBL為電位H（圖25）。

[資料寫入工作] 在期間T1，佈線WWL及佈線WBL被供應電位H。然後，電晶體M1成為開啟狀態，並且將電位H作為表示“1”的資料寫入到節點FN。更準確地說，節點FN被供應使節點FN的電位成為電位H的電荷量（圖25及圖26A）。

電晶體M2的閘極、源極及汲極都為電位H，因此電晶體M2處於關閉狀態。

[保持工作] 在期間T2，將電位L供應到佈線WWL。由此，電晶體M1成為關閉狀態，使得節點FN成為浮動狀態。由此，保持寫入到節點FN的資料（電位H）（圖25及圖26B）。

如上所述，OS電晶體是關態電流極小的電晶體。藉由將OS電晶體用作電晶體M1，可以長期間保持寫入到節點FN的資料。因此，不需要更新節點FN的電位，可以降低記憶單元510的功耗。因此，可以降低記憶體裝置500的功耗。

加上，與將矽用於形成通道的半導體層的電晶體（也稱為Si電晶體）相比，OS電晶體的源極與汲極間的絕緣耐壓高。藉由使用OS電晶體作為電晶體M1，可以將更高的電位供應到節點FN。因此，可以擴大節點FN所保持的電位範圍。藉由擴大節點FN所保持的電位範圍，容易實現保持多值資料或者保持類比資料。

[讀出工作] 在期間T3，對佈線RBL進行電位H的預充電（Pre）。也就是說，在將佈線RBL的電位設定為電位H之後，使佈線RBL成為浮動狀態（參照圖25及圖27A）。

接著，在期間T4，將電位L供應到佈線SL。此時，在節點FN的電位為電位H的情況下，電晶體M2處於開啟狀態，由此佈線RBL與佈線SL藉由電晶體M2成為導通狀態。在佈線RBL與佈線SL成為導通狀態之後，處於浮動狀態的佈線RBL的電位從電位H變成電位L（圖25及圖27B）。

此外，在將作為表示“0”的資料的電位L寫入到節點FN的情況下，電晶體M2處於關閉狀態。

如此，藉由檢測出電位L供應到佈線SL時的佈線RBL的電位變化，可以讀出寫入到記憶單元510的資料。

在使用OS電晶體的記憶單元510中，藉由OS電晶體電荷寫入到節點FN，因此不需要習知的快閃記憶體所需的高電壓，可以實現高速寫入工作。此外，也不進行對浮動閘極或電荷俘獲層的電荷注入以及從浮動閘極或電荷俘獲層的電荷抽出，因此使用OS電晶體的記憶單元510在實質上可以無限地進行資料的寫入及讀出。與快閃記憶體不同，即使在反復改寫工作中，也觀察不到使用OS電晶體的記憶單元510中的電子俘獲中心的增加所導致的不穩定性。與習知的快閃記憶體相比，使用OS電晶體的記憶單元510的劣化更少且可以得到更高的可靠性。

在使用OS電晶體的記憶單元510中，與磁記憶體或電阻式記憶體等不同，沒有原子級的結構變化。因此，使用OS電晶體的記憶單元510具有比磁記憶體及電阻式記憶體良好的改寫耐性。

＜感測放大器546的結構例子＞ 接著，說明感測放大器546的結構例子。明確而言，說明包括感測放大器546在內的進行資料信號的寫入或讀出的寫入讀出電路的結構例子。

圖28是示出包括感測放大器546的進行資料信號的寫入讀出的電路600的結構例子的電路圖。電路600按每個佈線WBL及每個佈線RBL而設置。

電路600包括電晶體661至電晶體666、感測放大器546、AND電路652、類比開關653以及類比開關654。

電路600根據信號SEN、信號SEP、信號BPR、信號RSEL、信號WSEL、信號GRSEL以及信號GWSEL而工作。

輸入到電路600的資料DIN藉由佈線WBL被寫入到記憶單元510，該佈線WBL與節點NS藉由AND電路652電連接。寫入到記憶單元510的資料DOUT因被傳輸到佈線RBL而從電路600作為資料DOUT被輸出，該佈線RBL與節點NSB藉由類比開關653電連接。

此外，資料DIN及資料DOUT為內部信號，分別對應於信號WDA及信號RDA。

電晶體661包括在預充電電路中。借助於電晶體661，佈線RBL被預充電至預充電電位Vpre。在本實施方式中，說明使用電位Vdd（高位準）作為預充電電位Vpre的情況（在圖28中記為Vdd（Vpre））。信號BPR為預充電信號，根據信號BPR而控制電晶體661的導通狀態。

感測放大器546在讀出工作中判斷輸入到佈線RBL的資料是高位準還是低位準。此外，感測放大器546在寫入工作中被用作暫時保持被輸入到電路600的資料DIN的閂鎖電路。

圖28所示的感測放大器546是閂鎖型感測放大器。感測放大器546包括兩個反相器電路，一個反相器電路的輸入節點與另一個反相器電路的輸出節點連接。將一個反相器電路的輸入節點和輸出節點分別記載為節點NS和節點NSB，互補資料保持在節點NS及節點NSB中。

信號SEN及信號SEP是用來使感測放大器546活化的感測放大器賦能信號，參考電位Vref是讀出判斷電位。感測放大器546以參考電位Vref為基準而判斷出活化時的節點NSB的電位是高位準還是低位準。

AND電路652控制節點NS與佈線WBL之間的導通狀態。此外，類比開關653控制節點NSB與佈線RBL之間的導通狀態。再者，類比開關654控制節點NS與供應參考電位Vref的佈線之間的導通狀態。

當讀出資料時，使用類比開關653將佈線RBL的電位傳輸到節點NSB。當佈線RBL的電位低於參考電位Vref時，感測放大器546判斷出佈線RBL為低位準。此外，當佈線RBL的電位不低於參考電位Vref時，感測放大器546判斷出佈線RBL為高位準。

信號WSEL是寫入選擇信號，並控制AND電路652。信號RSEL是讀出選擇信號，並控制類比開關653及類比開關654。

電晶體662及電晶體663包括在輸出MUX（多工器）電路中。信號GRSEL是全局讀出選擇信號，並控制輸出MUX電路。輸出MUX電路具有選擇讀出資料的佈線RBL的功能。

輸出MUX電路具有輸出從感測放大器546讀出的資料DOUT的功能。

電晶體664至電晶體666包括在寫入驅動器電路中。信號GWSEL是全局寫入選擇信號，並控制寫入驅動電路。寫入驅動器電路具有將資料DIN寫入到感測放大器546的功能。

寫入驅動電路具有選擇要寫入資料DIN的列的功能。寫入驅動電路根據信號GWSEL以位元組單位、半字單位或一個字單位寫入資料。

增益單元型記憶單元的每一個記憶單元需要至少兩個電晶體，從而難以增加可以在單位面積內配置的記憶單元個數。另一方面，藉由使用OS電晶體作為包括在記憶單元510中的電晶體，可以層疊多個記憶單元陣列515。也就是說，可以增加能夠在單位面積內儲存的資料量。此外，即使積存電荷的容量較小，增益單元型記憶單元也可以使用最近的電晶體放大所積存的電荷來進行作為記憶體的工作。再者，藉由使用關態電流非常小的OS電晶體作為包括在記憶單元510中的電晶體，可以減少電容器的容量。此外，作為電容器，可以使用電晶體的閘極電容及佈線的寄生電容中的一個或兩個，從而可以省略電容器。也就是說，可以減少記憶單元510的面積。

本實施方式可以與其他實施方式適當地組合。

實施方式3 在本實施方式中，參照圖式說明安裝有本發明的一個實施方式的記憶體裝置的晶片的一個例子。

在圖29A和圖29B所示的晶片1200上安裝有多個電路（系統）。如此，在一個晶片上集成有多個電路（系統）的技術有時被稱為系統晶片（System on Chip：SoC）。

如圖29A所示，晶片1200包括CPU1211、GPU1212、一個或多個類比運算部1213、一個或多個記憶體控制器1214、一個或多個介面1215、一個或多個網路電路1216等。

在晶片1200上設置有凸塊（未圖示），該凸塊如圖29B所示那樣與封裝基板1201的第一面連接。此外，在封裝基板1201的第一面的背面設置有多個凸塊1202，該凸塊1202與主機板1203連接。

此外，也可以在主機板1203上設置有DRAM1221、快閃記憶體1222等的記憶體裝置。例如，可以將上述實施方式所示的NOSRAM應用於DRAM1221。由此，可以實現DRAM1221的低功耗化、高速化以及大容量化。

CPU1211較佳為具有多個CPU核心。此外，GPU1212較佳為具有多個GPU核心。此外，CPU1211和GPU1212可以分別具有暫時儲存資料的記憶體。或者，也可以在晶片1200上設置有CPU1211和GPU1212共同使用的記憶體。可以將上述NOSRAM應用於該記憶體。此外，GPU1212適合用於多個資料的平行計算，其可以用於影像處理或積和運算。藉由作為GPU1212設置使用OS電晶體的影像處理電路或積和運算電路，可以以低功耗執行影像處理或積和運算。

此外，因為在同一晶片上設置有CPU1211和GPU1212，所以可以縮短CPU1211和GPU1212之間的佈線，並可以以高速進行從CPU1211到GPU1212的資料傳送、CPU1211及GPU1212所具有的記憶體之間的資料傳送以及GPU1212中的運算結束之後的從GPU1212到CPU1211的運算結果傳送。

類比運算部1213具有A/D（類比/數位）轉換電路和D/A（數位/類比）轉換電路中的一個或兩個。此外，也可以在類比運算部1213中設置上述積和運算電路。

記憶體控制器1214具有被用作DRAM1221的控制器的電路及被用作快閃記憶體1222的介面的電路。

介面1215具有與如顯示裝置、揚聲器、麥克風、影像拍攝裝置、控制器等外部連接設備之間的介面電路。控制器包括滑鼠、鍵盤、遊戲機用控制器等。作為上述介面，可以使用USB（Universal Serial Bus：通用序列匯流排）、HDMI（High-Definition Multimedia Interface：高清晰度多媒體介面）（註冊商標）等。

網路電路1216具有LAN（Local Area Network：區域網路）等網路電路。此外，還可以具有網路安全用電路。

上述電路（系統）可以經同一製程形成在晶片1200上。由此，即使晶片1200所需的電路個數增多，也不需要增加製程，可以以低成本製造晶片1200。

可以將包括設置有具有GPU1212的晶片1200的封裝基板1201、DRAM1221以及快閃記憶體1222的主機板1203稱為GPU模組1204。

GPU模組1204因具有使用SoC技術的晶片1200而可以減少其尺寸。此外，GPU模組1204因具有高影像處理能力而適合用於智慧手機、平板終端、膝上型個人電腦、可攜式（可攜帶）遊戲機等可攜式電子裝置。此外，藉由利用使用GPU1212的積和運算電路，可以執行深度神經網路（DNN）、卷積神經網路（CNN）、遞迴神經網路（RNN）、自編碼器、深度波茲曼機（DBM）、深度置信網路（DBN）等方法，由此可以將晶片1200用作AI晶片，或者，可以將GPU模組1204用作AI系統模組。

本實施方式可以與其他實施方式適當地組合。

實施方式4 本實施方式示出安裝有本發明的一個實施方式的記憶體裝置等的電子構件及電子裝置的一個例子。

[電子構件] 圖30A示出電子構件700及安裝有電子構件700的基板（電路板704）的立體圖。圖30A所示的電子構件700在模子711內包括作為本發明的一個實施方式的記憶體裝置的記憶體裝置500。在圖30A中，省略電子構件700的一部分以表示其內部。電子構件700在模子711的外側包括連接盤（land）712。連接盤712電連接於電極焊盤713，電極焊盤713藉由引線714電連接於記憶體裝置500。電子構件700例如安裝於印刷電路板702上。藉由組合多個該電子構件並使其分別在印刷電路板702上電連接，由此完成電路板704。

如上述實施方式所示，記憶體裝置500包括驅動電路層550及存儲層511（包括記憶單元陣列515）。

圖30B示出電子構件730的立體圖。電子構件730是SiP（System in Package：系統封裝）或MCM（Multi Chip Module：多晶片模組）的一個例子。在電子構件730中，封裝基板732（印刷電路板）上設置有插板（interposer）731，插板731上設置有半導體裝置735及多個記憶體裝置500。

電子構件730示出將記憶體裝置500用作高頻寬記憶體（HBM：High Bandwidth Memory）的例子。此外，半導體裝置735可以使用CPU、GPU、FPGA（Field Programmable Gate Array）等積體電路（半導體裝置）。

封裝基板732例如可以使用陶瓷基板、塑膠基板、玻璃環氧基板等。插板731例如可以使用矽插板、樹脂插板等。

插板731具有多個佈線並具有電連接端子間距不同的多個積體電路的功能。多個佈線由單層或多層構成。此外，插板731具有將設置於插板731上的積體電路與設置於封裝基板732上的電極電連接的功能。因此，有時將插板也稱為“重佈線基板（rewiring substrate）”或“中間基板”。此外，有時藉由在插板731中設置貫通電極，藉由該貫通電極使積體電路與封裝基板732電連接。此外，在使用矽插板的情況下，也可以使用TSV（Through Silicon Via：矽通孔）作為貫通電極。

作為插板731較佳為使用矽插板。由於矽插板不需要設置主動元件，所以可以以比積體電路更低的成本製造。另一方面，矽插板的佈線形成可以在半導體製程中進行，因此很容易形成在使用樹脂插板時很難形成的微細佈線。

在HBM中，為了實現寬記憶體頻寬需要連接許多佈線。為此，要求安裝HBM的插板上能夠高密度地形成微細的佈線。因此，作為安裝HBM的插板較佳為使用矽插板。

此外，在使用矽插板的SiP及MCM等中，不容易發生因積體電路與插板間的膨脹係數的不同而導致的可靠性下降。此外，由於矽插板的表面平坦性高，所以設置在矽插板上的積體電路與矽插板間不容易產生連接不良。尤其較佳為將矽插板用於2.5D封裝（2.5D安裝），其中多個積體電路橫著排放並配置於插板上。

此外，也可以與電子構件730重疊地設置散熱器（散熱板）。在設置散熱器的情況下，較佳為使設置於插板731上的積體電路的高度一致。例如，在本實施方式所示的電子構件730中，較佳為使記憶體裝置500與半導體裝置735的高度一致。

為了將電子構件730安裝在其他基板上，也可以在封裝基板732的底部設置電極733。圖30B示出用焊球形成電極733的例子。藉由在封裝基板732的底部以矩陣狀設置焊球，可以實現BGA（Ball Grid Array：球柵陣列）的安裝。此外，電極733也可以使用導電針形成。藉由在封裝基板732的底部以矩陣狀設置導電針，可以實現PGA（Pin Grid Array：針柵陣列）的安裝。

電子構件730可以藉由各種安裝方法安裝在其他基板上，而不侷限於BGA及PGA。作為安裝方法，例如可以舉出SPGA（Staggered Pin Grid Array：交錯針柵陣列）、LGA（Land Grid Array：地柵陣列）、QFP（Quad Flat Package：四面扁平封裝）、QFJ（Quad Flat J-leaded package：四側J形引腳扁平封裝）或QFN（Quad Flat Non-leaded package：四側無引腳扁平封裝）。

本實施方式可以與其他實施方式適當地組合。

實施方式5 在本實施方式中說明本發明的一個實施方式的記憶體裝置的應用例子。

本發明的一個實施方式的記憶體裝置例如可以應用於各種電子裝置（例如，資訊終端、電腦、智慧手機、電子書閱讀器終端、數位相機、錄影再現裝置、導航系統、遊戲機等）的記憶體裝置。此外，可以用於影像感測器、IoT（Internet of Things：物聯網）以及醫療等。這裡，電腦包括平板電腦、筆記型電腦、桌上型電腦以及大型電腦諸如伺服器系統。

將說明具有本發明的一個實施方式的記憶體裝置的電子裝置的一個例子。圖31A至圖31J、圖32A至圖32E示出具有該記憶體裝置的電子構件700或電子構件730包括在各電子裝置中的情況。

[行動電話機] 圖31A所示的資訊終端5500是資訊終端之一的行動電話機（智慧手機）。資訊終端5500包括外殼5510及顯示部5511，作為輸入介面在顯示部5511中具備觸控面板，並且在外殼5510上設置有按鈕。

藉由將本發明的一個實施方式的記憶體裝置應用於資訊終端5500，可以儲存在執行程式時暫時生成的文件（例如，使用網頁瀏覽器時的緩存）。

[可穿戴終端] 此外，圖31B示出可穿戴終端的一個例子的資訊終端5900。資訊終端5900包括外殼5901、顯示部5902、操作開關5903、操作開關5904、錶帶5905等。

與上述資訊終端5500同樣，藉由將本發明的一個實施方式的記憶體裝置應用於可穿戴終端，可以儲存在執行程式時暫時生成的文件。

[資訊終端] 圖31C示出桌上型資訊終端5300。桌上型資訊終端5300包括資訊終端主體5301、顯示部5302及鍵盤5303。

與上述資訊終端5500同樣，藉由將本發明的一個實施方式的記憶體裝置應用於桌上型資訊終端5300，可以儲存在執行程式時暫時生成的文件。

注意，雖然在圖31A至圖31C中作為電子裝置示出智慧手機、可穿戴終端及桌上型資訊終端，但是作為其他資訊終端，例如可以舉出PDA（Personal Digital Assistant：個人數位助理）、筆記本式資訊終端、工作站等。

[電器產品] 圖31D示出電器產品的一個例子的電冷藏冷凍箱5800。電冷藏冷凍箱5800包括外殼5801、冷藏室門5802及冷凍室門5803等。例如，電冷藏冷凍箱5800是對應於物聯網（IoT）的電冷藏冷凍箱。

可以將本發明的一個實施方式的記憶體裝置應用於電冷藏冷凍箱5800。例如，藉由利用互聯網，可以使電冷藏冷凍箱5800對資訊終端等發送儲存在電冷藏冷凍箱5800中的食品或該食品的消費期限等的資訊。電冷藏冷凍箱5800可以在本發明的一個實施方式的記憶體裝置中儲存在發送該資訊時暫時生成的文件。

在圖31D中，作為電器產品說明電冷藏冷凍箱，但是作為其他電器產品，例如可以舉出吸塵器、微波爐、電烤箱、電鍋、熱水器、IH炊具、飲水機、包括空氣調節器的冷暖空調機、洗衣機、乾衣機、視聽設備等。

[遊戲機] 此外，圖31E示出遊戲機的一個例子的可攜式遊戲機5200。可攜式遊戲機5200包括外殼5201、顯示部5202、按鈕5203等。

此外，圖31F示出遊戲機的一個例子的固定式遊戲機7500。尤其是，固定式遊戲機7500可以說是家用固定式遊戲機。固定式遊戲機7500包括主體7520及控制器7522。主體7520可以以無線方式或有線方式與控制器7522連接。此外，雖然在圖31F中未圖示，但是控制器7522可以包括顯示遊戲的影像的顯示部、作為按鈕以外的輸入介面的觸控面板及控制杆、旋轉式抓手、滑動式抓手等。此外，控制器7522不侷限於圖31F所示的形狀，也可以根據遊戲的種類改變控制器7522的形狀。例如，在FPS（First Person Shooter，第一人稱射擊類遊戲）等射擊遊戲中，作為扳機使用按鈕，可以使用模仿槍的形狀的控制器。此外，例如，在音樂遊戲等中，可以使用模仿樂器、音樂器件等的形狀的控制器。再者，固定式遊戲機也可以設置照相機、深度感測器、麥克風等中的一個或多個，由遊戲玩者的手勢或聲音等操作以代替控制器。

此外，上述遊戲機的影像可以由電視機、個人電腦用顯示器、遊戲用顯示器、頭戴顯示器等顯示裝置輸出。

藉由將本發明的一個實施方式的記憶體裝置用於可攜式遊戲機5200或固定式遊戲機7500，可以降低功耗。此外，借助於低功耗化，可以降低來自電路的發熱，由此可以減少因發熱而給電路本身、週邊電路以及模組帶來的負面影響。

並且，藉由將本發明的一個實施方式的記憶體裝置用於可攜式遊戲機5200或固定式遊戲機7500，可以儲存在執行遊戲時暫時生成的運算用文件。

在圖31E及圖31F中，作為遊戲機的例子示出可攜式遊戲機及家用固定式遊戲機，但是作為其他遊戲機，例如可以舉出設置在娛樂設施（遊戲中心，遊樂園等）的街機遊戲機、設置在體育設施的擊球練習用投球機等。

[移動體] 本發明的一個實施方式的記憶體裝置可以應用於作為移動體的汽車及汽車的駕駛座位附近。

圖31G示出作為移動體的一個例子的汽車5700。

汽車5700的駕駛座位附近設置有能夠顯示速度表、轉速計、行駛距離、加油量、排檔狀態、空調的設定等以提供各種資訊的儀表板。此外，駕駛座位附近也可以設置有表示上述資訊的記憶體裝置。

尤其是，藉由將由設置在汽車5700上的攝像裝置（未圖示）拍攝的影像顯示在上述顯示裝置上，可以彌補被支柱等遮擋的視野、駕駛座位的死角等，從而可以提高安全性。也就是說，藉由顯示設定在汽車5700外側的拍攝裝置所拍攝的影像，可以補充視野來避免死角，以提高安全性。

本發明的一個實施方式的記憶體裝置能夠暫時儲存資料，例如，可以將該記憶體裝置應用於汽車5700的自動駕駛系統、進行導航、危險預測等的系統等來暫時儲存必要資料。此外，本發明的一個實施方式的記憶體裝置也可以儲存安裝在汽車5700上的行車記錄儀的錄影。

雖然在上述例子中作為移動體的一個例子說明汽車，但是移動體不侷限於汽車。例如，作為移動體，也可以舉出電車、單軌鐵路、船舶、飛行物（直升機、無人駕駛飛機（無人機）、飛機、火箭）等。

[照相機] 本發明的一個實施方式的記憶體裝置可以應用於照相機。

圖31H示出攝像裝置的一個例子的數位相機6240。數位相機6240包括外殼6241、顯示部6242、操作開關6243、快門按鈕6244等，並且安裝有可裝卸的鏡頭6246。在此，數位相機6240採用能夠從外殼6241拆卸下鏡頭6246的結構，但是鏡頭6246及外殼6241也可以被形成為一體。此外，數位相機6240還可以具備另外安裝的閃光燈裝置及取景器等。

藉由將本發明的一個實施方式的記憶體裝置用於數位相機6240，可以降低功耗。此外，借助於低功耗化，可以降低來自電路的發熱，由此可以減少因發熱而給電路本身、週邊電路以及模組帶來的負面影響。

[視頻攝影機] 本發明的一個實施方式的記憶體裝置可以應用於視頻攝影機。

圖31I示出攝像裝置的一個例子的視頻攝影機6300。視頻攝影機6300包括第一外殼6301、第二外殼6302、顯示部6303、操作開關6304、鏡頭6305、連接部6306等。操作開關6304及鏡頭6305設置在第一外殼6301上，顯示部6303設置在第二外殼6302上。第一外殼6301與第二外殼6302由連接部6306連接，第一外殼6301與第二外殼6302間的角度可以由連接部6306改變。顯示部6303的影像也可以根據連接部6306中的第一外殼6301與第二外殼6302間的角度切換。

當記錄由視頻攝影機6300拍攝的影像時，需要進行根據資料記錄方式的編碼。借助於本發明的一個實施方式的記憶體裝置，上述視頻攝影機6300可以儲存在進行編碼時暫時生成的文件。

[ICD] 可以將本發明的一個實施方式的記憶體裝置應用於埋藏式心律轉複除顫器（ICD）。

圖31J是示出ICD的一個例子的剖面示意圖。ICD主體5400至少包括電池5401、電子構件700、調節器、控制電路、天線5404、向右心房的金屬絲5402、向右心室的金屬絲5403。

ICD主體5400藉由手術設置在體內，兩個金屬絲穿過人體的鎖骨下靜脈5405及上腔靜脈5406，並且其一方金屬絲的先端設置於右心室，另一方金屬絲的先端設置於右心房。

ICD主體5400具有心臟起搏器的功能，並在心律在規定範圍之外時對心臟進行起搏。此外，在即使進行起搏也不改善心律時（快速的心室頻脈或心室顫動等）進行利用去顫的治療。

為了適當地進行起搏及去顫，ICD主體5400需要經常監視心律。因此，ICD主體5400包括用來檢測心律的感測器。此外，ICD主體5400可以在電子構件700中儲存藉由該感測器測得的心律的資料、利用起搏進行治療的次數、時間等。

此外，因為由天線5404接收電力，且該電力被充電到電池5401。此外，藉由使ICD主體5400包括多個電池，可以提高安全性。明確而言，即使ICD主體5400中的部分電池產生故障，其他電池可以起作用而被用作輔助電源。

此外，除了能夠接收電力的天線5404，還可以包括能夠發送生理信號的天線，例如，也可以構成能夠由外部的監視裝置確認脈搏、呼吸數、心律、體溫等生理信號的監視心臟活動的系統。

[PC用擴展裝置] 本發明的一個實施方式的記憶體裝置可以應用於PC（Personal Computer；個人電腦）等電腦、資訊終端用擴展裝置。

圖32A示出該擴展裝置的一個例子的可以攜帶且安裝有能夠儲存資料的晶片的設置在PC的外部的擴展裝置6100。擴展裝置6100例如藉由由USB等連接於PC，可以儲存資料。注意，雖然圖32A示出可攜帶的擴展裝置6100，但是根據本發明的一個實施方式的擴展裝置不侷限於此，例如也可以採用安裝冷卻風機等的較大結構的擴展裝置。

擴展裝置6100包括外殼6101、蓋子6102、USB連接器6103及基板6104。基板6104被容納在外殼6101中。基板6104設置有驅動本發明的一個實施方式的記憶體裝置等的電路。例如，基板6104安裝有電子構件700、控制器晶片6106。USB連接器6103被用作連接於外部裝置的介面。

[SD卡] 本發明的一個實施方式的記憶體裝置可以應用於能夠安裝在資訊終端或數位相機等電子裝置上的SD卡。

圖32B是SD卡的外觀示意圖，圖32C是SD卡的內部結構的示意圖。SD卡5110包括外殼5111、連接器5112及基板5113。連接器5112具有連接到外部裝置的介面的功能。基板5113被容納在外殼5111中。基板5113設置有記憶體裝置及驅動該記憶體裝置的電路。例如，基板5113安裝有電子構件700、控制器晶片5115。此外，電子構件700及控制器晶片5115的各電路結構不侷限於上述記載，可以根據情況適當地改變電路結構。例如，電子構件所具備的寫入電路、行驅動器、讀出電路等也可以不安裝在電子構件700上而安裝在控制器晶片5115上。

藉由在基板5113的背面一側也設置電子構件700，可以增大SD卡5110的容量。此外，也可以將具有無線通訊功能的無線晶片設置於基板5113。由此，可以進行外部裝置與SD卡5110之間的無線通訊，可以進行電子構件700的資料的讀出及寫入。

[SSD] 本發明的一個實施方式的記憶體裝置可以應用於能夠安裝在資訊終端等電子裝置上的固體狀態驅動機（SSD）。

圖32D是SSD的外觀示意圖，圖32E是SSD的內部結構的示意圖。SSD5150包括外殼5151、連接器5152及基板5153。連接器5152具有連接到外部裝置的介面的功能。基板5153被容納在外殼5151中。基板5153設置有記憶體裝置及驅動該記憶體裝置的電路。例如，基板5153安裝有電子構件700、記憶體晶片5155、控制器晶片5156。藉由在基板5153的背面一側也設置電子構件700，可以增大SSD5150的容量。記憶體晶片5155中安裝有工作記憶體。例如，可以將DRAM晶片用於記憶體晶片5155。控制器晶片5156中安裝有處理器、ECC（Error-Correcting Code：改錯碼）電路等。注意，電子構件700、記憶體晶片5155及控制器晶片5115的各電路結構不侷限於上述記載，可以根據情況適當地改變電路結構。例如，控制器晶片5156中也可以設置用作工作記憶體的記憶體。

[電腦] 圖33A所示的電腦5600是大型電腦的例子。在電腦5600中，多個機架式電腦5620收納在機架5610中。

電腦5620例如可以具有圖33B所示的立體圖的結構。在圖33B中，電腦5620包括主機板5630，主機板5630包括多個插槽5631以及多個連接端子等。插槽5631插入有個人電腦卡5621。並且，個人電腦卡5621包括連接端子5623、連接端子5624、連接端子5625，它們連接到主機板5630。

圖33C所示的個人電腦卡5621是包括CPU、GPU、記憶體裝置等的處理板的一個例子。個人電腦卡5621具有板5622。此外，板5622包括連接端子5623、連接端子5624、連接端子5625、半導體裝置5626、半導體裝置5627、半導體裝置5628以及連接端子5629。注意，圖33C示出半導體裝置5626、半導體裝置5627以及半導體裝置5628以外的半導體裝置，關於這些半導體裝置的說明，參照以下記載的半導體裝置5626、半導體裝置5627以及半導體裝置5628的說明。

連接端子5629具有可以插入主機板5630的插槽5631的形狀，連接端子5629被用作連接個人電腦卡5621與主機板5630的介面。作為連接端子5629的規格例如可以舉出PCIe等。

連接端子5623、連接端子5624、連接端子5625例如可以被用作用來對個人電腦卡5621供電或輸入信號等的介面。此外，例如，可以被用作用來進行個人電腦卡5621所計算的信號的輸出等的介面。作為連接端子5623、連接端子5624、連接端子5625各自的規格例如可以舉出USB、SATA（串列ATA）、SCSI（小型電腦系統介面）等。此外，當從連接端子5623、連接端子5624、連接端子5625輸出視頻信號時，作為各規格可以舉出HDMI（註冊商標）等。

半導體裝置5626包括進行信號的輸入及輸出的端子（未圖示），藉由將該端子插入板5622所包括的插座（未圖示），可以電連接半導體裝置5626與板5622。

半導體裝置5627包括多個端子，藉由將該端子以回流焊方式銲接到板5622所具備的佈線，可以電連接半導體裝置5627與板5622。作為半導體裝置5627，例如，可以舉出FPGA、GPU、CPU等。作為半導體裝置5627，例如可以使用電子構件730。

半導體裝置5628包括多個端子，藉由將該端子以回流焊方式銲接到板5622所具備的佈線，可以電連接半導體裝置5628與板5622。作為半導體裝置5628，例如，可以舉出記憶體裝置等。作為半導體裝置5628，例如可以使用電子構件700。

電腦5600可以用作平行電腦。藉由將電腦5600用作平行電腦，例如可以進行人工智慧的學習及推論所需要的大規模計算。

藉由將本發明的一個實施方式的記憶體裝置用於上述各種電子裝置等，可以實現電子裝置的小型化及低功耗化。此外，本發明的一個實施方式的記憶體裝置的耗電量少，由此可以降低電路發熱。由此，可以減少因該發熱而給電路本身、週邊電路及模組帶來的負面影響。此外，藉由使用本發明的一個實施方式的記憶體裝置，可以實現高溫環境下也穩定工作的電子裝置。由此，可以提高電子裝置的可靠性。

本實施方式可以與本說明書所示的其他實施方式適當地組合。

實施方式6 在本實施方式中，使用圖34說明將本發明的一個實施方式的半導體裝置應用於太空設備的情況的具體例子。

本發明的一個實施方式的半導體裝置包括OS電晶體。OS電晶體的因被照射輻射線而導致的電特性變動小。換言之，對於輻射線的耐性高，所以在有可能入射輻射線的環境下也可以適當地使用。例如，可以在宇宙空間中使用的情況下適當地使用OS電晶體。

在圖34中，作為太空設備的一個例子示出人造衛星6800。人造衛星6800包括主體6801、太陽能電池板6802、天線6803、二次電池6805以及控制裝置6807。此外，圖34示出在宇宙空間有行星6804的例子。注意，宇宙空間例如是指高度100km以上，但是本說明書所示的宇宙空間也可以包括熱層、中間層及平流層中的一個或多個。

此外，宇宙空間是其輻射劑量為地面的100倍以上的環境。作為輻射線，例如可以舉出：以X射線及γ射線為代表的電磁波（電磁輻射線）；以及以α射線、β射線、中子射線、質子射線、重離子射線、介子射線等為代表的粒子輻射線。

在陽光照射到太陽能電池板6802時生成人造衛星6800進行工作所需的電力。然而，例如在陽光不照射到太陽能電池板的情況或者在照射到太陽能電池板的陽光量較少的情況下，所產生的電力量減少。因此，有可能不會產生人造衛星6800進行工作所需的電力。為了在所產生的電力較少的情況下也使人造衛星6800工作，較佳為在人造衛星6800中設置二次電池6805。此外，有時將太陽能電池板稱為太陽能電池模組。

人造衛星6800可以生成信號。該信號藉由天線6803傳送，例如地面上的接收機或其他人造衛星可以接收該信號。藉由接收人造衛星6800所傳送的信號，可以測量接收該信號的接收機的位置。由此，人造衛星6800可以構成衛星定位系統。

此外，控制裝置6807具有控制人造衛星6800的功能。控制裝置6807例如使用選自CPU、GPU和記憶體裝置中的任一個或多個構成。此外，作為控制裝置6807較佳為使用包括本發明的一個實施方式的OS電晶體的半導體裝置。與Si電晶體相比，OS電晶體的因被照射輻射線而導致的電特性變動小。因此，OS電晶體在有可能入射輻射線的環境下也可靠性高且可以適當地使用。

此外，人造衛星6800可以包括感測器。例如、藉由包括可見光感測器，人造衛星6800可以具有檢測地面上的物體反射的陽光的功能。或者，藉由包括熱紅外線感測器，人造衛星6800可以具有檢測從地表釋放的熱紅外線的功能。由此，人造衛星6800例如可以被用作地球觀測衛星。

注意，在本實施方式中，作為太空設備的一個例子示出人造衛星，但是不侷限於此。例如，本發明的一個實施方式的半導體裝置可以適當地應用於太空船、太空艙、太空探測器等太空設備。

10A:半導體裝置 10B:半導體裝置 10C:半導體裝置 10D:半導體裝置 10E:半導體裝置 10F:半導體裝置 10:半導體裝置 20a:記憶單元 20b:記憶單元 20c:記憶單元 20d:記憶單元 20e:記憶單元 20f:記憶單元 20:記憶單元 21:記憶單元 22:記憶單元 31A:電晶體 31Aa:電晶體 31Ab:電晶體 31Ac:電晶體 31Ad:電晶體 31B:電晶體 31Ba:電晶體 31Bb:電晶體 31Bc:電晶體 31Bd:電晶體 31:電晶體 32A:電晶體 32B:電晶體 32:電晶體 41a:電容器 41b:電容器 41c:電容器 41d:電容器 41:電容器 42:電容器 210:絕緣體 212:絕緣體 230:金屬氧化物 241A:導電體 241Aa:導電體 241Ab:導電體 241Ac:導電體 241Ad:導電體 241B:導電體 241Ba:導電體 241Bb:導電體 241Bc:導電體 241Bd:導電體 241:導電體 242A:導電體 242Ac:導電體 242Ad:導電體 242B:導電體 242Ba:導電體 242Bb:導電體 242:導電體 250:絕緣體 260A:導電體 260Aa:導電體 260Ab:導電體 260Ac:導電體 260Ad:導電體 260B:導電體 260Ba:導電體 260Bb:導電體 260Bc:導電體 260Bd:導電體 260:導電體 261a:導電體 261b:導電體 261c:導電體 261d:導電體 261:導電體 262A:導電體 262Aa:導電體 262Ab:導電體 262Ac:導電體 262Ad:導電體 262B:導電體 262Ba:導電體 262Bb:導電體 262Bc:導電體 262Bd:導電體 262:導電體 263a:絕緣體 263b:絕緣體 263c:絕緣體 263d:絕緣體 263:絕緣體 264a:導電體 264b:導電體 264c:導電體 264d:導電體 264:導電體 270:絕緣體 272:絕緣體 274:絕緣體 275:絕緣體 276:絕緣體 290A:導電體 290Ac:導電體 290Ad:導電體 290B:導電體 290Ba:導電體 290Bb:導電體 300:電晶體 311:基板 313:半導體區域 314a:低電阻區域 314b:低電阻區域 315:絕緣體 316:導電體 320:絕緣體 322:絕緣體 324:絕緣體 326:絕緣體 328:導電體 330:導電體 500:記憶體裝置 510:記憶單元 511:記憶層 515:記憶單元陣列 522:PSW 523:PSW 531:週邊電路 532:控制電路 533:電壓生成電路 541:週邊電路 542:行解碼器 543:行驅動器 544:列解碼器 545:列驅動器 546:感測放大器 547:輸入電路 548:輸出電路 550:驅動電路層 600:電路 652:AND電路 653:類比開關 654:類比開關 661:電晶體 662:電晶體 663:電晶體 664:電晶體 666:電晶體 700:電子構件 702:印刷電路板 704:電路板 711:模子 712:連接盤 713:電極焊盤 714:引線 730:電子構件 731:插板 732:封裝基板 733:電極 735:半導體裝置 1200:晶片 1201:封裝基板 1202:凸塊 1203:主機板 1204:GPU模組 1211:CPU 1212:GPU 1213:類比運算部 1214:記憶體控制器 1215:介面 1216:網路電路 1221:DRAM 1222:快閃記憶體 5110:SD卡 5111:外殼 5112:連接器 5113:基板 5115:控制器晶片 5150:SSD 5151:外殼 5152:連接器 5153:基板 5155:記憶體晶片 5156:控制器晶片 5200:可攜式遊戲機 5201:外殼 5202:顯示部 5203:按鈕 5300:桌上型資訊終端 5301:主體 5302:顯示部 5303:鍵盤 5400:ICD主體 5401:電池 5402:金屬絲 5403:金屬絲 5404:天線 5405:鎖骨下靜脈 5406:上腔靜脈 5500:資訊終端 5510:外殼 5511:顯示部 5600:電腦 5610:機架 5620:電腦 5621:個人電腦卡 5622:板 5623:連接端子 5624:連接端子 5625:連接端子 5626:半導體裝置 5627:半導體裝置 5628:半導體裝置 5629:連接端子 5630:主機板 5631:插槽 5700:汽車 5800:電冷藏冷凍箱 5801:外殼 5802:冷藏室門 5803:冷凍室門 5900:資訊終端 5901:外殼 5902:顯示部 5903:操作開關 5904:操作開關 5905:錶帶 6100:擴展裝置 6101:外殼 6102:蓋子 6103:USB連接器 6104:基板 6106:控制器晶片 6240:數位相機 6241:外殼 6242:顯示部 6243:操作開關 6244:快門按鈕 6246:透鏡 6300:視頻攝影機 6301:第一外殼 6302:第二外殼 6303:顯示部 6304:操作開關 6305:透鏡 6306:連接部 6800:人造衛星 6801:主體 6802:太陽能電池板 6803:天線 6804:行星 6805:二次電池 6807:控制裝置 7500:固定式遊戲機 7520:主體 7522:控制器

[圖1A]是示出半導體裝置的結構例子的俯視圖。[圖1B]是示出半導體裝置的結構例子的剖面圖。[圖1C]是用來說明半導體裝置的結構的電路圖。 [圖2]是示出半導體裝置的結構例子的俯視圖。 [圖3A]及[圖3D]是示出電晶體的結構例子的俯視圖。[圖3B]及[圖3C]是示出電晶體的結構例子的剖面圖。 [圖4A]至[圖4D]是示出電晶體的結構例子的剖面圖。 [圖5A]、[圖5D]及[圖5E]是示出電晶體的結構例子的俯視圖。[圖5B]及[圖5C]是示出電晶體的結構例子的剖面圖。 [圖6A]至[圖6C]是示出電晶體的結構例子的剖面圖。 [圖7A]、[圖7C]、[圖7E]及[圖7G]是示出電容器的結構例子的俯視圖。[圖7B]、[圖7D]、[圖7F]及[圖7H]是示出電容器的結構例子的剖面圖。 [圖8]是示出半導體裝置的結構例子的剖面圖。 [圖9A]及[圖9B]是示出半導體裝置的結構例子的俯視圖。 [圖10A]是示出半導體裝置的結構例子的俯視圖。[圖10B]是示出半導體裝置的結構例子的剖面圖。[圖10C]是用來說明半導體裝置的結構的電路圖。 [圖11A]至[圖11C]是示出半導體裝置的結構例子的俯視圖。 [圖12A]是示出半導體裝置的結構例子的俯視圖。[圖12B]是示出半導體裝置的結構例子的剖面圖。[圖12C]是用來說明半導體裝置的結構的電路圖。 [圖13A]是示出半導體裝置的結構例子的剖面圖。[圖13B]是用來說明半導體裝置的結構的電路圖。 [圖14A]及[圖14B]是示出半導體裝置的結構例子的剖面圖。 [圖15A]是示出半導體裝置的結構例子的俯視圖。[圖15B]是示出半導體裝置的結構例子的剖面圖。[圖15C]是用來說明半導體裝置的結構的電路圖。 [圖16A]及[圖16B]是示出半導體裝置的結構例子的剖面圖。 [圖17A]是示出半導體裝置的結構例子的剖面圖。[圖17B]是用來說明半導體裝置的結構的電路圖。 [圖18A]是示出半導體裝置的結構例子的俯視圖。[圖18B]是示出半導體裝置的結構例子的剖面圖。[圖18C]是用來說明半導體裝置的結構的電路圖。 [圖19]是示出半導體裝置的結構例子的剖面圖。 [圖20A]及[圖20D]是示出電晶體的結構例子的俯視圖。[圖20B]及[圖20C]是示出電晶體的結構例子的剖面圖。 [圖21]是示出電晶體的結構例子的剖面圖。 [圖22]是示出半導體裝置的結構例子的剖面圖。 [圖23A]及[圖23B]是示出記憶體裝置的一個例子的圖。 [圖24]是示出存儲層的一個例子的電路圖。 [圖25]是用來說明記憶單元的工作例子的時序圖。 [圖26A]及[圖26B]是用來說明記憶單元的工作例子的電路圖。 [圖27A]及[圖27B]是用來說明記憶單元的工作例子的電路圖。 [圖28]是用來說明半導體裝置的結構例子的電路圖。 [圖29A]及[圖29B]是示出半導體裝置的一個例子的圖。 [圖30A]及[圖30B]是示出電子構件的一個例子的圖。 [圖31A]至[圖31J]是示出電子裝置的一個例子的圖。 [圖32A]至[圖32E]是示出電子裝置的一個例子的圖。 [圖33A]至[圖33C]是示出電子裝置的一個例子的圖。 [圖34]是示出太空設備的一個例子的圖。

10:半導體裝置

20:記憶單元

31A:電晶體

31B:電晶體

41:電容器

210:絕緣體

230:金屬氧化物

241A:導電體

241B:導電體

242A:導電體

242B:導電體

250:絕緣體

260A:導電體

260B:導電體

261:導電體

262A:導電體

262B:導電體

263:絕緣體

264:導電體

270:絕緣體

272:絕緣體

274:絕緣體

276:絕緣體

290A:導電體

290B:導電體

Claims (8)

1. 一種半導體裝置，包括： 第一電晶體； 第二電晶體； 電容器；以及 第一導電體， 其中，該第一電晶體與該第二電晶體設在同一層中， 該第一電晶體及該第二電晶體各自包括第二導電體至第四導電體、金屬氧化物及第一絕緣體， 該第三導電體設在該第二導電體上， 該第三導電體在俯視時具有與該第二導電體重疊的開口， 該金屬氧化物具有分別與該開口的側面及該第二導電體的頂面接觸的區域， 該第一絕緣體設在該金屬氧化物的凹部中， 該第四導電體設在該第一絕緣體的凹部中， 該第四導電體在從剖面看時的該第二導電體與該第三導電體之間的區域中具有隔著該第一絕緣體與該金屬氧化物重疊的區域， 該電容器設在該第二電晶體上， 該電容器包括第五導電體、該第五導電體上的第二絕緣體及該第二絕緣體上的第六導電體， 該第五導電體藉由該第一導電體與該第一電晶體中的該第二導電體電連接， 並且，該第五導電體與該第二電晶體中的該第四導電體電連接。
2. 如請求項1之半導體裝置，還包括： 第七導電體， 其中該第七導電體與該第一電晶體中的該第四導電體電連接， 該第七導電體與該第五導電體設在同一層中， 並且該第七導電體的延伸方向與該第六導電體的延伸方向相同。
3. 一種半導體裝置，包括： 第一電晶體； 第二電晶體； 電容器；以及 第一導電體， 其中，該第一電晶體與該第二電晶體設在同一層中， 該第一電晶體及該第二電晶體各自包括第二導電體至第四導電體、金屬氧化物及第一絕緣體， 該第三導電體設在該第二導電體上， 該第三導電體在俯視時具有與該第二導電體重疊的開口， 該金屬氧化物具有分別與該開口的側面及該第二導電體的頂面接觸的區域， 該第一絕緣體設在該金屬氧化物的凹部中， 該第四導電體設在該第一絕緣體的凹部中， 該第四導電體在從剖面看時的該第二導電體與該第三導電體之間的區域中具有隔著該第一絕緣體與該金屬氧化物重疊的區域， 該電容器包括該第一電晶體中的該第二導電體、第二絕緣體及第五導電體， 該第二絕緣體設在該第一電晶體中的該第二導電體的下方， 該第五導電體設在該第二絕緣體的下方， 並且，該第一電晶體中的該第二導電體藉由該第一導電體與該第二電晶體中的該第四導電體電連接。
4. 如請求項3之半導體裝置，還包括： 第六導電體， 其中該第六導電體與該第一電晶體中的該第四導電體電連接， 並且該第六導電體的延伸方向與該第五導電體的延伸方向相同。
5. 如請求項3之半導體裝置， 其中該第二電晶體的通道長度比該第一電晶體的通道長度長。
6. 一種半導體裝置，包括： 第一電晶體； 第二電晶體； 電容器；以及 第一導電體， 其中，該第一電晶體與該第二電晶體設在同一層中， 該第一電晶體及該第二電晶體各自包括第二導電體至第四導電體、金屬氧化物及第一絕緣體， 該第四導電體設在該第二導電體上， 該第四導電體在俯視時具有與該第二導電體重疊的開口， 該第三導電體設在該第四導電體上， 該第三導電體具有與該開口重疊的區域， 該第一絕緣體具有與該開口的側面接觸的區域， 該金屬氧化物具有與該第二導電體的頂面接觸的區域、與該第三導電體的底面接觸的區域以及隔著該第一絕緣體與該第四導電體重疊的區域， 該電容器包括該第一電晶體中的該第二導電體、第二絕緣體及第五導電體， 該第二絕緣體設在該第一電晶體中的該第二導電體的下方， 該第五導電體設在該第二絕緣體的下方， 並且，該第一電晶體中的該第二導電體藉由該第一導電體與該第二電晶體中的該第四導電體電連接。
7. 如請求項6之半導體裝置， 其中該第二電晶體的通道長度比該第一電晶體的通道長度長。
8. 如請求項1至7中任一項之半導體裝置， 其中該金屬氧化物包含選自銦、元素M和鋅中的兩個或三個， 並且該元素M是選自鋁、鎵、釔和錫中的一種或多種。

Images