TW202335063A - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TW202335063A
TW202335063A TW112104142A TW112104142A TW202335063A TW 202335063 A TW202335063 A TW 202335063A TW 112104142 A TW112104142 A TW 112104142A TW 112104142 A TW112104142 A TW 112104142A TW 202335063 A TW202335063 A TW 202335063A
Authority
TW
Taiwan
Prior art keywords
wafer
adhesive
support plate
along
boundary
Prior art date
Application number
TW112104142A
Other languages
English (en)
Inventor
高畑弘幸
南雲裕司
Θ茶雅史
Original Assignee
日商電裝股份有限公司
日商豐田自動車股份有限公司
日商未來瞻科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商電裝股份有限公司, 日商豐田自動車股份有限公司, 日商未來瞻科技股份有限公司 filed Critical 日商電裝股份有限公司
Publication of TW202335063A publication Critical patent/TW202335063A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Abstract

一種半導體裝置的製造方法，包括：製備第一表面(2a)上形成多個半導體元件(3)並且支撐板(12)透過黏合劑(11)附著到其上的晶圓(2)；在該支撐板附接至該晶圓的該第一表面的情況下，對該晶圓的與該第一表面相對的第二表面(2b)進行研磨；透過沿該相鄰半導體元件之間的邊界將刻劃輪(32)壓靠在該晶圓上，沿該邊界在該晶圓內部形成垂直裂紋；將該支撐板與該晶圓分離，同時將該黏合劑留在該晶圓的該第一表面上；透過在該黏合劑上方並沿該邊界將斷裂桿壓靠在該晶圓上，以沿該邊界切割該晶圓；以及從透過該切割從該晶圓分割出的該至少一個半導體元件去除該黏合劑。

Description

半導體裝置的製造方法
本揭露相關於一種半導體裝置的製造方法。
已知一種半導體裝置的製造方法，包括從其上形成有多個半導體元件的晶圓單獨切出半導體元件的製程。習知技術方面，晶圓是沿著相鄰半導體元件之間的邊界切割(cut、diced)的，但近年來，開始採用一種稱為刻劃及分斷製程(scribing and breaking process)的方法。
在此種刻劃及分斷製程中，首先，沿相鄰的半導體元件之間的邊界將刻劃輪(其為圓盤且具有薄周邊)壓靠在晶圓上以沿著該邊界在晶圓內部產生裂紋。由於裂紋在垂直於晶圓表面的方向上延伸，因此以下將裂紋稱為垂直裂紋。接下來，沿邊界按壓斷裂桿以沿邊界切割(cleave)晶圓。與常規切割製程的情況相比，刻劃及分斷製程可以降低晶圓中相鄰半導體元件之間的寬度。例如，在JP 2013-89622A中描述了這樣的劃線和分斷製程。
在晶圓上形成半導體元件的製程中，在晶圓的第一表面的表層上形成實現半導體元件功能的主要結構，例如溝槽和電極，以及晶圓的第二表面被研磨。通常，在晶圓的第一表面形成主要結構，以及晶圓的第二表面被研磨。在對晶圓的第二表面進行研磨的製程中，在晶圓的第一表面塗敷黏合劑，透過黏合劑將支撐板貼附在晶圓的第一表面上。由於實現半導體元件功能的主要結構已經形成在第一表面上，因此在第一表面上塗覆厚度較大的黏合劑，並透過黏合劑將晶圓貼附到支撐板上。這麼厚的黏合層還可以起到保護層的作用，保護晶圓第一表面的主要結構。但是，如果在晶圓上形成垂直裂紋後，若試圖將較厚的黏合層從晶圓上剝離，則由於黏合劑黏性的緣故，將導致晶圓內部容易產生較大的應力。在這種情況下，如果垂直裂紋進一步擴大，則有可能損壞晶圓。
本揭露的目的是提供一種半導體裝置的製造方法，其中在研磨之後透過刻劃及分斷將半導體元件從晶圓分割出，其中晶圓的第二表面在晶圓的第一表面透過黏合劑黏合至支撐板的狀態下被研磨，並且因此能夠抑制當去除黏合劑時垂直裂紋的擴大。
根據本揭露的一態樣，一種半導體裝置的製造方法包括：研磨、刻劃、支撐板分離、分斷和去除。在研磨過程中，製備第一表面上形成有多個半導體元件並且支撐板透過黏合劑附著到其上的晶圓，以及晶圓的與支撐板所附著的和與第一表面相對的第二表面經研磨(ground)。在刻劃過程中，透過沿相鄰半導體元件之間的邊界將刻劃輪壓靠在晶圓上，沿該邊界在晶圓內部形成垂直裂紋。在支撐板分離過程中，支撐板與晶圓分離，同時將黏合劑留在晶圓的第一表面上。在分斷過程中，透過在黏合劑上方並沿邊界將斷裂桿壓靠在晶圓上來沿該邊界切割晶圓。在去除過程中，從已經透過切割從晶圓分割出的至少一個半導體元件去除黏合劑。
在這樣的製造方法中，在不從第一表面去除黏合劑的情況下，即，黏合劑保留在第一表面上的狀態下，透過將斷裂桿壓靠晶圓在黏合劑上方來切割晶圓。在從晶圓分割出半導體元件後，將黏合記去除。因此，由於在去除黏合劑時晶圓已經沿著垂直裂紋切割，所以在去除黏合劑時垂直裂紋不太可能進一步擴大。
將在下文中透過參考隨附圖式而詳細說明一種製造方法作為本發明之實施例。圖1是晶圓2的平面圖，在其上以格子狀形成多個半導體元件3。在圖中，半導體元件3由實線矩形示意性地表示。一些實線矩形中省略了參考編號「3」。為了便於說明，相鄰的半導體元件3之間的邊界並且在稍後將晶圓2分割成單獨的半導體元件3時所用的分割線被稱為劃線4。舉例來說，劃線4並不是晶圓2上實際標示出的一條線，而是一條假想線。替代地，劃線4可以是在晶圓2上實際繪製的實際凹槽或實際線，以便視覺上可識別。在圖1中，劃線4由交替的長短虛線表示。從晶圓2分割出的每個半導體元件3對應於半導體裝置。半導體元件3是電晶體或二極體等具有功能的元件。
晶圓2的材料可以是碳化矽(SiC)或氮化鎵(GaN)等半導體材料，但較佳為具有晶面的半導體材料。晶圓2形成為使得晶面垂直於晶圓2的表面。半導體元件3形成為使得在晶圓的平面圖中作為相鄰半導體元件3之間的邊界的劃線4與該晶面重合。
將參照圖2至8描述對應於半導體元件3的半導體裝置的製造方法。應注意，圖2至8各示出沿圖1線II-II截取之橫截面。為了便於說明，將設置在圖II-II線上的半導體元件從左起稱為半導體元件3a、3b、3c、3d。
在本實施例中，製造方法包括研磨製程、刻劃製程、支撐板分離製程、分斷製程和去除製程。 ＜研磨製程＞
將參照圖2與3說明研磨製程。晶圓2具有第一表面2a和與第一表面2a相對的第二表面2b。半導體元件3a和3b的主要結構6，例如閘極和通道，形成在晶圓2在第一表面2a側的表層上。隨後薄化晶圓2。亦即，在圖2中，晶圓2示出為比圖3示出者厚，為了指示晶圓2還沒有被薄化。
在圖2與3(也在圖4中，其將在下文中進行說明)，晶圓2被示出為其第一表面2a朝下。劃線4以虛線被示出為在晶圓2內。在圖2中，晶圓2在左劃線4左側的部分對應於半導體元件3d，晶圓2在中央劃線4左側的部分對應於半導體元件3c。另外，晶圓2在中央劃線4右側的部分對應於半導體元件3b，晶圓2在右劃線4右側的部分對應於半導體元件3a。半導體元件3a至3d在沒有區別地進行說明時，統稱為「半導體元件3」。
注意，省略了半導體元件3的具體內部結構的圖示和描述。為了便於對圖式的理解，半導體元件3的主要結構6(包括實現半導體元件功能的必要部分)用不同於晶圓2的其餘部分的影線表示。例如，主結構6包括形成在半導體元件3中的通道、閘極電極等。主結構6形成在晶圓2的第一表面2a側上的表層處。在第二表面2b側，不形成任何結構或僅形成電極等簡單結構。
在研磨製程中，晶圓2之第一表面2a透過黏合劑11被附接至支撐板12，以及晶圓2的第二表面2b透過磨輪31進行研磨，如圖3所示。透過研磨薄化晶圓2。在圖3中，晶圓2因此比圖2示出者更薄。
黏合劑11例如是矽基的黏合劑。黏合劑11有將晶圓2黏合至支撐板12之功能，已極具有保護形成在晶圓2第一表面2a側上之主結構6的功能。因此，黏合劑11的塗敷厚度相對較大。雖然並未明確描述，但晶圓2的第一表面2a側是不平整，亦即，由於在其面上形成主結構6的緣故，故晶圓2在第一表面2a側上具有突出或凹陷。黏合劑11可進入凹陷中，並因此緊密黏合至第一表面2a。此外，黏合劑11具有當用紫外線照射時其表層硬化並失去其黏性的性質。 ＜刻劃製程＞
在研磨製程之後，執行刻劃製程。將參照圖4說明刻劃製程。透過黏合劑11將晶圓2的第一表面2a附接至支撐板12。在刻劃製程中，晶圓2以附接於支撐板12的狀態使用。在刻劃製程中，刻劃輪32從第二表面2b側且沿著劃線4(即沿著相鄰的半導體元件3之間的邊界)壓靠在晶圓2上，以沿著劃線4在晶圓2內部形成垂直裂紋5。
晶圓2被固定於支撐板12，其中黏合劑11介於兩者間。因此，即使刻劃輪32沿劃線4移動，晶圓2也不移動。此外，即便刻劃輪32強力抵壓於晶圓2上，黏合劑11保護主結構6。
刻劃輪32是碟片形狀組件，其由支撐裝置(未示出)樞軸支撐。當壓靠在晶圓2上時，刻劃輪32沿著劃線4移動。在移動過程中，刻劃輪32像在路面上滾動的輪胎一樣在晶圓2上滾動而不滑動。儘管刻劃輪32具有鋒利的周緣，但是刻劃輪32不切割晶圓2而僅從第二表面2b側壓靠晶圓2。如上所述，劃線4沿著晶圓2的晶面延伸。因此，當刻劃輪32強力壓靠在晶圓2上時，在晶圓2內部沿著該劃線4產生垂直裂紋5。「垂直裂紋」是指垂直於晶圓2的表面延伸的裂紋。換言之，垂直裂紋5沿著晶圓2的晶面延伸。 ＜支撐板分離製程＞
在刻劃製程之後，執行支撐板分離製程。將參照圖5與6說明支撐板分離製程。應注意，在圖5與接續圖式中，晶圓2被描繪為其第一表面2a朝上。如圖5所示，在分離支撐板12之前，切割膠帶13被附接至晶圓2的第二表面2b。此外，晶圓2被固定到切割環(dicing ring)(未示出)。
在支撐板分離製程中，支撐板12與晶圓2分離，同時將黏合劑11留在晶圓2上。如上所述，當用紫外線照射黏合劑11時，黏合劑11的表層11a固化，並且表層11a的表面失去其黏合力。此外，支撐板12由透明玻璃製成。如圖5中實線箭頭所示，穿透透明支撐板12用紫外線照射黏合劑11。結果導致黏合劑11的表層11a固化，且表層11a的表面失去其黏合特性。因此，可輕易從晶圓2去除支撐板12，如圖6所示。
可以使用熱固性黏合劑作為黏合劑11。在這種情況下，支撐板12可能不是透明的。支撐板12可以透過加熱黏合劑11的表層11a以失去其黏合性以與黏合劑11分離。 ＜分斷製程＞
在支撐板分離製程之後，執行分斷製程。將參照圖7與8說明分斷製程。在分斷製程中，斷裂桿33沿著劃線4壓靠於晶圓2，以沿劃線4將晶圓2切割。
圖7示出斷裂桿33壓靠在晶圓2之前的橫截面。如圖7所示，在黏合劑11的表面即表層11a的表面貼附另一保護片15。
在圖7中，壓靠晶圓2的斷裂桿33以假想線表示(亦即，雙點劃線)。斷裂桿33具有與等於晶圓2直徑的長度並且在劃線4整個長度上壓靠在晶圓2上。垂直裂紋5已沿著劃線4形成於晶圓2內。當斷裂桿33強壓靠在晶圓2上時，垂直裂紋5進一步沿著晶面延伸，且晶圓2因此沿著劃線4被切割，如圖8所示。在圖8中，參考編號「5a」標記垂直裂紋5的若干痕跡。
斷裂桿33隔著黏合劑11和保護片15壓靠在晶圓2上。當下壓斷裂桿33時，晶圓2被切割，且同時黏合劑11與保護片15也沿著劃線4被分離。圖8示出在斷裂桿33壓靠在晶圓2上使得晶圓2沿著劃線4被切割且黏合劑11與保護片15也被分離時的橫截面。晶圓2因此被分割成單獨的半導體元件3a至3d。 ＜去除製程＞
在分斷製程後，執行去除製程。在去除製程中，從已經從晶圓2分割出的至少一個半導體元件3去除黏合劑11。圖8表示剝離了切割膠帶13、除去了黏合劑11和保護片15的半導體元件3c。例如，黏合劑11被溶劑溶解並從半導體元件3c去除。還從其他半導體元件3a、3b和3d去除黏合劑11和保護片15。
根據上述實施例的製造方法，在黏合劑11被塗覆在晶圓2上後垂直裂紋5形成在晶圓2內部，並且在自半導體元件3去除黏合劑11之前將晶圓2分割成個別半導體元件3。因此，能夠抑制垂直裂紋5在去除黏合劑11時擴大。
實施例之製造方法其他特徵描述如下。在支撐板分離製程中，黏合劑11的表層11a被固化以將支撐板12自黏合劑11分離。因此，可以輕易地去除支撐板12。此外，斷裂桿33在分斷製程中不易沾染黏合劑11。即，至少減少了黏合劑11對斷裂桿33的污染。
在分斷製程中，在保護片15附接至黏合劑11的表面後，斷裂桿33壓靠在晶圓2上。因此，黏合劑11對斷裂桿33的污染可透過保護片15有效地抑制。
注意，可以省略保護片15。在這種情況下，可以使用強力膠帶將黏合劑11從晶圓2去除。亦即，膠帶可附貼到黏合劑11的表面，並且黏合劑11可以連同膠帶自晶圓2剝離。
將描述上述實施例中的技術的應注意點。無論刻劃輪32或斷裂桿33皆無切割晶圓2。刻劃輪32在晶圓2內部產生垂直裂紋5，而斷裂桿33擴寬垂直裂紋5以劈開晶圓2。刻劃輪32與斷裂桿33可由任何材質製成且可具有任何形狀，只要能達成上述功能即可。
垂直裂紋5可到達晶圓2之第一表面2a與第二表面2b中的一者。
雖然僅選擇了選定的例示性實施例和實例來說明本揭露，但是對於熟習該技術者顯而易見的是在不背離由所附申請專利範圍所界定的揭露範疇前提下可做出各種改變與修改。此外，根據本揭露例示性實施例與實例之前述說明僅用於說明目的，其目的並不在於限制本揭露為所附申請專利範圍與其等效物所界定者。
2:晶圓 3:半導體元件 4:劃線 5:垂直裂紋 6:主結構 11:黏合劑 12:支撐板 13:切割膠帶 15:保護片 31:磨輪 32:刻劃輪 33:斷裂桿 11a:表層 2a:第一表面 2b:第二表面 3a:半導體元件 3b:半導體元件 3c:半導體元件 3d:半導體元件 5a:痕跡
本揭露之物件、特徵及優點將隨參照該等所附圖式對本揭露下述描述而趨向顯而易見，其中相似部件被相似編號標記，並且其中： [圖1]是晶圓的平面圖； [圖2]是描繪研磨製程一部分的圖式； [圖3]是描繪圖3所描繪製程之後研磨製程另一部分的圖式； [圖4]是描繪刻劃製程的圖式； [圖5]是描繪支撐板分離製程一部分的圖式； [圖6]是描繪圖5所描繪製程之後支撐板分離製程另一部分的圖式； [圖7]是描繪分斷製程的圖式；以及 [圖8]是描繪去除製程的圖式。
2:晶圓
3:半導體元件
3a:半導體元件
3b:半導體元件
3c:半導體元件
3d:半導體元件
4:劃線

Claims (3)

  1. 一種半導體裝置的製造方法，包含： 製備第一表面(2a)上形成多個半導體元件(3)並且支撐板(12)透過黏合劑(11)附著到其上的晶圓(2)； 在該支撐板附接至該晶圓的該第一表面的情況下，對該晶圓的與該第一表面相對的第二表面(2b)進行研磨； 透過沿該相鄰半導體元件之間的邊界將刻劃輪(32)壓靠在該晶圓上，沿該邊界在該晶圓內部形成垂直裂紋； 將該支撐板與該晶圓分離，同時將該黏合劑留在該晶圓的該第一表面上； 透過在該黏合劑上方並沿該邊界將斷裂桿壓靠在該晶圓上，以沿該邊界切割該晶圓；以及 從已經透過該切割從該晶圓分割出的該至少一個半導體元件去除該黏合劑。
  2. 如請求項1之製造方法，其中 該分離該支撐板包括：將該黏合劑的表層(11a)固化，以及將該支撐板自該黏合劑分離。
  3. 如請求項1或2之製造方法，其中 沿該邊界切割該晶圓包括：在將該斷裂桿壓靠在該晶圓上之前，在該黏合劑表面貼附保護片。
TW112104142A 2022-02-22 2023-02-06 半導體裝置的製造方法 TW202335063A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022025770A JP2023122204A (ja) 2022-02-22 2022-02-22 半導体装置の製造方法
JP2022-025770 2022-02-22

Publications (1)

Publication Number Publication Date
TW202335063A true TW202335063A (zh) 2023-09-01

Family

ID=87574438

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112104142A TW202335063A (zh) 2022-02-22 2023-02-06 半導體裝置的製造方法

Country Status (4)

Country Link
US (1) US20230268185A1 (zh)
JP (1) JP2023122204A (zh)
CN (1) CN116646306A (zh)
TW (1) TW202335063A (zh)

Also Published As

Publication number Publication date
JP2023122204A (ja) 2023-09-01
CN116646306A (zh) 2023-08-25
US20230268185A1 (en) 2023-08-24

Similar Documents

Publication Publication Date Title
JP6327532B2 (ja) ウェハ分割方法
US6075280A (en) Precision breaking of semiconductor wafer into chips by applying an etch process
TW559876B (en) Method and apparatus for dicing a semiconductor wafer
KR101299719B1 (ko) 열적-기계적 효과들을 사용하여 트리밍을 수반한 다중층 구조체의 제조 프로세스
JP6308632B2 (ja) ウェハを分割する方法
JP2006344816A (ja) 半導体チップの製造方法
TW201941287A (zh) 處理晶圓的方法
JP2004140179A (ja) 半導体装置及びその製造方法
TW201711097A (zh) 半導體裝置之製造方法
TW201903881A (zh) 晶圓加工方法
JP6509614B2 (ja) ウエーハの分割方法
KR101747561B1 (ko) 웨이퍼를 다이로 분할하는 방법
TW202335063A (zh) 半導體裝置的製造方法
TWI377614B (en) Method for forming adhesive dies singulated from a wafer
JP6257979B2 (ja) ウェーハの分割方法
KR20070074937A (ko) 스크라이브 레인의 트렌치를 이용한 반도체 웨이퍼의다이싱 방법
JP2004221423A (ja) 半導体装置の製造方法
TW202307947A (zh) 加工基板的方法和用於加工基板的系統
JP2007251098A (ja) 半導体チップの製造方法
JP5930840B2 (ja) 板状物の加工方法
JPS63164336A (ja) 半導体素子の製造方法
TWI824936B (zh) 半導體裝置的製造方法
JP2016054192A (ja) 半導体ウエハのダイシング方法
TWI783395B (zh) 晶圓薄化方法
TWI804947B (zh) 處理基板的方法