TW202312682A

TW202312682A - 數位-類比轉換器及源極驅動器

Info

Publication number: TW202312682A
Application number: TW110133426A
Authority: TW
Inventors: 蔡水河; 林柏成
Original assignee: 大陸商常州欣盛半導體技術股份有限公司
Priority date: 2021-09-08
Filing date: 2021-09-08
Publication date: 2023-03-16
Also published as: TWI799982B

Abstract

本發明揭露一種數位-類比轉換器，包含一第一轉換電路以及一第二轉換電路。該第一轉換電路用來根據該數位輸入訊號，產生多個中繼訊號。該第二轉換電路耦接於該第一轉換電路，用來根據一數位輸入訊號及該多個中繼訊號，產生一類比輸出訊號。該第二轉換電路包含一解碼器以及多個開關。該解碼器用來根據該數位輸入訊號，產生一選擇訊號。該多個開關用來根據該選擇訊號，選擇該多個中繼訊號中的一者，以做為該類比輸出訊號。該多個類比電壓與該類比輸出訊號之間形成多個訊號路徑，且該多個訊號路徑不通過該第二轉換電路的該解碼器。

Description

數位-類比轉換器及源極驅動器

本發明係指一種數位-類比轉換器及源極驅動器，尤指一種具備較低RC延遲的數位-類比轉換器及源極驅動器。

隨著液晶顯示（Liquid Crystal Display，LCD）面板技術的進步，消費市場對高階LCD面板的需求也隨之增加。目前的高階LCD面板指的是可支援高幀率（Frame Rate）、高色彩深度及具備高解析度的大尺寸面板；例如，幀率（Frame Rate）為120Hz、色彩深度為10位元（即可顯示1024種灰階的色彩）及解析度為8K（即7680*4320平方像素）的超高畫質電視（Ultra High Definition Television，UHDTV）。

然而，為了滿足上述應用需求，用來對輸入訊號進行處理的數位-類比轉換器（Digital-to-Analog， DAC）的處理速度也必須相對應地提高。因此，如何提高數位-類比轉換器的處理速度，實乃本領域的重要課題之一。

因此，本發明之一目的在於提供一種數位-類比轉換器及源極驅動器，其具備較低RC延遲，進而提升數位-類比轉換器的處理速度。

本發明揭露一種數位-類比轉換器，包含一第一轉換電路以及一第二轉換電路。該第一轉換電路用來根據該數位輸入訊號，產生多個中繼訊號。該第二轉換電路耦接於該第一轉換電路，用來根據該數位輸入訊號及該多個中繼訊號，產生該類比輸出訊號。該第二轉換電路包含一解碼器以及多個開關。該解碼器用來根據該數位輸入訊號，產生一選擇訊號。該多個開關耦接於該解碼器，用來根據該選擇訊號，選擇該多個中繼訊號中的一者，以做為該類比輸出訊號；其中該多個類比電壓與該類比輸出訊號之間形成多個訊號路徑，且該多個訊號路徑不通過該第二轉換電路的該解碼器。

本發明更揭露一種源極驅動器，包含上述數位-類比轉換器、一運算放大器以及一通道開關。該數位-類比轉換器用來根據該數位輸入訊號，選擇該多個類比電壓中的一者，以將該數位輸入訊號轉換為該類比輸出訊號。該運算放大器，耦接於該數位-類比轉換器，用來根據該類比輸出訊號，產生一通道輸出訊號。該通道開關耦接於該運算放大器，用來根據一通道控制訊號，輸出該通道輸出訊號，以作為一源極輸出訊號。

相較於習知技術，本發明的數位-類比轉換器及源極驅動器利用解碼器來對數位輸入訊號中的部份位元進行解碼，如此可減少訊號路徑上遭遇到的開關數量。當數位-類比轉換器中的訊號路徑上遭遇到的開關數量越少，則訊號路徑的RC延遲越短，藉此提高數位-類比轉換器的處理速度。

圖1為根據本發明實施例的源極驅動器1的示意圖。源極驅動器1可應用於色彩深度為n位元的顯示器，用來提供源極輸出訊號給一條源極線（Source Line）或一條源極通道（Source Channel）。在結構上，源極驅動器1包含一類比-數位轉換器10、一運算放大器OPA以及一通道開關CHSW。類比-數位轉換器10耦接於多個類比電壓Gray[2 ⁿ-1]…Gray[0]，用來根據一數位輸入訊號IN，選擇多個類比電壓Gray[2 ⁿ-1]…Gray[0]中的一者，以將數位輸入訊號IN轉換為一類比輸出訊號DAC_OUT。數位輸入訊號IN包含n個輸入位元S[n-1]…S[0]。運算放大器OPA耦接於類比-數位轉換器10，用來根據類比輸出訊號DAC_OUT，產生一通道輸出訊號CH_OUT。通道開關CHSW耦接於運算放大器OPA，用來根據一通道控制訊號CH_CTR，輸出通道輸出訊號CH_OUT，以作為一源極輸出訊號SD_OUT。運算放大器OPA包含一正輸入端，耦接於數位-類比轉換器10，用來接收類比輸出訊號DAC_OUT；一負輸入端；以及一輸出端，耦接於負輸入端，用來輸出通道輸出訊號CH_OUT。於一實施例中，源極驅動器1可用於一液晶顯示器，該液晶顯示器的像素解析度為8K、色彩深度為10位元且幀率（Frame Rate）或更新率（Refresh Rate）為120赫茲。

當源極驅動器1應用於色彩深度為10個二進制位元（n=10）的顯示器時，數位輸入訊號IN包含十個輸入位元S[9]…S[0]，以表示單一像素的色彩的灰階值（Grayscale）。因此，色彩深度為10位元的顯示器可分辨並顯示1024種灰階的色彩。在實際應用中，類比-數位轉換器10根據數位輸入訊號S[9]…S[0]，從1024個類比電壓Gray[1023]…Gray[0]中選擇一者來作為類比輸出訊號DAC_OUT，使得顯示器的特定顯示像素可呈現具有特定灰階的色彩。

圖2為數位-類比轉換器20的邏輯電路示意圖。數位-類比轉換器20可取代圖1的數位-類比轉換器10。一般來說，數位-類比轉換器20為樹狀架構，透過串聯的多個電阻對系統電壓進行分壓，以產生多個類比電壓Gray[2 ⁿ-1]…Gray[0]。接著，透過多個輸入位元S[n-1]…S[0]（及其反向位元B[n-1]…B[0]）來導通某些開關SW，以在類比電壓與類比輸出訊號DAC_OUT之間形成訊號路徑。如此一來，數位-類比轉換器20可根據多個輸入位元S[n-1]…S[0] （及其反向位元B[n-1]…B[0]），選擇多個類比電壓Gray[2 ⁿ-1]…Gray[0]中的一者，以將多個輸入位元S[n-1]…S[0]轉換為類比輸出訊號DAC_OUT。轉換電路22為數位-類比轉換器20的一部分，用來根據多個輸入位元S[n-1]、S[n-2]和S[n-3]，導通某些開關SW來形成訊號路徑。舉例來說，當輸入位元S[n-1]、S[n-2]和S[n-3]為二進制位元“111”時，其B[n-1]、B[n-2]和B[n-3]為二進制位元“000”，則輸入位元S[n-1]可導通兩個並聯開關中的一者，輸入位元S[n-2]可導通四個並聯開關中的兩者，且輸入位元S[n-3]可導通八個並聯開關中的四者，以形成通過三個串聯開關的訊號路徑。

圖3為圖2的開關SW的等效電路示意圖。開關SW可以是一電晶體，其電阻值為Ron且寄生電容值為Cp。經由實驗或模擬可知，數位-類比轉換器20的開關SW的電阻值Ron與寄生電容值Cp的大小決定了RC延遲的大小，對數位-類比轉換器20的處理速度的影響最為顯著。當數位-類比轉換器20的訊號路徑通過的開關SW數量越多，RC延遲也越長。

傳統上，提高數位-類比轉換器2的處理速度的作法大多為增加開關SW的電晶體的縱橫比（W/L Ratio）來降低電阻值Ron，然而此作法會導致寄生電容值Cp上升。另一種作法是在數位-類比轉換器2的電路架構下使用低臨界電壓Vth（Threshold Voltage）的電晶體，由於低臨界電壓Vth的電晶體的電阻值Ron較小，因此所佔的面積也較小，進而具備較低的寄生電容值Cp，然而此作法的代價是昂貴的製造成本。

圖4為根據本發明實施例的通道控制訊號CH_CTR、多個目標電壓VH和VL、類比輸出訊號DAC_OUT、通道輸出訊號CH_OUT及源極輸出訊號SD_OUT的電壓對時間的示意圖。在圖1的源極驅動器1的單一通道驅動期間（包含數位-類比轉換時間TA和驅動時間TB）中，當通道開關CHSW偵測到控制訊號CH_CTR的上升邊緣（Rising Edge）時，數位-類比轉換時間TA開始，通道開關CHSW關閉而斷開源極通道，數位-類比轉換器10進行數位-類比轉換，使得類比輸出訊號DAC_OUT逐漸上升。運算放大器OPA產生的通道輸出訊號CH_OUT隨著類比輸出訊號DAC_OUT上升而上升。在數位-類比轉換時間TA內，通道開關CHSW關閉，故其輸出的源極輸出訊號SD_OUT保持在目標電壓VL。

當通道開關CHSW偵測到控制訊號CH_CTR的下降邊緣（Falling Edge）時，驅動時間TB開始，通道開關CHSW導通而連接源極通道，運算放大器OPA的輸出端的通道輸出訊號CH_OUT的電壓略為下降。然而，由於類比輸出訊號DAC_OUT已達目標電壓VH並大於通道輸出訊號CH_OUT，故運算放大器OPA將通道輸出訊號CH_OUT逐漸提高到目標電壓VH。通道開關CHSW將通道輸出訊號CH_OUT作為源極輸出訊號SD_OUT而輸出到源極通道。

周而復始地，當通道開關CHSW再次偵測到控制訊號CH_CTR的上升邊緣時，數位-類比轉換時間TA再次開始；接著，當通道開關CHSW再次偵測到控制訊號CH_CTR的下降邊緣時，驅動時間TB再次開始。由於顯示器的線反轉（Line Inversion）操作，故類比輸出訊號DAC_OUT、通道輸出訊號CH_OUT和源極輸出訊號SD_OUT由目標電壓VH下降到目標電壓VL。

圖5為另一通道控制訊號CH_CTR5、多個目標電壓VH和VL、另一類比輸出訊號DAC_OUT5、另一通道輸出訊號CH_OUT5及另一源極輸出訊號SD_OUT5的電壓對時間的示意圖。在圖1的源極驅動器1使用圖2的數位-類比轉換器20的前提下，由於RC延遲太長，導致數位-類比轉換器20無法在數位-類比轉換時間TA內將類比輸出訊號DAC_OUT5提高到目標電壓VH，造成顯示器的畫面黯淡、用戶觀感不佳的問題。

圖6為另一通道控制訊號CH_CTR6、多個目標電壓VH和VL及另一類比輸出訊號DAC_OUT5的電壓對時間的示意圖。當顯示器的幀率提高使得單一通道驅動期間的長度縮短，例如圖6的驅動時間TB6短於圖4和圖5的驅動時間TB。在圖1的源極驅動器1使用圖2的數位-類比轉換器20的前提下，由於RC延遲太長，導致數位-類比轉換器20無法在數位-類比轉換時間TA以及驅動時間TB6內將類比輸出訊號DAC_OUT5提高到目標電壓VH，造成顯示器的畫面黯淡、用戶觀感不佳的問題。

由圖4、圖5和圖6可看出，倘若數位-類比轉換器10可在數位-類比轉換時間TA內，將類比輸出訊號DAC_OUT提高到目標電壓VH或VL，即可確保顯示像素的亮度足夠，進而改善顯示器的畫面黯淡、用戶觀感不佳的問題。

據此，本發明提出了一種數位-類比轉換器，其可使用較少的開關來傳遞類比電壓，降低開關導致的RC延遲，進而提高數位-類比轉換器10的處理速度。

圖7為根據本發明實施例的數位-類比轉換器70的示意圖。數位-類比轉換器70可取代圖1的數位-類比轉換器10，用來根據包含n個輸入位元S[n-1]…S[0]的數位輸入訊號，選擇多個類比電壓Gray[2 ⁿ-1]…Gray[0]中的一者，以將數位輸入訊號轉換為一類比輸出訊號DAC_OUT。

在結構上，數位-類比轉換器70包含轉換電路71和72。轉換電路71用來根據包含部分輸入位元S[0]…S[n-4]的數位輸入訊號，產生多個中繼訊號L[7]…L[0]。轉換電路72耦接於轉換電路71，用來根據包含n個輸入位元S[n-1]…S[0]的數位輸入訊號及多個中繼訊號L[7]…L[0]，產生類比輸出訊號DAC_OUT。轉換電路72包含一解碼器700以及多個開關。解碼器700用來根據包含部分輸入位元S[n-3]、S[n-2]、S[n-1]的數位輸入訊號，產生一選擇訊號D[7:0]，其中選擇訊號D[7:0]包含多個選擇位元D[7]…D[0]。多個開關用來根據選擇訊號D[7:0]，選擇多個中繼訊號L[7]…L[0]中的一者，以做為類比輸出訊號DAC_OUT。多個類比電壓Gray[2 ⁿ-1]…Gray[0]與類比輸出訊號DAC_OUT之間形成多個訊號路徑，該多個訊號路徑不通過（pass through）轉換電路72的解碼器700。

在操作上，於轉換電路71中，當輸入位元S[0]導通開關時，可選擇多個類比電壓Gray[2 ⁿ-1]…Gray[0]中的奇數位（Odd Ordered）類比電壓如Gray[2 ⁿ-1]、Gray[2 ⁿ-3]…及Gray[1]；或者，當輸入位元S[0]的反向位元B[0] 導通開關時，可選擇偶數位的（Even Ordered）類比電壓如Gray[2 ⁿ-2]、Gray[2 ⁿ-4]…Gray[0]。當輸入位元S[1] 導通開關時，可選擇多個類比電壓Gray[2 ^n-1-1]…Gray[0]中的奇數位的類比電壓如Gray[2 ^n-1-1]、Gray[2 ^n-1-3]…及Gray[1]；或者，當輸入位元S[1]的反向位元B[1] 導通開關時，可選擇偶數位的類比電壓如Gray[2 ^n-1-2]、Gray[2 ^n-1-4]…及Gray[0]。依此類推，當多個輸入位元S[0]…輸入位元S[n-4]或反向位元B[0]…位元B[n-4]分別導通開關時，可選擇多個類比電壓來作為多個中繼訊號L[7]…L[0]，並將之傳遞到轉換電路72。接著，於轉換電路72中，在解碼器700產生多個選擇位元D[7]…D[0]之後，當多個選擇位元D[7]…D[0]中的一者導通開關時，可選擇多個中繼訊號L[7]…L[0]中的一者來做為類比輸出訊號DAC_OUT，並將之傳遞到運算放大器OPA（繪於圖1）。

換言之，根據上述轉換電路71和72的操作方式可知，轉換電路71及多個開關形成多個訊號路徑，用來傳遞多個類比電壓Gray[2 ⁿ-1]…Gray[0]和多個中繼訊號L[7]…L[0]。

於本發明實施例中，數位輸入訊號IN包含n個位元，解碼器700為一m輸入對2 ^m輸出的解碼器，m、n為正整數，且2≦m≦n-1。除此之外，轉換電路72包含2 ^m個開關。在此情況下，多個訊號路徑中的每一者通過（n-m+1）個開關傳遞多個類比電壓Gray[2 ⁿ-1]…Gray[0]中的一者和多個中繼訊號L[7]...L[0]中的一者。再者，多個中繼訊號L[2 ^m-1]...L[0]的數量為2 ^m個，以分別對應解碼器700的2 ^m輸出訊號。

舉例來說，於圖7的實施例中，假設數位輸入訊號IN包含10個輸入位元S[9]…S[0]，位元S[9]為最高效位元（Most Significant Bit，MSB），而位元S[0]為最低效位元（Least Significant Bit，LSB）。解碼器700為3輸入對8輸出的解碼器，即n=10、m=3。並且，轉換電路72包含8個開關，且多個中繼訊號L[7]...L[0]的數量為8個。在此情況下，多個訊號路徑中的每一者通過10-3+1=8個開關傳遞多個類比電壓Gray[1023]…Gray[0]中的一者和多個中繼訊號L[7]...L[0]中的一者。相較之下，圖2的數位-類比轉換器20的多個訊號路徑中的每一者須通過10個開關來傳遞多個類比電壓Gray[1023]…Gray[0]中的一者，以產生類比輸出訊號DAC_OUT。可見，本發明利用解碼器700來對數位輸入訊號IN中的部份位元進行解碼，如此減少訊號路徑上遭遇到的開關數量；意即於本發明的數位-類比轉換器70中，訊號路徑上遭遇到的開關數量可減少（m-1）個。當訊號路徑上遭遇到的開關數量越少，則訊號路徑的RC延遲越短，藉此提高數位-類比轉換器70的處理速度。

於一實施例中，解碼器700為2輸入對4輸出的解碼器，即m=2。並且，轉換電路72包含4個開關，且多個中繼訊號的數量為4個。在此情況下，多個訊號路徑中的每一者通過10-2+1=9個開關傳遞多個類比電壓和多個中繼訊號；意即於本發明的數位-類比轉換器70中，訊號路徑上遭遇到的開關數量可減少1個。

於一實施例中，解碼器700為4輸入對16輸出的解碼器，即m=4。並且，轉換電路72包含16個開關，且多個中繼訊號的數量為16個。在此情況下，多個訊號路徑中的每一者通過10-4+1=7個開關傳遞多個類比電壓和多個中繼訊號；意即於本發明的數位-類比轉換器70中，訊號路徑上遭遇到的開關數量可減少3個。

於其他實施例中，電路設計者應當衡量轉換電路71和72的處理速度，判斷適當的m值。詳細來說，m值決定了轉換電路72的m輸入對2 ^m輸出的解碼器和m個開關的處理速度或時間，轉換電路72的處理速度不應比轉換電路71的處理速度慢，或轉換電路72的處理時間不應比轉換電路71的處理時間長。

於一實施例中，數位輸入訊號IN包含（n-m）個最低效位元和m個最高效位元，轉換電路71用來根據（n-m）個最低效位元，產生多個中繼訊號L[7]…L[0]，且轉換電路72用來根據m個最高效位元及多個中繼訊號L[7]…L[0]，選擇多個中繼訊號L[7]…L[0]中的一者，以做為類比輸出訊號DAC_OUT。

圖8為根據本發明實施例圖7的解碼器700的真值表（Truth Table）。圖9為根據本發明實施例圖7的解碼器700的邏輯電路示意圖。於本實施例中，當m為3時，數位輸入訊號IN包含一第一高效輸入位元S[n-1]、一第二高效輸入位元S[n-2]以及一第三高效輸入位元S[n-3]，選擇號包含多個選擇位元D[0]…D[7]。在結構上，解碼器700包含多個反向器（Inverter）91、92和93以及多個及閘（AND Gate）901…908。反向器91、92和93用來分別接收第三高效輸入位元S[n-3]、第二高效輸入位元S[n-2]和第一高效輸入位元S[n-1]，據以產生反向位元B[n-3]、B[n-2]和B[n-1]。及閘901…908耦接於反向器91、反向器92和反向器93，用來分別產生選擇位元D[0]…D[7]。

在操作上，及閘901根據反向位元B[n-3]、反向位元B[n-2]和反向位元B[n-1]，產生選擇位元D[0]。及閘902根據反向位元B[n-3]、反向位元B[n-2]和第一高效輸入位元S[n-1]，產生選擇位元D[1]。及閘903根據反向位元B[n-3]、第二高效輸入位元S[n-2]和反向位元B[n-1]，產生選擇位元D[2]。及閘904根據反向位元B[n-3]、第二高效輸入位元S[n-2]和第一高效輸入位元S[n-1]，產生選擇位元D[3]。及閘905根據第三高效輸入位元S[n-3]、反向位元B[n-2]和反向位元B[n-1]，產生選擇位元D[4]。及閘906根據第三高效輸入位元S[n-3]、反向位元B[n-2]和第一高效輸入位元S[n-1]，產生選擇位元D[5]。及閘907根據第三高效輸入位元S[n-3]、第二高效輸入位元S[n-2]和反向位元B[n-1]，第六選擇位元D[6]。及閘908根據第三高效輸入位元S[n-3]、第二高效輸入位元S[n-2]和第一高效輸入位元S[n-1]，產生選擇位元D[7]。

綜上所述，本發明的數位-類比轉換器及源極驅動器利用解碼器來對數位輸入訊號中的部份位元進行解碼，如此可減少訊號路徑上遭遇到的開關數量。當數位-類比轉換器中的訊號路徑上遭遇到的開關數量越少，則訊號路徑的RC延遲越短，藉此提高數位-類比轉換器的處理速度。

本發明已由上述相關實施例加以描述，然而上述實施例僅為實施本發明之範例。必需指出的是，已揭露之實施例並未限制本發明之範圍。相反地，包含於申請專利範圍之精神及範圍之修改及均等設置均包含於本發明之範圍內。

1:源極驅動器 10、20、70:數位-類比轉換器 700:解碼器 22、71、72:轉換電路 91、92、93:反向器 901…908:及閘 B[n-1]…B[0]:反向位元 CH_CTR、CH_CTR5、CH_CTR6:通道控制訊號 CHSW:通道開關 CH_OUT、CH_OUT5:通道輸出訊號 Cp:寄生電容值 D[7:0]:選擇訊號 D[7]…D[0]:選擇位元 DAC_OUT、DAC_OUT5、DAC_OUT6:類比輸出訊號 Gray[2 ⁿ-1]…Gray[0]:類比電壓 L[7]…L[0]:中繼訊號 IN:數位輸入訊號 OPA:運算放大器 Ron:電阻值 SD_OUT、SD_OUT5:源極輸出訊號 S[n-1]…S[0]:輸入位元 SW:開關 TA:數位-類比轉換時間 TB、TB6:驅動時間 VH、VL:目標電壓 Vth:臨限電壓

圖1為根據本發明實施例的源極驅動器的示意圖。圖2為數位-類比轉換器的邏輯電路示意圖。圖3為圖2的開關的等效電路示意圖。圖4為根據本發明實施例的通道控制訊號、多個目標電壓、類比輸出訊號、通道輸出訊號及源極輸出訊號的電壓對時間的示意圖。圖5為另一通道控制訊號、多個目標電壓、另一類比輸出訊號、另一通道輸出訊號及另一源極輸出訊號的電壓對時間的示意圖。圖6為另一通道控制訊號、多個目標電壓及另一類比輸出訊號的電壓對時間的示意圖。圖7為根據本發明實施例的數位-類比轉換器的示意圖。圖8為根據本發明實施例圖7的解碼器真值表。圖9為根據本發明實施例圖7的解碼器的邏輯電路示意圖。

70:數位-類比轉換器

700:解碼器

71、72:轉換電路

B[0]、B[1]、B[2]:反向位元

D[7：0]:選擇訊號

D[7]...D[0]:選擇位元

DAC_OUT:類比輸出訊號

Gray[2ⁿ-1]...Gray[0]:類比電壓

L[7]...L[0]:中繼訊號

S[n-1]...S[0]:輸入位元

SW:開關

Claims

一種數位-類比轉換器，用來根據一數位輸入訊號，選擇多個類比電壓中的一者，以將該數位輸入訊號轉換為一類比輸出訊號，該數位-類比轉換器包含：一第一轉換電路，用來根據該數位輸入訊號，產生多個中繼訊號；以及一第二轉換電路，耦接於該第一轉換電路，用來根據該數位輸入訊號及該多個中繼訊號，產生該類比輸出訊號，其中該第二轉換電路包含：一解碼器，用來根據該數位輸入訊號，產生一選擇訊號；以及多個開關，耦接於該解碼器，用來根據該選擇訊號，選擇該多個中繼訊號中的一者，以做為該類比輸出訊號。
如請求項1所述的數位-類比轉換器，其中該多個類比電壓與該類比輸出訊號之間形成多個訊號路徑，該多個訊號路徑不通過該第二轉換電路的該解碼器。
如請求項1所述的數位-類比轉換器，其中該數位輸入訊號包含n個位元，該解碼器為一m輸入對2 ^m輸出的解碼器，m、n為正整數，且2≦m≦n-1。
如請求項2所述的數位-類比轉換器，其中該第二轉換電路包含2 ^m個該多個開關。
如請求項2所述的數位-類比轉換器，其中該多個訊號路徑中的每一者通過（n-m+1）個開關傳遞該多個類比電壓中的一者和該多個中繼訊號中的一者。
如請求項2所述的數位-類比轉換器，其中該數位輸入訊號包含（n-m）個最低效位元和m個最高效位元，該第一轉換電路用來根據該（n-m）個最低效位元，產生該多個中繼訊號，且該第二轉換電路用來根據該m個最高效位元及該多個中繼訊號，選擇該多個中繼訊號中的一者，以做為該類比輸出訊號。
如請求項5所述的數位-類比轉換器，其中，當m為3時，該數位輸入訊號包含一第一高效位元、一第二高效位元以及一第三高效位元，該選擇號包含一第零選擇位元、一第一選擇位元、一第二選擇位元、一第三選擇位元、一第四選擇位元、一第五選擇位元、一第六選擇位元和一第七選擇位元，且該解碼器包含：一第一反向器、一第二反向器和一第三反向器，該第一反向器、該第二反向器和該第三反向器用來分別接收該第三高效位元、該第二高效位元和該第一高效位元，據以產生該第三高效位元的反向位元、該第二高效位元的反向位元和該第一高效位元的反向位元；以及一第一及閘、一第二及閘、一第三及閘、一第四及閘、一第五及閘、一第六及閘、一第七及閘和一第八及閘，耦接於該第一反向器、該第二反向器和該第三反向器，用來分別產生該第零選擇位元、該第一選擇位元、該第二選擇位元、該第三選擇位元、該第四選擇位元、該第五選擇位元、該第六選擇位元和該第七選擇位元。
如請求項6所述的數位-類比轉換器，其中該第一及閘根據該第三高效位元的反向位元、該第二高效位元的反向位元和該第一高效位元的反向位元，產生該第零選擇位元；該第二及閘根據該第三高效位元的反向位元、該第二高效位元的反向位元和該第一高效位元，產生該第一選擇位元；該第三及閘根據該第三高效位元的反向位元、該第二高效位元和該第一高效位元的反向位元，產生該第二選擇位元；該第四及閘根據該第三高效位元的反向位元、該第二高效位元和該第一高效位元，產生該第三選擇位元；該第五及閘根據該第三高效位元、該第二高效位元的反向位元和該第一高效位元的反向位元，產生該第四選擇位元；該第六及閘根據該第三高效位元、該第二高效位元的反向位元和該第一高效位元，產生該第五選擇位元；該第七及閘根據該第三高效位元、該第二高效位元和該第一高效位元的反向位元，產生該第六選擇位元；以及該第八及閘根據該第三高效位元、該第二高效位元和該第一高效位元，產生該第七選擇位元。
一種源極驅動器，包含：如請求項1所述的數位-類比轉換器，用來根據該數位輸入訊號，選擇該多個類比電壓中的一者，以將該數位輸入訊號轉換為該類比輸出訊號；一運算放大器，耦接於該數位-類比轉換器，用來根據該類比輸出訊號，產生一通道輸出訊號；以及一通道開關，耦接於該運算放大器，用來根據一通道控制訊號，輸出該通道輸出訊號，以作為一源極輸出訊號。
如請求項8所述的源極驅動器，其中該運算放大器包含：一正輸入端，耦接於該數位-類比轉換器，用來接收該類比輸出訊號；一負輸入端；以及一輸出端，耦接於該負輸入端，用來輸出該通道輸出訊號。