TW202236512A - 深的溝道整合處理及元件 - Google Patents
深的溝道整合處理及元件 Download PDFInfo
- Publication number
- TW202236512A TW202236512A TW110142758A TW110142758A TW202236512A TW 202236512 A TW202236512 A TW 202236512A TW 110142758 A TW110142758 A TW 110142758A TW 110142758 A TW110142758 A TW 110142758A TW 202236512 A TW202236512 A TW 202236512A
- Authority
- TW
- Taiwan
- Prior art keywords
- depth
- trench
- forming
- width
- semiconductor substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 96
- 230000008569 process Effects 0.000 title description 16
- 230000010354 integration Effects 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 114
- 239000004065 semiconductor Substances 0.000 claims abstract description 81
- 239000003989 dielectric material Substances 0.000 claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 22
- 239000000463 material Substances 0.000 claims description 75
- 238000005498 polishing Methods 0.000 claims description 23
- 239000000126 substance Substances 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 238000012545 processing Methods 0.000 description 27
- 238000005516 engineering process Methods 0.000 description 23
- 238000000151 deposition Methods 0.000 description 17
- 230000008021 deposition Effects 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 10
- 230000000873 masking effect Effects 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 230000008901 benefit Effects 0.000 description 5
- 238000000137 annealing Methods 0.000 description 3
- 238000005192 partition Methods 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000001723 curing Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910052723 transition metal Inorganic materials 0.000 description 2
- -1 transition metals Chemical class 0.000 description 2
- 150000003624 transition metals Chemical class 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 239000002801 charged material Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000001247 metal acetylides Chemical class 0.000 description 1
- 229910052752 metalloid Inorganic materials 0.000 description 1
- 150000002738 metalloids Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/764—Air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
- Drying Of Semiconductors (AREA)
- Pressure Sensors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一種形成半導體元件之範例方法，可包括從半導體基板的第一表面蝕刻溝道至半導體基板之中的第一深度。溝道之特徵可在於直通第一深度的第一寬度。方法可包括沿著溝道的側壁形成襯墊。方法可包括蝕刻溝道至大於第一深度至少十倍的第二深度。溝道之特徵可在於直通第二深度的第二寬度。方法可包括以介電材料填充溝道。在介電材料中形成的縫隙可維持低於第一深度。
Description
此申請案主張美國非臨時申請案第16/953,567號於2020年11月20日申請且名稱為「DEEP TRENCH INTEGRATION PROCESSES AND DEVICES」的益處及優先權，該案之內容在此處整體併入作為所有目的之參考。
本技術關於半導體處理及產品。更具體而言，本技術關於產生半導體結構及所形成的元件。
積體電路藉由在基板表面上產生錯綜複雜的圖案化材料層的處理而可行。在基板上產生圖案化材料需要控制的方法用於沉積及移除材料。然而，在新的元件設計下，產生高品質的材料層可為具有挑戰的。
因此，需要強化的系統及方法而可用以產生高品質的元件及結構。此等及其他需求藉由本技術解決。
一種形成一半導體元件之範例方法，可包括從一半導體基板的一第一表面蝕刻一溝道至該半導體基板之中的一第一深度。該溝道之特徵可在於直通該第一深度的一第一寬度。方法可包括沿著該溝道的側壁形成一襯墊。方法可包括蝕刻該溝道至大於該第一深度至少十倍的一第二深度。該溝道之特徵可在於直通該第二深度的一第二寬度。方法可包括以一介電材料填充該溝道。在該介電材料中形成的一縫隙可維持低於該第一深度。
在某些實施例中，方法可包括圖案化覆蓋該半導體基板的一硬遮罩以產生一凹陷，該凹陷之特徵在於橫跨該半導體基板的該第一表面的該第一寬度。方法可包括實行一化學機械拋光操作，以從該半導體基板的該第一表面移除該介電材料。在該化學機械拋光操作期間不會暴露該縫隙。該半導體基板可為或包括矽。該介電材料可為或包括氧化矽。該襯墊可沿著該半導體基板的暴露的部分共形地形成。方法可包括在該第一深度處從該溝道的一底座蝕刻該襯墊。該第一寬度可為小於或約40%的更大於該第二寬度。該第一深度可為小於或約10%的一深度，該深度直通該溝道從該半導體基板的該第一表面至在該第二深度處該溝道的一底座。
本技術的某些實施例可包含一種形成一半導體元件之方法。方法可包括圖案化在一遮罩材料中的一開口，該遮罩材料覆蓋一半導體基板的一第一表面。方法可包括從該半導體基板的該第一表面蝕刻一溝道至該半導體基板之中的一第一深度。該溝道之特徵可在於直通該第一深度的一第一寬度。方法可包括橫跨該半導體基板及遮罩材料，包括沿著該溝道的側壁，形成一襯墊。方法可包括實行該襯墊的一各向異性移除。方法可包括蝕刻該溝道至一第二深度。該溝道之特徵可在於直通該第二深度的一第二寬度。方法可包括以一介電材料填充該溝道。在該介電材料中形成的一縫隙可維持低於該第一深度。
在某些實施例中，該襯墊之特徵可在於為該第一寬度及該第二寬度之間的一差值一半的一厚度。方法可包括實行一化學機械拋光操作，以從該半導體基板的該第一表面移除該介電材料。在該化學機械拋光操作期間不會暴露該縫隙。該半導體基板可為或包括矽。該介電材料可為或包括氧化矽。該溝道之特徵可在於大於或約30的一深度對寬度的深寬比。該第一寬度可為小於或約40%的更大於該第二寬度。該第一深度可為小於或約10%的一深度，該深度直通該溝道從該半導體基板的該第一表面至在該第二深度處該溝道的一底座。
本技術的某些實施例可包含一種形成一半導體元件之方法。方法可包括從一半導體基板的一第一表面蝕刻一溝道至該半導體基板之中的一第一深度。該溝道之特徵可在於直通該第一深度的一第一寬度。方法可包括橫跨該半導體基板，包括沿著該溝道的側壁形成一襯墊。方法可包括實行該襯墊的一各向異性移除。方法可包括蝕刻該溝道至一第二深度。該溝道之特徵可在於直通該第二深度的一第二寬度。方法可包括以一介電材料填充該溝道。在該介電材料中形成的一縫隙可維持低於該第一深度。在某些實施例中，方法可包括實行一化學機械拋光操作，以從該半導體基板的該第一表面移除該介電材料。在該化學機械拋光操作期間不會暴露該縫隙。
此技術可在傳統系統及技術上提供數個益處。舉例而言，處理可產生元件，其中縫隙在拋光操作期間不會暴露。此外，處理可提供自我對準的溝道形成，其中在遮罩材料上可實行僅單一圖案化操作。此等及其他實施例，與許多該等優點及特徵，與以下說明及隨附圖式連結而更詳細說明。
隨著半導體處理中產生的元件持續縮小，均勻性、材料品質、處理控制及可靠性從處理至另一處理變得更加具挑戰性。為了在減少的規模下持續強化元件效能，研究替代膜及處理用於相對於傳統元件而強化額外效能。
舉例而言，在包括功率二極體的功率元件中，許多結構在碳化矽或氮化鎵上形成，而可為令人卻步的昂貴。然而，為了使用例如矽的替代材料作為元件基板用於包括為或高於650V的高功率元件，在元件的各個區域之間變得更加難以達成電荷平衡。此外，功率二極體可具有特徵在於形成深的溝道，以促進元件的n型半導體材料及p型半導體材料之間的電荷平衡。為了強化元件縮放，可使用高度p類型充電的材料的薄層以平衡矽的n類型電荷，而允許減少p區域材料的尺寸。
在用於某些功率元件的形成操作期間，可透過基板形成溝道，而可為高深寬比溝道。溝道可以一或更多材料襯墊，且可以介電材料填充。由於某些此等溝道的尺寸，在填充操作期間於介電材料中可形成縫隙。由於沉積處理的特徵，在藉由沉積的材料夾止之前縫隙可向上延伸或朝向溝道的頂部。後續處理可包括化學機械拋光，以橫跨基板移除過多的介電材料，且暴露溝道形成於其中的基板或材料。因為縫隙可在溝道的頂部的數百奈米之中延伸，在傳統處理中拋光操作可暴露縫隙。此舉可允許拋光液體及材料拉入縫隙之中且至溝道中，而可污染結構。
本技術藉由形成包括具有多重寬度的身溝道的半導體元件而可克服此等問題。藉由在溝道的頂部處增加溝道寬度，縫隙形成可凹陷地更深於溝道之中。因此，在後續拋光期間，縫隙不會暴露。儘管其餘揭露將反覆識別具體結構，例如本結構及方法可利用的二極體，應立即理解系統及方法均等可應用至可從在半導體基板上溝道、凹陷或特徵的形成獲益的任何數量的結構及元件。此外，本技術不應考量為限制成單獨用於任何特定結構。再者，儘管將說明範例工具系統以提供用於本技術的功能，應理解本技術可在可實行某些或所有的所述操作的任何數量的半導體處理腔室及工具中產生。
第1圖根據本技術的某些實施例，顯示沉積、蝕刻、烘烤及固化腔室的處理系統100的一個實施例的平面視圖。在圖式中，一對前開式統一晶圓盒102供應各種大小的基板而藉由機械手臂104接收，且在放置於定位於串聯分區109a-c中的基板處理腔室108a-f之一者中之前，放置於低壓保持區106中。第二機械手臂110可用以從保持區106傳輸基板晶圓至基板處理腔室108a-f且返回。各個基板處理腔室108a-f可裝備成實行數個基板處理操作，除了結晶層沉積、原子層沉積、化學氣相沉積、物理氣相沉積、蝕刻、預清潔、退火、電漿處理、除氣、定向及其他基板處理之外，包括此處所述的乾式蝕刻處理。
基板處理腔室108a-f可包括一或更多系統部件，用於沉積、退火、固化及/或蝕刻在基板或晶圓上的材料膜。在一個配置中，兩對處理腔室，例如108c-d及108e-f，可用以在基板上沉積材料，且第三對處理腔室，例如108a-b，可用以固化、退火或處置沉積的膜。在另一配置中，所有三對腔室，例如108a-f，可配置成沉積及固化在基板上的膜兩者。所述的任何一或更多處理可在與不同實施例中顯示的製作系統分開的額外腔室中執行。應理解用於材料膜的沉積、蝕刻、退火及固化的額外配置藉由系統100考量。此外，任何數量的其他處理系統可與本技術一起利用，而可併入腔室用於實行任何具體操作。在某些實施例中，可提供進出至多重處理腔室同時在各個分區中維持真空環境的腔室系統，例如所述的保持及傳送區，可允許在多重腔室中實行操作同時在分散處理之間維持特定真空環境。
系統100，或更具體而言併入系統100或其他處理系統中的腔室，可用以產生根據本技術的某些實施例的結構。第2圖根據本技術的某些實施例，顯示在形成半導體元件之方法200中的範例操作。方法200可在一或更多處理腔室中實行，舉例而言，例如併入系統100中的腔室。方法200在方法的初始之前可或無須包括一或更多操作，包括前端處理、沉積、蝕刻、拋光、清潔或在所述操作之前可實行的任何其他操作。方法如圖式中標明可包括數個可選操作，而可或無須與根據本技術的方法的某些實施例具體相關聯。方法200說明在第3A-3G圖中示意顯示的操作，其圖示將與方法200的操作連結說明。應理解第3圖僅圖示具有受限細節的部分示意視圖，且在某些實施例中基板可含有具有如在圖式中圖示的態樣，以及仍可從本技術的任何態樣獲益的替代結構態樣的任何數量的半導體分區。
方法200可牽涉可選操作以發展半導體結構至特定製作操作。儘管在某些實施例中方法200可在底座基板上實行，在某些實施例中方法可接續其他材料形成而實行。如第3A圖中圖示，在已完成前端或其他處理之後，半導體結構可代表元件300。舉例而言，基板305可為平面材料，或可為結構性元件，而可包括將理解為藉由本技術類似地包含而配置為柱狀、溝道或其他結構的多重材料。基板305可包括任何數量的導電及/或介電材料，包括金屬，包括任何此等材料的過渡金屬、後過渡金屬、準金屬、氧化物、氮化物及碳化物，以及可併入結構之中的任何其他材料。在某些實施例中，基板305可為或包括矽，而可藉由任何數量的材料摻雜，以及含矽或含鎵材料。
一或更多材料層可形成於某些或所有的基板305上。舉例而言，在某些實施例中，遮罩材料310可選地可覆蓋基板305而形成。遮罩材料310可為相對於基板305可選擇性蝕刻或處理的任何數量的材料。在基板可為矽的一個非限制範例中，遮罩材料可為氧化矽，然而可類似地使用任何其他遮罩材料。遮罩材料可在可選操作205處圖案化，而可橫跨基板產生一或更多進出位置，例如溝道可形成之處。儘管圖示為單一實例，應理解可暴露任何數量的基板305的分區以形成任何數量的元件或結構。可包括遮罩材料310的基板305可裝載或定位在半導體處理腔室的處理區域中，且可實行方法200以形成半導體元件結構。
方法200在操作210處可包括蝕刻或者形成溝道至基板之中的第一深度。如第3B圖中所顯示，處理可在透過遮罩材料310暴露的部分處凹陷基板305。蝕刻處理可為反應離子蝕刻、電漿蝕刻或可相對於遮罩材料310從基板305選擇性蝕刻材料的任何其他處理。溝道可直通第一深度以第一寬度形成，而可藉由遮罩材料的圖案界定。在某些實施例中，第一寬度可大於溝道的目標寬度，而如以下將說明可促進填充操作。舉例而言，在某些實施例中，第一寬度可為大於或約5%的更大於溝道的目標寬度，且可為大於或約10%的更大於溝道的目標寬度，大於或約15%的更大於溝道的目標寬度，大於或約20%的更大於溝道的目標寬度，大於或約25%的更大於溝道的目標寬度，大於或約30%的更大於溝道的目標寬度，大於或約35%的更大於溝道的目標寬度，大於或約40%的更大於溝道的目標寬度，大於或約45%的更大於溝道的目標寬度，大於或約50%的更大於溝道的目標寬度，或更大。然而，當所形成的第一寬度比目標寬度大得多時，如以下將進一步說明，溝道的第一寬度無法促進圖案填充。因此，在某些實施例中，第一寬度可為小於或約70%的更大於溝道的目標寬度，且可為小於或約60%的更大於溝道的目標寬度，小於或約50%的更大於溝道的目標寬度，或更小。
第一深度可在一深度處形成，以限制夾止靠近半導體基板的表面。舉例而言，第一深度可從基板表面大於或約100 nm而形成，且可形成至大於或約200 nm的深度，大於或約500 nm，大於或約750 nm，大於或約1.0 µm，大於或約2.0 µm，大於或約2.5 µm，大於或約3.0 µm，或更大。然而，當深度超過某種量，由於沉積填充可適應相關聯的溝道結構，夾止可能不利地促進朝向基板的表面。因此，在某些實施例中，第一深度可為小於或約3.5 µm，小於或約3.0 µm，小於或約2.5 µm，小於或約2.0 µm，或更小。因此，第一深度可為小於或約25 %的總深度，從基板的第一表面直通溝道，且可為小於或約20%的直通溝道的總深度，小於或約15%的直通溝道的總深度，小於或約10%的直通溝道的總深度，小於或約5%的直通溝道的總深度，小於或約1%的直通溝道的總深度，或更小。然而，若第一深度足夠靠近基板的第一表面，則夾止可更接近基板的表面而發生。因此，第一深度可為大於或約0.1%的直通溝道的總深度，且可為大於或約0.25%的直通溝道的總深度，大於或約0.5%的直通溝道的總深度，大於或約1.0%的直通溝道的總深度，或更大。
接續第一蝕刻處理，在操作215處可橫跨基板沉積襯墊。如第3C圖中圖示，襯墊315可橫跨基板形成，且可橫跨基板上的材料延伸。襯墊315可為共形襯墊，而可橫跨遮罩材料310、溝道的側壁及在基板305中溝道的底座而共形地延伸。襯墊315可為任何數量的材料，且可與任何其他材料為相同或不同的材料。舉例而言，襯墊315可為另一介電材料，而可促進後續蝕刻操作。在某些實施例中，襯墊315可為與遮罩材料310相同的材料，且可以與遮罩材料310類似或不同的方式形成。舉例而言，儘管遮罩材料310可藉由更加毯式的沉積而形成，襯墊315可藉由原子層沉積、熱沉積、電漿增強的沉積或可橫跨基板產生共形襯墊且在形成作為溝道的第一部分的特徵之中的任何其他處理而形成。
方法200在可選操作220處可包括實行襯墊的凹陷。襯墊可各向異性蝕刻以從基板的平面區域移除襯墊。如第3D圖中圖示，可橫跨遮罩材料310的頂部或平面表面移除襯墊315，且亦可從在基板305上第一深度處的溝道的底部移除襯墊315。後續，在溝道的第一部分之中沿著遮罩材料310及基板305的側壁留下襯墊315。此殘餘襯墊材料可促進在目標寬度下界定溝道。如先前所解釋，在以可小於第一寬度的第二目標寬度形成其餘的溝道之前，可以第一寬度至基板305之中的第一深度形成溝道。溝道的第二寬度可延伸至溝道的目標深度，第二寬度可藉由在第一深度處沿著溝道的側壁的襯墊315來界定。因此，在某些實施例中，因為將在溝道的各個側上形成襯墊，所以可以溝道的第一寬度及溝道的目標寬度之間的差值的一半的厚度形成襯墊。
接著在操作225處可實行第二蝕刻處理以直通基板延伸溝道，而可形成溝道至直通基板305的最終深度。如第3D圖中圖示，可形成溝道的第二深度至大於第一深度的深度，且可形成至大於或約兩倍更大於第一深度的深度，大於或約五倍更大於第一深度，大於或約十倍更大於第一深度，大於或約十五倍更大於第一深度，大於或約二十倍更大於第一深度，大於或約二十五倍更大於第一深度，大於或約三十倍更大於第一深度，大於或約三十五倍更大於第一深度，大於或約四十倍更大於第一深度，大於或約四十五倍更大於第一深度，大於或約五十倍更大於第一深度，或更大。此舉可產生溝道之特徵在於可為大於或約40 µm、50 µm、60 µm或更大的整體深度，且特徵在於深度對寬度的深寬比大於或約20，大於或約25，大於或約30，大於或約35，大於或約40，大於或約45，大於或約50，或更大。
因此，溝道的第二寬度可小於或約5 µm，小於或約4 µm，小於或約3 µm，小於或約2 µm，小於或約1 µm，或更小。此外，為了產生此第二寬度，襯墊材料可共形地形成至小於或約500 nm的厚度，且可形成至小於或約400 nm的厚度，小於或約300 nm，小於或約200 nm，小於或約100 nm，小於或約50 nm，小於或約20 nm，或更小。然而，若第一寬度靠近或實質上類似於第二寬度，則如以上所解釋夾止仍可接近溝道的頂部而發生。因此，在某些實施例中，襯墊可形成至大於或約50 nm的厚度，大於或約100 nm，大於或約200 nm，或更大。
有利地，本技術可產生溝道，其特徵在於僅利用單一圖案化操作的雙層寬度（double width）。舉例而言，一旦遮罩材料310初始圖案化至第一寬度，無須實行第二圖案化操作，因為襯墊可操作為遮罩的延伸。因為襯墊的形成係沿著在第一深度處形成的溝道，所以可發生第二基板蝕刻而無須任何額外定位或遮罩操作的方式而可自我對準處理。歸因於襯墊的共形覆蓋及襯墊的各向異性移除可實行此舉，而可以單一襯墊沉積及各向異性襯墊移除來減少從第一寬度至第二寬度的溝道的寬度。
在可選操作230處，可從基板305移除遮罩材料310及來自襯墊315的殘餘材料，如第3E圖中圖示，留下在溝道的第一深度處形成的凹陷的壁架。壁架的寬度可類似於或等於襯墊的沉積或形成的厚度。如先前所解釋，遮罩材料及襯墊在某些實施例中可為相同材料，且因此可實行單一移除操作以移除兩者材料。可實行任何選擇性移除操作以從基板材料移除遮罩材料，而在移除期間可維持溝道結構。在本技術的實施例中可實行一或更多額外操作。舉例而言，可沿著基板或溝道形成一或更多襯墊、n型材料或p型材料。在操作235處，材料可沉積於溝道中。如第3F圖中所顯示，可沉積材料320以填充更到且形成一定量的覆蓋材料。材料可為用於任何數量的半導體結構的任何材料，且在某些實施例中可為介電材料。因為溝道的深度及寬度，可流動沉積物可為具挑戰或耗時的。因此，可使用可為電漿增強的沉積的沉積而造成在溝道之中形成縫隙325。
如以上所解釋，傳統技術可能無法在溝道之中產生低於初始深度而形成的縫隙。此舉可造成後續拋光操作移除沉積的材料的頂部層以暴露縫隙，而可造成來自拋光化學物的進入的結構的污染。藉由如先前所解釋在溝道之中形成凹陷的壁架，縫隙可進一步推擠至結構中，以確保縫隙在後續拋光操作期間不會暴露。在某些實施例中，縫隙可維持低於基板的表面。可實行可選拋光操作240以從基板表面移除殘餘材料320，如第3G圖中圖示，可暴露基板305的表面。
本技術藉由形成雙寬度溝道的形成而可迫使縫隙與基板的表面為最小距離。舉例而言，在某些實施例中，縫隙可從基板的表面凹陷大於或約200 nm的深度，且可從基板的表面凹陷大於或約300 nm的深度，從基板的表面凹陷大於或約400 nm的深度，從基板的表面凹陷大於或約500 nm的深度，從基板的表面凹陷大於或約600 nm的深度，從基板的表面凹陷大於或約700 nm的深度，從基板的表面凹陷大於或約800 nm的深度，從基板的表面凹陷大於或約900 nm的深度，從基板的表面凹陷大於或約1.0 µm的深度，或更大。
限制縫隙至如所述的深度可基於溝道形成的第一深度及第一寬度的控制。舉例而言，若第一寬度相對於第二溝道寬度過於大，則第一溝道再也無法在沉積期間有效操作為溝道的部分，且夾止及平坦化操作可產生沿著或在基板的表面上方的縫隙，因為在更大第一區域之中材料的過度沉積可限制在沉積的材料上的影響。此外，過於大的第一寬度或深度藉由未能維持結構的關鍵尺寸而可影響所形成的元件。類似地，若第一寬度實質上類似於第二寬度，則整個溝道的沉積無法藉由壁架有效作用，且靠近或在基板表面上方仍可發生夾止，而在平坦化期間可暴露縫隙。然而，當根據本技術的某些實施例產生壁架的寬度及深度時，可控制溝道的表面角落之間的沉積，同時填充溝道的第二深度。因此，在溝道之中的夾止可限制於溝道的第二區段之中，或在基板的表面下方至少一距離處，使得縫隙在化學機械拋光期間不會暴露。結果，本技術可以單一圖案化操作產生深的溝道形成及沉積，同時亦迫使在基板的表面下方進一步於溝道之中的縫隙形成。
在以上說明中，為了解釋之目的，已提及數個細節以便提供本技術的各種實施例的理解。然而，對本領域技藝人士而言無須某些此等細節或具有額外細節而仍可執行某些實施例為顯而易見的。
已揭露數個實施例後，本領域中技藝人士將認知可使用各種修改、替代構造及均等而不會悖離實施例的精神。此外，並未說明數個已知處理及元素以便避免非必要地模糊本技術。此外，以上說明不應視為限制本技術之範疇。此外，方法或處理可以順序或步驟說明，但其應理解操作可同時實行，或以所列舉的不同順序實行。
當提供值的範圍時，應理解除非內文清楚另外規定，至下限的單位的最小分數的各個中間值，於該範圍的上限及下限之間亦具體揭露。任何在任何所述值之間的任何更窄範圍或在所述範圍中未說明的中間值及在所述範圍中的任何其他所述或中間值均被包含。該等較小範圍的上限及下限可在範圍中獨立包括或排除，且在較小範圍中包括的任一者、無一者或兩者限值的各個範圍亦包含在技術之中，受限於所述範圍中任何具體排除的限制。當所述範圍包括限值的一者或兩者時，亦包括排除該等包括的限值的任一者或兩者的範圍。
如此處及在隨附請求項中所使用，單數形式的「一」、「一者」及「該」包括複數參考，除非內文清楚另外規定。因此，舉例而言，參考「一壁架」包括複數個此等壁架，且參考「該層」包括參考一或更多層及對本領域中技藝人士已知的其均等，且依此類推。
而且，「包含」、「含有」及「包括」的詞彙，在此說明書中且在以下請求項中使用時，意圖表明所述特徵、數值、成分或操作的存在，但其並非排除一或更多其他特徵、數值、成分、操作、動作或群組的存在或添加。
100:系統
102:前開式統一晶圓盒
104:機械手臂
106:保持區
108a-f:基板處理腔室
109a-c:分區
110:第二機械手臂
200:方法
205~240:操作
300:元件
305:基板
310:遮罩材料
315:襯墊
320:材料
325:縫隙
所揭露的技術的天性及優點的進一步理解可藉由參考說明書及圖式的其餘部分來實現。
第1圖根據本技術的某些實施例，顯示範例處理系統的一個實施例的頂部平面視圖。
第2圖根據本技術的某些實施例，顯示在形成半導體元件之方法中的範例操作。
第3A-3G圖根據本技術的某些實施例，顯示經處理的基板的剖面視圖。
包括數個圖式作為示意。應理解圖式用於圖示之目的，且並非考量為按照規模，除非具體說明為按照規模。此外，如示意，提供圖式以幫助理解，且相較於現實表現可能不包括所有態樣或資訊，且為了圖示之目的可包括誇大的材料。
在隨附圖式中，類似的部件及/或特徵可具有相同的元件符號。再者，相同類型的各種部件可藉由元件符號跟隨著字母而區隔，以在類似部件之間區隔。在說明書中若僅使用第一元件符號，則說明可應用至具有相同第一元件符號的類似部件的任何一者而不論字母。
國內寄存資訊(請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記)
無
200:方法
205~240:操作
Claims (20)
- 一種形成一半導體元件之方法，該方法包含以下步驟： 從一半導體基板的一第一表面蝕刻一溝道至該半導體基板之中的一第一深度，其中該溝道之特徵在於直通該第一深度的一第一寬度； 沿著該溝道的側壁形成一襯墊； 蝕刻該溝道至大於該第一深度至少十倍的一第二深度，其中該溝道之特徵在於直通該第二深度的一第二寬度；及 以一介電材料填充該溝道，其中在該介電材料中形成的一縫隙維持低於該第一深度。
- 如請求項1所述之形成一半導體元件之方法，進一步包含以下步驟： 圖案化覆蓋該半導體基板的一硬遮罩以產生一凹陷，該凹陷之特徵在於橫跨該半導體基板的該第一表面的該第一寬度。
- 如請求項1所述之形成一半導體元件之方法，進一步包含以下步驟： 實行一化學機械拋光操作，以從該半導體基板的該第一表面移除該介電材料。
- 如請求項3所述之形成一半導體元件之方法，其中在該化學機械拋光操作期間並未暴露該縫隙。
- 如請求項1所述之形成一半導體元件之方法，其中該半導體基板包含矽。
- 如請求項1所述之形成一半導體元件之方法，其中該介電材料包含氧化矽。
- 如請求項1所述之形成一半導體元件之方法，其中該襯墊沿著該半導體基板的暴露的部分共形地形成，該方法進一步包含以下步驟： 在該第一深度處從該溝道的一底座蝕刻該襯墊。
- 如請求項1所述之形成一半導體元件之方法，其中該第一寬度為小於或約40%的更大於該第二寬度。
- 如請求項1所述之形成一半導體元件之方法，其中該第一深度為小於或約10%的一深度，該深度直通該溝道從該半導體基板的該第一表面至在該第二深度處該溝道的一底座。
- 一種形成一半導體元件之方法，該方法包含以下步驟： 圖案化在一遮罩材料中的一開口，該遮罩材料覆蓋一半導體基板的一第一表面； 從該半導體基板的該第一表面蝕刻一溝道至該半導體基板之中的一第一深度，其中該溝道之特徵在於直通該第一深度的一第一寬度； 橫跨該半導體基板及遮罩材料，包括沿著該溝道的側壁，形成一襯墊； 實行該襯墊的一各向異性移除； 蝕刻該溝道至一第二深度，其中該溝道之特徵在於直通該第二深度的一第二寬度；及 以一介電材料填充該溝道，其中在該介電材料中形成的一縫隙維持低於該第一深度。
- 如請求項10所述之形成一半導體元件之方法，其中該襯墊之特徵在於為該第一寬度及該第二寬度之間的一差值一半的一厚度。
- 如請求項10所述之形成一半導體元件之方法，進一步包含以下步驟： 實行一化學機械拋光操作，以從該半導體基板的該第一表面移除該介電材料。
- 如請求項12所述之形成一半導體元件之方法，其中在該化學機械拋光操作期間並未暴露該縫隙。
- 如請求項10所述之形成一半導體元件之方法，其中該半導體基板包含矽。
- 如請求項10所述之形成一半導體元件之方法，其中該介電材料包含氧化矽。
- 如請求項10所述之形成一半導體元件之方法，其中該溝道之特徵在於大於或約30的一深度對寬度的深寬比。
- 如請求項10所述之形成一半導體元件之方法，其中該第一寬度為小於或約40%的更大於該第二寬度。
- 如請求項10所述之形成一半導體元件之方法，其中該第一深度為小於或約10%的一深度，該深度直通該溝道從該半導體基板的該第一表面至在該第二深度處該溝道的一底座。
- 一種形成一半導體元件之方法，該方法包含以下步驟： 從一半導體基板的一第一表面蝕刻一溝道至該半導體基板之中的一第一深度，其中該溝道之特徵在於直通該第一深度的一第一寬度； 橫跨該半導體基板，包括沿著該溝道的側壁形成一襯墊； 實行該襯墊的一各向異性移除； 蝕刻該溝道至一第二深度，其中該溝道之特徵在於直通該第二深度的一第二寬度；及 以一介電材料填充該溝道，其中在該介電材料中形成的一縫隙維持低於該第一深度。
- 如請求項19所述之形成一半導體元件之方法，進一步包含以下步驟： 實行一化學機械拋光操作，以從該半導體基板的該第一表面移除該介電材料，其中在該化學機械拋光操作期間並未暴露該縫隙。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/953,567 | 2020-11-20 | ||
| US16/953,567 US11410873B2 (en) | 2020-11-20 | 2020-11-20 | Deep trench integration processes and devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202236512A true TW202236512A (zh) | 2022-09-16 |
| TWI811852B TWI811852B (zh) | 2023-08-11 |
Family
ID=81658592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW110142758A TWI811852B (zh) | 2020-11-20 | 2021-11-17 | 深的溝道整合處理及元件 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US11410873B2 (zh) |
| EP (1) | EP4248496A1 (zh) |
| KR (1) | KR20230098894A (zh) |
| CN (1) | CN117015858A (zh) |
| TW (1) | TWI811852B (zh) |
| WO (1) | WO2022109029A1 (zh) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6207532B1 (en) | 1999-09-30 | 2001-03-27 | Taiwan Semiconductor Manufacturing Company | STI process for improving isolation for deep sub-micron application |
| KR20050028618A (ko) | 2003-09-19 | 2005-03-23 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
| KR100688547B1 (ko) | 2005-05-18 | 2007-03-02 | 삼성전자주식회사 | Ｓｔｉ 구조를 가지는 반도체 소자 및 그 제조 방법 |
| KR100761466B1 (ko) * | 2006-06-12 | 2007-09-27 | 삼성전자주식회사 | 반도체장치의 소자분리구조 형성방법 |
| KR101379508B1 (ko) | 2008-03-28 | 2014-03-27 | 삼성전자주식회사 | 수직 채널 트랜지스터 및 이의 제조 방법 |
| KR101575813B1 (ko) | 2009-02-02 | 2015-12-09 | 삼성전자주식회사 | 반도체 장치의 소자분리 구조체 형성방법 |
| US9111994B2 (en) * | 2010-11-01 | 2015-08-18 | Magnachip Semiconductor, Ltd. | Semiconductor device and method of fabricating the same |
| US9966454B2 (en) * | 2015-12-14 | 2018-05-08 | International Business Machines Corporation | Contact area to trench silicide resistance reduction by high-resistance interface removal |
| US10879106B2 (en) * | 2018-02-21 | 2020-12-29 | Texas Instruments Incorporated | Apparatus with overlapping deep trench and shallow trench and method of fabricating the same with low defect density |
-
2020
- 2020-11-20 US US16/953,567 patent/US11410873B2/en active Active
-
2021
- 2021-11-17 WO PCT/US2021/059728 patent/WO2022109029A1/en active Application Filing
- 2021-11-17 KR KR1020237019732A patent/KR20230098894A/ko unknown
- 2021-11-17 EP EP21895510.2A patent/EP4248496A1/en active Pending
- 2021-11-17 TW TW110142758A patent/TWI811852B/zh active
- 2021-11-17 CN CN202180078235.0A patent/CN117015858A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022109029A1 (en) | 2022-05-27 |
| TWI811852B (zh) | 2023-08-11 |
| US20220165610A1 (en) | 2022-05-26 |
| KR20230098894A (ko) | 2023-07-04 |
| EP4248496A1 (en) | 2023-09-27 |
| US11410873B2 (en) | 2022-08-09 |
| CN117015858A (zh) | 2023-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI578529B (zh) | 鰭式場效電晶體元件結構與其形成方法 | |
| TWI590383B (zh) | 半導體裝置結構與其形成方法 | |
| WO2016064765A1 (en) | Methods and apparatus for forming horizontal gate all around device structures | |
| TWI458050B (zh) | 分離式字元線之製程 | |
| CN108231897A (zh) | 半导体装置的形成方法 | |
| WO2020023867A1 (en) | 3d nand etch | |
| CN107170823A (zh) | 鳍式场效应晶体管结构及其制造方法 | |
| KR102264257B1 (ko) | 막 형성 방법 및 이를 이용한 반도체 장치 제조 방법 | |
| TWI811852B (zh) | 深的溝道整合處理及元件 | |
| CN111403403A (zh) | 三维存储器及其制造方法 | |
| TW202038445A (zh) | 具有縮小間距的三維反及結構 | |
| CN111834214A (zh) | 半导体结构及其形成方法 | |
| CN109698119B (zh) | 一种半导体器件的制造方法和半导体器件 | |
| TWI817254B (zh) | 深的溝道整合處理之方法及半導體結構 | |
| CN111276483B (zh) | 三维存储器及其制造方法 | |
| CN110867377B (zh) | 虚拟栅的平坦化方法 | |
| CN112687622A (zh) | 鳍式场效应晶体管的单扩散区切断结构及其形成方法 | |
| US11769665B2 (en) | Power device structures and methods of making | |
| US20240188300A1 (en) | 3d memory including hollow epitaxial channels | |
| CN113823600B (zh) | 半导体结构及其形成方法、掩膜版 | |
| TWI396259B (zh) | 動態隨機存取記憶體之凹溝渠通道之自我對準方法 | |
| CN113745109A (zh) | 一种FinFET制造方法 | |
| CN117673145A (zh) | 半导体结构及其形成方法 | |
| CN104425354A (zh) | 浅沟槽隔离结构的制造方法 | |
| TW202401756A (zh) | 用於小間距填充的支撐層 |