TW202235686A - 經表面處理的銅箔及包括其之電路板 - Google Patents

經表面處理的銅箔及包括其之電路板 Download PDF

Info

Publication number
TW202235686A
TW202235686A TW110149134A TW110149134A TW202235686A TW 202235686 A TW202235686 A TW 202235686A TW 110149134 A TW110149134 A TW 110149134A TW 110149134 A TW110149134 A TW 110149134A TW 202235686 A TW202235686 A TW 202235686A
Authority
TW
Taiwan
Prior art keywords
layer
copper foil
protrusion
treated copper
pores
Prior art date
Application number
TW110149134A
Other languages
English (en)
Other versions
TWI790068B (zh
Inventor
劉日煥
鄭周永
甄明玉
柳智娟
吳丞培
Original Assignee
南韓商Skc股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商Skc股份有限公司 filed Critical 南韓商Skc股份有限公司
Publication of TW202235686A publication Critical patent/TW202235686A/zh
Application granted granted Critical
Publication of TWI790068B publication Critical patent/TWI790068B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/623Porosity of the layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/04Wires; Strips; Foils
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10Electroplating with more than one layer of the same or of different metals
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/605Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • C25D7/0614Strips or foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0284Details of three-dimensional rigid printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09054Raised area or protrusion of metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0307Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/0405Solder foil, tape or wire

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laminated Bodies (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

根據例示性實施例,經表面處理的銅箔包括銅箔層和形成在該銅箔層的一個表面上的突起層。該經表面處理的銅箔包括形成在突起層內部或在該銅箔層和該突起層之間的邊界周圍的孔隙。藉由該孔隙,可防止突起的異常生長,並增加與絕緣層的附著性。

Description

經表面處理的銅箔及包括其之電路板
本發明係關於一種經表面處理的銅箔及包括其之電路板,更具體地,在本申請的實施例中係關於一種包括粗糙表面的經表面處理的銅箔及包括其之電路板。
例如,銅箔基板(CCL)係使用於製造印刷電路板,且該銅箔基板包括用於形成電路的銅箔形式的銅層。
該銅箔可在其與樹脂層接觸之表面上進行粗化處理,以穩定地確保結合力和附著力。因此,銅箔的表面可具有相對高的粗糙度,且可包括形成在其上的突出部分。
例如,在用於形成銅薄膜的電鍍製程之後,可藉由改變製程條件來進行用於形成突出部分的另一電鍍製程。該突出部分可增加銅箔的剝離強度。然而,若突出部分係過度生長或不規則地形成,則剝離強度可能降低,且印刷電路板的高頻傳輸特性也可能劣化。
因此,需要開發一種經表面處理的銅箔,能形成精細圖案的電路,同時改善剝離強度。
例如,韓國專利註冊公告號第10-1895745號揭露一種銅箔,其中,樹脂層和黏性表面係接受過粗化處理。
[現有技術文件]
[專利文獻]
韓國專利註冊公告號第10-1895745號
根據本發明的例示性實施例的一目的提供一種具有改善的機械和電穩定性的經表面處理的銅箔。
根據本發明的例示性實施例的另一目的提供一種包括具有改善的機械和電穩定性的經表面處理的銅箔的電路板。
為實現上述目的,根據本發明的一態樣,係提供一種經表面處理的銅箔,其包括:銅箔層;以及形成在該銅箔層的一個表面上的突起層,其中,經表面處理的銅箔包括形成在該突起層內部或在該銅箔層和該突起層之間的邊界周圍的孔隙。
在一些實施例中,該孔隙可包含沿著該銅箔層和該突起層之間的邊界線排列的第一孔隙。
在一些實施例中,該第一孔隙可具有0.01至0.05μm的平均直徑。
在一些實施例中,彼此相鄰的該第一孔隙之間的平均間隔可為約0.15至0.25μm。
在一些實施例中,以該銅箔層和該突起層的厚度的總和計,該第一孔隙可分佈在從該突起層的最低點起算1/3以內的高度區域。
在一些實施例中,該孔隙可復包括形成在該突起層內部的第二孔隙。
在一些實施例中,該第二孔隙的數量係小於該第一孔隙的數量。
在一些實施例中,該突起層可包括複數個突起,且該第二孔隙的截面積與該突起的一個突起的截面積之比為0.001至20%。
在一些實施例中,該突起層可包括複數個突起,且該第二孔隙的截面積與該突起的一個突起的截面積之比為0.001至5%。
根據本發明的另一態樣,提供了一種電路板,其包括:絕緣層;以及形成在該絕緣層的表面且包括銅箔層和形成在該銅箔層的一個表面上的突起層的配線層;其中,該配線層包括形成在該突起層內部或在該銅箔層和該突起層之間的邊界周圍的孔隙。
根據上述實施例,突起層可形成在該銅箔層的一個表面上,且呈線狀排列的孔隙可形成在該銅箔層和該突起層之間的邊界周圍。藉由孔隙,可控制突起的生長,從而確保與絕緣層的均勻附著性。
孔隙可用預定的直徑/間隔形成,從而提供足夠的黏合性和剝離強度,同時抑制銅箔層的電阻的增加。
70:載體表面層
80:剝離層
90:載體箔
100:經表面處理的銅箔
110:銅箔層
120:突起層
130:經表面處理的層
140:突起塗覆層
150:孔隙
150a:第一孔隙
150b:第二孔隙
本發明的上述和其他目的、特徵和其他優點將從以下結合圖式的詳細描述中得到更清楚的理解,其中:
圖1和圖2分別係繪示根據例示性實施例的經表面處理的銅箔的橫截面示意圖;以及
圖3係繪示根據例示性實施例的電路板的橫截面示意圖。
下文將詳細描述本申請的實施例。在這方面,本發明可以各種方式改變並具有多種實施例,使得具體實施例將在圖式中示出並在本揭露中進行詳細描述。然而,本發明不限於特定實施例,所屬技術領域中具有通常知識者將理解,本發明涵蓋落入本發明的精神和範圍內的所有修改物、等同物和替代物。
除非另有定義,在本文使用的包括技術和科學術語的所有術語,具有與本發明所屬技術領域中具有通常知識者一般理解的相同含義。將進一步理解,術語,例如在常用詞典中定義的術語,應被解釋為具有與其在相關技術的上下文中的含義一致的含義,且不會以理想化或過於正式的意義來解釋,除非在此明確定義。
圖1和圖2係分別繪示根據例示性實施例的經表面處理的銅箔的橫截面示意圖。
參照圖1,根據例示性實施例之經表面處理的銅箔100可包括銅箔層110和形成在該銅箔層110的表面上的突起層120。
例如,該銅箔層110可藉由電解銅電鍍製程而形成。該銅箔層110可具有約1至10μm的厚度。例如,該銅箔層110可藉由蝕刻/圖案化製程轉換為包括在電路板中的具有預定線寬的電路配線。
該突起層120可形成在該銅箔層110的下表面或內表面上。可提供該突起層120作為該銅箔層110的粗化層。
在該銅箔層110的下表面或內表面上,可藉由在其上允許銅的電沉積,來形成該突起層120。根據例示性實施例,在該銅箔層110的下表面或內表面上進行初步電解電鍍以形成突起生長核之後,可進行用於形成突起的電鍍(「突起形成電鍍(protrusion-forming plating)」)(例如,膠囊鍍覆)以形成突起層120。
用於形成突起生長的該初步電解電鍍中所使用的銅鹽的濃度,可低於用於該突起形成電鍍的銅鹽的濃度。
在一些實施例中,藉由該突起層120形成實質上粗糙表面的該突起形成電鍍,可在比用於形成該銅箔層110的該電解電鍍更低的電流密度下進行。
如上所述,當藉由電鍍製程形成該突起層120時,該突起層120可與該銅箔層110實質上一體地連接或形成。
該突起層120的提供可增強電路板的核心層或絕緣層(例如環氧樹脂或聚醯亞胺樹脂)的表面與該銅箔層110之間的附著性。
如圖1所示,該突起層120可包括高度或寬度實質上隨機分佈的複數個突起。由於該突起具有隨機分佈,該銅箔層110的粗糙度可增加,從而與該核心層或該絕緣層的附著性可進一步增加。
該突起層120或該突起可具有約0.5至1.5μm的厚度。該突起層120的厚度可小於該銅箔層110的厚度。
根據例示性實施例,該經表面處理的銅箔100可包括形成在該銅箔層110和/或該突起層120內部的孔隙150。
根據例示性實施例,該孔隙150可形成在該銅箔層110和該突起層120之間的邊界周圍。該孔隙150亦可形成在包括於該突起層120中的該突起內部。
在一些實施例中,該孔隙150可包括第一孔隙150a和第二孔隙150b。該第一孔隙150a可沿著該銅箔層110和該突起層120之間的邊界形成。該第二孔隙150b可形成在該突起中。
如上所述,該第一孔隙150a可實質上沿著該銅箔層110和該突起層120之間的邊界線佈置。該第一孔隙150a可作為抑制該突起過度異常生長的障礙物。
例如,從該銅箔層110的該下表面的局部突起的該異常生長所導致的尖端部分(tip portion)或尖峰(spike)的形成,可藉由排列成線狀的該第一孔隙150a來抑制。因此,可防止由於該異常生長突起使該絕緣層的撕裂所導致的絕緣電阻特性中的劣化。
此外,如上所述,該孔隙150的佈置,可賦予整體隨機特性,同時抑制突起的過度異常生長。因此,可有效地實施藉由該突起層120提高附著性/剝離強度。
在一個實施例中,該第一孔隙150a可具有約0.01至0.05μm的平均直徑。在一個實施例中,彼此相鄰的該第一孔隙150a之間的平均間隔可為約0.15至0.25μm。
在上述直徑和/或間隔的範圍內,可充分地實施藉由該突起的附著/剝離強度的增加,同時充分地藉由第一孔隙150a抑制該突起的異常生長。
在一些實施例中,以該銅箔層110和該突起層120的厚度的總和計,該第一孔隙150a可分佈在從該突起層的最低點1/3起算以內的高度區域中。因此,其可防止將該第一孔隙150a將該銅箔層110的部分中的電阻增加實質上提供為配線層的電流路徑。
如上所述,該第二孔隙150b可形成在各個突起中。該第二孔隙150b的數量可小於該第一孔隙150a的數量。在一個實施例中,該第二孔隙150b的數量可小於遍及該經表面處理的銅箔100的該第一孔隙150a的數量。在一個實施例中,在對應於一個突起的寬度內的第二孔隙150b的數量可小於第一孔隙150a的數量。
由於該第二孔隙150b,該突起層120對該絕緣層的附著力亦可強化。例如,藉由該第二孔隙150b,可增加突起生長的隨機性。因此,該經表面處理的銅箔100的附著性/剝離強度可藉由突起層120而進一步增加。
在一個實施例中,該第二孔隙150b的橫截面積與一個突起的橫截面積的比率可為約0.001至20%,較佳為0.001至10%,且更佳為 0.001至5%。在上述範圍內,在附著性的增加充分實現的同時,可防止該突起層120中的電阻過度增加。
突起塗覆層140可形成在該突起層120的表面上。例如,可藉由使用鎳(Ni)、鋅(Zn)和/或鉻(Cr)的防銹處理,來形成該突起塗覆層140。
在一個實施例中,鎳電鍍和鋅電鍍製程可在該突起層120的表面上進行,且可進一步進行額外的鉻酸鹽處理。在這種情況下,可進一步增加該突起層120的表面的防銹特性。
在一個實施例中,該突起層120的表面可進一步進行矽烷偶合劑處理。例如,用矽烷偶合劑稀釋的組成物可施加在該突起層120或該經表面處理的層130上,隨後將其乾燥,以進一步形成矽烷偶合劑層。矽烷偶合劑的實例可包括環氧矽烷偶合劑,諸如4-縮水甘油基丁基三甲氧基矽烷(4-glycidylbutyltrimethoxysilane)、3-環氧丙氧丙基三甲氧基矽烷(3-glycidoxypropyltrimethoxysilane)等;胺基矽烷偶合劑,諸如3-胺丙基三乙氧基矽烷(3-aminopropyltriethoxysilane)、N-2(胺乙基)3-胺丙基三甲氧基矽烷(N-2(aminoethyl)3-aminopropyltrimethoxysilane)、N-3-(4-(3-胺丙基)丁氧基)丙基-3-胺丙基三甲氧基矽烷(N-3-(4-(3-aminopropoxy)butoxy)propyl-3-aminopropyltrimethoxysilane)、N-苯基-3-胺丙基三甲氧基矽烷(N-phenyl-3-aminopropyltrimethoxysilane)等;巰基矽烷偶合劑,諸如3-巰丙基三甲氧基矽烷(3-mercaptopropyltrimethoxysilane)等;烯烴矽烷偶合劑,諸如乙烯基三甲氧基矽烷(vinyltrimethoxysilane)、乙烯基苯基三甲氧基矽烷(vinylphenyltrimethoxysilane)等;丙烯酸系矽烷偶合劑,諸 如3-甲基丙烯醯氧基丙基三甲氧基矽烷(3-metaacryloxypropyltrimethoxysilane)等。
經表面處理的層130可進一步形成在該銅箔層110的上表面上。該經表面處理的層130可藉由使用與該突出塗覆層140的那些材料實質上相同或相似的材料的製程形成。例如,該經表面處理的層130可藉由使用例如鎳(Ni)、鋅(Zn)和/或鉻(Cr)的電鍍或防銹處理來形成。
如圖2所示,載體箔90可以附著至該銅箔層110的上表面。該載體箔90可藉由剝離層80結合至該經表面處理的銅箔100。當該經表面處理的銅箔100與該絕緣層或基板接合時,該載體箔90可用作支撐構件。在將該經表面處理的銅箔100接著之後,該載體箔90可藉由該剝離層80去除。
為了易於進行該經表面處理的銅箔100的製程處理,可使用具有足夠厚度的銅箔作為該載體箔90。例如,該載體箔90可具有15至50μm的厚度。
該剝離層80可包含Cr、Ni、Co、Zn、Fe、Mo、Ti、W、P或其合金。該剝離層80上可形成包括諸如矽烷偶合劑或橡膠等材料的有機膜。
載體表面層70可形成在該載體箔90的上表面上。該載體表面層70可藉由使用例如鎳(Ni)、鋅(Zn)和/或鉻(Cr)的電鍍或防銹處理而形成。
根據例示性實施例,提供一種具有施加在其上的如上所述的經表面處理的銅箔100的電路板。
圖3係繪示根據例示性實施例的電路板的橫截面示意圖。為了便於說明,圖3中顯示經表面處理的銅箔100的突出及孔隙等細部結構。
參照圖3,電路板可包括形成在絕緣層200上的配線層。
該絕緣層200可包括諸如環氧樹脂的有機樹脂層,且還可包括浸漬在該樹脂層中的無機顆粒或無機纖維(例如,玻璃纖維)。例如,該絕緣層200可由預浸體所製成。
該配線層可包括分別形成在該絕緣層200的上表面和下表面上的上配線層210和下配線層220。該上配線層210和該下配線層220中的至少一者,可由根據上述例示性實施例的經表面處理的銅箔100而形成。
如上所述,該經表面處理的銅箔100包括突起和孔隙,且可用高可靠性和高附著力附著至該絕緣層200的表面。
該電路板還可包括藉由穿過該絕緣層200以令該上配線層210和該下配線層220彼此電連接的通孔結構(via structure)240。例如,可形成穿過該上配線層210和該絕緣層200的通孔(via hole)230。之後,可藉由無電鍍(electroless plating)或電解電鍍製程至少部分地填充該通孔230以形成該通孔結構240。
下文將結合具體的實驗例對本申請所提供的實施例作進一步的說明。然而,以下實驗例僅用於說明本發明,且並不用於限制所附的申請專利範圍,所屬技術領域中具有通常知識者將清楚地理解,在本發明的範圍和精神內,各種改變和修改都是可能的。此等改變和修改適當地包括在所附申請專利範圍中。
實例1
(1)銅箔層的形成
使用具有1.1μm的表面粗糙度和40μm的厚度的未經處理的電解銅箔作為載體箔,在該載體箔的表面上進行鉻電鍍,以形成具有0.006μm的厚度的鉻電鍍層(剝離層)。接著,使用以下電解液組成物中所示的硫酸銅溶液作為電解液,在35A/dm2的電流密度和45℃的電解液溫度的條件下進行電解電鍍,以形成具有6μm的厚度的銅箔層。
(電解液的組成物)
硫酸銅(CuSO4‧5H2O):250至350g/L
硫酸(H2SO4):80至120g/L
3-巰基-1-丙烷磺酸鈉(sodium 3-mercapto-1-propanesulfonate):0.5至5ppm
醋酸丁酸纖維素(cellulose acetate butyrate)(12,000或更低的分子量,Sigma Aldrich):1至10ppm
1,6-脫水-β-D-葡萄糖(1,6-Anhydro-β-D-glucose):1至10ppm
氯:10至50ppm
(2-1)粗化粒子(突起)上的電沉積:初期電解電鍍
在以下條件下藉由直流電對超薄銅箔進行陰極電解處理,從而使銅在細粗化顆粒(突起生長核)上電沉積。
(a)電解液的組成物
硫酸銅(CuSO4‧5H2O):80至140g/L
硫酸(H2SO4):110至160g/L
5-巰基-1H-1,2,3-三唑鈉鹽(5-Mercapto-1H-1,2,3-triazole sodium salt):0.1至4g/L
硫酸亞鐵(FeSO4‧7H2O):1至15g/L
1,6-脫水-β-D-葡萄糖:1至10ppm
4-胺基-3-肼基-5-驗基-1,2,4-三唑:1至10ppm
(b)電解處理條件
i)電解液的溫度:35℃
ii)電流密度:36A/dm2
iii)處理時間:10秒
(2-2)膠囊電鍍(capsule plating):突起形成電鍍
在以下條件下進行膠囊電鍍以形成突起層。
(a)電解液的組成物
硫酸銅(CuSO4‧5H2O):200至300g/L
硫酸(H2SO4):90至130g/L
(b)電解處理條件
i)電解液溫度:60℃
ii)電流密度:15A/dm2
iii)處理時間:8秒
(3)表面處理
在形成有突起層的銅箔層的表面進行鎳磷電鍍(Ni=0.1mg/dm2)和鋅電鍍(Zn=0.1mg/dm2)。之後,對其進行鉻酸鹽處理(Cr=0.06 mg/dm2),接著用環氧矽烷偶合劑(Si=0.004mg/dm2)對其進行處理以形成經表面處理的層。
實例2
用於銅箔層的電解液的組成物改變為如下所示,且用於形成粗化粒子(突起)的電鍍係在以下條件下所進行。
(1)銅箔層的形成
硫酸銅(CuSO4‧5H2O):250至350g/L
硫酸(H2SO4):80至120g/L
3-巰基-1-丙烷磺酸鈉:0.5至5ppm
(2)藉由電沉積形成粗化粒子(突起層)
(a)電解液的組成物
硫酸銅(CuSO4‧5H2O):80至140g/L
硫酸(H2SO4):110至160g/L
鉬酸鈉(Na2Mo4‧2H2O):0.05至3g/L
硫酸亞鐵(FeSO4‧7H2O):1至15g/L
(b)電解液的溫度:40℃
(c)電流密度:45A/dm2
(d)處理時間:6秒
比較例
購買並製備具有無孔隙的粗糙表面(粗糙度:2.5μm)的商用的銅箔產品(銅箔層厚度:6μm)。
從由實例1和實例2中所製備的銅箔的橫截面的SEM圖像,來測量孔隙的直徑、數量和間隔。測量結果顯示在下列表1中。
[表1]
Figure 110149134-A0202-12-0014-1
剝離強度的測量
將實例和比較例的經表面處理的銅箔分別切割成長250mm和寬250mm的尺寸後,裝載厚度為50μm的聚醯亞胺片材(由UBE株式會社製造,UPILEX-VT)在經表面處理的銅箔的突起層或粗糙表面上,並放置整個層板在兩塊光滑不銹鋼板之間。之後,用20torr的真空壓力機在330℃的溫度和2kg/cm2的壓力進行熱壓縮10分鐘,接著在330℃的溫度和50kg/cm2的壓力再次進行熱壓縮5分鐘。
如上所述所製備的經表面處理的銅箔-聚醯亞胺薄膜層板(銅箔基板)的剝離強度,係按照JIS C6471標準在180度的剝離角進行測量。
測量結果顯示於下列表2中。
[表2]
Figure 110149134-A0202-12-0015-2
參照表2,可見到在實例的銅箔中的剝離強度係提高的。此外,在以預定範圍的間隔形成具有0.01至0.05μm的孔隙的實例1中,剝離強度進一步增高。
100:經表面處理的銅箔
110:銅箔層
120:突起層
130:經表面處理的層
140:突起塗覆層
150:孔隙
150a:第一孔隙
150b:第二孔隙

Claims (10)

  1. 一種經表面處理的銅箔,包括:
    銅箔層;以及
    突起層,形成在該銅箔層的一個表面上,
    其中,該經表面處理的銅箔包括孔隙,該孔隙形成在該突起層內部或在該銅箔層和該突起層之間的邊界周圍。
  2. 如請求項1所述的經表面處理的銅箔,其中,該孔隙包含第一孔隙,該第一孔隙係沿著該銅箔層和該突起層之間的邊界線排列。
  3. 如請求項2所述的經表面處理的銅箔,其中,該第一孔隙具有0.01至0.05μm的平均直徑。
  4. 如請求項3所述的經表面處理的銅箔,其中,彼此相鄰的該第一孔隙之間的平均間隔係約0.15至0.25μm。
  5. 如請求項2所述的經表面處理的銅箔,其中,以該銅箔層和該突起層的厚度的總和計,該第一孔隙分佈在從該突起層的最低點起算1/3以內的高度區域。
  6. 如請求項2所述的經表面處理的銅箔,其中,該孔隙復包括第二孔隙,該第二孔隙形成在該突起層內部。
  7. 如請求項6所述的經表面處理的銅箔,其中,該第二孔隙的數量係小於該第一孔隙的數量。
  8. 如請求項6所述的經表面處理的銅箔,其中,該突起層包括複數個突起,且該第二孔隙的截面積與該突起的一個突起的截面積之比為0.001至20%。
  9. 如請求項6所述的經表面處理的銅箔,其中,該突起層包括複數個突起,且該第二孔隙的截面積與該突起的一個突起的截面積之比為0.001至5%。
  10. 一種電路板,包括:
    絕緣層;以及
    配線層,形成在該絕緣層的表面且包括銅箔層和形成在該銅箔層的一個表面的突起層;
    其中,該配線層包括孔隙,該孔隙形成在該突起層內部或在該銅箔層和該突起層之間的邊界周圍。
TW110149134A 2020-12-30 2021-12-28 經表面處理的銅箔及包括其之電路板 TWI790068B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0187233 2020-12-30
KR1020200187233A KR102454686B1 (ko) 2020-12-30 2020-12-30 표면 처리 동박 및 이를 포함하는 회로 기판

Publications (2)

Publication Number Publication Date
TW202235686A true TW202235686A (zh) 2022-09-16
TWI790068B TWI790068B (zh) 2023-01-11

Family

ID=82260563

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110149134A TWI790068B (zh) 2020-12-30 2021-12-28 經表面處理的銅箔及包括其之電路板

Country Status (7)

Country Link
US (1) US20240090137A1 (zh)
EP (1) EP4273304A1 (zh)
JP (1) JP2024500998A (zh)
KR (1) KR102454686B1 (zh)
CN (1) CN116648530A (zh)
TW (1) TWI790068B (zh)
WO (1) WO2022145779A1 (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005048277A (ja) * 2003-07-15 2005-02-24 Mitsui Mining & Smelting Co Ltd キャリア箔付電解銅箔及びそのキャリア箔付電解銅箔の製造方法
TW200535259A (en) * 2004-02-06 2005-11-01 Furukawa Circuit Foil Treated copper foil and circuit board
EP2133448B1 (en) * 2007-03-02 2019-10-30 Furukawa Electric Co., Ltd. Production method and device for surface roughening of a copper plate
JP5242710B2 (ja) * 2010-01-22 2013-07-24 古河電気工業株式会社 粗化処理銅箔、銅張積層板及びプリント配線板
JP5304666B2 (ja) * 2010-01-22 2013-10-02 ソニー株式会社 電池用電極の製造方法
US9955583B2 (en) * 2013-07-23 2018-04-24 Jx Nippon Mining & Metals Corporation Surface-treated copper foil, copper foil with carrier, substrate, resin substrate, printed wiring board, copper clad laminate and method for producing printed wiring board
WO2015151935A1 (ja) * 2014-03-31 2015-10-08 三井金属鉱業株式会社 キャリア箔付銅箔、銅張積層板及びプリント配線板
TWI643982B (zh) * 2015-02-16 2018-12-11 日進Materials股份有限公司 電解銅箔,包含該銅箔之電氣組件及電池
CN107614760B (zh) 2015-07-03 2018-07-13 三井金属矿业株式会社 粗糙化处理铜箔、覆铜层叠板和印刷电路板
MY180785A (en) * 2015-07-23 2020-12-09 Mitsui Mining & Smelting Co Ltd Resin-clad copper foil, copper-clad laminated plate, and printed wiring board
KR102318607B1 (ko) * 2017-03-28 2021-10-27 에스케이넥실리스 주식회사 양호한 내굴곡성을 갖는 연성동박적층판 및 연성동박적층판의 시험 방법

Also Published As

Publication number Publication date
EP4273304A1 (en) 2023-11-08
TWI790068B (zh) 2023-01-11
CN116648530A (zh) 2023-08-25
JP2024500998A (ja) 2024-01-10
KR20220095578A (ko) 2022-07-07
WO2022145779A1 (ko) 2022-07-07
US20240090137A1 (en) 2024-03-14
KR102454686B1 (ko) 2022-10-13

Similar Documents

Publication Publication Date Title
US9028972B2 (en) Copper foil for printed wiring board, method for producing said copper foil, resin substrate for printed wiring board and printed wiring board
US9788423B2 (en) Copper foil with carrier
JP5129642B2 (ja) 表面処理銅箔及びその表面処理銅箔を用いて得られる銅張積層板並びにその銅張積層板を用いて得られるプリント配線板
KR101830994B1 (ko) 조화처리된 동박, 그 제조방법, 동박 적층판 및 인쇄회로기판
TWI434965B (zh) A roughening method for copper foil, and a copper foil for a printed wiring board which is obtained by the roughening method
KR101208310B1 (ko) 폴리이미드계 플렉시블 동장 적층판용 동박, 폴리이미드계플렉시블 동장 적층판 및 폴리이미드계 플렉시블 프린트배선판
US20060088723A1 (en) Surface treated copper foil and circuit board
JP4087369B2 (ja) キャリア付き極薄銅箔、およびプリント配線板
WO2012169249A1 (ja) 液晶ポリマー銅張積層板及び当該積層板に用いる銅箔
JP2007007937A (ja) キャリア付き極薄銅箔、ポリイミド系フレキシブル銅張積層板、及びポリイミド系フレキシブルプリント配線板
JP7374298B2 (ja) 粗化処理銅箔、銅張積層板及びプリント配線板
JP2013001993A (ja) キャリア箔付き極薄銅箔およびその製造方法
TW201900410A (zh) 粗糙化處理銅箔,附載體銅箔,銅箔層積板及印刷配線板
US6495022B2 (en) Method of producing copper foil for fine wiring
JP5248684B2 (ja) 電子回路及びその形成方法並びに電子回路形成用銅張積層板
TWI790068B (zh) 經表面處理的銅箔及包括其之電路板
TW201942422A (zh) 表面處理銅箔、覆銅層積板、及印刷配線板的製造方法
JP4391449B2 (ja) キャリア付き極薄銅箔及びプリント配線基板
US20210195737A1 (en) Surface-treated copper foil, manufacturing method thereof, copper foil laminate including the same, and printed wiring board including the same
TWI756038B (zh) 粗糙化處理銅箔、附有載體銅箔、覆銅層壓板及印刷配線板
KR102506594B1 (ko) 표면 처리 동박 및 이를 포함하는 회로 기판
WO2022209990A1 (ja) 粗化処理銅箔、銅張積層板及びプリント配線板
TWI808700B (zh) 粗化處理銅箔、銅箔積層板及印刷佈線板
KR20170037750A (ko) 표면처리동박 및 그의 제조방법
WO2021166513A1 (ja) 表面処理金属箔及び金属張積層板