TW202234630A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202234630A
TW202234630A TW111100015A TW111100015A TW202234630A TW 202234630 A TW202234630 A TW 202234630A TW 111100015 A TW111100015 A TW 111100015A TW 111100015 A TW111100015 A TW 111100015A TW 202234630 A TW202234630 A TW 202234630A
Authority
TW
Taiwan
Prior art keywords
cell
insulating film
film
interlayer insulating
semiconductor device
Prior art date
Application number
TW111100015A
Other languages
English (en)
Other versions
TWI771256B (zh
Inventor
金碩炫
金永信
朴桐湜
李鐘旼
崔準容
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Application granted granted Critical
Publication of TWI771256B publication Critical patent/TWI771256B/zh
Publication of TW202234630A publication Critical patent/TW202234630A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66719—With a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7846—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the lateral device isolation region, e.g. STI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)

Abstract

一種半導體裝置包括：基底，包括胞元區；胞元區隔離膜，位於基底中且沿著胞元區的外邊緣延伸；位元線結構，位於基底上且位於胞元區中，其中位元線結構具有位於胞元區隔離膜上的遠端；胞元間隔件，位於位元線結構的遠端的垂直側表面上；蝕刻停止件膜，沿著胞元間隔件的側表面及胞元區隔離膜的頂面延伸；以及層間絕緣膜，位於蝕刻停止件膜上以及胞元間隔件的側表面上，其中層間絕緣膜包含氮化矽。

Description

半導體裝置
本揭露是有關於一種半導體裝置。 [相關申請案的交叉參考]
本申請案主張於2021年2月19日在韓國智慧財產局提出申請的韓國專利申請案第10-2021-0022534號的優先權以及自所述韓國專利申請案獲得的所有權益，所述韓國專利申請案的內容全文併入本文供參考。
半導體裝置可能具有越來越高的積體程度或積體度。因此，為了在相同的面積中實施更多的半導體元件，單個電路圖案可能越來越小。換言之，隨著半導體裝置的積體度增加，半導體裝置的組件的設計規則正在減少。
在高度按比例縮放的半導體裝置中，形成多條配線線（wire line）及插入於所述線之間的多個掩埋式接觸件（buried contact，BC）的製程可能變得越來越複雜及困難。
本揭露的技術目的是提供一種可具有改善的可靠性及效能的半導體裝置。
根據本揭露的目的並不限於上述目的。上文未提及的根據本揭露的其他目的及優點可自以下說明理解且可自根據本揭露的實施例而更清楚地理解。此外，將容易理解，根據本揭露的目的及優點可藉由申請專利範圍中揭露的特徵及其組合來達成。
根據本發明概念的態樣，提供一種半導體裝置，所述半導體裝置包括：基底，包括胞元區；胞元區隔離膜，位於所述基底中且沿著所述胞元區的外邊緣延伸；位元線結構，位於所述基底上且位於所述胞元區中，其中所述位元線結構具有位於所述胞元區隔離膜上的遠端；胞元間隔件，位於所述位元線結構的所述遠端的垂直側表面上；蝕刻停止件膜，沿著所述胞元間隔件的側表面及所述胞元區隔離膜的頂面延伸；以及層間絕緣膜，位於所述蝕刻停止件膜上以及所述胞元間隔件的所述側表面上，其中所述層間絕緣膜包含氮化矽。
根據本發明概念的態樣，提供一種半導體裝置，所述半導體裝置包括：基底，包括胞元區及沿著所述胞元區的周邊的周邊區域；胞元區隔離膜，位於所述基底中且沿著所述胞元區的外邊緣延伸；位元線結構，位於所述基底上且位於所述胞元區中，其中所述位元線結構具有位於所述胞元區隔離膜上的遠端；周邊閘極結構，位於所述基底上且位於所述周邊區域中；層間絕緣膜，位於所述胞元區隔離膜上且位於所述位元線結構的所述遠端上；以及插置絕緣膜，設置於所述胞元區隔離膜上，其中所述插置絕緣膜位於所述層間絕緣膜與所述周邊閘極結構之間，其中所述層間絕緣膜的與所述插置絕緣膜接觸的側表面朝向所述插置絕緣膜凸起。
根據本發明概念的態樣，提供一種半導體裝置，所述半導體裝置包括：基底，包括胞元區及沿著所述胞元區的周邊的周邊區域；胞元區隔離膜，位於所述基底中且沿著所述胞元區的外邊緣延伸，以界定所述胞元區；閘極電極，包括位於所述基底中且位於所述胞元區中的至少一部分，其中所述閘極電極在第一方向上延伸；位元線結構，位於所述基底上且位於所述胞元區中，其中所述位元線結構在與所述第一方向相交的第二方向上延伸，其中所述位元線結構具有位於所述胞元區隔離膜上的遠端；胞元間隔件，位於所述位元線結構的側表面上；周邊閘極結構，位於所述周邊區域中且位於所述基底上，其中所述周邊閘極結構在所述第二方向上與所述位元線結構間隔開；蝕刻停止件膜，沿著所述胞元間隔件的側表面、所述胞元區隔離膜的頂面及所述周邊閘極結構的外面延伸；以及層間絕緣膜，位於所述蝕刻停止件膜上以及所述胞元間隔件的所述側表面上，其中所述層間絕緣膜延伸至位於所述胞元間隔件與所述周邊閘極結構之間的空間的至少一部分中，其中所述層間絕緣膜包含氮化矽。
為了例示的簡單及清楚，圖中的元件並不一定按比例繪製。不同圖中的相同的參考編號表示相同或相似的元件，且同樣實行相似的功能。此外，為了簡化說明，省略眾所習知的步驟及元件的說明及細節。此外，在本揭露的以下詳細說明中，陳述許多具體細節，以提供對本揭露的透徹理解。然而，應理解，本揭露可在不具有該些具體細節的條件下實踐。在其他情況下，尚未詳細闡述眾所習知的方法、過程、組件及電路，以免不必要地模糊本揭露的各個態樣。
各種實施例的實例將在以下進一步例示及闡述。應理解，本文中的說明並非旨在將申請專利範圍限制於所闡述的特定實施例。相反，本文中的說明旨在涵蓋由所附申請專利範圍界定的本揭露的精神及範圍內可能包括的替代、修改及等效物。
在用於闡述本揭露實施例的圖式中揭露的形狀、大小、比率、角度、數字等僅作為實例提供，且本揭露並不限於此。
本文中使用的術語僅出於闡述特定實施例的目的，且並非旨在限制本揭露。除非上下文清楚地另外指明，否則如本文中所使用的單數形式「一（a/an）」旨在亦包括複數形式。應進一步理解，當在本說明書中使用用語「包括（comprises/comprising）」、「包含（includes/including）」時，是規定所述特徵、整數、操作、元件及/或組件的存在，但並不排除一或多個其他特徵、整數、操作、元件、組件及/或其部分的存在或添加。如本文中所使用的用語「及/或（and/or）」包括相關聯的列出項中的一或多者的任意及所有組合。例如「…中的至少一者」等表達在位於一系列元件之後時可修飾整個系列的元件而並非修飾所述一系列元件中的各別元件。除非另有規定，否則當提及「C至D」時，此意指C至D包括在內。
應理解，儘管用語「第一（first）」、「第二（second）」、「第三（third）」等可在本文中用於闡述各種元件、組件、區、層及/或區段，但該些元件、組件、區、層及/或區段不應該受到該些用語的限制。該些用語用於區分一個元件、組件、區、層或區段與另一元件、組件、區、層或區段。因此，在不背離本揭露的精神及範圍的條件下，以下闡述的第一元件、組件、區、層或區段可被稱為第二元件、組件、區、層或區段。
另外，亦應理解，當第一元件或層被指存在於第二元件或層「上（on）」或「下面（beneath）」時，第一元件可直接設置於第二元件上或第二元件下面或者可間接設置於第二元件上或第二元件下面，使得第三元件或層設置於第一元件或層與第二元件或層之間。
應理解，當一元件或層被指「連接至」或「耦合至」另一元件或層時，所述元件或層可直接位於所述另一元件或層上、直接連接至或直接耦合至另一元件或層，或者可存在一或多個中間元件或層。另外，亦應理解，當元件或層被指位於兩個元件或層「之間」時，所述元件或層可為所述兩個元件或層之間的唯一元件或層，或者亦可存在一或多個中間元件或層。
此外，如本文中所使用的，當層、膜、區、板等設置於另一層、膜、區、板等「上」或者另一層、膜、區、板等的「頂上」時，前者可直接接觸後者，或者再一層、膜、區、板等可設置於前者與後者之間。如本文中所使用的，當層、膜、區、板等直接設置於另一層、膜、區、板等「上」或者另一層、膜、區、板等的「頂上」時，前者直接接觸後者，且再一層、膜、區、板等不設置於前者與後者之間。此外，如本文中所使用的，當層、膜、區、板等設置於另一層、膜、區、板等「下方」或「之下」時，前者可直接接觸後者，或者再一層、膜、區、板等可設置於前者與後者之間。如本文中所使用的，當層、膜、區、板等直接設置於另一層、膜、區、板等「下方」或「之下」時，前者直接接觸後者，且再一層、膜、區、板等不設置於前者與後者之間。亦即，當元件「直接」位於彼此上或直接位於彼此下面、或者彼此直接接觸、或者直接連接至或直接耦合至彼此時，不存在中間元件。
除非另外定義，否則本文所使用的所有用語（包括技術及科學用語）的含義均與本發明概念的所屬技術中具有通常知識者所通常理解的含義相同。更應理解，用語（例如在常用詞典中所定義的用語）應被解釋為具有與其在相關技術的上下文中的含義一致的含義，且除非在本文中明確定義，否則不應將其解釋為具有理想化或過於正式的意義。
在時間關係的說明中，例如，兩個事件之間的時間優先關係（例如在另一事件「之後（after）」、「後面（subsequent to）」、「之前（before）」等）除非指明「直接在…之後」、「直接在…後面」或「直接在…之前」，否則在所述兩個事件之間可能發生另一事件。
本揭露的各種實施例的特徵可局部地或完全地彼此結合，且可在技術上彼此關聯或彼此操作。所述實施例可彼此獨立地實施且可以相關聯的關係一起實施。
為了易於闡釋，本文中可能使用例如「位於…下面（beneath）」、「位於…下方（below）」、「下部的（lower）」、「位於…之下（under）」、「位於…上方（above）」、「上部的（upper）」等空間相對性用語來闡述圖中所示的一個元件或特徵與另一（其他）元件或特徵的關係。應理解，所述空間相對性用語旨在除圖中所繪示的定向外亦囊括裝置在使用或操作中的不同定向。舉例而言，當圖中的裝置被翻轉時，被闡述為位於其他元件或特徵「下方」或「下面」或「之下」的元件然後將被定向為位於其他元件或特徵「上方」。因此，示例性用語「下方」及「之下」可包括上方及下方的定向二者。裝置可具有其他定向（例如旋轉90度或處於其他定向），且本文中所使用的空間相對性描述語可同樣相應地進行解釋。
「Dl方向」及「D2方向」不應僅被解釋為具有D1方向與D2方向彼此垂直的幾何關係。「D1方向」及「D2方向」可被解釋為在本文中的組件可功能性地工作的範圍內具有更寬的方向。
圖1是根據一些實施方式的半導體裝置的示意性佈局。圖2是圖1所示R1部分的放大示意性佈局。圖3是示出圖1所示R2部分的放大示意性佈局圖。圖4是沿著圖1中的線A-A截取的剖視圖。圖5是沿著圖2中的線B-B截取的剖視圖。
作為參照，圖4可為沿著圖2及圖3所示位元線BL截取的剖視圖。
在根據一些實施方式的半導體裝置的圖中，藉由實例例示出動態隨機存取記憶體（Dynamic Random Access Memory，DRAM）。然而，本揭露並不限於此。
參照圖1至圖5，根據一些實施方式的半導體裝置可包括胞元區20、胞元區隔離膜22及周邊區域或區24。胞元區隔離膜22可沿著胞元區20的外邊緣形成。胞元區隔離膜22可界定胞元區20或胞元區20的邊界。胞元區隔離膜22可將胞元區20與周邊區24彼此隔開。周邊區24可沿著胞元區20的周邊形成。周邊區24可被定義為圍繞胞元區20的周邊。
胞元區20可包括多個胞元主動區域ACT。胞元主動區域ACT可由形成於基底100中的胞元元件分隔膜105界定。隨著半導體裝置的設計規則減少，胞元主動區域ACT可具有如圖2中所示的以對角線或斜線延伸的條形狀。舉例而言，胞元主動區域ACT可在第三方向D3上延伸。
多個閘極電極中的每一者可在第一方向D1上延伸且與胞元主動區域ACT交叉。所述多個閘極電極可彼此平行延伸。所述多個閘極電極中的每一者可被實施成例如多條字元線WL中的每一者。字元線WL可以相等的間距彼此間隔開。字元線WL的寬度或字元線WL之間的間距可根據設計規則來確定。
在第一方向D1上延伸的所述兩條字元線WL可使得能夠將每一胞元主動區域ACT分成三個部分。胞元主動區域ACT可包括儲存連接區域及位元線連接區域。位元線連接區域可位於胞元主動區域ACT的中間部分處，而儲存連接區域可位於胞元主動區域ACT的端部處。
在字元線WL上可設置有在與字元線WL的延伸方向垂直的第二方向D2上延伸的多條位元線BL。所述多條位元線BL可彼此平行延伸。位元線BL可被佈置成以相同的間距彼此間隔開。位元線BL的寬度或位元線BL之間的間距可根據設計規則來確定。
根據一些實施方式的半導體裝置可包括形成於胞元主動區域ACT上的各種接觸件佈置。各種接觸件佈置可包括例如直接接觸件DC、掩埋式接觸件BC及著陸墊（landing pad）LP等。
就此而論，直接接觸件DC可意指將胞元主動區域ACT電性連接至位元線BL的接觸件。掩埋式接觸件BC可意指將胞元主動區域ACT連接至電容器的下部電極191的接觸件。就佈置結構而言，掩埋式接觸件BC與胞元主動區域ACT之間的接觸面積可為小的。因此，可引入導電性著陸墊LP，以擴展胞元主動區域ACT與掩埋式接觸件BC之間的接觸面積且擴展掩埋式接觸件BC與電容器的下部電極191之間的接觸面積。
著陸墊LP可設置於胞元主動區域ACT與掩埋式接觸件BC之間且可設置於掩埋式接觸件BC與電容器的下部電極191之間。在根據一些實施方式的半導體裝置中，著陸墊LP可設置於掩埋式接觸件BC與電容器的下部電極191之間。藉由引入著陸墊LP來擴展接觸面積可使得能夠減小胞元主動區域ACT與電容器的下部電極191之間的接觸電阻。
直接接觸件DC可連接至位元線連接區域。掩埋式接觸件BC可連接至儲存連接區域。由於掩埋式接觸件BC設置於胞元主動區域ACT的兩個相對的端部中的每一者中，因此著陸墊LP可被設置成與胞元主動區域ACT的兩個相對的端部中的每一者相鄰且與掩埋式接觸件BC局部地交疊。換言之，掩埋式接觸件BC可被形成為在相鄰的字元線WL之間及相鄰的位元線BL之間與胞元主動區域ACT及胞元元件分隔膜105交疊。
字元線WL可被形成為掩埋於基底100中的結構。字元線WL可在直接接觸件DC之間或掩埋式接觸件BC之間與胞元主動區域ACT交叉地延伸。如圖所示，兩條字元線WL可延伸穿過一個胞元主動區域ACT。當胞元主動區域ACT沿著第三方向D3延伸時，字元線WL的延伸方向相對於胞元主動區域ACT的延伸方向可具有小於90度的角度。
直接接觸件DC及掩埋式接觸件BC可以對稱的方式佈置。因此，直接接觸件DC及掩埋式接觸件BC可沿著第一方向D1及第二方向D2佈置成直線或實質上呈線性地佈置。與直接接觸件DC及掩埋式接觸件BC不同，著陸墊LP可在位元線BL所延伸的第二方向D2上以之字形方式佈置。此外，著陸墊LP可在字元線WL所延伸的第一方向D1上與每一位元線BL的側表面的相同部分交疊。舉例而言，第一線上的著陸墊LP中的每一者可與對應的位元線BL的左側表面交疊，而第二線上的著陸墊LP中的每一者可與對應的位元線BL的右側表面交疊。
參照圖3至圖5，根據一些實施方式的半導體裝置可包括多個胞元閘極結構110、多個位元線結構140ST、多個儲存接觸件120、資訊儲存器190及周邊閘極結構240ST。
基底100可包括胞元區20、胞元區隔離膜22及周邊區24。基底100可為矽基底或絕緣體上矽（silicon-on-insulator，SOI）基底。作為另一種選擇，基底100可包含矽鍺、絕緣體上矽鍺（silicon germanium on insulator，SGOI）、銻化銦、鉛碲化合物、砷化銦、磷化銦、砷化鎵或銻化鎵。然而，本揭露並不限於此。
所述多個胞元閘極結構110、所述多個位元線結構140ST、所述多個儲存接觸件120及資訊儲存器190可設置於胞元區20中。周邊閘極結構240ST可設置於周邊區24中。
胞元元件分隔膜105可形成於基底100中且位於胞元區20中。胞元元件分隔膜105可具有帶有極好的元件分隔能力的淺溝渠隔離（shallow trench isolation，STI）結構。胞元元件分隔膜105可界定胞元區20內的胞元主動區域ACT。如圖2中所示，由胞元元件分隔膜105界定的胞元主動區域ACT可具有包括短軸及長軸的細長島形狀。胞元主動區域ACT可具有對角線延伸形狀，以相對於與胞元元件分隔膜105在水平方向上齊平的字元線WL的延伸方向具有小於90度的角度。此外，胞元主動區域ACT可具有對角線延伸形狀，以相對於形成於胞元元件分隔膜105上的位元線BL的延伸方向具有小於90度的角度。
胞元區隔離膜22可具有STI結構。胞元區20可由胞元區隔離膜22界定。
胞元元件分隔膜105及胞元區隔離膜22中的每一者可包括例如氧化矽膜、氮化矽膜及氮氧化矽膜中的至少一者。然而，本揭露並不限於此。在圖4及圖5中，胞元元件分隔膜105及胞元區隔離膜22中的每一者被示出為形成為單層絕緣膜。然而，此僅是為了便於例示而示出，且本揭露並不限於此。端視胞元元件分隔膜105及胞元區隔離膜22中的每一者的寬度而定，胞元元件分隔膜105及胞元區隔離膜22中的每一者可被形成為單層絕緣膜，或者被形成為多層絕緣膜的堆疊。
在圖4及圖5中，胞元元件分隔膜105的頂面（例如，上表面或頂表面）、基底100的頂面及胞元區隔離膜22的頂面被示出為在水平方向上彼此齊平。然而，此僅是為了便於例示而示出，且本揭露並不限於此。
胞元閘極結構110可形成於基底100及胞元元件分隔膜105中。胞元閘極結構110可沿著胞元元件分隔膜105及由胞元元件分隔膜105界定的胞元主動區域ACT形成。胞元閘極結構110可包括形成於基底100及胞元元件分隔膜105中的胞元閘極溝渠115、胞元閘極絕緣膜111、胞元閘極電極112、胞元閘極頂蓋圖案113及胞元閘極頂蓋導電膜114。就此而論，胞元閘極電極112可用作字元線WL。與圖4及圖5中所示不同，胞元閘極結構110可不包括胞元閘極頂蓋導電膜114。
胞元閘極絕緣膜111可沿著胞元閘極溝渠115的側壁及底面（例如，下表面或底表面）延伸。胞元閘極絕緣膜111可沿著胞元閘極溝渠115的至少一部分的輪廓延伸。胞元閘極絕緣膜111可包含例如氧化矽、氮化矽、氮氧化矽或具有較氧化矽的介電常數高的介電常數的高介電常數材料中的至少一者。高介電常數材料可包括例如氧化鉿、氧化鉿矽、氧化鉿鋁、氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯矽、氧化鉭、氧化鈦、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鋁、氧化鉛鈧鉭、鈮酸鉛鋅及其組合。
胞元閘極電極112可形成於胞元閘極絕緣膜111上。胞元閘極電極112可填充胞元閘極溝渠115的一部分。胞元閘極頂蓋導電膜114可沿著胞元閘極電極112的頂面延伸。
胞元閘極電極112可包含金屬、金屬合金、導電金屬碳氮化物、導電金屬碳化物、金屬矽化物、經摻雜的半導體材料、導電金屬氮氧化物及導電金屬氧化物中的至少一者。胞元閘極電極112可包含例如TiN、TaC、TaN、TiSiN、TaSiN、TaTiN、TiAlN、TaAlN、WN、Ru、TiAl、TiAlC-N、TiAlC、TiC、TaCN、W、Al、Cu、Co、Ti、Ta、Ni、Pt、Ni-Pt、Nb、NbN、NbC、Mo、MoN、MoC、WC、Rh、Pd、Ir、Ag、Au、Zn、V、RuTiN、TiSi、TaSi、NiSi、CoSi、IrOx、RuOx及其組合中的至少一者。然而，本揭露並不限於此。胞元閘極頂蓋導電膜114可包含例如多晶矽或多晶矽鍺。然而，本揭露並不限於此。
胞元閘極頂蓋圖案113可設置於胞元閘極電極112及胞元閘極頂蓋導電膜114上。胞元閘極頂蓋圖案113可填充胞元閘極溝渠115的除了胞元閘極電極112及胞元閘極頂蓋導電膜114之外的剩餘部分。胞元閘極絕緣膜111被示出為沿著胞元閘極頂蓋圖案113的側壁延伸。然而，本揭露並不限於此。胞元閘極頂蓋圖案113可包含例如氮化矽SiN、氮氧化矽SiON、氧化矽SiO 2、碳氮化矽SiCN、碳氧氮化矽SiOCN及其組合中的至少一者。
儘管未示出，但在胞元閘極結構110的至少一個側上可形成有雜質摻雜區域。雜質摻雜區域可用作電晶體的源極/汲極區域。
位元線結構140ST可包括胞元導電線140及胞元線頂蓋膜144。胞元導電線140可形成於包括胞元閘極結構110的基底100上、以及基底100中所形成的胞元元件分隔膜105上。胞元導電線140可與胞元元件分隔膜105及由胞元元件分隔膜105界定的胞元主動區域ACT相交。胞元導電線140可被形成為與胞元閘極結構110相交。就此而論，胞元導電線140可用作位元線BL。
胞元導電線140可被實施成多層膜。胞元導電線140可包括例如第一胞元導電膜141、第二胞元導電膜142及第三胞元導電膜143。第一胞元導電膜141、第二胞元導電膜142及第三胞元導電膜143可依序堆疊於基底100及胞元元件分隔膜105上。儘管胞元導電線140被示出由三層膜構成，但本揭露並不限於此。
第一胞元導電膜141、第二胞元導電膜142及第三胞元導電膜143中的每一者可包含例如摻雜有雜質的半導體材料、導電矽化物化合物、導電金屬氮化物、金屬及金屬合金中的至少一者。舉例而言，第一胞元導電膜141可包含經摻雜的半導體材料，第二胞元導電膜142可包含導電矽化物化合物及導電金屬氮化物中的至少一者，且第三胞元導電膜143可包含金屬及金屬合金中的至少一者。然而，本揭露並不限於此。
在胞元導電線140與基底100之間可形成有位元線接觸件146。亦即，胞元導電線140可形成於位元線接觸件146上。舉例而言，位元線接觸件146可形成於胞元導電線140與具有細長島形狀的胞元主動區域ACT的中心部分相交的點處。位元線接觸件146可形成於位元線連接區域與胞元導電線140之間。
位元線接觸件146可將胞元導電線140與基底100電性連接至彼此。就此而論，位元線接觸件146可用作直接接觸件DC。位元線接觸件146可包含例如摻雜有雜質的半導體材料、導電矽化物化合物、導電金屬氮化物及金屬中的至少一者。
在其中胞元導電線140與位元線接觸件146的頂面交疊的區域中，胞元導電線140可包括第二胞元導電膜142及第三胞元導電膜143。在其中胞元導電線140不與位元線接觸件146的頂面交疊的區域中，胞元導電線140可包括第一胞元導電膜141、第二胞元導電膜142及第三胞元導電膜143。
在圖4中，示出位元線接觸件146未設置於最靠近胞元區隔離膜22的胞元導電線140與基底100之間。然而，本揭露並不限於此。作為另一種選擇，位元線接觸件146可設置於最靠近胞元區隔離膜22的胞元導電線140與基底100之間。
胞元線頂蓋膜144可設置於胞元導電線140上。胞元線頂蓋膜144可在第二方向D2上且沿著胞元導電線140的頂面延伸。就此而論，胞元線頂蓋膜144可包含例如氮化矽、氮氧化矽、碳氮化矽及碳氧氮化矽中的至少一者。在根據一些實施方式的半導體記憶體裝置中，胞元線頂蓋膜144可包括例如氮化矽膜。胞元線頂蓋膜144被示出為單層膜，但並不限於此。胞元線頂蓋膜144可為多層膜。然而，當構成多層膜的膜由相同的材料製成時，胞元線頂蓋膜144可用作單層膜。
在基底100及胞元元件分隔膜105上可形成有胞元絕緣膜130。更具體而言，胞元絕緣膜130可形成於基底100的頂面的上面未形成位元線接觸件146的部分及胞元元件分隔膜105的頂面的上面未形成位元線接觸件146的部分上。胞元絕緣膜130可形成於基底100與胞元導電線140之間、以及胞元元件分隔膜105與胞元導電線140之間。
胞元絕緣膜130可為單層膜。然而，如圖所示，胞元絕緣膜130可實施成包括第一胞元絕緣膜131及第二胞元絕緣膜132的多層膜。舉例而言，第一胞元絕緣膜131可包括氧化矽膜，而第二胞元絕緣膜132可包括氮化矽膜。然而，本揭露並不限於此。在另一實例中，胞元絕緣膜130可被實施成包括氧化矽膜、氮化矽膜及氧化矽膜的三層膜。然而，本揭露並不限於此。
與所示不同，在胞元絕緣膜130與胞元區隔離膜22之間可進一步設置有包括例如氧化矽膜的胞元緩衝膜。
位元線結構140ST可在第二方向D2上以拉長的方式延伸。位元線結構140ST可包括設置於胞元區隔離膜22上的遠端。稍後將闡述的胞元間隔件部分281可設置於位元線結構140ST的遠端的側表面上。胞元間隔件部分281可設置於位元線結構140ST的遠端的垂直側表面上。
在根據一些實施方式的半導體裝置中，胞元絕緣膜130的側表面可與位元線結構140ST的側表面實質上在垂直方向上齊平。
位元線結構140ST可包括距胞元絕緣膜130的頂面具有第一垂直尺寸h1的第一部分及具有第二垂直尺寸h2的第二部分。第二部分可包括位元線結構140ST的遠端。舉例而言，第二垂直尺寸h2可小於第一垂直尺寸h1。第二部分的頂面140ST_2_US可低於第一部分的頂面140ST_1_US。因此，位元線結構140ST的頂面可具有台階。在其中位元線結構140ST與胞元區隔離膜22交疊的區域中，位元線結構140ST的頂面可具有台階。作為另一種選擇，與所示不同，在其中位元線結構140ST不與胞元區隔離膜22交疊的區域中，位元線結構140ST的頂面可具有台階。
此外，位元線結構140ST可更包括距胞元絕緣膜130的頂面具有第三垂直尺寸（例如，h3；未示出）的第三部分。第一部分可設置於第二部分與第三部分之間。第三部分可與稍後將闡述的接墊分隔絕緣膜180交疊。舉例而言，第三垂直尺寸可小於第一垂直尺寸h1。然而，本揭露並不限於此。此外，第三垂直尺寸可不同於第二垂直尺寸h2。作為另一種選擇，第三垂直尺寸可與第二垂直尺寸h2實質上相同，此與圖式中所示不同。
在基底100及胞元元件分隔膜105上可設置有柵欄（fence）圖案170。柵欄圖案170可被形成為與形成於基底100及胞元元件分隔膜105中的胞元閘極結構110交疊。柵欄圖案170可設置於在第二方向D2上延伸的位元線結構140ST之間。柵欄圖案170可包含例如氧化矽、氮化矽、氮氧化矽及其組合中的至少一者。
儲存接觸件120可設置於在第一方向D1上彼此相鄰的胞元導電線140之間。儲存接觸件120可設置於在第二方向D2上彼此相鄰的柵欄圖案170之間。儲存接觸件120可在相鄰的胞元導電線140之間與基底100的一部分及胞元元件分隔膜105的一部分交疊。儲存接觸件120可連接至胞元主動區域ACT的儲存連接區域。就此而論，儲存接觸件120可用作掩埋式接觸件BC。
儲存接觸件120可包含例如摻雜有雜質的半導體材料、導電矽化物化合物、導電金屬氮化物及金屬中的至少一者。
儲存接墊160可形成於儲存接觸件120上。儲存接墊160可電性連接至儲存接觸件120。就此而論，儲存接墊160可用作著陸墊LP。
儲存接墊160可與位元線結構140ST的頂面的一部分交疊。儲存接墊160可包含例如摻雜有雜質的半導體材料、導電矽化物化合物、導電金屬氮化物、導電金屬碳化物、金屬及金屬合金中的至少一者。
接墊分隔絕緣膜180可形成於儲存接墊160及位元線結構140ST上。舉例而言，接墊分隔絕緣膜180可設置於胞元線頂蓋膜144上。接墊分隔絕緣膜180可界定儲存接墊160的形成多個隔離區域的區域。此外，接墊分隔絕緣膜180可不覆蓋儲存接墊160的頂面。
接墊分隔絕緣膜180可包含絕緣材料且可將多個儲存接墊160彼此電性隔開。舉例而言，接墊分隔絕緣膜180可包括氧化矽膜、氮化矽膜、氮氧化矽膜、碳氧氮化矽膜及碳氮化矽膜中的至少一者。
周邊閘極結構240ST可設置於基底100上及周邊區24中。周邊閘極結構240ST可設置於由周邊元件分隔膜界定的周邊主動區域上。此外，周邊閘極結構240ST的一部分被示出為與胞元區隔離膜22交疊。然而，本揭露並不限於此。
周邊閘極結構240ST可包括依序堆疊於基底100上的周邊閘極絕緣膜230、周邊閘極導電膜240及周邊頂蓋膜244。周邊間隔件245可設置於周邊閘極結構240ST的側壁或側表面上。
周邊閘極導電膜240可包括依序堆疊於周邊閘極絕緣膜230上的第一周邊導電膜241、第二周邊導電膜242及第三周邊導電膜243。在一個實例中，在周邊閘極導電膜240與周邊閘極絕緣膜230之間可不設置有附加的導電膜。在另一實例中，與所示不同，在周邊閘極導電膜240與周邊閘極絕緣膜230之間可設置有例如功函數導電膜等附加的導電膜。
第一周邊導電膜241、第二周邊導電膜242及第三周邊導電膜243可分別包含與第一胞元導電膜141、第二胞元導電膜142及第三胞元導電膜143的材料相同的材料。周邊閘極絕緣膜230可包含例如氧化矽、氮化矽、氮氧化矽或具有較氧化矽的介電常數高的介電常數的高介電常數材料。周邊頂蓋膜244可包含例如氮化矽、氮氧化矽及氧化矽中的至少一者。
周邊間隔件245可包含例如氮化矽、氮氧化矽、氧化矽、碳氮化矽、碳氧氮化矽及其組合中的至少一者。周邊間隔件245被示出為被實施成單層膜；然而，此僅是為了便於例示而示出，且本揭露並不限於此。在另一實例中，周邊間隔件245可被實施成多層膜。在根據一些實施方式的半導體裝置中，設置於周邊閘極結構240ST的側表面上的周邊間隔件245可包含與設置於位元線結構140ST的側表面上的胞元間隔件部分281的材料不同的材料。舉例而言，周邊間隔件245可包含氧化矽，而胞元間隔件部分281可包含氮化矽。
第一蝕刻停止件膜251可沿著位元線結構140ST的第一部分的頂面140ST_1_US延伸。第一蝕刻停止件膜251可不沿著位元線結構140ST的第二部分的頂面140ST_2_US延伸。第一蝕刻停止件膜251可沿著位元線結構140ST的側表面及胞元絕緣膜130的側表面延伸。第一蝕刻停止件膜251可沿著位元線結構140ST的遠端的垂直側表面及胞元絕緣膜130的遠端的垂直側表面延伸。第一蝕刻停止件膜251可沿著周邊閘極絕緣膜230的側表面、周邊閘極導電膜240的側表面以及周邊頂蓋膜244的側表面及頂面延伸。
第二蝕刻停止件膜252可沿著設置於位元線結構140ST的第一部分的頂面140ST_1_US上的第一蝕刻停止件膜251延伸。第二蝕刻停止件膜252可不沿著位元線結構140ST的第二部分的頂面140ST_2_US延伸。第二蝕刻停止件膜252可沿著胞元間隔件部分281的側表面281_S及稍後將闡述的胞元區域界定膜（例如，胞元區隔離膜22）的頂面22_US延伸。第二蝕刻停止件膜252可沿著周邊間隔件245及周邊閘極結構240ST的輪廓延伸。
第一蝕刻停止件膜251及第二蝕刻停止件膜252中的每一者可包含例如氮化矽、氮氧化矽、碳氮化矽及碳氧氮化矽中的至少一者。
在第二蝕刻停止件膜252上以及位元線結構140ST與周邊閘極結構240ST之間可設置有插置絕緣膜290。插置絕緣膜290可填充設置於胞元區隔離膜22上且由第二蝕刻停止件膜252界定的空間的至少一部分。插置絕緣膜290可填充設置於位元線結構140ST與周邊閘極結構240ST之間且由第二蝕刻停止件膜252及稍後將闡述的層間絕緣膜280界定的空間。
插置絕緣膜290可包含與層間絕緣膜280的材料不同的材料。插置絕緣膜290可包含例如氧化物系絕緣材料。
層間絕緣膜280可覆蓋第二蝕刻停止件膜252、位元線結構140ST、插置絕緣膜290及周邊閘極結構240ST。此外，層間絕緣膜280可填充設置於位元線結構140ST的遠端上的第一蝕刻停止件膜251與第二蝕刻停止件膜252之間的空間。
層間絕緣膜280可包括胞元間隔件部分281及層間絕緣膜部分282。
胞元間隔件部分281可設置於胞元區隔離膜22上。胞元間隔件部分281可設置於位元線結構140ST的遠端的垂直側表面上。胞元間隔件部分281可填充由設置於位元線結構140ST的遠端的垂直側表面上的第一蝕刻停止件膜251及第二蝕刻停止件膜252界定的空間。
層間絕緣膜部分282可覆蓋第二蝕刻停止件膜252、位元線結構140ST、插置絕緣膜290及周邊閘極結構240ST。層間絕緣膜部分282可設置於第二蝕刻停止件膜252上以及位元線結構140ST與周邊閘極結構240ST之間。
層間絕緣膜部分282可填充由第二蝕刻停止件膜252界定的空間的至少一部分且設置於胞元區隔離膜22上。層間絕緣膜部分282可直接接觸第二蝕刻停止件膜252的側壁。層間絕緣膜部分282可設置於位於胞元間隔件部分281的側表面281_S上的第二蝕刻停止件膜252上。層間絕緣膜部分282可設置於與胞元間隔件部分281相鄰的第二蝕刻停止件膜252上。亦即，插置絕緣膜290與層間絕緣膜部分282可依序堆疊於第二蝕刻停止件膜252上以及位元線結構140ST與周邊閘極結構240ST之間。胞元間隔件部分281可設置於第一蝕刻停止件膜251與第二蝕刻停止件膜252之間。層間絕緣膜部分282可經由第二蝕刻停止件膜252而與胞元間隔件部分281隔開。層間絕緣膜部分282可設置於胞元間隔件部分281與周邊間隔件245之間。
層間絕緣膜部分282可直接接觸插置絕緣膜290。層間絕緣膜部分282的與插置絕緣膜290接觸的側表面282_S可沿著層間絕緣膜部分282與插置絕緣膜290之間的介面彎曲。層間絕緣膜部分282的與插置絕緣膜290接觸的側表面282_S可朝向插置絕緣膜290凸起，亦即，層間絕緣膜部分282的側表面282_S可具有朝向插置絕緣膜290突出的凸起形狀。
如圖所示，層間絕緣膜部分282的側表面282_S 可與第二蝕刻停止件膜252的與胞元間隔件部分281相鄰的底部隅角交會。作為另一種選擇，與所示不同，層間絕緣膜部分282的側表面282_S可沿著第二蝕刻停止件膜252的底面的與胞元間隔件部分281相鄰的至少一部分形成。
層間絕緣膜280可包含例如氮化物系絕緣材料。胞元間隔件部分281與層間絕緣膜部分282可包含相同的材料。舉例而言，胞元間隔件部分281及層間絕緣膜部分282中的每一者可包含氮化矽。
參照圖1及圖3，層間絕緣膜部分282及插置絕緣膜290可設置於位元線BL的遠端上。層間絕緣膜部分282及插置絕緣膜290可在與位元線BL的延伸方向相同的方向上延伸。舉例而言，層間絕緣膜部分282及插置絕緣膜290可沿著第二方向D2延伸。掩埋式接觸件BC可沿著第一方向D1及第二方向D2佈置成直線或實質上呈線性地佈置。著陸墊LP可在第二方向D2上以之字形方式佈置。掩埋式接觸件BC可形成於相鄰的層間絕緣膜部分282之間以及相鄰的插置絕緣膜290之間。著陸墊LP可在層間絕緣膜部分282及插置絕緣膜290中的每一者所延伸的第二方向D2上以之字形方式佈置。
當層間絕緣膜280包含氧化矽時，層間絕緣膜280對乾式蝕刻製程的耐受性可能較低，且因此可能與接觸件形成一起被蝕刻掉。舉例而言，當層間絕緣膜280包含氧化矽時，層間絕緣膜280的至少一部分可與圖3中所示的掩埋式接觸件BC的形成一起被蝕刻。因此，彼此間隔開的接觸件可電性連接至彼此，使得半導體裝置的可靠性可能劣化。
然而，在根據一些實施方式的半導體裝置中，包含氮化矽的層間絕緣膜280可設置於位元線結構140ST的遠端上所設置的第二蝕刻停止件膜252上。因此，層間絕緣膜280耐受乾式蝕刻製程，使得層間絕緣膜280在圖3中所示的掩埋式接觸件BC的形成期間不會被蝕刻。因此，可改善半導體裝置的可靠性。
在圖4及圖5中，在層間絕緣膜部分282上可設置有周邊配線線265。周邊配線線265可穿過胞元線頂蓋膜144且可連接至胞元導電線140。此外，儘管未示出，但周邊配線線265可連接至胞元閘極電極112。周邊配線分隔圖案270可將周邊配線線265分成兩部分。
周邊配線線265可包含與儲存接墊160的材料相同的材料。周邊配線分隔圖案270可包括例如氧化矽膜、氮化矽膜、氮氧化矽膜、碳氧氮化矽膜及碳氮化矽膜中的至少一者。
在接墊分隔絕緣膜180及儲存接墊160上可設置有第三蝕刻停止件膜292。第三蝕刻停止件膜292可延伸至周邊區24以及胞元區20。第三蝕刻停止件膜292可設置於周邊配線線265與周邊配線分隔圖案270上。第三蝕刻停止件膜292可包括氮化矽膜、碳氮化矽膜、氮化矽硼（SiBN）膜、氮氧化矽膜及碳氧化矽膜中的至少一者。
資訊儲存器190可設置於儲存接墊160上。資訊儲存器190可電性連接至儲存接墊160。資訊儲存器190的一部分可設置於第三蝕刻停止件膜292中。資訊儲存器190可包括例如電容器。然而，本揭露並不限於此。資訊儲存器190包括下部電極191、電容器介電膜192及上部電極193。
下部電極191可設置於儲存接墊160上。下部電極191被示出為具有柱形狀。然而，本揭露並不限於此。在另一實例中，下部電極191可具有圓柱形形狀。電容器介電膜192形成於下部電極191上。電容器介電膜192可沿著下部電極191的輪廓形成。上部電極193形成於電容器介電膜192上。上部電極193可覆蓋下部電極191的外壁。
在一個實例中，電容器介電膜192可僅具有在垂直方向上與上部電極193交疊的部分。在另一實例中，如圖所示，電容器介電膜192可包括在垂直方向上與上部電極193交疊的第一部分及在垂直方向上不與上部電極193交疊的第二部分。
下部電極191及上部電極193中的每一者可包含例如經摻雜的半導體材料、導電金屬氮化物（例如氮化鈦、氮化鉭、氮化鈮或氮化鎢等）、金屬（例如釕、銥、鈦或鉭等）、或者導電金屬氧化物（例如氧化銥或氧化鈮等）。然而，本揭露並不限於此。
電容器介電膜192可包含例如氧化矽、氮化矽、氮氧化矽及高介電常數材料中的一者及其組合。然而，本揭露並不限於此。在根據一些實施方式的半導體裝置中，電容器介電膜192可包括其中氧化鋯膜、氧化鋁膜及氧化鋯膜依序堆疊的堆疊結構。在根據一些實施方式的半導體裝置中，電容器介電膜192可包括包含鉿（Hf）的介電膜。在根據一些實施方式的半導體裝置中，電容器介電膜192可具有鐵電材料膜與順電材料膜的堆疊結構。
在第三蝕刻停止件膜292上可設置有周邊層間絕緣膜293。周邊層間絕緣膜293可覆蓋上部電極193的側壁。周邊層間絕緣膜293可包含例如絕緣材料。
圖6至圖8是用於例示根據一些實施方式的半導體裝置的圖。為了便於例示，以下說明是基於與使用圖1至圖5闡述的說明的不同之處。
作為參照，圖6至圖8是沿著圖1中的線A-A截取的剖視圖。
參照圖6，在根據一些實施方式的半導體裝置中，胞元絕緣膜130的遠端可自位元線結構140ST的遠端突出。胞元絕緣膜130的側表面130_S可突出超過位元線結構140ST的側表面140ST_S且朝向周邊閘極結構240ST。
第一蝕刻停止件膜251可沿著自位元線結構140ST的遠端突出的胞元絕緣膜130的頂面及胞元絕緣膜130的側表面130_S延伸。胞元間隔件部分281可覆蓋自位元線結構140ST的遠端突出的胞元絕緣膜130。
參照圖7，在根據一些實施方式的半導體裝置中，位元線結構的遠端可自胞元絕緣膜130的遠端突出。位元線結構的側表面140ST_S可自胞元絕緣膜130的側表面130_S突出。
第一蝕刻停止件膜251可沿著位元線結構140ST的側表面140ST_S延伸。
參照圖8，在根據一些實施方式的半導體裝置中，第二蝕刻停止件膜252的至少一部分可凹陷至胞元區隔離膜22中。第二蝕刻停止件膜252的底面或下表面252_BS可設置於胞元區域界定膜或胞元區隔離膜22的頂面或上表面22_US下方。
第二蝕刻停止件膜252的底面252_BS可包括朝向胞元區隔離膜22凸起的凸起部分及朝向胞元區隔離膜22凹陷的凹陷部分中的至少一者。
如圖所示，層間絕緣膜部分282可沿著第二蝕刻停止件膜252的底面252_BS的與胞元間隔件部分281相鄰的至少一部分形成。作為另一種選擇，與所示不同，層間絕緣膜部分282可在第二蝕刻停止件膜252的底面252_BS的與胞元間隔件部分281相鄰的隅角處與胞元間隔件部分281交會。
圖9至圖13是用於例示根據一些實施方式的半導體裝置製造方法的中間結構的圖。簡要闡述或省略關於製造方法的說明之中的與使用圖1至圖8闡述的說明重複的說明。
參照圖9，可提供包括胞元區20、周邊區24及胞元區隔離膜22的基底100。
隨後，可在胞元區20上形成胞元絕緣膜130。胞元絕緣膜130可暴露出基底100的周邊區24。
隨後，可在基底100上且在胞元區20中形成胞元導電膜結構140p_ST。胞元導電膜結構140p_ST可形成於胞元絕緣膜130上。胞元導電膜結構140p_ST可包括依序堆疊於胞元絕緣膜130上的預胞元導電膜（pre-cell conductive film）140p與預胞元頂蓋膜（pre-cell capping film）144p。此外，在胞元導電膜結構140p_ST與基底100之間，可形成預位元線接觸件（pre-bit-line contact）146p。預位元線接觸件146p可將胞元導電膜結構140p_ST與基底100連接至彼此。
可在基底100上且在周邊區24中形成周邊閘極絕緣膜230、周邊閘極導電膜240及周邊頂蓋膜244。周邊閘極絕緣膜230、周邊閘極導電膜240及周邊頂蓋膜244可與胞元導電膜結構140p_ST的形成同時形成。
隨後，可沿著胞元導電膜結構140p_ST的頂面、胞元導電膜結構140p_ST的側表面、周邊閘極絕緣膜230、周邊閘極導電膜240及周邊頂蓋膜244中的每一者的側表面以及周邊頂蓋膜244的頂面形成第一蝕刻停止件膜251。第一蝕刻停止件膜251可暴露出胞元區域界定膜或胞元區隔離膜22的頂面22_US的至少一部分。
隨後，可在胞元導電膜結構140p_ST的側表面上形成犧牲間隔件281p。可在周邊閘極結構240ST的側表面上形成周邊間隔件245。
隨後，可沿著第一蝕刻停止件膜251的側壁、犧牲間隔件281p的側壁或側表面281_S、胞元區域界定膜22的頂面22_US以及周邊間隔件245的側壁形成第二蝕刻停止件膜252。預胞元頂蓋膜144p、第一蝕刻停止件膜251及第二蝕刻停止件膜252中的每一者可包含例如氮化矽。犧牲間隔件281p可包含例如氧化矽。
隨後，可在第二蝕刻停止件膜252上形成預插置絕緣膜290p。預插置絕緣膜290p可填充胞元導電膜結構140p_ST與周邊閘極結構240ST之間的空間且設置於第二蝕刻停止件膜252上。預插置絕緣膜290p可包含例如氧化矽。
參照圖10，可在第二蝕刻停止件膜252上形成包括第一開口OP1的罩幕圖案300。第一開口OP1可暴露出第二蝕刻停止件膜252的頂面的位於胞元導電膜結構140p_ST及犧牲間隔件281p上的一部分，且暴露出預插置絕緣膜290p的頂面的一部分。
參照圖11，可使用罩幕圖案300作為蝕刻罩幕來實行蝕刻製程，使得暴露出犧牲間隔件281p的頂面。舉例而言，可實行乾式蝕刻製程。因此，可形成第一溝渠t1。第一溝渠t1可至少局部地暴露出預胞元頂蓋膜144p、位於胞元導電膜結構140p_ST的側表面上的第一蝕刻停止件膜251、犧牲間隔件281p的頂面、位於犧牲間隔件281p的側表面上的第二蝕刻停止件膜252、以及預插置絕緣膜290p。此外，由於第一溝渠t1，因此可在胞元導電膜結構140p_ST的頂面上形成台階。亦即，可形成距胞元絕緣膜130的頂面具有第一垂直尺寸h1的第一部分及距胞元絕緣膜130的頂面具有第二垂直尺寸h2的第二部分。
參照圖11及圖12，可使用罩幕圖案300作為蝕刻罩幕來實行蝕刻製程。舉例而言，可實行濕式蝕刻製程。舉例而言，可使用氫氟酸（HF）水溶液來實行濕式蝕刻製程。因此，移除預插置絕緣膜290p的一部分以形成第二溝渠t2，且可形成插置絕緣膜290。此外，可移除犧牲間隔件281p以形成第三溝渠t3。
第二溝渠t2可暴露出插置絕緣膜290的一部分。第二溝渠t2可朝向插置絕緣膜290凹陷。第二溝渠t2的底面可朝向插置絕緣膜290凸起。此可能是由於濕式蝕刻製程。
第三溝渠t3可暴露出胞元區隔離膜22的頂面的位於設置於胞元導電膜結構140p_ST的遠端上的第一蝕刻停止件膜251與第二蝕刻停止件膜252之間的至少一部分。
參照圖12及圖13，可移除罩幕圖案300。可形成層間絕緣膜280。層間絕緣膜280可覆蓋第二蝕刻停止件膜252以及第一溝渠t1、第二溝渠t2及第三溝渠t3。層間絕緣膜280可填充第一溝渠t1、第二溝渠t2及第三溝渠t3。因此，可形成填充第三溝渠t3的胞元間隔件部分281以及填充第一溝渠t1及第二溝渠t2且覆蓋第二蝕刻停止件膜252及胞元導電膜結構140p_ST的層間絕緣膜部分282。
層間絕緣膜部分的頂面282_US可朝向基底100凸起。此可能是由於第一溝渠t1、第二溝渠t2及第三溝渠t3。作為另一種選擇，與所示不同，可使用平坦化製程來將層間絕緣膜部分的頂面282_US平坦化。
隨後，參照圖13、圖14及圖15，可將胞元區20中的胞元導電膜結構140p_ST、層間絕緣膜280及第二蝕刻停止件膜252圖案化，使得可形成在第二方向D2上延伸的位元線結構140ST。在形成位元線結構140ST的同時，可形成位元線接觸件146。
隨後，可在胞元閘極結構110上形成柵欄圖案170及儲存接觸件120。隨後，可形成儲存接墊160、周邊配線線265及周邊配線分隔圖案270。隨後，可形成第三蝕刻停止件膜292。此外，可形成資訊儲存器190。
圖14是用於例示根據一些實施方式的半導體裝置的圖。為了便於說明，以下說明是基於與使用圖1至圖5闡述的說明的不同之處。
參照圖14，在根據一些實施方式的半導體裝置中，可在與圖1至圖5所示胞元間隔件部分281對應的位置處形成胞元間隔件283。胞元間隔件283可與層間絕緣膜280隔開。胞元間隔件283可經由第二蝕刻停止件膜252而與層間絕緣膜280間隔開。可沿著位元線結構140ST的頂面及胞元間隔件283的側表面283_S連續地形成第二蝕刻停止件膜252。胞元間隔件283的側表面283_S可直接且完全接觸第二蝕刻停止件膜252。
胞元間隔件283可包含與層間絕緣膜280的材料不同的材料。舉例而言，胞元間隔件283可包括氧化物系絕緣材料。
層間絕緣膜280可包括層間絕緣膜部分282。位元線結構140ST的頂面的與層間絕緣膜280交疊的一部分可不具有台階。
圖15是用於例示根據一些實施方式的半導體裝置製造方法的中間結構的圖。簡要闡述或省略與使用圖9至圖13闡述的說明重複的說明。
作為參照，圖15可為圖10所示製程後面的圖式。圖15中的胞元間隔件283可對應於圖9中的犧牲間隔件281p。
參照圖10及圖15，可使用罩幕圖案300作為蝕刻罩幕來實行蝕刻製程。舉例而言，可實行濕式蝕刻製程。舉例而言，可使用氫氟酸（HF）水溶液來實行濕式蝕刻製程。因此，可移除預插置絕緣膜290p的一部分以形成第四溝渠t4，且可形成插置絕緣膜290。
第四溝渠t4可暴露出插置絕緣膜290的一部分。第四溝渠t4可朝向插置絕緣膜290凹陷。第四溝渠t4的底面可朝向插置絕緣膜290凸起。此可能是由於濕式蝕刻製程。
隨後，參照圖14，可移除罩幕圖案300。可形成層間絕緣膜280。
圖16是用於例示根據一些實施方式的半導體裝置的圖。為了便於例示，以下說明集中於與使用圖14闡述的說明的不同之處。
參照圖16，在根據一些實施方式的半導體裝置中，可在第二蝕刻停止件膜252的位於位元線結構140ST與周邊閘極結構240ST之間的一部分上依序堆疊插置絕緣膜290與層間絕緣膜280。插置絕緣膜290及層間絕緣膜280可填充在第二蝕刻停止件膜252上且在位元線結構140ST與周邊閘極結構240ST之間界定的空間。
層間絕緣膜280的其中層間絕緣膜280與插置絕緣膜290彼此接觸的底面可朝向基底100凸起。
圖17及圖18是用於例示根據一些實施方式的半導體裝置製造方法的中間結構的圖。簡要闡述或省略與使用圖9至圖13闡述的說明重複的說明。
作為參照，圖17可為圖9所示製程後面的圖式。圖17中的胞元間隔件283可對應於圖10中的犧牲間隔件281p。
參照圖17，可在第二蝕刻停止件膜252上形成包括第二開口OP2的罩幕圖案300。第二開口OP2可暴露出第二蝕刻停止件膜252的頂面的位於胞元導電膜結構140p_ST及胞元間隔件283上的一部分以及預插置絕緣膜290p的整個頂面。第二開口OP2可暴露出第二蝕刻停止件膜252的位於周邊閘極結構240ST上的至少一部分。然而，本揭露並不限於此。第二開口OP2可不暴露出周邊閘極結構240ST上的第二蝕刻停止件膜252。
參照圖18，可使用罩幕圖案300作為蝕刻罩幕來實行蝕刻製程。舉例而言，可實行濕式蝕刻製程。舉例而言，可使用氫氟酸（HF）水溶液來實行濕式蝕刻製程。因此，可使預插置絕緣膜290p的頂面凹陷以形成第五溝渠t5，且可形成插置絕緣膜290。
第五溝渠t5可暴露出插置絕緣膜290的整個頂面。第五溝渠t5可朝向插置絕緣膜290凹陷。第五溝渠t5的底面可朝向插置絕緣膜290凸起。此可能是由於濕式蝕刻製程。
隨後，參照圖16，可移除罩幕圖案300，且可形成層間絕緣膜280。
圖19是用於例示根據一些實施方式的半導體裝置的圖。為了便於例示，以下說明是基於與使用圖16的說明的不同之處。
參照圖19，根據一些實施方式的半導體裝置可不包括插置絕緣膜（圖16中的290）。層間絕緣膜280可覆蓋整個第二蝕刻停止件膜252。因此，層間絕緣膜280可填充在第二蝕刻停止件膜252上且在位元線結構140ST與周邊閘極結構240ST之間界定的空間。
圖20是用於例示根據一些實施方式的半導體裝置製造方法的中間結構的圖。簡要闡述或省略與使用圖9至圖13闡述的說明重複的說明。
作為參照，圖20可為圖17所示製程後面的圖式。
參照圖17及圖20，可使用罩幕圖案300作為蝕刻罩幕來實行蝕刻製程。舉例而言，可實行乾式蝕刻製程。因此，可移除預插置絕緣膜290p以形成第六溝渠t6。第六溝渠t6可由第二蝕刻停止件膜252界定且在胞元區隔離膜22上界定。
儘管已參照附圖更詳細地闡述本揭露的實施例，但本揭露不必限於該些實施例。在背離本揭露的技術思想的範圍內，可以各種修改的方式實施本揭露。因此，本揭露中揭露的實施例並非旨在限制本揭露的技術思想，而是旨在闡述本揭露。本揭露的技術思想的範圍不受實施例的限制。因此，應理解，上述實施例在所有方面均為例示性的而非限制性的。本揭露的保護範圍應由申請專利範圍來解釋，且本揭露的範圍內的所有技術思想應被解釋為包括於本揭露的範圍內。
20:胞元區 22:胞元區隔離膜/胞元區域界定膜 22_US、140ST_1_US、140ST_2_US、282_US:頂面 24:周邊區域/區/周邊區 100:基底 105:胞元元件分隔膜 110:胞元閘極結構 111:胞元閘極絕緣膜 112:胞元閘極電極 113:胞元閘極頂蓋圖案 114:胞元閘極頂蓋導電膜 115:胞元閘極溝渠 120:儲存接觸件 130:胞元絕緣膜 130_S、140ST_S、281_S、282_S、283_S:側表面 131:第一胞元絕緣膜 132:第二胞元絕緣膜 140:胞元導電線 140p:預胞元導電膜 140p_ST:胞元導電膜結構 140ST:位元線結構 141、141p:第一胞元導電膜 142、142p:第二胞元導電膜 143、143p:第三胞元導電膜 144:胞元線頂蓋膜 144p:預胞元頂蓋膜 146:位元線接觸件 146p:預位元線接觸件 160:儲存接墊 170:柵欄圖案 180:接墊分隔絕緣膜 190:資訊儲存器 191:下部電極 192:電容器介電膜 193:上部電極 230:周邊閘極絕緣膜 240:周邊閘極導電膜 240ST:周邊閘極結構 241:第一周邊導電膜 242:第二周邊導電膜 243:第三周邊導電膜 244:周邊頂蓋膜 245:周邊間隔件 251:第一蝕刻停止件膜 252:第二蝕刻停止件膜 252_BS:底面/下表面 265:周邊配線線 270:周邊配線分隔圖案 280:層間絕緣膜 281:胞元間隔件部分 281p:犧牲間隔件 282:層間絕緣膜部分 283:胞元間隔件 290:插置絕緣膜 290p:預插置絕緣膜 292:第三蝕刻停止件膜 293:周邊層間絕緣膜 300:罩幕圖案 A-A、B-B:線 ACT:胞元主動區域 BC:掩埋式接觸件 BL:位元線 D1:第一方向 D2:第二方向 D3:第三方向 DC:直接接觸件 h1:第一垂直尺寸 h2:第二垂直尺寸 LP:著陸墊 OP1:第一開口 OP2:第二開口 R1、R2:部分 t1:第一溝渠 t2:第二溝渠 t3:第三溝渠 t4:第四溝渠 t5:第五溝渠 t6:第六溝渠 WL:字元線
藉由參照附圖詳細闡述本揭露的示例性實施例，本揭露的上述及其他態樣及特徵將變得更加顯而易見，在附圖中： 圖1是根據一些實施方式的半導體裝置的示意性佈局。 圖2是圖1所示R1部分的放大示意性佈局圖。 圖3是示出圖1所示R2部分的放大示意性佈局圖。 圖4是沿著圖1中的線A-A截取的剖視圖。 圖5是沿著圖2中的線B-B截取的剖視圖。 圖6、圖7及圖8是用於例示根據一些實施方式的半導體裝置的圖。 圖9、圖10、圖11、圖12及圖13是用於例示根據一些實施方式的半導體裝置製造方法的中間結構的圖。 圖14是用於例示根據一些實施方式的半導體裝置的圖。 圖15是用於例示根據一些實施方式的半導體裝置製造方法的中間結構的圖。 圖16是用於例示根據一些實施方式的半導體裝置的圖。 圖17及圖18是用於例示根據一些實施方式的半導體裝置製造方法的中間結構的圖。 圖19是用於例示根據一些實施方式的半導體裝置的圖。 圖20是用於例示根據一些實施方式的半導體裝置製造方法的中間結構的圖。
22:胞元區隔離膜/胞元區域界定膜
22_US、140ST_1_US、140ST_2_US:頂面
100:基底
105:胞元元件分隔膜
110:胞元閘極結構
111:胞元閘極絕緣膜
112:胞元閘極電極
113:胞元閘極頂蓋圖案
114:胞元閘極頂蓋導電膜
115:胞元閘極溝渠
130:胞元絕緣膜
131:第一胞元絕緣膜
132:第二胞元絕緣膜
140:胞元導電線
140ST:位元線結構
141:第一胞元導電膜
142:第二胞元導電膜
143:第三胞元導電膜
144:胞元線頂蓋膜
146:位元線接觸件
180:接墊分隔絕緣膜
192:電容器介電膜
193:上部電極
230:周邊閘極絕緣膜
240:周邊閘極導電膜
240ST:周邊閘極結構
241:第一周邊導電膜
242:第二周邊導電膜
243:第三周邊導電膜
244:周邊頂蓋膜
245:周邊間隔件
251:第一蝕刻停止件膜
252:第二蝕刻停止件膜
265:周邊配線線
270:周邊配線分隔圖案
280:層間絕緣膜
281:胞元間隔件部分
281_S、282_S:側表面
282:層間絕緣膜部分
290:插置絕緣膜
292:第三蝕刻停止件膜
293:周邊層間絕緣膜
A-A:線
h1:第一垂直尺寸
h2:第二垂直尺寸

Claims (20)

  1. 一種半導體裝置，包括： 基底，包括胞元區； 胞元區隔離膜，在所述基底中且沿著所述胞元區的外邊緣延伸； 位元線結構，在所述基底上且在所述胞元區中，其中所述位元線結構具有在所述胞元區隔離膜上的遠端； 胞元間隔件，在所述位元線結構的所述遠端的垂直側表面上； 蝕刻停止件膜，沿著所述胞元間隔件的側表面及所述胞元區隔離膜的頂面延伸；以及 層間絕緣膜，在所述蝕刻停止件膜上以及所述胞元間隔件的所述側表面上，其中所述層間絕緣膜包含氮化矽。
  2. 如請求項1所述的半導體裝置，更包括： 插置絕緣膜，在所述胞元區隔離膜上且在所述層間絕緣膜的側表面上，其中所述插置絕緣膜包含與所述層間絕緣膜的材料不同的材料。
  3. 如請求項2所述的半導體裝置，其中所述插置絕緣膜包含氧化矽。
  4. 如請求項2所述的半導體裝置，其中所述基底更包括沿著所述胞元區的周邊的周邊區域，且所述半導體裝置更包括在所述基底上且在所述周邊區域中的周邊閘極結構， 其中所述層間絕緣膜沿著所述插置絕緣膜的頂面及所述周邊閘極結構的頂面延伸， 其中所述插置絕緣膜在所述周邊閘極結構與所述層間絕緣膜之間。
  5. 如請求項1所述的半導體裝置，其中所述位元線結構包括第一部分及包括所述遠端的第二部分， 其中相對於所述基底，所述第二部分的頂面低於所述第一部分的頂面。
  6. 如請求項1所述的半導體裝置，其中所述胞元間隔件包含氮化矽。
  7. 如請求項1所述的半導體裝置，其中所述胞元間隔件包含與所述層間絕緣膜的材料不同的材料。
  8. 如請求項1所述的半導體裝置，更包括： 胞元絕緣膜，在所述基底與所述位元線結構之間且設置於所述胞元區中， 其中所述胞元絕緣膜的遠端自所述位元線結構的所述遠端突出。
  9. 如請求項1所述的半導體裝置，更包括： 胞元絕緣膜，在所述基底與所述位元線結構之間且設置於所述胞元區中， 其中所述位元線結構的所述遠端自所述胞元絕緣膜的遠端突出。
  10. 如請求項1所述的半導體裝置，其中所述基底更包括周邊區域，所述周邊區域沿著所述胞元區的周邊且藉由所述胞元區隔離膜而與所述胞元區隔開，且所述半導體裝置更包括： 周邊閘極結構，在所述基底上且在所述周邊區域中；以及 周邊間隔件，在所述胞元區隔離膜上，其中所述周邊間隔件在所述胞元間隔件與所述周邊閘極結構之間。
  11. 如請求項10所述的半導體裝置，更包括： 插置絕緣膜，在所述胞元區隔離膜與所述層間絕緣膜之間， 其中所述插置絕緣膜包含不同於氮化矽的材料，且 其中所述層間絕緣膜的底面與所述插置絕緣膜接觸且朝向所述插置絕緣膜凸起。
  12. 一種半導體裝置，包括： 基底，包括胞元區及沿著所述胞元區的周邊的周邊區域； 胞元區隔離膜，在所述基底中且沿著所述胞元區的外邊緣延伸； 位元線結構，在所述基底上且位於所述胞元區中，其中所述位元線結構具有在所述胞元區隔離膜上的遠端； 周邊閘極結構，在所述基底上且在所述周邊區域中； 層間絕緣膜，在所述胞元區隔離膜上且在所述位元線結構的所述遠端上；以及 插置絕緣膜，在所述胞元區隔離膜上，其中所述插置絕緣膜在所述層間絕緣膜與所述周邊閘極結構之間， 其中所述層間絕緣膜的與所述插置絕緣膜接觸的側表面朝向所述插置絕緣膜凸起。
  13. 如請求項12所述的半導體裝置，其中所述層間絕緣膜包含與所述插置絕緣膜的材料不同的材料。
  14. 如請求項12所述的半導體裝置，更包括： 胞元間隔件，在所述位元線結構的所述遠端的垂直側表面上；以及 蝕刻停止件膜，沿著所述胞元間隔件的側表面、所述胞元區隔離膜的頂面以及所述周邊閘極結構的至少一部分延伸， 其中所述插置絕緣膜在所述蝕刻停止件膜與所述層間絕緣膜之間。
  15. 如請求項14所述的半導體裝置，其中所述層間絕緣膜及所述胞元間隔件中的每一者包含氮化矽。
  16. 如請求項14所述的半導體裝置，其中所述胞元間隔件包含與所述層間絕緣膜的材料不同的材料。
  17. 一種半導體裝置，包括： 基底，包括胞元區及沿著所述胞元區的周邊的周邊區域； 胞元區隔離膜，在所述基底中且沿著所述胞元區的外邊緣延伸； 閘極電極，包括在所述基底中且在所述胞元區中的至少一部分，其中所述閘極電極在第一方向上延伸； 位元線結構，在所述基底上且在所述胞元區中，其中所述位元線結構在與所述第一方向相交的第二方向上延伸，其中所述位元線結構具有在所述胞元區隔離膜上的遠端； 胞元間隔件，在所述位元線結構的側表面上； 周邊閘極結構，在所述周邊區域中且在所述基底上，其中所述周邊閘極結構在所述第二方向上與所述位元線結構間隔開； 蝕刻停止件膜，沿著所述胞元間隔件的側表面、所述胞元區隔離膜的頂面及所述周邊閘極結構的外面延伸；以及 層間絕緣膜，在所述蝕刻停止件膜上以及在所述胞元間隔件的所述側表面上，其中所述層間絕緣膜延伸至在所述胞元間隔件與所述周邊閘極結構之間的空間的至少一部分中，其中所述層間絕緣膜包含氮化矽。
  18. 如請求項17所述的半導體裝置，更包括： 插置絕緣膜，藉由所述層間絕緣膜而與所述胞元間隔件隔開，其中所述插置絕緣膜在所述層間絕緣膜與所述周邊閘極結構之間， 其中所述層間絕緣膜沿著所述插置絕緣膜的頂面及所述周邊閘極結構的頂面延伸。
  19. 如請求項17所述的半導體裝置，其中所述層間絕緣膜在所述胞元區隔離膜上對所述胞元間隔件與所述周邊閘極結構之間的所述空間進行填充。
  20. 如請求項17所述的半導體裝置，其中相對於所述基底，所述蝕刻停止件膜的底面低於所述胞元區隔離膜的頂面。
TW111100015A 2021-02-19 2022-01-03 半導體裝置 TWI771256B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0022534 2021-02-19
KR1020210022534A KR20220118742A (ko) 2021-02-19 2021-02-19 반도체 장치

Publications (2)

Publication Number Publication Date
TWI771256B TWI771256B (zh) 2022-07-11
TW202234630A true TW202234630A (zh) 2022-09-01

Family

ID=82900893

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111100015A TWI771256B (zh) 2021-02-19 2022-01-03 半導體裝置

Country Status (5)

Country Link
US (1) US20220271044A1 (zh)
JP (1) JP2022127610A (zh)
KR (1) KR20220118742A (zh)
CN (1) CN114975355A (zh)
TW (1) TWI771256B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210037211A (ko) * 2019-09-27 2021-04-06 삼성전자주식회사 반도체 장치 및 이의 제조 방법
CN117912959B (zh) * 2024-03-20 2024-05-28 芯联集成电路制造股份有限公司 一种半导体器件及其制备方法和电子装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102489949B1 (ko) * 2016-12-13 2023-01-17 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN107946237A (zh) * 2017-11-23 2018-04-20 长江存储科技有限责任公司 三维存储结构连线方法、存储结构、存储器及电子设备
KR102574450B1 (ko) * 2018-07-27 2023-09-04 삼성전자 주식회사 소자 특성을 향상시킬 수 있는 반도체 소자
TWI735860B (zh) * 2019-04-08 2021-08-11 華邦電子股份有限公司 記憶元件的製造方法

Also Published As

Publication number Publication date
TWI771256B (zh) 2022-07-11
KR20220118742A (ko) 2022-08-26
JP2022127610A (ja) 2022-08-31
CN114975355A (zh) 2022-08-30
US20220271044A1 (en) 2022-08-25

Similar Documents

Publication Publication Date Title
US11594538B2 (en) Semiconductor device and method of fabricating the same
US20220115378A1 (en) Vertical memory device
US10204910B2 (en) Semiconductor device and method for fabricating the same
KR20170031469A (ko) 서포터들을 갖는 반도체 소자 및 그 제조 방법
TWI771256B (zh) 半導體裝置
KR20150137224A (ko) 에어갭을 구비한 반도체장치 및 그 제조 방법
TWI808811B (zh) 半導體記憶體裝置
US20240057323A1 (en) Semiconductor memory device with buried contacts and a fence
TWI783765B (zh) 半導體記憶體裝置
US20220139927A1 (en) Semiconductor memory devices and methods for fabricating the same
TWI836976B (zh) 半導體記憶體裝置
TWI845866B (zh) 半導體記憶體裝置
US20230262967A1 (en) Semiconductor memory device
US20240224501A1 (en) Semiconductor memory device and method for manufacturing the same
US20240155833A1 (en) Semiconductor device
US20240064968A1 (en) Semiconductor memory device
US20240121944A1 (en) Semiconductor memory device
US20240107751A1 (en) Semiconductor memory device
US20240098987A1 (en) Semiconductor device and manufacturing method thereof
US20220344341A1 (en) Semiconductor devices having air gaps
KR20230056990A (ko) 반도체 장치
CN118284037A (zh) 半导体存储器件
KR20230047968A (ko) 반도체 장치 및 그 제조 방법
KR20240010162A (ko) 반도체 메모리 장치 및 이의 제조 방법
TW202306036A (zh) 半導體裝置