TWI808811B - 半導體記憶體裝置 - Google Patents

半導體記憶體裝置 Download PDF

Info

Publication number
TWI808811B
TWI808811B TW111123669A TW111123669A TWI808811B TW I808811 B TWI808811 B TW I808811B TW 111123669 A TW111123669 A TW 111123669A TW 111123669 A TW111123669 A TW 111123669A TW I808811 B TWI808811 B TW I808811B
Authority
TW
Taiwan
Prior art keywords
spacer
gate
bit line
structures
film
Prior art date
Application number
TW111123669A
Other languages
English (en)
Other versions
TW202301642A (zh
Inventor
金成煥
盧元基
鄭娜萊
韓昇煜
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202301642A publication Critical patent/TW202301642A/zh
Application granted granted Critical
Publication of TWI808811B publication Critical patent/TWI808811B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Abstract

本發明提供一種半導體記憶體裝置，包含：基底，在第一方向及垂直於第一方向的第二方向上延伸；位元線結構，在第一方向上配置於基底上，位元線結構在第二方向上延伸；間隔件結構，安置於位元線結構的側壁上以在第二方向上延伸，間隔件結構包含由空氣或氧化矽形成的間隔件；接觸結構，安置於間隔件結構之間且配置於第二方向上；柵結構，填充接觸結構之間及間隔件結構之間的間隙；以及接墊隔離膜，在位元線結構、間隔件結構以及柵結構上隔離接觸結構。柵結構包含第一柵襯墊及第二柵襯墊，第二柵襯墊在第一柵襯墊上且由空氣及氧化矽中的一者形成，且第二柵襯墊在第一方向上與間隔件交疊。

Description

半導體記憶體裝置
本揭露內容是關於一種半導體記憶體裝置。
由於半導體裝置已變得高度整合，故用於在每一給定區域中實現儘可能多的半導體裝置的個別電路圖案變得愈來愈複雜。即，隨著半導體裝置的積體密度增加，每一半導體裝置的元件及部件的設計規則已減小。
因此，在極度縮小的半導體裝置中形成多個佈線及多個內埋觸點已變得愈來愈複雜及困難。
本揭露內容的實施例提供具有改良的產品可靠性的半導體記憶體裝置。
然而，本揭露內容的實施例不限於本文所闡述的彼等實施例。本揭露內容的上述及其他實施例對於藉由參考下文給出的本揭露內容的詳細描述的本揭露內容涉及的所屬技術領域中具有通常知識者將變得更顯而易見。
根據本揭露內容的實施例，一種半導體記憶體裝置包含：基底，在第一方向及垂直於第一方向的第二方向上延伸；位元線結 構，在第一方向上配置於基底上，位元線結構在第二方向上延伸；間隔件結構，安置於位元線結構的側壁上以在第二方向上延伸，間隔件結構包含由空氣或氧化矽形成的間隔件；接觸結構，安置於間隔件結構之間且配置於第二方向上；柵結構，填充接觸結構之間及間隔件結構之間的間隙；以及接墊隔離膜，在位元線結構、間隔件結構以及柵結構上隔離接觸結構，其中柵結構包含第一柵襯墊及第二柵襯墊，第二柵襯墊在第一柵襯墊上且由空氣及氧化矽中的一者形成，且第二柵襯墊在第一方向上與間隔件交疊。
根據本揭露內容的前述實施例及其它實施例，一種半導體記憶體裝置包含：基底，在第一方向及垂直於第一方向的第二方向上延伸；位元線結構，在第一方向上配置於基底上，位元線結構在第二方向上延伸；接觸結構，安置於間隔件結構之間且配置於第二方向上；柵結構，填充接觸結構之間及間隔件結構之間的間隙；以及接墊隔離膜，在位元線結構、間隔件結構以及柵結構隔離接觸結構，其中柵結構包含：第一柵襯墊，其沿間隔件結構的側壁及接觸結構的側壁延伸；及第二柵襯墊，其在第一柵襯墊上、由空氣形成且填充在接觸結構之間的間隙及在間隔件結構之間的間隙，且第二柵襯墊的頂部表面由接墊隔離膜界定。
根據本揭露內容的前述實施例及其它實施例，一種半導體記憶體裝置包含：基底，在第一方向及垂直於第一方向的第二方向上延伸；閘極結構，包含：閘電極，在第一方向上在基底中延伸；及閘極封蓋膜，在第一方向上在基底中延伸；位元線結構，在第二方向上在基底上延伸，位元線結構配置於第二方向上；間隔件結構，安置於位元線結構的側壁上以在第二方向上延伸，間隔件結構 包含空氣間隔件；接觸結構，包含：內埋觸點，在間隔件結構之間連接至基底且配置於第二方向上；著陸接墊，在內埋觸點上；以及障壁膜，安置於內埋觸點與著陸接墊之間且沿內埋觸點的頂部表面、間隔件結構的側壁以及位元線結構的頂部表面延伸；柵結構，具有由閘極封蓋膜界定的底部表面，柵結構填充溝槽，溝槽具有由接觸結構及間隔件結構界定的側壁；以及接墊隔離膜，在位元線結構、間隔件結構以及柵結構上隔離接觸結構，其中空氣間隔件的頂部表面在閘極結構上由接墊隔離膜界定，柵結構包含：第一柵襯墊，其沿溝槽的側壁及底部形成；及第二柵襯墊，其由空氣形成且由第一柵襯墊及接墊隔離膜界定，且第二柵襯墊在第一方向上與間隔件交疊。
其他特徵及實施例可根據以下詳細描述、圖式以及申請專利範圍而顯而易見。
100:基底
105:裝置隔離膜
110:閘極結構
111:閘極絕緣膜
112:閘電極
113:閘極封蓋導電膜
114:閘極封蓋膜
115:閘極溝槽
130:絕緣膜
131:第一絕緣膜
132:第二絕緣膜
140:位元線結構
141:第一導電膜
141p:第一預導電膜
142:第二導電膜
142p:第二預導電膜
143:第三導電膜
143p:第三預導電膜
144:管線封蓋膜
144p:預管線封蓋膜
145:犧牲膜
150:間隔件結構
150A:空氣間隔件
150A_US、170A_US:頂部表面
150p:預間隔件結構
150S:犧牲間隔件
151:第一間隔件
152:第二間隔件
153:第三間隔件
154:第四間隔件
160:接觸結構
161:遮罩圖案
165、165p:障壁膜
170:柵結構
170A、173:第二柵襯墊
170S:犧牲柵襯墊
171:第一柵襯墊
171p:第一預柵襯墊
180:接墊隔離膜
180_BS:最下部底部表面
185:蝕刻終止膜
190:電容器
191:下部電極
192:電容器介電膜
193:上部電極
t1:第一溝槽
t2:第二溝槽
t3:第三溝槽
t4:第四溝槽
ACT:主動區
A-A、B-B、C-C、D-D:線
BC:內埋觸點
BCp:預內埋觸點
BL:位元線
D、R:區域
D1:第一方向
D2:第二方向
D3:第三方向
D4:第四方向
DC:直接觸點
DCp:預直接觸點
LP:著陸接墊
LPp:預著陸接墊
WL:字元線
本揭露內容的上述及其他實施例及特徵藉由參考圖式詳細描述其實施例將變得更加顯而易見，其中：圖1為根據本揭露內容的一些實施例的半導體記憶體裝置的佈局圖。
圖2為示出圖1的位元線、空氣間隔件、內埋觸點、著陸接墊以及柵結構的佈局圖。
圖3A為沿著圖1及圖2的線A-A截取的橫截面圖。
圖3B為沿著圖1及圖2的線B-B截取的橫截面圖。
圖3C為沿著圖1及圖2的線C-C截取的橫截面圖。
圖3D為沿著圖3C的線D-D截取的橫截面圖。
圖4及圖5為圖3B的區域R的放大橫截面圖。
圖6及圖7為根據本揭露內容的一些實施例的半導體記憶體裝置的橫截面圖。
圖8為圖6及圖7的半導體記憶體裝置的平面圖。
圖9A至圖20A以及圖9B至圖20B為示出根據本揭露內容的一些實施例的半導體記憶體裝置的製造方法的中間步驟的橫截面圖。
圖1為根據本揭露內容的一些實施例的半導體記憶體裝置的佈局圖。圖2為示出圖1的位元線、空氣間隔件、內埋觸點、著陸接墊以及柵結構的佈局圖。圖3A為沿著圖1及圖2的線A-A截取的橫截面圖。圖3B為沿著圖1及圖2的線B-B截取的橫截面圖。圖3C為沿著圖1及圖2的線C-C截取的橫截面圖。圖3D為沿著圖3C的線D-D截取的橫截面圖。圖4及圖5為圖3B的區域R的放大橫截面圖。
半導體記憶體裝置示出為動態隨機存取記憶體(dynamic random access memory；DRAM)，但本揭露內容不限於此。
參考圖1以及圖3A至圖3D，半導體記憶體裝置可包含多個主動區ACT。主動區ACT可由裝置隔離膜105界定，所述裝置隔離膜105形成在基底100中且在第一方向D1及垂直於第一方向的第二方向D2上延伸。由於半導體記憶體裝置的設計規則減少，故主動區ACT可以對角(或傾斜)線(或條)的形式配置。 舉例而言，主動區ACT可形成為在第三方向D3上在由第一方向D1及第二方向D2界定的平面上方延伸的條，所述第三方向D3是與第一方向D1及第二方向D2傾斜(亦即對角)的。主動區ACT的中心可與其各別相鄰主動區ACT的端部鄰近安置。諸如「第一」、「第二」、「第三」等的序數可簡單地用作某些元件、步驟等的標記以將此類元件、步驟等彼此區分開。在本說明書中未使用「第一」、「第二」等描述的術語在技術方案中仍可稱作「第一」或「第二」。此外，用特定序數引用的術語(例如，在特定技術方案中的「第一」)可在其他處用不同序數(例如，在本說明書或另一技術方案中的「第二」)描述。
多個閘電極可橫跨主動區ACT安置。閘電極可彼此平行延伸。閘電極可為例如在第一方向上延伸的字元線WL。字元線WL可以規則間隔配置。字元線WL的寬度及字元線WL之間的距離可由半導體記憶體裝置的設計規則確定。
多個位元線BL可安置於字元線WL上且可在第二方向D2上延伸以與字元線WL相交。位元線BL可彼此平行延伸。位元線BL可以規則間隔配置。位元線BL的寬度及位元線BL之間的距離可由半導體記憶體裝置的設計規則確定。
半導體記憶體裝置可包含各種觸點陣列，其形成在主動區ACT中。觸點陣列可包含例如直接觸點DC、內埋觸點BC以及著陸接墊LP。
在本文中，直接觸點DC可為將主動區ACT電連接至位元線BL的觸點。內埋觸點BC可為將主動區ACT連接至電容器190的下部電極191的觸點。內埋觸點BC與主動區ACT之間的 接觸面積可為較小的。因此，可設置具有導電性的著陸接墊LP以擴大與主動區ACT的接觸面積及與下部電極191的接觸面積。
著陸接墊LP可在垂直於第一方向D1及第二方向D2的第四方向D4上安置於主動區ACT與內埋觸點BC之間及內埋觸點BC與下部電極191之間。著陸接墊LP可在第四方向上安置於內埋觸點BC與下部電極191之間。由於著陸接墊LP經設置以擴大與主動區ACT的接觸面積及與下部電極191的接觸面積，故可減小主動區ACT與下部電極191之間的觸點電阻。
直接觸點DC可連接至位元線連接區。內埋觸點BC可連接至儲存連接區。由於內埋觸點BC安置於主動區ACT的端部處，故著陸接墊LP可安置於主動區ACT的端部附近以部分地與內埋觸點BC交疊。舉例而言，內埋觸點BC可形成為與在字元線WL之間的主動區ACT及與在位元線BL之間的裝置隔離膜105交疊。應理解，當元件稱為「連接」或「耦接」至另一元件時或「在」另一元件「上」時，所述元件可直接連接或耦接至另一元件或在另一元件上，或可存在介入元件。相比之下，當元件稱為「直接連接」或「直接耦接」至另一元件，或稱為「接觸」另一元件或「與」另一元件「接觸」時，接觸點處不存在介入元件。應以類似方式解釋用以描述元件之間的關係的其他詞語(例如，「在......之間」對「直接在......之間」、「鄰近」對「直接鄰近」，等等)。
字元線WL可內埋在基底100中。字元線WL可橫跨在直接觸點DC之間或在內埋觸點BC之間的主動區ACT配置。每兩個字元線WL可安置為跨一個主動區ACT延伸。由於主動區ACT在第三方向D3上延伸，故字元線WL可與主動區ACT形成 小於90°的角度。
直接觸點DC及內埋觸點BC可對稱地配置。因此，直接觸點DC及內埋觸點BC可在第一方向D1及第二方向D2上彼此配置於直線上。相反，不同於直接觸點DC及內埋觸點BC，著陸接墊LP可以Z字形形式配置於位元線BL延伸的方向上(亦即，在第二方向D2上)。此外，著陸接墊LP可安置為與位元線BL在字元線WL延伸的方向上(亦即在第一方向D1上)交疊。舉例而言，在第一行中的著陸接墊LP可與其各別位元線BL的第一側(例如左側)交疊，且在第二行中的著陸接墊LP可與其各別位元線BL的與第一側相對的第二側(例如右側)交疊。
參考圖1至圖3D，半導體記憶體裝置可包含基底100、裝置隔離膜105、閘極結構110、位元線結構140、間隔件結構150、直接觸點DC、接觸結構160、柵結構170、接墊隔離膜180以及電容器190。
基底100可包含主動區ACT及裝置隔離膜105。基底100可為塊狀矽基底或絕緣層上矽(silicon-on-insulator；SOI)基底。替代地，基底100可為矽基底或可包含例如矽鍺、絕緣層上矽鍺(silicon germanium on insulator；SGOI)、銻化銦、鉛碲化合物、砷化銦、磷化銦、砷化鎵或銻化鎵，或可由矽鍺、絕緣層上矽鍺、銻化銦、鉛碲化合物、砷化銦、磷化銦、砷化鎵或銻化鎵形成，但本揭露內容不限於此。基底100將在下文中描述為矽基底。
裝置隔離膜105可形成於基底100中。裝置隔離膜105可具有帶有極佳隔離屬性的淺溝槽隔離(shallow trench isolation；STI)結構。裝置隔離膜105可界定主動區ACT。裝置隔離膜105 示出為具有傾斜的側表面，但本揭露內容不限於此。
裝置隔離膜105可包含氧化矽、氮化矽或其組合，或可由氧化矽、氮化矽或其組合形成，但本揭露內容不限於此。裝置隔離膜105可為包含一種類型的絕緣材料的單一膜或包含各種類型的絕緣材料的多膜。
閘極結構110可內埋在基底100中。閘極結構110可形成於基底100中及裝置隔離膜105中。閘極結構110可橫跨裝置隔離膜105及由裝置隔離膜105界定的主動區ACT形成。閘極結構110可在第一方向D1上延伸且可配置於第二方向D2上。
閘極結構110可包含形成在基底100及裝置隔離膜105中的閘極溝槽115、閘極絕緣膜111、閘電極112、閘極封蓋導電膜113以及閘極封蓋膜114。此處，閘電極112可對應於字元線WL。替代地，閘極結構110可不包含閘極封蓋導電膜113。
閘極絕緣膜111可沿閘極溝槽115的側壁及底部延伸。閘極絕緣膜111可沿閘極溝槽115的至少部分的輪廓延伸。閘極絕緣膜111可包含例如以下中的至少一者或可由以下中的至少一者形成：氧化矽、氮化矽、氮氧化矽或具有比氧化矽更高的介電常數的高k材料。高k材料可包含例如以下中的至少一者或可由以下中的至少一者形成：氧化鉿、氧化鉿矽、氧化鉿鋁、氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯矽、氧化鉭、氧化鈦、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鋁、氧化鉛鈧鉭、鈮酸鉛鋅以及其組合。
閘電極112可形成於閘極絕緣膜111上。閘電極112可填充閘極溝槽115的部分。閘極封蓋導電膜113可沿閘電極112 的頂部表面延伸。
閘電極112可包含以下中的至少一者或可由以下中的至少一者形成：金屬、金屬合金、導電金屬氮化物、導電金屬碳氮化物、導電金屬碳化物、金屬矽化物、摻雜半導體材料、導電金屬氮氧化物以及導電金屬氧化物。閘電極112可包含例如以下中的至少一者或可由以下中的至少一者形成：TiN、TaC、TaN、TiSiN、TaSiN、TaTiN、TiAlN、TaAlN、WN、Ru、TiAl、TiAlC-N、TiAlC、TiC、TaCN、W、Al、Cu、Co、Ti、Ta、Ni、Pt、Ni-Pt、Nb、NbN、NbC、Mo、MoN、MoC、WC、Rh、Pd、Ir、Ag、Au、Zn、V、RuTiN、TiSi、TaSi、NiSi、CoSi、IrOx、RuOx以及其組合，但本揭露內容不限於此。閘極封蓋導電膜113可包含例如多晶矽或多晶矽鍺，或可由多晶矽或多晶矽鍺形成，但本揭露內容不限於此。
閘極封蓋膜114可安置於閘電極112及閘極封蓋導電膜113上。閘極封蓋膜114可填充閘極溝槽115的未經閘電極112及閘極封蓋導電膜113填充的部分。閘極絕緣膜111可沿閘極封蓋膜114的側面延伸，但本揭露內容不限於此。閘極封蓋膜114可包含例如以下中的至少一者或由以下中的至少一者形成：氮化矽(SiN)、氮氧化矽(SiON)、氧化矽(SiO2)、碳氮化矽(SiCN)、碳氮氧化矽(SiOCN)或其組合。
雖然未具體地示出，但雜質摻雜區可形成於閘極結構110中的每一者的至少一側上。雜質摻雜區可為電晶體的源極/汲極區。
位元線結構140可包含位元線BL及管線封蓋膜144。位元線BL可形成於基底100及形成閘極結構110的裝置隔離膜105上。位元線BL可與裝置隔離膜105及由裝置隔離膜105界定的主 動區ACT相交。位元線BL可形成為與閘極結構110相交。
位元線BL可為多膜。位元線BL可包含例如第一導電膜141、第二導電膜142以及第三導電膜143。第一導電膜141、第二導電膜142以及第三導電膜143可依序堆疊在基底100及裝置隔離膜105上。位元線BL示出為三重膜，但本揭露內容不限於此。
第一導電膜141、第二導電膜142以及第三導電膜143可包含例如以下中的至少一者或可由以下中的至少一者形成：摻雜有雜質的半導體材料、導電矽化物化合物、導電金屬氮化物、金屬以及金屬合金。舉例而言，第一導電膜141可包含摻雜半導體材料或可由摻雜半導體材料形成，第二導電膜142可包含導電矽化物化合物及導電金屬氮化物中的至少一者或可由導電矽化物化合物及導電金屬氮化物中的至少一者形成，且第三導電膜143可包含金屬及金屬合金中的至少一者或可由金屬及金屬合金中的至少一者形成。然而，本揭露內容不限於此實例。
直接觸點DC可形成於位元線BL與基底100之間。即，位元線BL可形成於直接觸點DC上。舉例而言，直接觸點DC可形成在位元線BL與主動區ACT的呈長島狀物形狀的中間部分之間的交叉點處。直接觸點DC可形成於主動區ACT與位元線BL之間。
直接觸點DC可電連接位元線BL及基底100。直接觸點DC可包含例如以下中的至少一者或可由以下中的至少一者形成：摻雜有雜質的半導體材料、導電矽化合物、導電金屬氮化物以及金屬。
在與直接觸點DC的頂部表面交疊的區域中，位元線BL可包含第二導電膜142及第三導電膜143。在未與直接觸點DC的頂部表面交疊的區域中，位元線BL可包含第一導電膜141、第二導電膜142以及第三導電膜143。
管線封蓋膜144可安置於位元線BL上。管線封蓋膜144可沿位元線BL的頂部表面在第二方向D2上延伸。管線封蓋膜144可包含例如以下中的至少一者或可由以下中的至少一者形成：氮化矽、氮氧化矽、碳氮化矽以及碳氮氧化矽。管線封蓋膜144可包含例如氮化矽膜或可由氮化矽膜形成。管線封蓋膜144示出為單一膜，但本揭露內容不限於此。
絕緣膜130可形成於基底100及裝置隔離膜105上。絕緣膜130可形成於基底100的未形成直接觸點DC的部分上及裝置隔離膜105上。絕緣膜130可形成於基底100與位元線BL之間及裝置隔離膜105與位元線BL之間。
絕緣膜130示出為單一膜，但可為包含第一絕緣膜131及第二絕緣膜132的多膜。舉例而言，第一絕緣膜131可包含氧化矽膜，且第二絕緣膜132可為氮化矽膜。然而，本揭露內容不限於此實例。
間隔件結構150可安置於位元線結構140的側壁上。在形成直接觸點DC的位元線BL上，間隔件結構150可安置於基底100及裝置隔離膜105上、安置於位元線BL、管線封蓋膜144以及直接觸點DC的側壁上。在未形成直接觸點DC的位元線BL上，間隔件結構150可安置於絕緣膜130上、安置於管線封蓋膜144及位元線結構140的側壁上。
間隔件結構150可為包含各種類型的絕緣材料的多膜。間隔件結構150可包含例如空氣間隔件150A、第一間隔件151、第二間隔件152以及第三間隔件153。如本文所使用的術語「空氣間隔件」指包含常壓空氣或可在製造製程期間存在的其他氣體的空間或間隙。
第一間隔件151可沿位元線結構140的側面的至少部分延伸。在形成在直接觸點DC上的位元線BL上，例如如圖3A中所示出，第一間隔件151可沿管線封蓋膜144、位元線BL以及直接觸點DC的側壁延伸。在未形成直接觸點DC的位元線BL上，例如如圖3B中所示出，第一間隔件151可沿位元線BL的側壁及管線封蓋膜144的側壁且沿絕緣膜130的頂部表面延伸。間隔件結構150可在第二方向D2上延伸。
參考作為沿第一方向D1截取的接觸結構160的橫截面圖的圖3A，間隔件結構150的上部部分的寬度可小於間隔件結構150的下部部分的寬度。間隔件結構150的下部部分的頂部表面可位於內埋觸點BC的頂部表面上方。參考作為沿第一方向D1截取的閘極結構110或柵結構170的橫截面圖的圖3B，間隔件結構150的寬度可為均一的。即，間隔件結構150的寬度在閘極結構110上可為均一的。
第二間隔件152可安置於第一間隔件151上。第二間隔件152可藉由第一間隔件151與裝置隔離膜105隔離。第二間隔件152可沿直接觸點DC的側面延伸。第二間隔件152可在第一方向D1上安置於第一間隔件151與內埋觸點BC之間。第二間隔件152可界定空氣間隔件150A的底部表面。
在如圖3A中所示出的形成在直接觸點DC上的位元線BL上，例如，空氣間隔件150A的側壁可由第一間隔件151及第三間隔件153界定，且空氣間隔件150A的底部表面可由第二間隔件152界定。在如圖3B中所示出的未形成直接觸點DC的位元線BL上，例如，空氣間隔件150A的側壁可由第一間隔件151及第三間隔件153界定，且空氣間隔件150A的底部表面可由第一間隔件151界定。
第一間隔件151、第二間隔件152以及第三間隔件153可包含以下中的至少一者或可由以下中的至少一者形成：氧化矽、氮氧化矽、氮化矽以及其組合，但本揭露內容不限於此。替代地，第一間隔件151、第二間隔件152以及第三間隔件153可包含氮化矽或可由氮化矽形成。
接觸結構160可安置於位元線結構140的側面上。接觸結構160可藉由間隔件結構150與位元線結構140隔離。間隔件結構150可使位元線結構140及接觸結構160電絕緣。
接觸結構160可包含在第四方向D4上依序堆疊在基底100上的內埋觸點BC、障壁膜165以及著陸接墊LP。
內埋觸點BC可在位元線結構140之間形成於基底100上。內埋觸點BC可插置在由閘極結構110及位元線結構140界定的區中。內埋觸點BC可在第二方向D2上配置於位元線結構140之間，所述位元線結構140在第一方向D1上彼此鄰近。
內埋觸點BC可在位元線BL之間與基底100及裝置隔離膜105交疊。內埋觸點BC可經由絕緣膜130電連接基底100的主動區ACT及著陸接墊LP。連接至內埋觸點BC的主動區ACT 可充當源極及汲極區。
內埋觸點BC可包含例如以下中的至少一者或可由以下中的一種形成：摻雜有雜質的半導體材料、導電矽化物化合物、導電金屬氮化物或金屬。
障壁膜165可覆蓋內埋觸點BC、間隔件結構150以及位元線結構140。障壁膜165可沿內埋觸點BC的頂部表面、間隔件結構150的側壁及頂部表面以及位元線結構140的頂部表面共形地延伸。
障壁膜165可包含例如導電金屬氮化物或可由導電金屬氮化物形成，諸如氮化鈦、氮化鉭或鎢氮化物。
著陸接墊LP可安置於障壁膜165上。著陸接墊LP可經由障壁膜165電連接至內埋觸點BC。
著陸接墊LP的頂部表面可高於位元線結構140的頂部表面。著陸接墊LP可覆蓋位元線結構140的頂部表面的部分。舉例而言，著陸接墊LP可與位元線結構140的頂部表面的部分交疊。
著陸接墊LP可包含例如以下中的至少一者或可由以下中的至少一者形成：摻雜有雜質的半導體材料、導電矽化物化合物、導電金屬氮化物、導電金屬碳化物、金屬以及金屬合金。
接墊隔離膜180可形成於著陸接墊LP及位元線結構140上。接墊隔離膜180可自著陸接墊LP的頂部表面延伸，且接墊隔離膜180的底部表面可低於位元線結構140的頂部表面。因此，著陸接墊LP可藉由位元線結構140及接墊隔離膜180隔離。接墊隔離膜180的底部表面可位於例如管線封蓋膜144的頂部表面上 方。即，接墊隔離膜180可與管線封蓋膜144接觸。
接墊隔離膜180的最下部底部表面180_BS可位於空氣間隔件150A的頂部表面150A_US上方。即，空氣間隔件150A可不與接墊隔離膜180接觸。空氣間隔件150A的頂部表面150A_US可由障壁膜165界定。
柵結構170可安置於基底100及裝置隔離膜105上。柵結構170可形成為在第四方向D4上與閘極結構110交疊，所述閘極結構110形成於基底100及裝置隔離膜105中。第四方向D4可與第一方向D1及第二方向D2相交。
柵結構170可安置於彼此鄰近的間隔件結構150之間。柵結構170可安置於彼此鄰近的接觸結構160之間。柵結構170可填充間隔件結構150之間及接觸結構160之間的間隙。因此，可藉由柵結構170隔離配置於第二方向D2上的接觸結構160。
具體而言，柵結構170可填充第三溝槽t3。第三溝槽t3的底部可由閘極封蓋膜114界定。第三溝槽t3的側壁可由接觸結構160及間隔件結構150界定。舉例而言，第三溝槽t3的底部可安置於閘極封蓋膜114中。
柵結構170可包含第一柵襯墊171及第二柵襯墊170A。第一柵襯墊171可沿第三溝槽t3的底部及側壁延伸。第二柵襯墊170A可安置於第一柵襯墊171上以填充第三溝槽t3。
柵結構170可與接墊隔離膜180接觸。柵結構170的頂部表面可由接墊隔離膜180界定。
第一柵襯墊171可包含例如以下中的至少一者或可由以下中的至少一者形成：氧化矽、氮化矽、氮氧化矽以及其組合。舉 例而言，第一柵襯墊171可包含氮化矽或可由氮化矽形成。
第二柵襯墊170A可由空氣形成。第二柵襯墊170A的頂部表面170A_US可由接墊隔離膜180界定。第二柵襯墊170A的側壁可由第一柵襯墊171界定。
參考圖3D，內埋觸點BC可安置於由空氣間隔件150A及由空氣形成的第二柵襯墊170A界定的區中。內埋觸點BC可與在第一方向D1上的空氣間隔件150A及與在第二方向D2上的第二柵襯墊170A交疊。空氣間隔件150A可在第二方向D2上延伸以與在第一方向D1上的第二柵襯墊170A交疊。空氣間隔件150A可藉由第一間隔件151及第一柵襯墊171與第二柵襯墊170A隔離。第二柵襯墊170A可安置於在第一方向D1上彼此鄰近的空氣間隔件150A之間。
參考圖2及圖3D，第二柵襯墊170A在第一方向D1上的寬度可大於內埋觸點BC與第二柵襯墊170A之間的距離。第二柵襯墊170A在第二方向D2上的寬度可大於內埋觸點BC與第二柵襯墊170A之間的距離。
隨著半導體記憶體裝置的積體密度增加，寄生電容及洩漏電流的影響逐漸增加。舉例而言，隨著DRAM的導電圖案之間的距離減小，導電圖案之間的寄生電容可增加。
然而，由於半導體記憶體裝置包含由空氣形成的空氣間隔件150A及第二柵襯墊170A，故位元線BL與內埋觸點BC之間的寄生電容可減小。因此，可改良半導體記憶體裝置的操作屬性。
再次參考圖3A至圖3C，蝕刻終止膜185可安置於接墊隔離膜180及著陸接墊LP上。蝕刻終止膜185可包含例如以下中 的至少一者或可由以下中的至少一者形成：氮化矽、碳氮化矽、氮化矽硼(SiBN)、氮氧化矽以及碳氧化矽。
電容器190可安置於著陸接墊LP上。電容器190可電連接至著陸接墊LP。因此，電容器190可電連接至源極及汲極區，所述源極及汲極區連接至內埋觸點BC。因此，電容器190可在其中儲存電荷。
電容器190的部分可安置於蝕刻終止膜185中。電容器190可包含下部電極191、電容器介電膜192以及上部電極193。電容器190可基於下部電極191與上部電極193之間產生的電勢差將電荷儲存於電容器介電膜192中。
下部電極191可安置於著陸接墊LP上。下部電極191可具有柱形狀，但本揭露內容不限於此。替代地，下部電極191可具有圓柱形狀。電容器介電膜192可形成於下部電極191上。電容器介電膜192可沿下部電極191的輪廓形成。上部電極193可形成於電容器介電膜192上。上部電極193可包圍下部電極191的外側壁。
舉例而言，電容器介電膜192可安置為與上部電極193豎直地(亦即在第四方向D4上)交疊。在另一實例中，電容器介電膜192可包含與上部電極193豎直地交疊的第一部分及未與上部電極193豎直地交疊的第二部分。即，電容器介電膜192的第二部分可為電容器介電膜192的未由上部電極193覆蓋的部分。
第一下部電極191及第一上部電極193中的每一者可包含例如以下或可由以下形成：摻雜半導體材料、導電金屬氮化物(例如，氮化鈦、氮化鉭、氮化鈮或氮化鎢)、金屬(例如，釕、銥、 鈦或鉭)或導電金屬氧化物(例如，氧化銥或氧化鈮)，但本揭露內容不限於此。
電容器介電膜192可包含例如以下或可由以下形成：氧化矽、氮化矽、氮氧化矽、氧化鉿、氧化鉿矽、氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯矽、氧化鉭、氧化鈦、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鋁、氧化鉛鈧鉭、鈮酸鉛鋅以及其組合，但本揭露內容不限於此。電容器介電膜192可包含包含鉿(Hf)的介電膜或可由所述介電膜形成。電容器介電膜192可具有在其中堆疊鐵電材料膜及順電材料膜的結構。
參考圖4，空氣間隔件150A的頂部表面150A_US及第二柵襯墊170A的頂部表面170A_US可由接墊隔離膜180界定。空氣間隔件150A的頂部表面150A_US及第二柵襯墊170A的頂部表面170A_US可為平坦的。
替代地，參考圖5，空氣間隔件150A的頂部表面150A_US及第二柵襯墊170A的頂部表面170A_US可凸向接墊隔離膜180。
圖6及圖7為根據本揭露內容的一些實施例的半導體記憶體裝置的橫截面圖。圖8為圖6及圖7的半導體記憶體裝置的平面圖。圖6為沿圖1及圖2的線B-B截取的橫截面圖，圖7為沿圖1及圖2的線C-C截取的橫截面圖，且圖8為沿圖7的線D-D截取的平面圖。圖8示出對應於圖1及圖2的區域D的圖6及圖7的半導體記憶體裝置的區域。
參考圖6及圖7，柵結構170可覆蓋位元線結構140及間隔件結構150。柵結構170可沿位元線結構140的頂部表面及間隔件結構150的頂部表面延伸。
第一柵襯墊171可沿第三溝槽t3的底部及側壁延伸。第一柵襯墊171亦可沿間隔件結構150的側壁延伸。
第二柵襯墊173可安置於第一柵襯墊171上以沿位元線結構140的頂部表面、間隔件結構150的頂部表面以及第一柵襯墊171的頂部表面延伸。接墊隔離膜180可安置於第二柵襯墊173上。位元線結構140、間隔件結構150以及第一柵襯墊171可藉由第二柵襯墊173與接墊隔離膜180隔離。接觸結構160之間的第二柵襯墊173可具有「T」形狀。
間隔件結構150可包含第四間隔件154，而不是圖1至圖5的空氣間隔件150A。
第二柵襯墊173及第四間隔件154可由氧化矽形成。第二柵襯墊173及第四間隔件154可彼此連接。在這種情況下，第二柵襯墊173及第四間隔件154之間的邊界可為不可區分的。
參考圖8，內埋觸點BC可安置於由第二柵襯墊173及第四間隔件154界定的隔離區中。第二柵襯墊173可在第一方向D1上延伸以連接彼此間隔開的第四間隔件154。第二柵襯墊173可連接第四間隔件154，所述第四間隔件154在第一方向D1上彼此間隔開。內埋觸點BC可在第一方向D1上與第四間隔件154且在第二方向D2上與第二柵襯墊173交疊。
圖9A至圖20B為示出根據本揭露內容的一些實施例的半導體記憶體裝置的製造方法的中間步驟的橫截面圖。圖9A、圖10A、圖11A、圖12A、圖13A、圖14A、圖15A、圖16A、圖17A、圖18A、圖19A以及圖20A為沿圖1及圖2的線A-A截取的橫截面圖。圖9B、圖10B、圖11B、圖12B、圖13B、圖14B、圖15B、 圖16B、圖17B、圖18B、圖19B以及圖20B為沿圖1及圖2的線B-B截取的橫截面圖。
參考圖9A及圖9B，設置包含裝置隔離膜105及由裝置隔離膜105界定的主動區的基底100。
閘極結構110可形成於基底100上。閘極結構110可在第一方向D1上延伸。閘極結構110可包含閘極溝槽115、閘極絕緣膜111、閘電極112、閘極封蓋膜114以及閘極封蓋導電膜113。
第一絕緣膜131、第二絕緣膜132以及第一預導電膜141p可依序形成在基底100上。其後，暴露主動區的部分的第一溝槽t1可形成於基底100中。第一溝槽t1可暴露例如主動區的中心。其後，可形成填充第一溝槽t1的預直接觸點DCp。其後，第二預導電膜142p、第三預導電膜143p以及預管線封蓋膜144p可依序形成在第一預導電膜141p及預直接觸點DCp上。
參考圖10A及圖10B，預管線封蓋膜144p、第一預導電膜141p、第二預導電膜142p以及第三預導電膜143p以及預直接觸點DCp經圖案化。因此，可形成位元線結構140，其在第二方向D2上跨直接觸點DC、主動區以及字元線結構延伸。舉例而言，位元線結構140的寬度及直接觸點DC的寬度可小於第一溝槽t1的寬度。即，位元線結構140及直接觸點DC可完全地填充第一溝槽t1。
其後，預間隔件結構150p可形成於位元線結構140的側壁上。預間隔件結構150p可包含第一間隔件151、第二間隔件152、犧牲間隔件150S以及第三間隔件153。犧牲間隔件150S可由相對於第一間隔件151、第二間隔件152以及第三間隔件153具有蝕 刻選擇率的材料形成。
舉例而言，犧牲間隔件150S可包含氧化矽或可由氧化矽形成，且第一間隔件151、第二間隔件152以及第三間隔件153可包含氮化矽或可由氮化矽形成。
第二溝槽t2形成於位元線結構140之間。在第一方向D1上彼此鄰近的位元線結構140之間的第二溝槽t2可暴露基底100的在預間隔件結構150p之間的部分，所述預間隔件結構150p形成於位元線結構140的側壁上。第二溝槽t2可暴露形成於基底100中的閘極封蓋導電膜113的頂部表面。
其後，形成預內埋觸點BCp，所述預內埋觸點BCp填充第二溝槽t2且覆蓋位元線結構140及預間隔件結構150p。
參考圖11A及圖11B，移除在閘極結構110上的預內埋觸點BCp，且因此形成第三溝槽t3。在閘極結構110上的位元線結構140及預間隔件結構150p的頂部表面可經暴露。第三溝槽t3的底部可與圖10A及圖10B的第二溝槽t2的底部一致或可位於圖10A及圖10B的第二溝槽t2的底部下方。
參考圖12A及圖12B，第一預柵襯墊171p形成。第一預柵襯墊171p可沿預內埋觸點BCp的頂部表面、在閘極結構110上的位元線結構140及預間隔件結構150p的頂部表面以及第三溝槽t3的底部及側壁共形地形成。
第一預柵襯墊171p可包含例如氮化矽或可由氮化矽形成。
參考圖13A及圖13B，蝕刻第一預柵襯墊171p的在位元線結構140及間隔件結構150上的部分。因此，形成第一柵襯墊 171，其沿第三溝槽t3的側壁及底部延伸，且暴露犧牲間隔件150S的頂部表面及預內埋觸點BCp的頂部表面。
參考圖14A及圖14B，可在閘極結構110上形成犧牲柵襯墊170S，所述犧牲柵襯墊170S覆蓋位元線結構140，預間隔件結構150p以及第一柵襯墊171。犧牲柵襯墊170S可形成於第一柵襯墊171上以填充第三溝槽t3。犧牲柵襯墊170S可沿位元線結構140的頂部表面、預間隔件結構150p的頂部表面以及第一柵襯墊171的頂部表面延伸。在一些實施例中，犧牲柵襯墊170S的頂部表面可位於與預內埋觸點BCp的頂部表面實質上相同的平面上。
犧牲柵襯墊170S可包含與犧牲間隔件150S相同的材料或可由與犧牲間隔件150S相同的材料形成。犧牲柵襯墊170S可包含例如氧化矽或可由氧化矽形成。犧牲柵襯墊170S可與犧牲間隔件150S的頂部表面接觸。犧牲柵襯墊170S可連接至犧牲間隔件150S。
參考圖15A及圖15B，可蝕刻犧牲柵襯墊170S的部分。可蝕刻犧牲柵襯墊170S，但並不至暴露閘極結構110上的位元線結構140及預間隔件結構150p的程度。
參考圖16A及圖16B，犧牲膜145可形成於犧牲柵襯墊170S上。在一些實施例中，犧牲膜145的頂部表面可位於與預內埋觸點BCp的頂部表面實質上相同的平面上。
犧牲膜145可足夠厚以在預間隔件結構150p的蝕刻期間保護犧牲柵襯墊170S，此將稍後參考圖17A及圖17B描述。
犧牲膜145可包含例如氮化矽或可由氮化矽形成。
參考圖17A及圖17B，可蝕刻預內埋觸點BCp的部分，且因此，可形成內埋觸點BC。可藉由回蝕預內埋觸點BCp形成內埋觸點BC，所述內埋觸點BC暴露位元線結構140及預間隔件結構150p的頂部表面。
其後，可部分蝕刻預間隔件結構150p的上部部分。舉例而言，可蝕刻犧牲間隔件150S及第三間隔件153的上部部分。在一些實施例中，犧牲間隔件150S及第三間隔件153的頂部表面可位於內埋觸點BC的頂部表面上方。在這種情況下，犧牲柵襯墊170S可不藉由犧牲膜145蝕刻。
因此，在基底100的主動區及裝置隔離膜105上而不是在閘極結構110上的犧牲間隔件150S及第三間隔件153的頂部表面可位於第一間隔件151的頂部表面下方。在基底100的主動區及裝置隔離膜105上的預間隔件結構150p的上部部分的寬度可小於在基底100的主動區及裝置隔離膜105上的預間隔件結構150p的下部部分的寬度。預間隔件結構150p的上部部分可包含第一間隔件151，且預間隔件結構150p的下部部分可包含第一間隔件151、犧牲間隔件150S、第三間隔件153及/或第二間隔件152。由於間隔件結構150的上部部分與間隔件結構150的下部部分相比具有較小寬度，故可改良著陸接墊LP與內埋觸點BC之間的觸點的裕量。
參考圖18A及圖18B，可沿位元線結構140的頂部表面、間隔件結構150的頂部表面及側部表面、內埋觸點BC的頂部表面以及犧牲膜145形成障壁膜165p。可共形地形成障壁膜165p。
其後，可形成預著陸接墊LPp，其覆蓋障壁膜165。預著 陸接墊LPp的頂部表面可位於位元線結構140的頂部表面上方。
其後，遮罩圖案161可形成於預著陸接墊LPp上。
參考圖19A及圖19B，可蝕刻藉由遮罩圖案161暴露的預著陸接墊LPp、障壁膜165、犧牲膜145、位元線結構140以及預間隔件結構150p的部分。因此，可形成第四溝槽t4及藉由第四溝槽t4隔離的著陸接墊LP，且可暴露犧牲柵襯墊170S。
在一些實施例中，亦可蝕刻犧牲柵襯墊170S的部分。在一些實施例中，第四溝槽t4的底部可位於犧牲間隔件150S上方。犧牲間隔件150S可不藉由第四溝槽t4暴露。
參考圖20A及圖20B，可移除犧牲間隔件150S及犧牲柵襯墊170S。在閘極結構110上，由於犧牲間隔件150S與犧牲柵襯墊170S接觸，故在犧牲柵襯墊170S的移除期間犧牲間隔件150S可連同犧牲柵襯墊170S一起移除。空氣間隔件150A可形成於自其中移除犧牲間隔件150S的空間中。以此方式，可形成包含空氣間隔件150A的間隔件結構150。
由於犧牲間隔件150S連接至犧牲柵襯墊170S，且可因此與犧牲柵襯墊170S一起移除，故並不需要形成用以暴露犧牲間隔件150S的第四溝槽t4。因此，可適當地控制第四溝槽t4的底部的位置。
在移除犧牲間隔件150S之後經由第四溝槽t4暴露的犧牲柵襯墊170S的大小可大於藉由第四溝槽t4先前暴露的犧牲間隔件150S的大小。因此，犧牲間隔件150S可為易於移除的。
其後，再次參考圖3B及圖3C，可形成填充第四溝槽t4的接墊隔離膜180。因此，著陸接墊LP可藉由接墊隔離膜180形 成多個彼此分開的隔離區。接墊隔離膜180可暴露著陸接墊LP的頂部表面。在一些實施例中，接墊隔離膜180的頂部表面可不覆蓋著陸接墊LP的頂部表面。
空氣間隔件150A的頂部表面及第二柵襯墊170A的頂部表面可由接墊隔離膜180界定。空氣間隔件150A的頂部表面及第二柵襯墊170A的頂部表面可為平坦的，如圖4中所示出。替代地，空氣間隔件150A的頂部表面及第二柵襯墊170A的頂部表面可凸向接墊隔離膜180，如圖5中所示出。
由於犧牲間隔件150S並不藉由第四溝槽t4暴露，故接墊隔離膜180可不插入至第四溝槽t4中。因此，由於空氣間隔件150A可延伸至障壁膜165，故位元線BL與內埋觸點BC之間的寄生電容可減小。
其後，蝕刻終止膜185可形成於接墊隔離膜180上及藉由接墊隔離膜180暴露的著陸接墊LP的部分上。
其後，下部電極191可形成於藉由接墊隔離膜180暴露的著陸接墊LP的部分上。其後，電容器介電膜192及上部電極193可依序形成於下部電極191上。因此，可提供製造具有改良的操作屬性的半導體記憶體裝置的方法。
同時，在犧牲間隔件150S及犧牲柵襯墊170S包含氧化矽的情況下，可不進行上文參考圖20所描述的犧牲間隔件150S及犧牲柵襯墊170S的移除。即，再次參考圖6及圖7，在上文參考圖9至圖19所描述的製程之後可形成填充第四溝槽t4的接墊隔離膜180。接墊隔離膜180可形成於犧牲柵襯墊170S上。其後，可形成蝕刻終止膜185及電容器190。以此方式，可形成包含氧化 矽的第四間隔件154及包含氧化矽的第二柵襯墊173。
上文已參考隨附圖式描述本揭露內容的實施例，但本揭露內容不限於此且可以各種不同形式實施。應理解，本揭露內容可以其他特定形式實施而不改變本揭露內容的技術精神或要旨。因此，應理解，本文中所闡述的實施例在所有態樣中為例示性的且為非限制性的。
144:管線封蓋膜
150A:空氣間隔件
150A_US、170A_US:頂部表面
151:第一間隔件
153:第三間隔件
170A:第二柵襯墊
171:第一柵襯墊
180:接墊隔離膜
R:區域

Claims (10)

  1. 一種半導體記憶體裝置，包括： 基底，在第一方向及垂直於所述第一方向的第二方向上延伸； 位元線結構，在所述第一方向上配置於所述基底上，所述位元線結構在所述第二方向上延伸； 間隔件結構，安置於所述位元線結構的側壁上以在所述第二方向上延伸，所述間隔件結構包含由空氣或氧化矽形成的間隔件； 接觸結構，安置於所述間隔件結構之間且配置於所述第二方向上； 柵結構，填充所述接觸結構之間及所述間隔件結構之間的間隙；以及 接墊隔離膜，在所述位元線結構、所述間隔件結構以及所述柵結構上隔離所述接觸結構， 其中 所述柵結構包含第一柵襯墊及第二柵襯墊，所述第二柵襯墊在所述第一柵襯墊上且由空氣及氧化矽中的一者形成，且 所述第二柵襯墊在所述第一方向上與所述間隔件交疊。
  2. 如請求項1所述的半導體記憶體裝置，其中所述第二柵襯墊安置於在所述第一方向上彼此鄰近的間隔件之間。
  3. 如請求項1所述的半導體記憶體裝置，其中所述第二柵襯墊的頂部表面由所述接墊隔離膜界定。
  4. 如請求項1所述的半導體記憶體裝置，其中所述第二柵襯墊連接至所述間隔件。
  5. 一種半導體記憶體裝置，包括： 基底，在第一方向及垂直於所述第一方向的第二方向上延伸； 位元線結構，在所述第一方向上配置於所述基底上，所述位元線結構在所述第二方向上延伸； 間隔件結構，安置於所述位元線結構的側壁上； 接觸結構，安置於所述間隔件結構之間且配置於所述第二方向上； 柵結構，填充所述接觸結構之間及所述間隔件結構之間的間隙；以及 接墊隔離膜，在所述位元線結構、所述間隔件結構以及所述柵結構上隔離所述接觸結構， 其中 所述柵結構包含：第一柵襯墊，其沿所述間隔件結構的側壁及所述接觸結構的側壁延伸；及第二柵襯墊，其在所述第一柵襯墊上、由空氣形成且填充在所述接觸結構之間的間隙及在所述間隔件結構之間的間隙，且 所述第二柵襯墊的頂部表面由所述接墊隔離膜界定。
  6. 如請求項5所述的半導體記憶體裝置，其中在所述柵結構的沿所述第一方向截取的橫截面圖中，所述間隔件結構的寬度為均一的。
  7. 如請求項5所述的半導體記憶體裝置，其中 所述間隔件結構包含空氣間隔件，且 在所述柵結構的沿所述第一方向截取的橫截面圖中，所述空氣間隔件的頂部表面由所述接墊隔離膜界定。
  8. 如請求項7所述的半導體記憶體裝置，其中所述空氣間隔件的頂部表面凸向所述接墊隔離膜。
  9. 如請求項5所述的半導體記憶體裝置，其中所述第二柵襯墊的頂部表面凸向所述接墊隔離膜。
  10. 一種半導體記憶體裝置，包括： 基底，在第一方向及垂直於所述第一方向的第二方向上延伸； 閘極結構，包含：閘電極，其在所述第一方向上在所述基底中延伸；及閘極封蓋膜，其在所述第一方向上在所述基底中延伸； 位元線結構，在所述第二方向上在所述基底上延伸，所述位元線結構配置於所述第一方向上； 間隔件結構，安置於所述位元線結構的側壁上以在所述第二方向上延伸，所述間隔件結構包含空氣間隔件； 接觸結構，包含：內埋觸點，其在所述間隔件結構之間連接至所述基底且配置於所述第二方向上；著陸接墊，其在所述內埋觸點上；以及障壁膜，其安置於所述內埋觸點與所述著陸接墊之間且沿所述內埋觸點的頂部表面、所述間隔件結構的側壁以及所述位元線結構的頂部表面延伸； 柵結構，具有由所述閘極封蓋膜界定的底部表面，所述柵結構填充溝槽，所述溝槽具有由所述接觸結構及所述間隔件結構界定的側壁；以及 接墊隔離膜，在所述位元線結構、所述間隔件結構以及所述柵結構上隔離所述接觸結構， 其中 所述空氣間隔件的頂部表面在所述閘極結構上由所述接墊隔離膜界定， 所述柵結構包含：第一柵襯墊，其沿所述溝槽的側壁及底部形成；及第二柵襯墊，其由空氣形成且由所述第一柵襯墊及所述接墊隔離膜界定，且 所述第二柵襯墊在所述第一方向上與所述間隔件交疊。
TW111123669A 2021-06-28 2022-06-24 半導體記憶體裝置 TWI808811B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210083756A KR20230001166A (ko) 2021-06-28 2021-06-28 반도체 메모리 장치
KR10-2021-0083756 2021-06-28

Publications (2)

Publication Number Publication Date
TW202301642A TW202301642A (zh) 2023-01-01
TWI808811B true TWI808811B (zh) 2023-07-11

Family

ID=84542586

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111123669A TWI808811B (zh) 2021-06-28 2022-06-24 半導體記憶體裝置

Country Status (4)

Country Link
US (1) US20220415793A1 (zh)
KR (1) KR20230001166A (zh)
CN (1) CN115602702A (zh)
TW (1) TWI808811B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4344376A1 (en) * 2022-09-22 2024-03-27 Samsung Electronics Co., Ltd. Integrated circuit device and method of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI527153B (zh) * 2012-05-31 2016-03-21 愛思開海力士有限公司 具有氣隙之半導體裝置及其製造方法
TWI567752B (zh) * 2015-08-07 2017-01-21 華邦電子股份有限公司 記憶元件及其製造方法
US20200035541A1 (en) * 2018-07-27 2020-01-30 Samsung Electronics Co., Ltd. Semiconductor device for improving device characteristics

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102238951B1 (ko) * 2014-07-25 2021-04-12 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
CN108573926B (zh) * 2017-03-09 2020-01-21 联华电子股份有限公司 半导体存储装置以及其制作方法
CN110061000B (zh) * 2018-01-18 2021-07-27 联华电子股份有限公司 半导体存储装置以及其制作方法
CN111627910B (zh) * 2019-02-27 2023-07-11 联华电子股份有限公司 半导体存储装置以及其制作方法
KR20210116824A (ko) * 2020-03-17 2021-09-28 삼성전자주식회사 반도체 메모리 장치 및 이의 제조 방법
US11877437B2 (en) * 2020-08-21 2024-01-16 SK Hynix Inc. Semiconductor device with low-k spacer
US11910595B2 (en) * 2021-07-06 2024-02-20 Fujian Jinhua Integrated Circuit Co., Ltd. Semiconductor memory device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI527153B (zh) * 2012-05-31 2016-03-21 愛思開海力士有限公司 具有氣隙之半導體裝置及其製造方法
TWI567752B (zh) * 2015-08-07 2017-01-21 華邦電子股份有限公司 記憶元件及其製造方法
US20200035541A1 (en) * 2018-07-27 2020-01-30 Samsung Electronics Co., Ltd. Semiconductor device for improving device characteristics

Also Published As

Publication number Publication date
KR20230001166A (ko) 2023-01-04
US20220415793A1 (en) 2022-12-29
CN115602702A (zh) 2023-01-13
TW202301642A (zh) 2023-01-01

Similar Documents

Publication Publication Date Title
US11594538B2 (en) Semiconductor device and method of fabricating the same
US10797056B2 (en) Semiconductor device and method of manufacturing the same
KR102444838B1 (ko) 에어갭을 구비한 반도체장치 및 그 제조 방법
KR20160074306A (ko) 에어갭을 구비한 반도체장치 및 그 제조 방법
KR102396978B1 (ko) 반도체 장치
KR102242963B1 (ko) 에어갭을 구비한 반도체장치 및 그 제조 방법
US20240057323A1 (en) Semiconductor memory device with buried contacts and a fence
TWI808811B (zh) 半導體記憶體裝置
US20220271044A1 (en) Semiconductor device
KR20200107895A (ko) 반도체 장치 및 그 제조 방법
US20240107751A1 (en) Semiconductor memory device
US20240121944A1 (en) Semiconductor memory device
US20240130116A1 (en) Semiconductor device
US20230262967A1 (en) Semiconductor memory device
US11647627B2 (en) Integrated circuit device
US20230225111A1 (en) Semiconductor memory devices and methods for fabricating the same
US20220189966A1 (en) Semiconductor memory device and method for fabricating the same
KR20230047969A (ko) 반도체 장치 및 그 제조 방법
KR20240050249A (ko) 반도체 메모리 장치
KR20240010162A (ko) 반도체 메모리 장치 및 이의 제조 방법
KR20230056990A (ko) 반도체 장치
CN117881182A (zh) 半导体存储器件
TW202320066A (zh) 半導體裝置
KR20240026599A (ko) 반도체 메모리 장치
TW202320306A (zh) 半導體記憶體裝置