TW202320066A - 半導體裝置 - Google Patents

Abstract

本發明提供一種半導體裝置，包含界定基底中的單元主動區域的裝置隔離層。多個內埋觸點與基底電連接且配置於第一方向上。位元線結構在第二方向上在多個內埋觸點的鄰近內埋觸點之間延伸。位元線結構包含位元線通道部分及位元線觸點部分。位元線結構與單元主動區域電連接。第一緩衝圖案安置於基底與位元線通道部分之間。第一緩衝圖案在沿第一方向的橫截面上具有T-形。

Description

半導體裝置

[ 相關申請案的交叉參考 ]

本申請案主張2021年11月3日在韓國智慧財產局申請的韓國專利申請案第10-2021-0149786號的優先權，所述申請案的揭露內容以全文引用的方式併入本文中。

本發明是關於一種半導體裝置。

隨著半導體裝置愈來愈高度整合，個別電路圖案變得更精細以在相同區域中實施更多的半導體裝置。舉例而言，隨著半導體裝置的整合程度的增加，半導體裝置的組件的設計規則已減少。

在高度按比例縮放的半導體裝置中，形成多個線路及插入於線路之間的多個內埋觸點（buried contact；BC）的製程已變得愈來愈複雜及困難。

本揭露的態樣提供一種具有增加的產品可靠性的半導體裝置。

本揭露的態樣不限於上文所提及的態樣及且所屬領域中具有通常知識者將自本發明的以下描述清楚地理解本文中未提及的本發明的額外目標。

然而，本揭露的態樣不受本文中闡述的態樣限制。藉由參考下文給出的本揭露的詳細描述，本揭露的上述及其他態樣對於本揭露涉及的所屬領域中具通常知識者而言將變得更顯而易見。

根據本揭露的實施例，一種半導體裝置包含界定基底中的單元主動區域的裝置隔離層。多個內埋觸點與基底電連接且配置於第一方向上。位元線結構在第二方向上在多個內埋觸點的鄰近內埋觸點之間延伸。位元線結構包含位元線通道部分及位元線觸點部分。位元線結構與單元主動區域電連接。第一緩衝圖案安置於基底與位元線通道部分之間。第一緩衝圖案在沿第一方向的橫截面上具有T-形。

根據本揭露的實施例，一種半導體裝置包含基底，所述基底包含裝置隔離層及由裝置隔離層界定的單元主動區域。多個閘極電極在基底中在第一方向上延伸且配置於第二方向上。多個內埋觸點在第一方向上安置於多個閘極電極的鄰近閘極電極之間。多個接觸襯墊與基底電連接且安置於基底與多個內埋觸點之間。多個著陸襯墊安置於多個內埋觸點上且與多個內埋觸點電連接。第一緩衝圖案安置於基底上。位元線結構在第二方向上在多個內埋觸點的鄰近內埋觸點之間延伸。位元線結構包含位元線通道部分及位元線觸點部分。位元線觸點部分藉由穿過第一緩衝圖案與單元主動區域電連接。

根據本揭露的實施例，一種半導體裝置包含界定基底中的單元主動區域的裝置隔離層。多個閘極電極在基底中在第一方向上延伸且配置於第二方向上。多個內埋觸點與基底電連接且在第一方向上配置於彼此鄰近的閘極電極之間。多個著陸襯墊安置於多個內埋觸點上且與多個內埋觸點電連接。多個電容器結構安置於多個著陸襯墊上且與多個著陸襯墊電連接。位元線結構在第二方向上在多個內埋觸點的鄰近內埋觸點之間延伸。位元線結構包含位元線通道部分及位元線觸點部分。位元線觸點部分與基底電連接。第一緩衝圖案安置於基底與位元線通道部分之間。第一緩衝圖案在沿第一方向的橫截面上具有T-形。第二緩衝圖案安置於第一緩衝圖案上。位元線通道部分穿過第二緩衝圖案且直接安置於第一緩衝圖案上。

圖1為示出根據本揭露的一些實施例的半導體記憶體裝置的示意性佈局圖。圖2為示出圖1的區域R1的示意性佈局圖。圖3A為沿著圖2的線A-A截取的橫截面圖。圖3B為沿著圖2的線B-B截取的橫截面圖。圖3C為沿著圖2的線C-C截取的橫截面圖。圖3D為沿著圖1的線D-D截取的橫截面圖。圖4為示出圖3C的區域R2的放大圖。圖5及圖6為示出圖3D的區域R3的放大圖。

儘管在關於根據一些實施例的半導體記憶體裝置的圖式中藉助於實例繪示動態隨機存取記憶體（dynamic random access memory；DRAM），但本揭露內容未必限於此。

參考圖1至圖3，根據一些實施例的半導體裝置可包含單元區域20、單元邊界區域22以及周邊區域24。

單元邊界區域22可沿單元區域20的邊緣（例如，在第一方向D1及第二方向D2上）形成。單元邊界區域22可將單元區域20與周邊區域24分隔。

單元區域20可包含多個單元主動區域ACT。單元主動區域ACT可由形成於基底（圖4的100）中的裝置隔離層（圖4的110）界定。在實施例中，隨著半導體裝置的設計規則的減少，單元主動區域ACT可以對角線或傾斜線的形式安置。舉例而言，單元主動區域ACT可在在第一方向D1與第二方向D2之間延伸的第三方向D3上延伸。

多個閘極電極可在第一方向D1上橫跨單元主動區域ACT安置。多個閘極電極可在第一方向D1上延伸以彼此平行。在實施例中，多個閘極電極可為例如多個字元線WL。字元線WL可以恆定間距（例如，在第二方向D2上）安置。可根據設計規則來判定字元線WL的寬度或字元線WL之間的距離。

在實施例中，單元主動區域ACT中的各者可藉由在第一方向D1上延伸的兩個字元線WL劃分成三個部分。單元主動區域ACT可包含儲存器連接區域及位元線連接區域。在實施例中，位元線連接區域可定位於單元主動區域ACT的中間部分處，且儲存器連接區域可定位於單元主動區域ACT的末端部分處。

在垂直於字元線WL的第二方向D2上延伸的多個位元線BL可安置於字元線WL上。多個位元線BL可經延伸以彼此平行。位元線BL可以恆定間距（例如，在第一方向D1上）安置。可根據設計規則判定位元線BL的寬度或位元線BL之間的距離。

根據一些實施例的半導體裝置可包含形成於單元主動區域ACT上的各種觸點配置。各種觸點配置可包含例如直接觸點DC、內埋觸點BC以及著陸襯墊LP。

在實施例中，直接觸點DC可指用於將單元主動區域ACT電連接至位元線BL的觸點。內埋觸點BC可指用於將單元主動區域ACT連接至電容器的下部電極191的觸點。在佈局結構中，內埋觸點BC與單元主動區域ACT的接觸面積可相對較小。因此，可引入導電著陸襯墊LP以增大與電容器的下部電極191的接觸面積以及增大與單元主動區域ACT的接觸面積。

著陸襯墊LP可安置於單元主動區域ACT與內埋觸點BC之間，且可安置於內埋觸點BC與電容器的下部電極之間。在根據一些實施例的半導體裝置中，著陸襯墊LP可安置於內埋觸點BC與電容器的下部電極之間。藉由經由引入著陸襯墊LP來放大接觸面積，可減小單元主動區域ACT與電容器的下部電極之間的接觸電阻。

直接觸點DC可連接至單元主動區域ACT的中間部分。內埋觸點BC可連接至單元主動區域ACT的末端部分。由於內埋觸點BC安置於單元主動區域ACT的兩個末端處，因此著陸襯墊LP可鄰近於單元主動區域ACT的兩個末端安置且與內埋觸點BC部分地交疊。舉例而言，內埋觸點BC可經形成以交疊鄰近字線WL之間及鄰近位元線BL之間的單元主動區域ACT及裝置隔離層110。

字元線WL可形成於埋入基底100中的結構中。字元線WL可橫跨直接觸點DC或內埋觸點BC之間的單元主動區域ACT安置。在實施例中，兩個字元線WL可橫跨單元主動區域ACT安置。由於單元主動區域ACT沿著第三方向D3延伸，因此字元線WL相對於單元主動區域ACT可具有小於90°的角度。

直接觸點DC及內埋觸點BC可對稱地安置。舉例而言，直接觸點DC及內埋觸點BC可沿著第一方向D1及第二方向D2安置於一條直線上。不同於直接觸點DC及內埋觸點BC，著陸襯墊LP可在延伸位元線BL的第二方向D2上以Z形圖案安置。此外，著陸襯墊LP可經安置以在延伸字元線WL的第一方向D1上交疊各別位元線BL的相同側部分。舉例而言，第一線的各著陸襯墊LP可交疊對應位元線BL的左側，且第二線的各著陸襯墊LP可交疊對應位元線BL的右側。

稍後將描述的第一緩衝圖案140的上部部分144可安置於單元主動區域ACT的末端部分之間的位元線BL上，所述單元主動區域ACT在第一方向D1上彼此鄰近。上部部分144可安置於沿著第一方向D1及第二方向D2的直線中。上部部分144可在包含（例如）第一方向D1及第二方向D2的平面上具有圓形形狀，如圖2的實施例中所繪示。

參考圖2及圖3A至圖3D，根據一些實施例的半導體裝置可包含閘極結構120、位元線結構160、第一緩衝圖案140、第二緩衝圖案145、內埋觸點150、著陸襯墊180以及電容器結構190。

在實施例中，基底100可為塊體矽或絕緣體上矽（silicon-on-insulator；SOI）。替代地，基底100可為矽基底，或可包含其他材料，諸如矽鍺、絕緣體上矽鍺（silicon germanium on insulator；SGOI）、銻化銦、鉛碲化合物、砷化銦、磷化銦、砷化鎵或銻化鎵。然而，本揭露的實施例未必限於此。出於解釋方便起見，以下描述將基於基底100為矽基底。

裝置隔離層110可形成於基底100中。裝置隔離層110可具有具有極佳裝置隔離特性的淺溝渠隔離（shallow trench isolation；STI）結構。裝置隔離層110可界定單元區域20中的基底100中的單元主動區域ACT。在實施例中，由裝置隔離層110界定的單元主動區域ACT可具有長島形，所述長島形包含如圖1中所繪示的短軸及長軸。單元主動區域ACT可具有傾斜形從而相對於形成於裝置隔離層110中的字元線WL具有小於90°的角度。此外，單元主動區域ACT可具有傾斜形從而相對於形成於裝置隔離層110上的位元線BL具有小於90°的角度。

在實施例中，裝置隔離層110可包含（但未必限於）氧化矽層、氮化矽層或氮氧化矽層中的至少一者。舉例而言，取決於在第一方向D1上的寬度，裝置隔離層110可包含第一絕緣層111，或可包含第一絕緣層111及第二絕緣層112。在實施例中，第一絕緣層111可包含氧化層且第二絕緣層112可包含氮化層。然而，本揭露的實施例未必限於此。

儘管裝置隔離層110的上部表面及基底100的上部表面經繪示為定位於相同平面上（例如，在第四方向D4上），但僅為了便於描述，且本揭露的實施例未必限於此。

閘極結構120可形成於基底100及裝置隔離層110中。閘極結構120可橫跨裝置隔離層110及由裝置隔離層110界定的單元主動區域ACT形成。一個閘極結構120可形成於基底100及裝置隔離層110中，所述閘極結構定位於閘極結構120延伸的第一方向D1上。在實施例中，閘極結構120可包含形成於基底100以及裝置隔離層110中的閘極溝渠120t、閘極絕緣層121、閘極電極122以及閘極封蓋圖案123。在此實施例中，閘極電極122可對應於字元線WL。

閘極絕緣層121可沿著閘極溝渠120t的側壁及底部表面延伸。閘極絕緣層121可沿著閘極溝渠120t的至少一部分的輪廓延伸。在實施例中，閘極絕緣層121可包含選自以下各者的至少一種化合物：氧化矽、氮化矽、氮氧化矽以及具有大於氧化矽的介電常數的介電常數的高介電常數材料。在實施例中，高介電常數材料可包含但不限於選自以下各者的至少一種化合物：氧化鉿、氧化鉿矽、氧化鉿鋁、氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯矽、氧化鉭、氧化鈦、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鋁、氧化鉛鈧鉭、鈮酸鉛鋅及其組合。

閘極電極122可形成於閘極絕緣層121上。閘極電極122可填充閘極溝渠120t的一部分。

在實施例中，閘極電極122可包含例如選自以下各者的至少一種化合物：多晶矽、氮化鈦（TiN）、碳化鉭（TaC）、氮化鉭（TaN）、氮化鈦矽（TiSiN）、氮化鉭矽（TaSiN）、氮化鉭鈦（TaTiN）、氮化鈦鋁（TiAlN）、氮化鉭鋁（TaAlN）、氮化鎢（WN）、釕（Ru）、鈦鋁（TiAl）、碳氮化鈦鋁（TiAlC-N）、碳化鈦鋁（TiAlC）、碳化鈦（TiC）、碳氮化鉭（TaCN）、鎢（W）、鋁（Al）、銅（Cu）、鈷（Co）、鈦（Ti）、鉭（Ta）、鎳（Ni）、鉑（Pt）、鎳鉑（Ni-Pt）、鈮（Nb）、氮化鈮（NbN）、碳化鈮（NbC）、鉬（Mo）、氮化鉬（MoN）、碳化鉬（MoC）、碳化鎢（WC）、銠（Rh）、鈀（Pd）、銥（Ir）、鋨（Os）、銀（Ag）、金（Au）、鋅（Zn）、釩（V）及其組合。

閘極封蓋圖案123可形成於閘極電極122上（例如，在第四方向D4上直接安置於在所述閘極電極上）。閘極封蓋圖案123可填充在其上形成閘極電極122的剩餘閘極溝渠120t。閘極絕緣層121經繪示為沿著閘極封蓋圖案123的側壁延伸。然而，本揭露的實施例未必限於此。

在實施例中，閘極封蓋圖案123可包含例如選自以下各者的至少一種化合物：氮化矽（SiN）、氮氧化矽（SiON）、氧化矽（SiO ₂）、碳氮化矽（SiCN）、碳氮氧化矽（SiOCN）及其組合。

形成於基底100中的閘極結構120的最下部位置可不同於形成於裝置隔離層110中的閘極結構120的最下部位置。在形成閘極溝渠120t的製程中，基底100的蝕刻速率及裝置隔離層110的蝕刻速率彼此不同，由此形成於基底100中的閘極結構120的最下部位置可不同於形成於裝置隔離層110中的閘極結構120的最下部位置。在實施例中，雜質摻雜區域可形成於閘極結構120的至少一個側上。雜質摻雜區域可為電晶體的源極/汲極區域。

參考圖4的實施例，位元線結構160可形成於其中形成閘極結構120的基底100及裝置隔離層110上。位元線結構160可橫跨裝置隔離層110及由裝置隔離層110界定的單元主動區域ACT。位元線結構160包含位元線觸點部分160_1及位元線通道部分160_2。

位元線觸點部分160_1可為電連接至單元主動區域ACT的一部分。舉例而言，位元線結構160可連接至位元線觸點部分160_1中的單元主動區域ACT。位元線觸點部分160_1可連接至單元主動區域ACT的中間部分。位元線觸點部分160_1可為直接觸點DC定位所在的一部分。位元線觸點部分160_1的一部分可對應於直接觸點DC。

位元線觸點部分160_1可凹陷至基底100中。位元線結構160的最低表面（諸如，位元線接觸部分160_1的底部表面160_1_bs）可安置於基底100的最上部表面110_us下方。

位元線通道部分160_2經由位元線觸點部分160_1電連接至單元主動區域ACT。位元線通道部分160_2可在第二方向D2上安置於彼此鄰近的位元線觸點部分160_1之間。位元線通道部分160_2可定位於在第一方向D1上彼此鄰近的內埋觸點BC之間的裝置隔離層110上。

位元線結構160可包含位元線堆疊161、位元線封蓋圖案162及位元線間隔件165。位元線堆疊161可填充由位元線間隔件165界定的位元線溝渠的至少一部分。在實施例中，如圖4中所繪示，位元線堆疊161可包含例如第一導電層161a、第二導電層161b及第三導電層161c。然而，本揭露的實施例未必限於此且位元線堆疊161的導電層的數目可變化。第一導電層161a、第二導電層161b、第三導電層161c可依序堆疊於基底100及裝置隔離層110上（例如，在第四方向D4上）。在實施例中，第一導電層161a、第二導電層161b、第三導電層161c可包含例如選自以下各者的至少一種化合物：摻雜有雜質的半導體材料、導電矽化物化合物、導電金屬氮化物或金屬。舉例而言，第一導電層161a可包含摻雜半導體材料圖案，第二導電層161b可包含導電矽化物圖案且第三導電層161c可包含金屬導電層圖案。然而，本揭露的實施例未必限於此。金屬導電層圖案可包含選自導電金屬氮化物及金屬的至少一種材料。然而，本揭露的實施例未必限於此。

儘管第三導電層161c經繪示為單層，但其僅為方便描述起見，且第三導電層161c可包括兩個或多於兩個層。第三導電層161c可包含用於填充由障壁導電層界定的障壁凹槽的障壁導電層及填充導電層。障壁導電層可沿著填充導電層的底部表面的一部分及側壁延伸。

在位元線觸點部分160_1中，第一導電層161a的一部分可對應於直接觸點DC。第一導電層161a可電連接位元線堆疊161與單元主動區域ACT。

位元線封蓋圖案162可安置於位元線堆疊161上（例如在第四方向D4上直接安置於所述位元線堆疊上）。位元線封蓋圖案162可填充未由位元線堆疊161填充的位元線溝渠的剩餘部分。在實施例中，位元線封蓋圖案162可包含例如選自以下各者的至少一種化合物：氧化矽、碳氧化矽（SiOC）、氮化矽（SiN）、氮氧化矽（SiON）及碳氮氧化矽（SiOCN）。

第一緩衝圖案140可安置於基底100上。第一緩衝圖案140可包含下部部分141及下部部分142以及下部部分141及下部部分142上的上部部分144。下部部分141及下部部分142可分別包含第一緩衝層及第二緩衝層，且可分別稱為第一緩衝層及第二緩衝層。

第一緩衝層141可安置於基底100與位元線結構160之間（例如，在第四方向D4上）。第一緩衝層141可在基底100上沿著第二方向D2延伸。第二緩衝層142可橫跨第一緩衝層141。第二緩衝層142可安置於閘極結構120上。第二緩衝層142可在閘極結構120上沿著第一方向D1延伸。參考圖3A的實施例，安置於基底100上與閘極結構120交疊的下部部分142可包含第二緩衝層142。參考圖3B的實施例，包含第一緩衝層及第二緩衝層的下部部分141及下部部分142可安置於基底100上，其中位元線觸點部分160_1及閘極結構120彼此交疊。參考圖3C的實施例，安置於位元線通道部分160_2與基底100之間的下部部分141可包含第一緩衝層。

上部部分144可安置於下部部分141及下部部分142上，且可包含第三緩衝層且可稱作第三緩衝層。上部部分144可安置於包含第一緩衝層的下部部分141及包含第一緩衝層及第二緩衝層的下部部分141及下部部分142上。上部部分144可安置於下部部分141與位元線結構160之間及下部部分141及下部部分142與位元線結構160之間。

在實施例中，第一緩衝圖案140可具有T-形的橫截面（例如，在界定於第一方向D1及第四方向D4的平面中）。舉例而言，第一緩衝圖案140在沿第一方向D1在鄰近字元線WL之間截取的橫截面圖（圖3C）中可具有T-形。第一緩衝層141在第一方向D1上的寬度W1可小於上部部分144在第一方向D1上的寬度W2。上部部分144的至少一部分可在第一方向D1上自第一緩衝層141的一個側壁突出。

舉例而言，上部部分144在第一方向D1上的中間部分可直接安置於第一緩衝層141上。舉例而言，在第一方向D1上，自第一緩衝層141的一個側壁突出的上部部分144的長度可與自第一緩衝層141的相對側壁突出的上部部分144的長度相同。然而，本揭露的實施例未必限於此。舉例而言，在實施例中，在第一方向D1上，自第一緩衝層141的一個側壁突出的上部部分144的長度可不同於自第一緩衝層141的相對側壁突出的上部部分144的長度。

位元線結構160可藉由穿過第一緩衝圖案140電連接至單元主動區域。位元線觸點部分160_1可藉由穿過第一緩衝圖案140與單元主動區域接觸。

位元線通道部分160_2可安置於第一緩衝圖案140上（例如，直接安置於所述第一緩衝圖案上）。舉例而言，在第一方向D1上安置有位元線結構160及位元線間隔件165的溝渠的寬度W3可小於在第一方向D1上安置的上部部分144的寬度W2。

如圖3B的實施例中所繪示，第一緩衝圖案140可在在第二方向D2上截取的位元線BL的橫截面圖中具有矩形形狀（例如，在第二方向D2及第四方向D4上界定的平面中）。在實施例中，第一緩衝層141在第二方向D2上的寬度可與上部部分144在第二方向D2上的寬度實質上相同。

第二緩衝層142可安置於閘極結構120上。第二緩衝層142可安置於閘極封蓋圖案123上（例如，在第四方向D4上直接安置於所述閘極封蓋圖案上）。舉例而言，第二緩衝層142在第二方向D2上的寬度可小於閘極封蓋圖案123在第二方向D2上的寬度。

在實施例中，下部部分141及下部部分142可包含與上部部分144的材料不同的材料。第一緩衝層141及第二緩衝層142可包含相同材料。舉例而言，在實施例中，下部部分141及下部部分142可包含氮化矽，且上部部分144可包含氧化矽。

第二緩衝圖案145可安置於第一緩衝圖案140的至少一部分上。第二緩衝圖案145可安置於包含上部部分144的第一緩衝圖案140上。第二緩衝圖案145可安置於在第四方向D4上不與位元線結構160交疊的第一緩衝圖案140的第一部分上。第二緩衝圖案145可不安置於在第四方向D4上與位元線結構160交疊的第一緩衝圖案140的第二部分上。第二緩衝圖案145可安置於其中未安置位元線結構160的第一緩衝圖案140的上部表面上。位元線結構160可藉由穿過第二緩衝圖案145安置於第一緩衝圖案140上。第二緩衝圖案145可安置於第一緩衝圖案140上的位元線結構160的側壁的一部分上且可自位元線結構160的側壁突出（例如，在第一方向D1上）。

第二緩衝圖案145可包含與上部部分144的材料不同的材料。在實施例中，第二緩衝圖案145可包含例如氮化矽。

儘管基底100的下部部分141及下部部分142的下部表面及最上部表面110_us繪示為定位於相同平面上(例如，在第四方向D4上)，但其僅為了便於描述，且本揭露的實施例未必限於此。下部部分141及下部部分142的下部表面可安置於基底100的最上部表面110_us下方。

位元線間隔件165可安置於位元線結構160的側壁160_s上。位元線間隔件165可凹陷至位元線觸點部分160_1中的基底100中。位元線間隔件165可安置於位元線通道部分160_2中的第一緩衝圖案140上。舉例而言，位元線間隔件165的下部表面可直接接觸第一緩衝圖案140的上部部分144的上部表面。位元線間隔件165可藉由穿過第二緩衝圖案145安置於第一緩衝圖案140上。

在實施例中，位元線間隔件165可為單層。然而，本揭露的實施例未必限於此，且位元線間隔件165可為多層。舉例而言，位元線間隔件165可包含選自以下各者的一個層：氧化矽層、氮化矽層、氮氧化矽層（SiON）、碳氮化矽層（SiOCN）、空氣層或其組合。

柵欄圖案170可形成於基底100及裝置隔離層110上。柵欄圖案170可經形成以交疊（例如，在第四方向D4上）形成於基底100及裝置隔離層110中的閘極結構120。下部部分142可安置於柵欄圖案170與閘極結構120之間（例如，在第四方向D4上）。柵欄圖案170可在下部部分142上沿著第一方向D1延伸至相對較長。柵欄圖案170可安置於在第二方向D2上延伸的位元線結構160之間。柵欄圖案170可將鄰近內埋觸點150彼此分隔。在第一方向D1上的柵欄圖案170的寬度可大於在第一方向D1上的下部部分142的寬度。

在實施例中，柵欄圖案170可包含例如選自以下各者的至少一種化合物：氧化矽、氮化矽、氮氧化矽及其組合。儘管柵欄圖案170經繪示為單層，但其僅出於描述方便起見，且本揭露的實施例未必限於此。舉例而言，在實施例中，柵欄圖案170可為多層。

接觸襯墊130可形成於鄰近閘極結構120之間及鄰近位元線結構160之間。接觸襯墊130可在鄰近閘極結構120之間及鄰近位元線結構160之間交疊基底100及裝置隔離層110。接觸襯墊130可與基底100電連接。接觸襯墊130可由第一緩衝圖案140及柵欄圖案170彼此分隔。

接觸襯墊130可安置於下部部分141及下部部分142的側壁上，且內埋觸點150可安置於上部部分144的側壁及上部表面上。接觸襯墊130可交疊由第一緩衝層141暴露的上部部分144的下部表面。接觸襯墊130的上部表面可直接接觸第一緩衝圖案140的上部部分144的下部表面。接觸襯墊130的上部表面可安置於（例如）第二緩衝層142的上部表面上方。

內埋觸點150可形成於鄰近閘極結構120之間及鄰近位元線結構160之間。內埋觸點150可交疊鄰近閘極結構120之間及鄰近位元線結構160之間的基底100及裝置隔離層110。內埋觸點150可安置於接觸襯墊130上。內埋觸點150可經由接觸襯墊130電連接至單元主動區域。在此實施例中，內埋觸點150可對應於圖2的內埋觸點BC。

內埋觸點150可包含沿著位元線結構160的側壁延伸的一部分、沿著柵欄圖案170的側壁延伸的一部分以及沿著第二緩衝圖案145的側壁延伸的一部分。位元線通道部分160_2可填充具有由接觸襯墊130、內埋觸點150以及第二緩衝圖案145界定的側壁的溝渠。位元線觸點部分160_1可填充具有由接觸襯墊130及內埋觸點150界定的側壁的溝渠。

接觸襯墊130及內埋觸點150可包含相同材料。在實施例中，接觸襯墊130及內埋觸點150可包含例如選自以下各者的至少一種化合物：摻雜有雜質的半導體材料、導電矽化物化合物、導電金屬氮化物以及金屬。

著陸襯墊180可形成於內埋觸點150上。著陸襯墊180可與內埋觸點150電連接。在此實施例中，著陸襯墊180可對應於圖2的著陸襯墊LP。著陸襯墊180可交疊位元線結構160的上部表面的一部分，且可不交疊位元線結構160的上部表面。在實施例中，著陸襯墊180可包含例如選自以下各者的至少一種化合物：摻雜有雜質的半導體材料、導電矽化物化合物、導電金屬氮化物以及金屬。

襯墊隔離層185可形成於著陸襯墊180、位元線結構160及柵欄圖案170上。襯墊隔離層185可界定形成多個隔離區域的著陸襯墊180的區域。此外，襯墊隔離層185可經圖案化以暴露著陸襯墊180的上部表面的一部分。襯墊隔離層185可包含絕緣材料以將多個著陸襯墊180彼此電分隔。舉例而言，在實施例中，襯墊隔離層185可包含選自以下各者的至少一個層：氧化矽層、氮化矽層、氮氧化矽層或其組合。然而，本揭露的實施例不限於此。

周邊裝置隔離層211可形成於周邊區域24的基底100中。周邊裝置隔離層211可界定周邊區域24中的周邊主動區域。周邊裝置隔離層211的上部表面經繪示為定位於與基底100的上部表面相同的平面上（例如，在第四方向D4上）。然而，本揭露的實施例未必限於此。在實施例中，周邊裝置隔離層211可包含例如選自以下各者的至少一個層：氧化矽層、氮化矽層或氮氧化矽層。然而，本揭露的實施例未必限於此。

周邊裝置閘極結構260可形成於周邊區域24上。周邊閘極結構260可安置於由周邊裝置隔離層211界定的周邊主動區域上。

周邊閘極結構260可包含依序堆疊於基底100上（例如，在第四方向D4上）的周邊閘極絕緣層250、第一周邊閘極導電層261、第二周邊裝置閘極導電層262、第三周邊閘極導電層263以及周邊閘極封蓋圖案269。周邊閘極結構260可包含安置於第一周邊閘極導電層261、第二周邊閘極導電層262以及第三周邊閘極導電層263的側壁上及周邊閘極封蓋圖案269的側壁上的周邊間隔件265。

在實施例中，周邊閘極絕緣層250可包含例如氧化矽、氮化矽及氮氧化矽。

參考圖5，周邊閘極絕緣層250可包含例如第一周邊閘極絕緣層250a、第二周邊閘極絕緣層250b以及第三周邊閘極絕緣層250c。第一周邊閘極絕緣層250a可包含例如氧化矽、氮化矽及氮氧化矽，且第二周邊閘極絕緣層250b可包含具有比氧化矽的介電常數高的介電常數的高介電常數材料。第三周邊閘極絕緣層250c可包含偶極成形材料。在實施例中，工作函數控制層可進一步安置於周邊閘極絕緣層250與第一周邊閘極導電層261之間。

參考圖6，與圖5的實施例的周邊閘極結構260相比，周邊閘極結構260可更包含工作函數控制層265a及工作函數控制層265b以及第四周邊閘極絕緣層250d。工作函數控制層265a、第四周邊閘極絕緣層250d以及工作函數控制層265b可依序堆疊於第二周邊閘極絕緣層250b與第三周邊閘極絕緣層250c之間（例如，在第四方向D4上）。第四周邊閘極絕緣層250d可包含偶極成形材料。在實施例中，工作函數控制層可進一步安置於周邊閘極絕緣層250與第一周邊閘極導電層261之間。

周邊佈線280可安置於周邊閘極結構260的兩側上。周邊佈線280可藉由穿過第一絕緣層290及第二絕緣層291延伸至周邊區域24的基底100。周邊佈線280與周邊區域24的基底100連接。周邊佈線280可設置在周邊佈線分離層186中。

層間絕緣層187可形成於周邊佈線分離層186、著陸襯墊180以及襯墊隔離層185上。周邊層間絕緣層292可設置在層間絕緣層187上。

電容器結構190可形成於層間絕緣層187上。電容器結構190可與著陸襯墊180電連接。舉例而言，電容器結構190可與內埋觸點150電連接。在實施例中，如圖3A中所繪示，電容器結構190包含下部電極191、電容器絕緣層192以及上部電極193。

下部電極191經繪示為具有圓柱形。然而，本揭露的實施例未必限於此。舉例而言，在實施例中，下部電極191可具有柱形，或可具有L-形。電容器絕緣層192形成於下部電極191上。電容器絕緣層192可沿著下部電極191的輪廓形成。電容器絕緣層192可沿著下部電極191的外壁及內壁形成。上部電極193形成於電容器絕緣層192上。上部電極193可圍繞下部電極191的外壁。

在實施例中，下部電極191可包含例如：摻雜半導體材料、導電金屬氮化物（例如，氮化鈦、氮化鉭或氮化鎢）、金屬（例如，釕、銥、鈦或鉭）以及導電金屬氧化物（例如，氧化銥等）。然而，本揭露的實施例未必限於此。在實施例中，電容器絕緣層192可包含但不限於選自以下各者的一種化合物：氧化矽、氮化矽、氮氧化矽、高介電常數材料及其組合。上部電極193可包含例如選自以下各者的至少一種化合物：摻雜半導體材料、金屬、導電金屬氮化物或金屬矽化物。

圖7至圖29為示出描述製造根據一些實施例的半導體裝置的方法的中間步驟的圖。出於參考起見，用『A』命名的圖式對應於沿著圖2的線A-A截取的橫截面圖，用『B』命名的圖式對應於沿著圖2的線B-B截取的橫截面圖，用『C』命名的圖式對應於沿著圖2的線C-C截取的橫截面圖且用『D』命名的圖式對應於沿著圖1的線D-D截取的橫截面圖

參考圖7及圖8A至圖8D，界定在第三方向D3上延伸的單元主動區域ACT的裝置隔離層110可形成於單元區域20中。在第一方向D1上延伸的多個閘極結構120可形成於基底100及裝置隔離層110中。

隨後，可形成周邊閘極絕緣層250。周邊閘極絕緣層250可形成於周邊區域24的基底100上。周邊閘極絕緣層250可暴露單元區域20的基底100的上部表面。

第一犧牲層251及第二犧牲層252可形成於單元區域20的基底100上。在實施例中，第一犧牲層251及第二犧牲層252可形成於單元區域20中，且可不形成於周邊區域24中。

第一犧牲層251及第二犧牲層252可包含絕緣材料。在實施例中，第一犧牲層251及第二犧牲層252可包含各種絕緣材料，諸如，氧化矽、氮化矽及金屬氧化物。舉例而言，第一犧牲層251可包含氧化矽，且第二犧牲層252可包含氮化矽。此外，可進一步形成額外犧牲層。

參考圖9A至圖9D的實施例，第一周邊閘極導電層261可形成於由第二犧牲層252、周邊閘極絕緣層250以及周邊閘極絕緣層250暴露的周邊裝置隔離層211上。第一鈍化層264可形成於第一周邊閘極導電層261上。在實施例中，第一鈍化層264可包含例如氧化物。

參考圖10A至圖10D的實施例，第一遮罩圖案M1可形成於周邊區域24上。第一遮罩圖案M1可暴露單元區域20。可使用第一遮罩圖案M1移除單元區域20的第一周邊閘極導電層261及第一鈍化層264。因此，可暴露單元區域20的第二犧牲層252。

參考圖11A至圖11D的實施例，可使用遮罩圖案M1移除單元區域20上的第一犧牲層251及第二犧牲層252。因此，可暴露單元區域20的基底100的上部表面。可接著移除第一遮罩圖案M1。

參考圖12及圖13A至圖13D的實施例，可依序形成接觸襯墊130及第二鈍化層131。接觸襯墊130以及第二鈍化層131可形成於單元區域20以及單元周邊區域24上。在實施例中，第二鈍化層131可包含例如氧化物。

參考圖14及圖15A至圖15C的實施例，第一溝渠141t可形成於單元區域20上。第一溝渠141t可在第二方向D2上延伸。可在待形成位元線結構160的位置處形成第一溝渠141t1。第一溝渠141t可穿過接觸襯墊130及第二鈍化層131以暴露基底100的上部表面。儘管第一溝渠141t的底部表面繪示為定位於與基底100的上部表面相同的平面上（例如，在第四方向D4上），但本揭露的實施例未必限於此。第一溝渠141t的底部表面可安置於基底100的上部表面下方且定位於基底100中。

隨後，第一緩衝層141可形成於第一溝渠141t中。第一緩衝層141可填充第一溝渠141t的至少一部分。在實施例中，第一緩衝層141的上部表面可安置於與接觸襯墊130的上部表面相同的平面上（例如，在第四方向D4上）。第一緩衝層141可以形成用於填充第一溝渠141t的緩衝層的方式形成，且接著藉由回蝕製程來蝕刻所述第一緩衝層的上部部分。

接著，可移除第二鈍化層131。

參考圖16及圖17，第三鈍化層143可形成於單元區域20上。第三鈍化層143可包含例如氧化物。第二溝渠142t接著可形成於單元區域20上。第二溝渠142t可在第一方向D1上延伸。第二溝渠142t可形成於閘極結構120上。第二溝渠142t可暴露閘極結構120的上部表面的至少一部分。

第二緩衝層142可接著形成於第二溝渠142t中。第二緩衝層142可填充第二溝渠142t的至少一部分。在實施例中，第二緩衝層142的上部表面可定位於與接觸襯墊130的上部表面相同的平面上。第二緩衝層142可以形成用於填充第二溝渠142t的緩衝層的方式形成，且接著藉由回蝕製程來蝕刻所述第二緩衝層的上部部分。

接著，可移除第三鈍化層143。

在實施例中，在形成用於填充第二溝渠142t的至少一部分的第二溝渠142t及第二緩衝層142之後，可形成用於填充第一溝渠141t的至少一部分的第一溝渠141t及第一緩衝層141。

在實施例中，在第二方向D2上延伸的第一溝渠141t及在第一方向D1上延伸的第二溝渠142t可同時形成，且用於填充第一溝渠141t及第二溝渠142t的至少一部分的第一緩衝層141及第二緩衝層142可同時形成。

參考圖18A至圖18D的實施例，第三緩衝層144及第四緩衝層145可依序形成於基底100上。第三緩衝層144及第四緩衝層145可形成單元區域20上的接觸襯墊130、第一緩衝層141以及第二緩衝層142上。第三緩衝層144及第四緩衝層145可形成於周邊區域24上的接觸襯墊130上。

第三緩衝層144及第四緩衝層145可包含絕緣材料。第三緩衝層144及第四緩衝層145可包含各種絕緣材料，諸如氧化矽、氮化矽及金屬氧化物。舉例而言，第三緩衝層144可包含氧化矽，且第四緩衝層145可包含氮化矽。

參考圖19A至圖19D的實施例，第二遮罩圖案M2可形成於單元區域20上。第二遮罩圖案M2可暴露周邊區域24。可使用第二遮罩圖案M2移除周邊區域24的第一鈍化層264、接觸襯墊130、第二鈍化層131、第三緩衝層144以及第四緩衝層145。因此，可暴露第一周邊閘極導電層261。

隨後，可移除第二遮罩圖案M2。

參考圖20A至圖20D的實施例，可形成周邊閘極結構260。第二周邊閘極導電層262、第三周邊閘極導電層263以及周邊閘極封蓋圖案269可形成於第一周邊閘極導電層261上。第二周邊閘極導電層262、第三周邊閘極導電層263以及周邊閘極封蓋圖案269可在形成於單元區域20及周邊區域24上之後藉由圖案化形成。周邊間隔件265接著可形成於周邊閘極結構260的側壁上。

隨後，可形成第一絕緣層290以及第二絕緣層291以覆蓋周邊閘極結構260以及周邊間隔件265。第二絕緣層291可安置於第一絕緣層290上。第一絕緣層290可暴露周邊閘極結構260的上部表面，且第二絕緣層291可安置於周邊閘極結構260的上部表面上及第一絕緣層290的上部表面上。舉例而言，在第一絕緣層290及第二絕緣層291形成在單元區域20及周邊區域24上之後，可移除單元區域20的第一絕緣層290及第二絕緣層291。因此，可暴露單元區域20的第三緩衝層144及第四緩衝層145。

參考圖21及圖22A至圖22C的實施例，第三溝渠151t可形成於單元區域20上。第三溝渠151t可暴露稍後將形成的與位元線通道部分160_2交疊的位元線結構160的部分。第三溝渠151t可暴露接觸襯墊130、第一緩衝層141以及第二緩衝層142的上部表面。因此，第三緩衝層144及第四緩衝層145可在未形成第三溝渠151t的一部分中自接觸襯墊130、第一緩衝層141以及第二緩衝層142的上部表面突出。

參考圖23及圖24A至圖24C的實施例，內埋觸點150可形成於單元區域20上。內埋觸點150可覆蓋接觸襯墊130、第一緩衝層141、第二緩衝層142、第三緩衝層144以及第四緩衝層145。在實施例中，內埋觸點150的上部表面可藉由平坦化製程平坦化。

參考圖25及圖26A至圖26C的實施例，第四溝渠160t可形成於單元區域20上。第四溝渠160t可在第二方向D2上延伸。第四溝渠160t可包含暴露第二緩衝層142的第一部分161t及暴露基底100的上部表面的第二部分162t。第二部分162t的底部表面162t_bs可安置於基底100中。舉例而言，第二部分162t的底部表面162t_bs可由基底100界定且可低於基底100的上部表面。

因此，第四緩衝層145可形成圖3的第二緩衝圖案145。第一緩衝層141、第二緩衝層142以及第三緩衝層144可形成圖3的第一緩衝圖案140。

參考圖27及圖28A至圖28C的實施例，包含位元線堆疊161及位元線封蓋圖案162的位元線結構160及位元線間隔件165可形成於第四溝渠160t中。位元線堆疊161可填充第四溝渠160t的至少一部分。位元線封蓋圖案162可形成於位元線堆疊161上以填充第四溝渠160t。位元線結構160可形成於第四溝渠160t中，且位元線間隔件165可填充於位元線結構160與第四溝渠160t之間。

參考圖29A至圖29C的實施例，可形成柵欄圖案170。柵欄圖案170可形成於閘極結構120上的第二緩衝層142上。內埋觸點150可由柵欄圖案170與鄰近內埋觸點分隔開。可在形成柵欄圖案170的製程期間蝕刻第二緩衝層142的一部分。因此，柵欄圖案170的一部分可形成於接觸襯墊130中。

隨後，參考圖3的實施例，可蝕刻內埋觸點150的一部分。因此，可暴露柵欄圖案170的側壁的一部分及位元線結構160的側壁的一部分。

接著，可形成覆蓋柵欄圖案170及位元線結構160的著陸襯墊180。隨後，在藉由蝕刻位元線結構160及著陸襯墊180的一部分來形成溝渠之後，可形成用於填充溝渠的襯墊隔離層185。著陸襯墊180可由襯墊隔離層185與鄰近著陸襯墊分隔開。此外，可移除溝渠暴露的包含於位元線間隔件165中犧牲間隔件層。因此，位元線間隔件165可包含空氣間隔件。

圖30至圖32為示出描述製造根據一些實施例的半導體裝置的方法的中間步驟的圖。圖30為示出描述在圖20之後的步驟的中間步驟的圖。出於參考起見，用『A』命名的圖對應於沿著圖2的線A-A截取的橫截面圖，用『B』命名的圖對應於沿著圖2的線B-B截取的橫截面圖且用『C』命名的圖對應於沿著圖2的線C-C截取的橫截面圖。

參考圖30A至圖30C的實施例，第一導電層151可形成於單元區域20中。第一導電層151可形成於第四緩衝層145上。第一導電層151的上部表面可藉由平坦化製程平坦化。

參考圖21及圖31A至圖31C的實施例，第三溝渠151t可形成於單元區域20上。第三溝渠151t可暴露接觸襯墊130、第一緩衝層141以及第二緩衝層142的上部表面。因此，第三緩衝層144、第四緩衝層145以及第一導電層151可自接觸襯墊130、第一緩衝層141以及第二緩衝層142的上部表面突出。

參考圖32A至圖32C的實施例，可形成用於填充第三溝渠151t的第二導電層152。舉例而言，在形成用於填充第三溝渠151t且覆蓋第一導電層151的第二導電層152之後，第一導電層151及第二導電層152的上部表面可藉由平坦化製程定位於相同平面上。因此，可形成包含第一導電層151及第二導電層152的內埋觸點150。

隨後，可執行參考圖25至圖29C的實施例描述的製造製程。

圖33為示出描述製造根據一些實施例的半導體裝置的方法的中間步驟的佈局圖。圖33為示出描述在圖20之後的步驟的中間步驟的圖。圖22A對應於沿著圖33的線A-A截取的橫截面圖，圖22B對應於沿著圖33的線B-B截取的橫截面圖，且圖22C對應於沿著圖33的線C-C截取的橫截面圖。

參考圖33，第五溝渠152t可形成於單元區域20上。第五溝渠152t可暴露稍後將形成的與位元線結構160的位元線觸點部分160_1交疊的位置。第五溝渠152t可暴露接觸襯墊130、第一緩衝層141以及第二緩衝層142的上部表面。因此，第三緩衝層144及第四緩衝層145可在未形成第五溝渠152t的部分中自接觸襯墊130、第一緩衝層141及第二緩衝層142的上部表面突出。

隨後，可執行參考圖23至圖29C的實施例描述的製造製程。

儘管已參考隨附圖式描述根據本揭露的實施例，但可以不限於上述實施例的各種形式製造本揭露，且本揭露涉及的本領域中具有通常知識者可理解，本揭露可在不脫離本揭露的技術精神及基本特性的情況下以其他特定形式實施。因此，上述實施例在所有態樣中視為說明性而非限制性的。

20:單元區域 22:單元邊界區域 24:周邊區域 100:基底 110:裝置隔離層 110_us:最上部表面 111:第一絕緣層 112:第二絕緣層 120:閘極結構 120t:閘極溝渠 121:閘極絕緣層 122:閘極電極 123:閘極封蓋圖案 130:接觸襯墊 131:第二鈍化層 140:第一緩衝圖案 141:第一緩衝層/下部部分 141t:第一溝渠 142:第二緩衝層/下部部分 142t:第二溝渠 143:第三鈍化層 144:第三緩衝層/上部部分 145:第四緩衝層/第二緩衝圖案 150、BC:內埋觸點 151、161a:第一導電層 151t:第三溝渠 152t:第五溝渠 152、161b:第二導電層 160:位元線結構 160_1:位元線觸點部分 160_1_bs、162t_bs:底部表面 160_2:位元線通道部分 160_s:側壁 160t:第四溝渠 161:位元線堆疊 161c:第三導電層 161t:第一部分 162:位元線封蓋圖案 162t:第二部分 165:位元線間隔件 170:柵欄圖案 180、LP:著陸襯墊 185:襯墊隔離層 186:周邊佈線分離層 187:層間絕緣層 190:電容器結構 191:下部電極 192:電容器絕緣層 193:上部電極 211:周邊裝置隔離層 250:周邊閘極絕緣層 250a:第一周邊閘極絕緣層 250b:第二周邊閘極絕緣層 250c:第三周邊閘極絕緣層 250d:第四周邊閘極絕緣層 251:第一犧牲層 252:第二犧牲層 260:周邊閘極結構 261:第一周邊閘極導電層 262:第二周邊閘極導電層 263:第三周邊閘極導電層 265:周邊間隔件 265a、265b:工作函數控制層 264:第一鈍化層 269:周邊閘極封蓋圖案 280:周邊佈線 290:第一絕緣層 291:第二絕緣層 292:周邊層間絕緣層 A-A、B-B、C-C、D-D:線 ACT:單元主動區域 BL:位元線 D1:第一方向 D2:第二方向 D3:第三方向 D4:第四方向 DC:直接觸點 M1:第一遮罩圖案 M2:第二遮罩圖案 R1、R2、R3:區域 W1、W2、W3:寬度 WL:字元線

本揭露的以上及其他態樣及特徵將藉由參考附圖詳細描述其實施例變得更顯而易見，其中： 圖1為示出根據本揭露的實施例的半導體記憶體裝置的示意性佈局圖。 圖2為示出根據本揭露的實施例的圖1的區域R1的示意性佈局圖。 圖3A為根據本揭露的實施例的沿著圖2的線A-A截取的橫截面圖。 圖3B為根據本揭露的實施例的沿著圖2的線B-B截取的橫截面圖。 圖3C為根據本揭露的實施例的沿著圖2的線C-C截取的橫截面圖。 圖3D為根據本揭露的實施例的沿著圖1的線D-D截取橫截面圖。 圖4為示出根據本揭露的實施例的圖3C的區域R2的放大橫截面圖。 圖5及圖6為示出根據本揭露的實施例的圖3D的區域R3的放大橫截面圖。 圖7至圖29C為示出描述製造根據本揭露的實施例的半導體裝置的方法的中間步驟的圖。 圖30A至圖32C為示出描述製造根據本揭露的實施例的半導體裝置的方法的中間步驟的圖。 圖33為示出描述製造根據本揭露的實施例的半導體裝置的方法的中間步驟的示意性佈局圖。

100:基底

111:第一絕緣層

130:接觸襯墊

140:第一緩衝圖案

141:第一緩衝層/下部部分

144:第三緩衝層/上部部分

145:第四緩衝層/第二緩衝圖案

150:內埋觸點

160:位元線結構

161:位元線堆疊

162:位元線封蓋圖案

165:位元線間隔件

180:著陸襯墊

185:襯墊隔離層

187:層間絕緣層

191:下部電極

192:電容器絕緣層

193:上部電極

C-C:線

D1:第一方向

D2:第二方向

D4:第四方向

R2:區域

Claims (10)

1. 一種半導體裝置，包括： 裝置隔離層，界定基底中的單元主動區域； 多個內埋觸點，與所述基底電連接且配置於第一方向上； 位元線結構，在第二方向上在所述多個內埋觸點的鄰近內埋觸點之間延伸，所述位元線結構包含位元線通道部分及位元線觸點部分，其中所述位元線結構與所述單元主動區域電連接；以及 第一緩衝圖案，安置於所述基底與所述位元線通道部分之間，所述第一緩衝圖案在沿所述第一方向上截取的橫截面上具有T-形。
2. 如請求項1所述的半導體裝置，更包括： 接觸襯墊，位於所述多個內埋觸點與所述基底之間； 著陸襯墊，位於所述多個內埋觸點上；以及 電容器結構，位於所述著陸襯墊上。
3. 如請求項1所述的半導體裝置，其中所述位元線結構包含位元線間隔件、用於填充由所述位元線間隔件界定的位元線溝渠的一部分的位元線堆疊以及所述位元線堆疊上的位元線封蓋圖案。
4. 如請求項3所述的半導體裝置，其中所述位元線間隔件直接安置於所述第一緩衝圖案上。
5. 如請求項1所述的半導體裝置，其中所述第一緩衝圖案的下部部分包含與所述第一緩衝圖案的上部部分的材料不同的材料。
6. 一種半導體裝置，包括： 基底，包含裝置隔離層及由所述裝置隔離層界定的單元主動區域； 多個閘極電極，在第一方向上在所述基底中延伸且配置於第二方向上； 多個內埋觸點，在所述第一方向上安置於所述多個閘極電極的鄰近閘極電極之間； 多個接觸襯墊，與所述基底電連接且安置於所述基底與所述多個內埋觸點之間； 多個著陸襯墊，安置於所述多個內埋觸點上且與所述多個內埋觸點電連接； 第一緩衝圖案，安置於所述基底上；以及 位元線結構，在所述第二方向上在所述多個內埋觸點的鄰近內埋觸點之間延伸，所述位元線結構包含位元線通道部分及位元線觸點部分，其中所述位元線觸點部分藉由穿過所述第一緩衝圖案與所述單元主動區域電連接。
7. 如請求項6所述的半導體裝置，其中： 所述多個接觸襯墊安置於所述第一緩衝圖案的下部部分的側壁上；且 所述多個內埋觸點安置於所述第一緩衝圖案的上部部分的側壁上。
8. 如請求項6所述的半導體裝置，更包括安置於所述第一緩衝圖案上且自所述位元線結構的側壁突出的第二緩衝圖案。
9. 如請求項6所述的半導體裝置，更包括將所述多個內埋觸點的鄰近內埋觸點彼此分隔的柵欄圖案， 其中所述第一緩衝圖案的下部部分安置於所述多個閘極電極與所述柵欄圖案之間。
10. 一種半導體裝置，包括： 裝置隔離層，界定基底中的單元主動區域； 多個閘極電極，在第一方向上在所述基底中延伸且配置於第二方向上； 多個內埋觸點，與所述基底電連接且在所述第一方向上在彼此鄰近的所述閘極電極之間配置； 多個著陸襯墊，安置於所述多個內埋觸點上且與所述多個內埋觸點電連接； 多個電容器結構，安置於所述多個著陸襯墊上且與所述多個著陸襯墊電連接； 位元線結構，在所述第二方向上在所述多個內埋觸點的鄰近內埋觸點之間延伸，所述位元線結構包含位元線通道部分及位元線觸點部分，其中所述位元線觸點部分與所述基底電連接； 第一緩衝圖案，安置於所述基底與所述位元線通道部分之間，所述第一緩衝圖案在沿所述第一方向上截取的橫截面上具有T-形；以及 第二緩衝圖案，安置於所述第一緩衝圖案上， 其中所述位元線通道部分穿過所述第二緩衝圖案且直接安置於所述第一緩衝圖案上。

Images