TW202306036A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202306036A
TW202306036A TW111121544A TW111121544A TW202306036A TW 202306036 A TW202306036 A TW 202306036A TW 111121544 A TW111121544 A TW 111121544A TW 111121544 A TW111121544 A TW 111121544A TW 202306036 A TW202306036 A TW 202306036A
Authority
TW
Taiwan
Prior art keywords
region
element separation
boundary element
film
separation film
Prior art date
Application number
TW111121544A
Other languages
English (en)
Other versions
TWI801260B (zh
Inventor
姜鐘仁
崔峻榮
洪潤基
金台勳
呂晟溱
韓相然
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202306036A publication Critical patent/TW202306036A/zh
Application granted granted Critical
Publication of TWI801260B publication Critical patent/TWI801260B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本發明提供一種半導體裝置。半導體裝置包含：基底，包含單元區及核心區；邊界元件分離膜，置放於基底內部，且分離單元區及核心區；以及位元線，置放於單元區及邊界元件分離膜上且沿著第一方向延伸，其中邊界元件分離膜包含第一區及第二區，基於邊界元件分離膜的底側，邊界元件分離膜的第一區的上側的高度與邊界元件分離膜的第二區的上側的高度不同，且位元線置放於邊界元件分離膜的第一區及第二區上方。

Description

半導體裝置
本發明是關於一種半導體裝置。
隨著半導體元件變得高度整合，個別電路圖案進一步微型化以在較小區中整合更多半導體元件。因此，近來半導體元件的設計規則急劇減少。
在高度縮放的半導體元件中，形成多個線路及插入於所述多個線路之間的多個內埋觸點（buried contact；BC）的製程變得愈來愈複雜及困難。因此，可能需要恰當的結構組態及精細調整的製程來確保所製造的半導體元件具有可靠結構。
本發明的實施例提供一種能夠增強可靠性及效能的半導體裝置。
根據本發明的實施例，提供一種半導體裝置，包含：基底，包含單元區及核心區；邊界元件分離膜，置放於基底內部，且分離單元區及核心區；以及位元線，置放於單元區及邊界元件分離膜上且沿著第一方向延伸，其中邊界元件分離膜包含第一區及第二區，基於邊界元件分離膜的底側，邊界元件分離膜的第一區的上側的高度與邊界元件分離膜的第二區的上側的高度不同，且位元線置放於邊界元件分離膜的第一區及邊界元件分離膜的第二區上方。
根據本發明的實施例，提供一種半導體裝置，包含：基底，包含單元區及核心區；邊界元件分離膜，置放於基底內部，且分離單元區及核心區；分離區罩蓋膜，置放於邊界元件分離膜上；以及位元線，置放於單元區及邊界元件分離膜上且沿著第一方向延伸，其中邊界元件分離膜包含第一區及第二區，分離區罩蓋膜置放於邊界元件分離膜的第二區上，且不置放於邊界元件分離膜的第一區上，邊界元件分離膜的第一區的上側置放於與分離區罩蓋膜的上側的平面相同的平面上，且位元線置放於邊界元件分離膜的第一區及邊界元件分離膜的第二區上方。
根據本發明的實施例，提供一種半導體裝置，包含：基底，包含單元區及核心區；邊界元件分離膜，置放於基底內部，分離單元區及核心區，且包含第一區及第二區；位元線結構，置放於單元區及邊界元件分離膜上，且包含沿著第一方向延伸的位元線及置放於位元線上的位元線罩蓋膜；閘極電極，置放於單元區的基底內部且與位元線相交；以及緩衝層，置放於邊界元件分離膜上且沿著第一方向延伸，其中位元線置放於邊界元件分離膜的第一區及邊界元件分離膜的第二區上方，緩衝層置放於邊界元件分離膜與邊界元件分離膜的第一區上的位元線之間，且不置放於邊界元件分離膜的第二區上，且位元線的下側與第一區中的緩衝層的上側接觸且與第二區中的邊界元件分離膜的上側接觸。
然而，本發明的實施例並不受限於本文中所闡述的實施例。藉由參考下文給出的本發明的詳細描述，本發明的上述及其他態樣對於本發明相關的所屬領域中具有通常知識者將變得更顯而易見。
在下文中，將參考隨附圖式詳細地描述本發明的實施例。圖式上的相同組件由相同參考數字表示，且將不提供其重複描述。
在根據本發明的實施例的半導體裝置的圖式中，儘管繪示動態隨機存取記憶體（Dynamic Random Access Memory；DRAM）裝置作為實例，但本發明不限於此。舉例而言，半導體裝置可為靜態RAM（static RAM；SRAM）裝置、相變RAM（phase-change RAM；PRAM）裝置、磁性RAM（magnetic RAM；MRAM）裝置或鐵電RAM（ferroelectric RAM；FRAM）裝置。替代地，半導體裝置可為邏輯半導體裝置，諸如（例如）中央處理單元（central processing unit；CPU）、微處理單元（microprocessing unit；MPU）、圖形處理單元（graphics processing unit；GPU）或應用處理器（application processor；AP）。
在下文中，將參考圖1至圖3描述根據本發明的實施例的半導體裝置。
圖1及圖2為用於解釋根據本發明的實施例的半導體裝置的佈局圖。圖3為沿著圖2的I-I截取的橫截面圖。
參考圖1，根據本發明的實施例的半導體裝置包含單元區CELL、核心區CORE以及邊界區INTERFACE。舉例而言，半導體裝置的基底包含單元區CELL、核心區CORE以及邊界區INTERFACE。
半導體單元可置放於單元區CELL中同時形成陣列。舉例而言，當待形成的半導體裝置為半導體記憶體裝置時，半導體記憶體單元可置放於單元區CELL中同時形成陣列。
核心區CORE可置放成圍繞單元區CELL，且可置放於與單元區CELL不同的分離區中。一些控制元件及虛設元件可形成於核心區CORE中。因此，用於控制形成於單元區CELL中的半導體單元所需的電路可置放於核心區CORE中。
邊界區INTERFACE可置放於單元區CELL與核心區CORE之間。舉例而言，邊界區INTERFACE可置放成鄰近單元區CELL及核心區CORE，位於單元區CELL與核心區CORE之間。舉例而言，如圖1中繪示，邊界區INTERFACE可置放於單元區CELL與核心區CORE之間，且置放成圍繞單元區CELL。因此，邊界區INTERFACE可圍繞單元區CELL。此外，核心區CORE可圍繞邊界區INTERFACE及單元區CELL。
邊界元件分離膜（圖4的110a）可置放於邊界區INTERFACE中。邊界元件分離膜110a可置放於基底100內部。因此，邊界元件分離膜110a可分離單元區CELL及核心區CORE。
出於參考，圖2為詳細繪示圖1的區R的圖。
參考圖2，根據本發明的實施例的半導體裝置可包含多個主動ACT。主動區ACT可藉由形成於基底（圖3的100）內部的單元元件分離膜（圖4的110）來界定。
隨著半導體裝置的設計規則的減少，可以對角線或斜線的條的形式來置放主動區ACT，如所繪示。舉例而言，多個條可在第一方向X及第二方向Y延伸的平面上在除第一方向X及第二方向Y以外的任意方向上彼此平行地延伸。
多個閘極電極可置放於主動區ACT上且跨主動區ACT在第一方向X上延伸。多個閘極電極可彼此平行地延伸。多個閘極電極可為例如多個字元線WL。
字元線WL可在第二方向Y上以相等間隔置放，且埋入基底100中。可根據設計規則來判定字元線WL的寬度及字元線WL之間的間隔。
在與字元線WL正交的第二方向Y上延伸的多個位元線BL可置放於字元線WL上。因此，位元線BL可與主動區ACT傾斜地相交且可與字線WL垂直地相交。位元線BL可置放於單元區CELL及邊界元件分離膜（圖4的110a）上。多個位元線BL可延伸為彼此平行。
位元線BL可以相等間隔置放。可根據設計規則來判定位元線BL的寬度或位元線BL之間的間隔。
根據本發明的實施例的半導體記憶體裝置可包含形成於主動區ACT上的各種觸點配置。各種觸點配置可包含例如直接觸點DC、內埋觸點BC、著陸墊LP以及類似物。
此處，直接觸點DC可意指將主動區ACT電連接至位元線BL的觸點。內埋觸點BC可意謂將主動區ACT連接至電容器的下部電極（圖3的191）的觸點。
考慮到配置結構，內埋觸點BC與單元主動區ACT之間的接觸面積可能較小。因此，可引入導電著陸墊LP以增加與主動區ACT的接觸面積且增加與電容器的下部電極（圖3的191）的接觸面積。多個內埋觸點BC可各自形成於來自多個位元線BL當中的兩個相鄰位元線BL之間及來自多個字元線WL當中的兩個相鄰字元線WL之間。多個內埋觸點BC可在第一方向X及第二方向Y上以矩陣形式配置。
著陸墊LP可置放於主動區ACT與內埋觸點BC之間，且可置放於內埋觸點BC與電容器的下部電極（圖3的191）之間。在根據本發明的實施例的半導體裝置中，著陸墊LP可置放於內埋觸點BC與電容器的下部電極之間。藉由經由引入著陸墊LP來增加接觸面積，可減小主動區ACT與電容器的下部電極之間的接觸電阻。
在根據本發明的實施例的半導體裝置中，直接觸點DC可置放於主動區ACT的中心部分中。由於直接觸點DC可電連接至位元線BL，因此主動區ACT的中心部分可經由直接觸點DC電連接至位元線BL。內埋觸點BC可置放於主動區ACT的兩個末端部分處。
由於內埋觸點BC置放於主動區ACT的兩個末端部分處，因此著陸墊LP可置放成鄰近於主動區ACT的末端部分且與內埋觸點BC部分地重疊。
替代地，內埋觸點BC可經形成以與位於相鄰字元線WL之間及相鄰位元線BL之間的主動區ACT及單元元件分離膜（圖3及圖4的110）重疊。
字元線WL可形成為基底100內部的內埋結構。字元線WL可跨直接觸點DC與內埋觸點BC之間的主動區ACT置放。
如所繪示，兩個字元線WL可置放成跨單個單元主動區ACT。由於主動區AC對角地置放，因此字元線WL可與主動區AC具有小於90度的角度。
內埋觸點BC可對稱地置放。因此，內埋觸點BC可沿著第一方向X及第二方向Y置放於一條直線上。
不同於內埋觸點BC，著陸墊LP可在位元線BL沿著其延伸的第二方向Y上以Z形方式置放。此外，著陸墊LP可置放為在字元線WL沿著其延伸的第一方向X上與每一位元線BL的相同側表面部分重疊。
當在第一方向X上延伸的第一行著陸墊LP緊鄰在第一方向上延伸的第二行著陸墊LP配置時，第一行的著陸墊LP中的每一者可與對應位元線BL的左側重疊，且第二行的著陸墊LP中的每一者可與對應位元線BL的右側重疊。
直接觸點DC、內埋觸點BC以及著陸墊LP可各自包含導電材料，且可各自為由一種類型的導電材料製成的單層，或由各種類型的導電材料的組合製成的多層。直接觸點DC、內埋觸點BC以及著陸墊LP可包含例如以下中的至少一者：雜質摻雜半導體材料、導電矽化物化合物、導電金屬氮化物或金屬。
參考圖3，根據本發明的實施例的半導體裝置可包含單元元件分離膜110、多個閘極結構130、儲存觸點120以及資訊儲存單元190。
基底100可為塊體矽（Si）或絕緣層上矽（silicon-on-insulator；SOI）。相比之下，基底100可為矽（Si）基底或可包含但不限於矽鍺（SiGe）、絕緣層上矽鍺（silicon germanium on insulator；SGOI）、銻化銦（InSb）、碲化鉛（PbTe）化合物、砷化銦（InAs）、磷化銦（InP）、砷化鎵（GaAs）、磷化鎵（GaP）或銻化鎵（GaSb）。此外，半導體基底100可包含一或多個半導體層或結構且可包含半導體裝置的主動或可操作部分。在下文中，基底100將描述為矽（Si）基底。
單元元件分離膜110可形成於基底100內部。單元元件分離膜110可具有具備極佳元件分離特徵的淺溝渠隔離（shallow trench isolation；STI）結構。在本發明的實施例中，可藉由經由非等向性蝕刻製程來移除基底100的上部分而形成淺隔離溝渠，且接著可提供絕緣膜以填充淺隔離溝渠以形成單元元件分離膜110。單元元件分離膜110可界定基底100內部的主動區ACT。
由單元元件分離膜110界定的主動區ACT可具有包含短軸及長軸的長島狀物形狀，如圖1中所繪示。主動區ACT可具有斜線形狀以相對於形成於單元元件分離膜110內部的字元線WL具有小於90度的角度。此外，主動區ACT可具有斜線形狀以相對於形成於單元元件分離膜110內部的位元線BL具有小於90度的角度。亦即，主動區ACT可在相對於第一方向X及第二方向Y具有預定角度的方向上延伸。
單元元件分離膜110可包含但不限於例如以下中的至少一者：二氧化矽（SiO 2）膜、氮化矽（Si 3N 4）膜或氮氧化矽（SiON）膜。在根據本發明的實施例的半導體裝置中，將單元元件分離膜110描述為包含二氧化矽（SiO 2）膜。
在圖3中，儘管將單元元件分離膜110描述為由單一絕緣膜形成，但此僅出於解釋方便起見，且本發明不限於此。舉例而言，單元元件分離膜110可為包含兩種類型的絕緣層的雙層，或包含至少三種類型的絕緣層的組合的多層。舉例而言，單元元件分離膜110可包含兩種不同種類的絕緣層，諸如（例如）二氧化矽（SiO 2）層及氮化矽（Si 3N 4）層。
在圖3中，單元元件分離膜110的上側及基底100的上側繪示成置放於同一平面上，此僅出於解釋方便起見，且本發明不限於此。
閘極結構130可形成於基底100及單元元件分離膜110內部。閘極結構130可跨單元元件分離膜110及由單元元件分離膜110界定的主動區ACT而形成。亦即，單一閘極結構130可形成於基底100及位於閘極結構130沿著其延伸的方向上的單元元件分離膜110內部。
在圖3中，相鄰的第一閘極結構130_1及第二閘極結構130_2中的一者可形成於單元元件分離膜110內部，且另一者可形成於基底100內部。舉例而言，如圖3中所繪示，第一閘極結構130_1形成於基底100內部，且第二閘極結構130_2形成於單元元件分離膜110內部。然而，在一個其他位置處，第一閘極結構130_1可形成於單元元件分離膜110內部，且第二閘極結構130_2可形成於基底100內部。
閘極結構130可包含形成於基底100及單元元件分離膜110內部的閘極溝渠135、閘極絕緣膜131、閘極電極132、第一閘極罩蓋圖案133以及第二閘極罩蓋圖案134。
閘極結構130可與單元導電線220相交，且可置放於單元區CELL的基底100內部。閘極結構130可沿著第一方向X延伸。此處，閘極電極132可對應於字元線WL。單元導電線220可對應於位元線BL。
閘極絕緣膜131可沿著閘極溝渠135的側壁及底側延伸。閘極絕緣膜131可沿著閘極溝渠135的至少一部分的輪廓延伸。
閘極絕緣膜131可包含二氧化矽（SiO 2）、氮化矽（Si 3N 4）、氮氧化矽（SiON）或介電常數比二氧化矽（SiO 2）的介電常數高的高介電常數材料。舉例而言，閘極絕緣膜131可由例如氧化鉿（HfO 2）、氧化鋁（Al 2O 3）、氧化鉿鋁（HfAlO 3）、氧化鉭（Ta 2O 5）或氧化鈦（TiO 2）形成。
閘極電極132可形成於閘極絕緣膜131上，且可填充閘極溝渠135的一部分。閘極電極132可與單元導電線220相交。
閘極電極132可包含例如導電金屬氧化物、導電金屬氮氧化物或類似物，且亦可包含金屬材料的氧化形式。
第一閘極罩蓋圖案133可形成於閘極電極132上。第二閘極罩蓋圖案134可形成於第一閘極罩蓋圖案133上。第一閘極罩蓋圖案133及第二閘極罩蓋圖案134可填充剩餘的形成有閘極電極132的閘極溝渠135。第一閘極罩蓋圖案133可沿著閘極電極132的頂表面延伸。在本發明的實施例中，第一閘極罩蓋圖案133的末端可與閘極電極132的末端對準。
第一閘極罩蓋圖案133可包含例如以下中的至少一者：氮化矽（Si 3N 4）、氮氧化矽（SiON）、二氧化矽（SiO 2）、碳氮化矽（SiCN）、碳氮氧化矽（SiOCN）或其組合。
第二閘極罩蓋圖案134可包含例如以下中的至少一者：氮化矽（Si 3N 4）、氮氧化矽（SiON）、二氧化矽（SiO 2）、碳氮化矽（SiCN）、碳氮氧化矽（SiOCN）或其組合。
儘管圖4至圖6B繪示將第二閘極罩蓋圖案134的上側、單元元件分離膜110的上側以及基底100的上側繪示為置放於同一平面上，但此僅出於解釋方便起見，且本發明不限於此。
儘管將閘極絕緣膜131繪示為沿著第一閘極罩蓋圖案133的側壁及第二閘極罩蓋圖案134的側壁延伸，但本發明不限於此。舉例而言，閘極絕緣膜131沿著閘極電極132的側壁延伸，但可不沿著第一閘極罩蓋圖案133的側壁及第二閘極罩蓋圖案134的側壁延伸。舉例而言，閘極絕緣膜131的頂表面可由第一閘極罩蓋圖案133覆蓋。
在圖3中，形成於基底100中的第一閘極結構130_1的最下部部分的位置可與形成於單元元件分離膜110中的第二閘極結構130_2的最下部部分的位置不同。舉例而言，自第一層間絕緣膜170至第一閘極結構130_1的最下部部分的距離可小於自第一層間絕緣膜170至第二閘極結構130_2的最下部部分的距離。
在形成閘極溝渠135的製程中，因為基底100的蝕刻速率及單元元件分離膜110的蝕刻速率彼此不同，所以形成於基底100中的第一閘極結構130_1的最下部部分的位置可與形成於單元元件分離膜110中的第二閘極結構130_2的最下部部分的位置不同。此外，在使用不同蝕刻製程及/或包含不同材料的單元元件分離膜110的情況下，第一閘極結構130_1在第二方向Y上的最大寬度可與第二閘極結構130_2在第二方向Y上的最大寬度不同。
雜質摻雜區可形成於閘極結構130的至少一側上。雜質摻雜區可為電晶體的源極/汲極區。
儲存觸點120可形成於基底100上，且可置放於第一閘極結構130_1與第二閘極結構130_2之間。儲存觸點120可包含沿著第一層間絕緣膜170的側壁延伸的部分。儲存觸點120可對應於內埋觸點BC。
儲存觸點120可填充儲存觸點凹部125。儲存觸點凹部125可為形成於基底100及單元元件分離膜110內部的凹部。
儲存觸點120可包含下部部分121及上部部分122。儲存觸點120的下部部分121可填充儲存觸點凹部125。舉例而言，儲存觸點的下部部分121可形成於基底100及單元元件分離膜110內部。儲存觸點的上部部分122形成於儲存觸點的下部部分121上。儲存觸點的上部部分122可沿著第一層間絕緣膜170的側壁延伸。
儲存觸點120可連接至源極/汲極區。儲存觸點120可包含例如以下中的至少一者：雜質摻雜半導體材料、導電矽化物化合物、導電金屬氮化物或金屬。舉例而言，在本發明的實施例中，儲存觸點120可包含雜質摻雜多晶矽（p-Si）。
儲存墊160可形成於儲存觸點120上，且可電連接至儲存觸點120。此處，儲存墊160可對應於著陸墊LP。
儲存墊160可包含例如以下中的至少一者：雜質摻雜半導體材料、導電矽化物化合物、導電金屬氮化物或金屬。舉例而言，在本發明的實施例中，儲存墊160可由含有諸如（例如）鎢（W）的金屬的材料形成。
第二層間絕緣膜180可形成於儲存墊160及第一層間絕緣膜170上。第二層間絕緣膜180可界定儲存墊160的形成多個隔離區的區。此外，第二層間絕緣膜180可經圖案化以暴露儲存墊160的上側的一部分。
第二層間絕緣膜180可包含絕緣材料以將多個儲存墊160彼此電分離。舉例而言，第二層間絕緣膜180可包含但不限於二氧化矽（SiO 2）膜、氮化矽（Si 3N 4）膜、氮氧化矽（SiON）膜或其組合。
蝕刻終止膜185可置放於第二層間絕緣膜180的上側及儲存墊160的上側上。蝕刻終止膜185可沿著第二層間絕緣膜180的上側及儲存襯墊160的上側延伸。
資訊儲存單元190可形成於第二層間絕緣膜180上，且可電連接至儲存墊160。因此，資訊儲存單元190可經由儲存墊160電連接至儲存觸點120。
資訊儲存單元190可包含例如但不限於電容器。資訊儲存單元190包含下部電極191、電容器絕緣膜192以及上部電極193。
下部電極191可具有例如圓柱形狀。儲存觸點120及儲存墊160可用於將主動區ACT連接至資訊儲存單元190的下部電極191。舉例而言，多個儲存墊160可各自經配置以沿著與基底100的上部表面正交的方向（例如，第三方向Z）與儲存觸點120部分地重疊，以便將主動區ACT連接至下部電極191。
電容器絕緣膜192形成於下部電極191上，且可沿著下部電極191的上側及側表面的一部分形成。電容器絕緣膜192可沿著蝕刻終止膜185的上側形成。
上部電極193形成於電容器絕緣膜192上。上部電極193可圍繞下部電極191的側壁。
下部電極191可包含例如但不限於摻雜半導體材料、導電金屬氮化物（例如，氮化鈦（TiN）、氮化鉭（TaN）或氮化鎢（WN）等）、金屬（例如，釕（Ru）、銥（Ir）、鈦（Ti）或鉭（Ta）等）、導電金屬氧化物（例如，氧化銥（IrO 2）等）或類似物。
電容器絕緣膜192可包含例如但不限於二氧化矽（SiO 2）、氮化矽（Si 3N 4）、氮氧化矽（SiON）、氧化鉿（HfO 2）、氧化鉿矽（HfSi xO y）、氧化鑭（La 2O 3）、氧化鑭鋁（LaAl xO y）、氧化鋯（ZrO 2）、氧化鋯矽（ZrSi xO y）、氧化鉭（Ta 2O 5）、氧化鈦（TiO 2）、氧化鋇鍶鈦（BaSr xTi yO z）、氧化鋇鈦（BaTi xO y）、氧化鍶鈦（SrTi xO y）、氧化釔（Y 2O 3）、氧化鋁（Al 2O 3）、氧化鉛鈧鉭（Pb(Sc,Ta)O 3）、鈮酸鉛鋅[Pb(Zn 1/3Nb 2/3)O 3]或其組合。
上部電極193可包含例如以下中的至少一者：摻雜半導體材料、金屬、導電金屬氮化物或金屬矽化物。
圖4為沿著圖2的II-II截取以解釋根據本發明的實施例的半導體裝置的橫截面圖。
出於解釋方便起見，將省略或簡化參考圖1至圖3解釋的內容的重複部分。
參考圖4，根據本發明的實施例的半導體裝置可更包含緩衝層202、位元線結構、位元線觸點210、第一層間絕緣膜170以及第二層間絕緣膜180。
緩衝層202可形成於基底100、單元元件分離膜110、閘極結構130以及邊界元件分離膜110a上。在邊界元件分離膜110a上，緩衝層202可沿著邊界元件分離膜110a的第一區A1的上側的輪廓及第二區A2的上側的輪廓延伸。
緩衝層202可在第二方向Y上沿著基底100的上側、單元元件分離膜110的上側、閘極結構130的上側以及邊界元件分離膜110a的上側延伸。緩衝層202可與位元線觸點210的側表面接觸。緩衝層202可置放於單元導電線220下方。
緩衝層202可為如所繪示的單層膜，但本發明不限於此。舉例而言，緩衝層202可為包含第一緩衝層及第二緩衝層的多層膜。舉例而言，儘管第一緩衝層可包含二氧化矽（SiO 2）膜且第二緩衝層可包含氮化矽（Si 3N 4）膜，但本發明不限於此。
位元線結構可置放於緩衝層202上，且可在第二方向Y上延伸。位元線結構可與位元線觸點210接觸。
位元線結構可包含單元導電線220、單元線罩蓋膜230、單元線間隔物240以及第二蝕刻終止膜250。
單元導電線220可形成於基底100的其上形成有閘極結構130的單元區CELL上，且形成於單元元件分離膜110上。位元線觸點210可安置於基底100的單元區CELL上，且可電連接至單元導電線220。因此，安置於位元線觸點210下方的基底100可電連接至單元導電線220。單元導電線220可置放於邊界元件分離膜110a的第一區A1及第二區A2上方。單元導電線220可沿著第二方向Y延伸。
單元導電線220可與單元元件分離膜110及由單元元件分離膜110界定的主動區ACT相交。單元導電線220可形成為與閘極結構130相交。此處，單元導電線220可對應於位元線BL。換言之，位元線BL可置放於邊界元件分離膜110a的第一區A1及邊界元件分離膜110a的第二區A2上方。
單元導電線220可為多層膜。單元導電線220可包含例如第一單元導電膜221、第二單元導電膜222以及第三單元導電膜223。第一單元導電膜221、第二單元導電膜222以及第三單元導電膜223可依序堆疊於基底100及單元元件分離膜110上。儘管將單元導電線220繪示為三層膜，但本發明不限於此。
第一單元導電膜221、第二單元導電膜222以及第三單元導電膜223可各自包含例如以下中的至少一者：摻雜質半導體材料、導電矽化物化合物、導電金屬氮化物、金屬或金屬合金。舉例而言，第一單元導電膜221可包含摻雜半導體材料，第二單元導電膜222可包含導電矽化物化合物或導電金屬氮化物中的至少一者，且第三單元導電膜223可包含金屬或金屬合金中的至少一者。舉例而言，在本發明的實施例中，第一單元導電膜221可包含摻雜多晶矽（p-Si），第二單元導電膜222可包含氮化矽鈦（TiSiN），且第三單元導電膜223可包含鎢（W）。然而，本發明不限於此。
單元線罩蓋膜230可置放於單元導電線220上。單元線罩蓋膜230可在第二方向Y上沿著單元導電線220的上側延伸。由於單元導電線220可對應於位元線BL，因此單元線罩蓋膜230亦可稱為位元線罩蓋膜。
第一區A1上的單元線罩蓋膜230的上側及第二區A2上的單元線罩蓋膜230的上側可置放於同一平面上。
單元線罩蓋膜230可包含例如以下中的至少一者：氮化矽（Si 3N 4）膜、氮氧化矽（SiON）、碳氮化矽（SiCN）或碳氮氧化矽（SiOCN）。在根據本發明的實施例的半導體記憶裝置中，單元線罩蓋膜230可包含例如氮化矽（Si 3N 4）膜。
儘管將單元線罩蓋膜230繪示為單層膜，但本發明不限於此。亦即，例如，單元線罩蓋膜230可為多層膜。然而，當構成多層膜的各膜為相同材料時，單元罩蓋膜230可視為單層膜。
單元線間隔物240可置放於緩衝層202、單元導電線220以及單元線罩蓋膜230的側壁上。單元線間隔物240可在與第一方向X及第二方向Y相交的第三方向Z上自邊界元件分離膜110a的上側延伸。舉例而言，單元線間隔物240可置放於邊界元件分離膜110a的第二區A2上方。
單元線間隔物240可為如所繪示的單層膜，但本發明不限於此。舉例而言，單元線間隔物240可為包含第一單元線間隔物至第四單元線間隔物的多層膜。舉例而言，第一單元間隔物至第四單元線間隔物可各自包含但不限於二氧化矽（SiO 2）膜、氮化矽（Si 3N 4）膜、氮氧化矽（SiON）膜、碳氮氧化矽（SiOCN）膜、空氣或其組合。
第二蝕刻終止膜250可置放於基底100上。第二蝕刻終止膜250可沿著單元線罩蓋膜230的輪廓及單元線間隔物240的輪廓而形成。第二蝕刻終止膜250可圍繞單元線罩蓋膜230及單元線間隔物240。另外，第二蝕刻終止膜250亦可沿著邊界區INTERFACE及核心區CORE中的邊界元件分離膜110a及基底100的未由單元線間隔物240及緩衝層202覆蓋的頂表面的輪廓而形成。
第二蝕刻終止膜250可包含例如以下中的至少一者：氮化矽（Si 3N 4）膜、氮氧化矽（SiON）、碳氮化矽（SiCN）或碳氮氧化矽（SiOCN）。
位元線觸點210可電連接單元導電線220及基底100。此處，位元線觸點210可對應於直接觸點DC。
位元線觸點210的下部部分可形成於基底100內部。位元線觸點210的上側可置放於位元線結構內部。舉例而言，位元線觸點210的上側可與第二單元導電膜222接觸。
在圖4中，在與位元線觸點210的上側重疊的區中，單元導電線220可包含第二單元導電膜222及第三單元導電膜223。在未與位元線觸點210的上側重疊的區中，單元導電線220可包含第一單元導電膜221、第二單元導電膜222以及第三單元導電膜223。舉例而言，第一單元導電膜221的上側及位元線觸點210的上側可置放於同一平面上。
位元線觸點210可包含例如以下中的至少一者：雜質摻雜半導體材料、導電矽化物化合物、導電金屬氮化物或金屬。
單元層間絕緣膜295可形成於基底100及邊界元件分離膜110a上，且可置放於邊界區INTERFACE內部。單元層間絕緣膜295的一部分亦可形成於核心區CORE中。單元層間絕緣膜295可形成於位元線結構的側壁上。舉例而言，單元層間絕緣膜295可置放於第二蝕刻終止膜250上。
單元層間絕緣膜295可包含例如基於氧化物的絕緣材料。舉例而言，在本發明的實施例中，單元層間絕緣膜295可包含二氧化矽（SiO 2）。
插入層間絕緣膜291可形成於基底100上。插入層間絕緣膜291可形成於位元線結構及單元層間絕緣膜295上。插入層間絕緣膜291可覆蓋位元線結構及單元層間絕緣膜295。
插入層間絕緣膜291可包含例如基於氮化物的絕緣材料。
參考圖4，在根據本發明的實施例的半導體裝置中，邊界元件分離膜110a可包含第一區A1及第二區A2。
第一區A1可為比第二區A2更接近單元區CELL的區。邊界元件分離膜110a可包含第二區A2內部的溝渠110T。
基於邊界元件分離膜110a的底側，邊界元件分離膜110a的第一區A1的上側的高度H1可與邊界元件分離膜110a的第二區A2的上側的高度H2不同。當基於邊界元件分離膜110a的底側而將邊界元件分離膜110a的第一區A1的上側的高度H1與邊界元件分離膜110a的第二區A2的上側的高度H2進行比較時，自邊界元件分離膜110a的底側量測高度H1及高度H2中的每一者。舉例而言，基於邊界元件分離膜110a的底側，邊界元件分離膜110a的第一區A1的上側的高度H1可高於邊界元件分離膜110a的第二區A2的上側的高度H2。
邊界元件分離膜110a可更包含第三區A3。第三區A3可為比第二區A2更接近核心區CORE的區。第二區A2可置放於第一區A1與第三區A3之間。
基於邊界元件分離膜110a的底側，邊界元件分離膜110a的第三區A3的上側的高度H3可與邊界元件分離膜110a的第二區A2的上側的高度H2不同。舉例而言，基於邊界元件分離膜110a的底側，邊界元件分離膜110a的第三區A3的上側的高度H3可高於邊界元件分離膜110a的第二區A2的上側的高度H2。在本發明的實施例中，邊界元件分離膜110a的第三區A3的上側的高度H3可與邊界元件分離膜110a的第一區A1的上側的高度H1相同，但本發明不限於此。
單元線罩蓋膜230在邊界元件分離膜110a的第一區A1中的厚度D1可小於單元線罩蓋膜230在邊界元件分離膜110a的第二區A2中的厚度D2。
圖5A及圖5B為各自沿著圖2的II-II截取以解釋根據本發明的實施例的半導體裝置的橫截面圖。出於參考，將主要描述與參考圖4所描述的彼等位置不同的位置。
為方便解釋起見，將主要描述與參考圖3所描述的彼等位置不同的位置。
參考圖5A，根據本發明的實施例的半導體裝置可更包含分離區罩蓋膜300。
分離區罩蓋膜300可置放於邊界元件分離膜110a的第二區A2上。分離區罩蓋膜300可不置放於邊界元件分離膜110a的第一區A1上。舉例而言，分離區罩蓋膜300可不延伸至邊界元件分離膜110a的第一區A1。邊界元件分離膜110a的在第三方向Z上由分離區罩蓋膜300重疊的區可定義為第二區A2。分離區罩蓋膜300可包含例如以下中的至少一者：氮化矽（Si 3N 4）、氮氧化矽（SiON）、二氧化矽（SiO 2）、碳氮化矽（SiCN）、碳氮氧化矽（SiOCN）或其組合。在本發明的實施例中，分離區罩蓋膜300及第二閘極罩蓋圖案134可由相同材料形成。
分離區罩蓋膜300可置放於邊界元件分離膜110a的上側與位元線結構之間。舉例而言，分離區罩蓋膜300可置放於邊界元件分離膜110a的上側與緩衝層202之間。
基於邊界元件分離膜110a的底側，邊界元件分離膜110a的第一區A1的上側的高度H1可與邊界元件分離膜110a的第二區A2的上側的高度H2不同。舉例而言，基於邊界元件分離膜110a的底側，邊界元件分離膜110a的第一區A1的上側的高度H1可高於邊界元件分離膜110a的第二區A2的上側的高度H2。舉例而言，邊界元件分離膜110a的第一區A1的上側及第三區A3的上側的高度H1可高於邊界元件分離膜110a的第二區A2的上側的高度H2。此處，邊界元件分離膜110a的第一區A1的上側及邊界元件分離膜110a的第三區A3的上側具有相同高度H1。
基於邊界元件分離膜110a的底側，邊界元件分離膜110a的第一區A1的上側的高度H1可與邊界元件分離膜110a的第二區A2上的分離區罩蓋膜300的上側的高度相同。舉例而言，邊界元件分離膜110a的第一區A1的上側可位於與邊界元件分離膜110a的第二區A2上的分離區罩蓋膜300的上側的平面相同的平面上。
分離區罩蓋膜300的上側可具有板形狀，如圖5B中所繪示。然而，此僅為實例，且本發明不限於此。舉例而言，如圖5A中所繪示，分離區罩蓋膜300的上側可具有在第三方向Z上朝向基底100凹陷的凹槽。
在邊界元件分離膜110a上，緩衝層202可沿著邊界元件分離膜110a的第一區A1的上側及第二區A2上的分離區罩蓋膜300的上側的輪廓延伸。單元線間隔物240可在第三方向Z上與分離區罩蓋膜300重疊，但本發明不限於此。分離區罩蓋膜300的一部分可與第二蝕刻終止膜250直接接觸，但本發明不限於此。
圖6A及圖6B為各自沿著圖2的II-II截取以解釋根據本發明的實施例的半導體裝置的橫截面圖。出於參考，將主要描述與參考圖4、圖5A以及圖5B所描述的彼等位置不同的位置。
參考圖6A及圖6B，在根據本發明的實施例的半導體裝置中，邊界元件分離膜110a可包含第四區A4及第五區A5。
第四區A4可為比第五區A5更接近單元區CELL的區。
在根據本發明的實施例的半導體裝置中，緩衝層202可置放於邊界元件分離膜110a上，且可沿著第二方向Y延伸。
緩衝層202可置放於邊界元件分離膜110a的第四區A4上。在第四區A4上，緩衝層202可置放於邊界元件分離膜110a與單元導電線220之間。緩衝層202可沿著第二方向Y自單元區CELL延伸至邊界區INTERFACE。
緩衝層202可不置放於邊界元件分離膜110a的第五區A5上。在第五區A5中，緩衝層202可不置放於邊界元件分離膜110a與單元導電線220之間。
單元線罩蓋膜230在邊界元件分離膜110a的第四區A4中的厚度D3可小於單元線罩蓋膜230在邊界元件分離膜110a的第五區A5中的的厚度D4。
單元導電線220可置放於邊界元件分離膜110a的第四區A4及邊界元件分離膜110a的第五區A5上方。在第四區A4中，單元導電線220的下側可與緩衝層202的上側接觸。在第五區A5中，單元導電線220的下側可與邊界元件分離膜110a的上側接觸。
基於邊界元件分離膜110a的底側，邊界元件分離膜110a的第四區A4的上側的高度H4可與邊界元件分離膜110a的第五區A5的上側的高度H5不同。舉例而言，基於邊界元件分離膜110a的底側，邊界元件分離膜110a的第四區A4的上側的高度H4可高於邊界元件分離膜110a的第五區A5的上側的高度H5。
邊界元件分離膜110a可包含第五區A5內部的溝渠110T。溝渠110T可與邊界元件分離膜110a的側壁接觸，如圖6A中所繪示。亦即，基底100的核心區CORE可緊鄰邊界元件分離膜110a的第五區A5。然而，此僅為實例，且本發明不限於此。
溝渠110T可不與邊界元件分離膜110a的側壁接觸，如圖6B中所繪示。亦即，基底100的核心區CORE可不緊鄰邊界元件分離膜110a的第五區A5。
邊界元件分離膜110a可更包含第六區A6。邊界元件分離膜110a的第五區A5可置放於邊界元件分離膜110a的第四區A4與邊界元件分離膜110a的第六區A6之間，且邊界元件分離膜110a的第六區A6的上側的高度H4可高於邊界元件分離膜110a的第五區A5的上側的高度H5。此處，邊界元件分離膜110a的第六區A6的上側及邊界元件分離膜110a的第四區A4的上側可具有相同高度H4，但本發明不限於此。
圖7至圖13為用於解釋根據本發明的實施例的製造半導體裝置的方法的中間階段圖。
參考圖7，閘極結構130的一部分、單元元件分離膜110以及邊界元件分離膜110a可形成於基底100上。出於解釋方便起見，將省略或簡化參考圖4解釋的內容的重複部分。
可形成除第二閘極罩蓋圖案（圖4的134）以外的閘極結構130。第二閘極罩蓋圖案134可由未來製程形成。
第一罩幕310可形成於基底100、單元元件分離膜110以及邊界元件分離膜110a上。第一罩幕310亦可形成於閘極絕緣膜131上。
第一罩幕310可暴露第一閘極罩蓋圖案133。
第二罩幕320可形成於第一罩幕310及第一閘極罩蓋圖案133上，且可填充第一閘極罩蓋圖案133上由第一罩幕310暴露的凹陷區。
參考圖8及圖9，可部分地蝕刻第二罩幕320。經蝕刻第二罩幕320可暴露置放於邊界元件分離膜110a上的第一罩幕310的一部分。
可使用第二罩幕320作為蝕刻罩幕來蝕刻第一罩幕310的由第二罩幕320暴露的部分。經蝕刻第一罩幕310a可暴露邊界元件分離膜110a的一部分。接著可移除第二罩幕320。
參考圖10及圖11，絕緣圖案330可形成於第一罩幕310a上。絕緣圖案330可填充第一閘極罩蓋圖案133上由第一罩幕310a暴露的凹陷區，及邊界元件分離膜110a上由第一罩幕310a暴露的凹陷區。
儘管圖10繪示位於邊界元件分離膜110a上方的絕緣圖案330的上側具有凹槽，但本發明不限於此。舉例而言，絕緣圖案330的上側可為平坦的。
此後，可移除除置放於第一閘極罩蓋圖案133上的部分以外的絕緣圖案330。絕緣圖案330的置放於第一閘極罩蓋圖案133上的部分可對應於第二閘極罩蓋圖案134。
絕緣圖案330的置放於第一閘極罩蓋圖案133上的部分的上側可置放於與基底100的上側、單元元件分離膜110的上側以及邊界元件分離膜110a的上側的平面相同的平面上。舉例而言，第二閘極罩蓋圖案134的上側、基底100的上側、單元元件分離膜110的上側以及邊界元件分離膜110a的上側可置放於同一平面上。
參考圖12及圖13，可蝕刻由第一罩幕310a暴露的邊界元件分離膜110a的上側的一部分。舉例而言，邊界元件分離膜110a的上側的一部分可經蝕刻以形成邊界元件分離膜溝渠110T。
此後，緩衝層202可置放於邊界元件分離膜溝渠110T上。緩衝層202可沿著邊界元件分離膜110a的上側的輪廓延伸。因此，緩衝層202可具有沿著邊界元件分離膜110a的上側的彎曲形狀。
單元導電線220可置放於緩衝層202上，且可沿著緩衝層202的上側的輪廓延伸。因此，由於緩衝層202具有彎曲形狀，因此單元導電線220可具有沿著緩衝層202的上側的彎曲形狀。舉例而言，單元導電線220可在邊界元件分離膜溝渠110T內部及/或上方的區中向下彎曲至較低層級。然而，單元導電線220的形狀僅為實例，且本發明不限於此。舉例而言，儘管單元導電線220的下側具有沿著緩衝層202的上側的彎曲形狀，但單元導電線220的上側可為平坦的。
圖14至圖18為用於解釋根據本發明的實施例的製造半導體裝置的方法的中間階段圖。
為方便解釋起見，將主要描述與參考圖7至圖13所描述的彼等位置不同的位置。
出於參考，圖14可為在第一罩幕310的一部分由圖7及圖8蝕刻之後的圖式。
參考圖14，與圖12相比，可在第一罩幕310的一部分經蝕刻的位置處蝕刻邊界元件分離膜110a的一部分。此外，與圖12相比，未形成第二閘極罩蓋圖案134。
邊界元件分離膜110a的上側的一部分可經蝕刻以形成邊界元件分離膜溝渠110T。
參考圖15至圖16B，絕緣圖案330可形成於第一罩幕310a上。絕緣圖案330可填充第一閘極罩蓋圖案133上由第一罩幕310a暴露的凹陷區以及邊界元件分離膜110a上由第一罩幕310a暴露的邊界元件分離膜溝渠110T。
此後，可移除除置放於第一閘極罩蓋圖案133上的部分及填充邊界元件分離膜溝渠110T的部分以外的絕緣圖案330。
絕緣圖案330的置放於第一閘極罩蓋圖案133上的部分可對應於第二閘極罩蓋圖案134。絕緣圖案330的填充邊界元件分離膜溝渠110T的部分可對應於分離區罩蓋膜300。因此，分離區罩蓋膜300及第二閘極罩蓋圖案134可由相同材料形成。
第二閘極罩蓋圖案134的上側可置放於與基底100的上側及單元元件分離膜110的上側的平面相同的平面上。分離區罩蓋膜300的上側可置放於與基底100的上側及單元元件分離膜110的上側的平面相同的平面上。
分離區罩蓋膜300的上側可具有在第三方向Z上朝向基底100凹陷的凹槽。然而，此僅為實例，且本發明不限於此。舉例而言，如圖16B中所繪示，分離區罩蓋膜300的上側可為平坦的。
參考圖17，可移除經蝕刻第一罩幕310a。
參考圖18，可在邊界元件分離膜110a及分離區罩蓋膜300上置放緩衝層202。緩衝層202可沿著邊界元件分離膜110a的上側及分離區罩蓋膜300的上側的輪廓延伸。
單元導電線220可置放於緩衝層202上。單元導電線220可沿著緩衝層202的上側的輪廓延伸。
圖19至圖24為用於解釋根據本發明的實施例的製造半導體裝置的方法的中間階段圖。
為方便解釋起見，將主要描述與參考圖7至圖18所描述的彼等位置不同的位置。
出於參考，圖19可為繪示在圖7至圖12的製程中在不蝕刻邊界元件分離膜110a的一部分的情況下執行的中間步驟的圖。
參考圖19、緩衝層202可形成於基底100、閘極結構130、單元元件分離膜110以及邊界元件分離膜110a上，且可沿著第二方向Y延伸。
參考圖20，可在緩衝層202上置放第三罩幕340。第三罩幕340可暴露邊界區INTERFACE內部的邊界元件分離膜110a的一部分。
參考圖21及圖22，可使用第三罩幕340作為蝕刻罩幕來蝕刻由第三罩幕340暴露的緩衝層202。可使用濕式蝕刻方法來執行蝕刻製程。經蝕刻緩衝層202可暴露邊界區INTERFACE內部的邊界元件分離膜110a的一部分。
此時，亦可蝕刻邊界元件分離膜110a的一部分。可蝕刻由緩衝層202暴露的邊界元件分離膜110a的上側的一部分。可進一步蝕刻邊界元件分離膜110a的位於緩衝層202下的上側的一部分。因此，邊界元件分離膜110a的經蝕刻的部分可接著形成邊界元件分離膜溝渠110T。
因此，緩衝層202可具有在第二方向Y上突出，例如在自邊界元件分離膜110a朝向核心區CORE的方向上突出的懸垂部分。
此後，可蝕刻緩衝層202的突出部分。
然而，緩衝層202的蝕刻方法僅為實例，且本發明不限於此。
可使用乾式蝕刻方法代替上文所描述的濕式蝕刻製程來執行緩衝層202的蝕刻製程。在此情況下，可不進一步蝕刻邊界元件分離膜110a的位於緩衝層202下的上側的一部分。亦即，緩衝層202在第二方向Y上可不具有自邊界元件分離膜110a突出的懸垂部分。因此，在蝕刻緩衝層202之後，省略如圖21中所繪示的形式的中間步驟，且可立即形成如圖22中所繪示的形式的中間步驟。
此後，可執行形成位元線結構的製程。舉例而言，如圖23中所繪示，第一單元導電膜221可形成於緩衝層202及邊界元件分離膜110a上。
由於第一單元導電膜221沿著緩衝層202的上側及邊界元件分離膜110a的上側延伸，因此第一單元導電膜221可具有彎曲形狀。
參考圖24，第二單元導電膜222及第三單元導電膜223可依序形成於第一單元導電膜221上。
第二單元導電膜222及第三單元導電膜223可沿著第一單元導電膜221的上側的輪廓延伸。因此，由於第一單元導電膜221具有彎曲形狀，因此第二單元導電膜222及第三單元導電膜223亦可具有彎曲形狀。亦即，單元導電線220可具有彎曲形狀。舉例而言，單元導電線220可在邊界元件分離膜溝渠110T內部及/或上方的區中向下彎曲至較低層級。
此外，可在單元導電線220上形成單元線罩蓋膜230。
可部分地蝕刻單元導電線220及單元線罩蓋膜230。舉例而言，可部分地蝕刻第五區A5上的單元導電線220及單元線罩蓋膜230。
單元線間隔物240及第二蝕刻終止膜250可形成於蝕刻單元導電線220及單元線罩蓋膜230的位置處。
單元線間隔物240可形成於緩衝層202、單元導電線220以及單元線罩蓋膜230的側壁上。第二蝕刻終止膜250可沿著單元線罩蓋膜230的輪廓及單元線間隔物240的輪廓而形成。此外，第二蝕刻終止膜250亦可沿著邊界區INTERFACE及核心區CORE中的邊界元件分離膜110a及基底100的未由單元線間隔物240及第一單元導電膜221覆蓋的頂表面的輪廓而形成。
單元層間絕緣膜295可形成於位元線結構的側壁上。舉例而言，單元層間絕緣膜295可置放於第二蝕刻終止膜250上。插入層間絕緣膜291可形成於位元線結構及單元層間絕緣膜295上。
在總結詳細描述時，所屬領域中具有通常知識者將瞭解，在不脫離本發明的精神及範疇的情況下，可對本文中所闡述的特定實施例進行許多變化及修改。因此，本發明的所揭露實施例僅用於一般及描述性意義，而並非出於限制目的。
100:基底 110:單元元件分離膜 110a:邊界元件分離膜 110T:溝渠 120:儲存觸點 121:下部部分 122:上部部分 125:儲存觸點凹部 130:閘極結構 130_1:第一閘極結構 130_2:第二閘極結構 131:閘極絕緣膜 132:閘極電極 133:第一閘極罩蓋圖案 134:第二閘極罩蓋圖案 135:閘極溝渠 160:儲存墊 170:第一層間絕緣膜 180:第二層間絕緣膜 185:蝕刻終止膜 190:資訊儲存單元 191:下部電極 192:電容器絕緣膜 193:上部電極 202:緩衝層 210:位元線觸點 220:單元導電線 221:第一單元導電膜 222:第二單元導電膜 223:第三單元導電膜 230:單元線罩蓋膜 240:單元線間隔物 250:第二蝕刻終止膜 291:插入層間絕緣膜 295:單元層間絕緣膜 300:分離區罩蓋膜 310、310a:第一罩幕 320:第二罩幕 330:絕緣圖案 340:第三罩幕 A1:第一區 A2:第二區 A3:第三區 A4:第四區 A5:第五區 A6:第六區 ACT:主動區 BC:內埋觸點 BL:位元線 CELL:單元區 CORE:核心區 D1、D2、D3、D4:厚度 DC:直接觸點 H1、H2、H3、H4、H5:高度 I-I、II-II:線 INTERFACE:邊界區 LP:著陸墊 R:區 WL:字元線 X:第一方向 Y:第二方向 Z:第三方向
根據結合隨附圖式進行的以下詳細描述將更清楚地理解本發明的實施例，在隨附圖式中： 圖1及圖2為用於解釋根據本發明的實施例的半導體裝置的佈局圖。 圖3為沿著圖2的I-I截取的橫截面圖。 圖4為沿著圖2的II-II截取以解釋根據本發明的實施例的半導體裝置的橫截面圖。 圖5A及圖5B為各自沿著圖2的II-II截取以解釋根據本發明的實施例的半導體裝置的橫截面圖。 圖6A及圖6B為各自沿著圖2的II-II截取以解釋根據本發明的實施例的半導體裝置的橫截面圖。 圖7至圖13為用於解釋根據本發明的實施例的製造半導體裝置的方法的中間階段圖。 圖14至圖18為用於解釋根據本發明的實施例的製造半導體裝置的方法的中間階段圖。 圖19至圖24為用於解釋根據本發明的實施例的製造半導體裝置的方法的中間階段圖。 由於圖1至圖24中的圖式意欲出於說明性目的，因此圖式中的元件未必按比例繪製。舉例而言，為了清楚起見，可放大或誇示元件中的一些。
100:基底
110:單元元件分離膜
110a:邊界元件分離膜
110T:溝渠
130:閘極結構
131:閘極絕緣膜
132:閘極電極
133:第一閘極罩蓋圖案
134:第二閘極罩蓋圖案
202:緩衝層
210:位元線觸點
220:單元導電線
221:第一單元導電膜
222:第二單元導電膜
223:第三單元導電膜
230:單元線罩蓋膜
240:單元線間隔物
250:第二蝕刻終止膜
291:插入層間絕緣膜
295:單元層間絕緣膜
A1:第一區
A2:第二區
A3:第三區
CELL:單元區
CORE:核心區
D1、D2:厚度
DC:直接觸點
H1、H2、H3:高度
II-II:線
INTERFACE:邊界區
X:第一方向
Y:第二方向
Z:第三方向

Claims (20)

  1. 一種半導體裝置，包括： 基底，包含單元區及核心區； 邊界元件分離膜，置放於所述基底內部，且所述邊界元件分離膜分離所述單元區及所述核心區；以及 位元線，置放於所述單元區及所述邊界元件分離膜上且沿著第一方向延伸， 其中所述邊界元件分離膜包含第一區及第二區， 基於所述邊界元件分離膜的底側，所述邊界元件分離膜的所述第一區的上側的高度與所述邊界元件分離膜的所述第二區的上側的高度不同，且 所述位元線置放於所述邊界元件分離膜的所述第一區及所述邊界元件分離膜的所述第二區上方。
  2. 如請求項1所述的半導體裝置，其中所述邊界元件分離膜的所述第一區比所述邊界元件分離膜的所述第二區更接近所述單元區，且 所述邊界元件分離膜的所述第一區的所述上側的所述高度高於所述邊界元件分離膜的所述第二區的所述上側的所述高度。
  3. 如請求項2所述的半導體裝置，其中所述邊界元件分離膜更包含第三區， 所述邊界元件分離膜的所述第二區置放於所述邊界元件分離膜的所述第一區與所述邊界元件分離膜的所述第三區之間，且 基於所述邊界元件分離膜的所述底側，所述邊界元件分離膜的所述第三區的上側的高度高於所述邊界元件分離膜的所述第二區的所述上側的所述高度。
  4. 如請求項1所述的半導體裝置，其中所述基底的所述核心區緊鄰所述邊界元件分離膜的所述第二區。
  5. 如請求項1所述的半導體裝置，更包括： 分離區罩蓋膜，置放於所述邊界元件分離膜的所述第二區上， 其中所述分離區罩蓋膜並不延伸至所述邊界元件分離膜的所述第一區。
  6. 如請求項1所述的半導體裝置，更包括： 位元線罩蓋膜，在所述位元線上沿著所述第一方向延伸， 其中所述位元線罩蓋膜在所述邊界元件分離膜的所述第一區中的厚度小於所述位元線罩蓋膜在所述邊界元件分離膜的所述第二區中的厚度。
  7. 如請求項6所述的半導體裝置，其中所述第一區中的所述位元線罩蓋膜的上側及所述第二區中的所述位元線罩蓋膜的上側置放於同一平面上。
  8. 如請求項1所述的半導體裝置，更包括： 緩衝層，在所述位元線下方沿著所述第一方向延伸， 其中在所述邊界元件分離膜上，所述緩衝層沿著所述邊界元件分離膜的所述第一區的所述上側的輪廓及所述第二區的所述上側的輪廓延伸。
  9. 一種半導體裝置，包括： 基底，包含單元區及核心區； 邊界元件分離膜，置放於所述基底內部，且所述邊界元件分離膜分離所述單元區及所述核心區； 分離區罩蓋膜，置放於所述邊界元件分離膜上；以及 位元線，置放於所述單元區及所述邊界元件分離膜上且沿著第一方向延伸， 其中所述邊界元件分離膜包含第一區及第二區， 所述分離區罩蓋膜置放於所述邊界元件分離膜的所述第二區上，且不置放於所述邊界元件分離膜的所述第一區上， 所述邊界元件分離膜的所述第一區的上側置放於與所述分離區罩蓋膜的上側的平面相同的平面上，且 所述位元線置放於所述邊界元件分離膜的所述第一區及所述邊界元件分離膜的所述第二區上方。
  10. 如請求項9所述的半導體裝置，其中所述邊界元件分離膜的所述第一區比所述邊界元件分離膜的所述第二區更接近所述單元區。
  11. 如請求項9所述的半導體裝置，其中所述邊界元件分離膜更包含第三區， 所述邊界元件分離膜的所述第二區置放於所述邊界元件分離膜的所述第一區與所述邊界元件分離膜的所述第三區之間，且 所述邊界元件分離膜的所述第一區的所述上側的高度及所述第三區的上側的高度高於所述邊界元件分離膜的所述第二區的上側的高度。
  12. 如請求項9所述的半導體裝置，更包括： 緩衝層，在所述位元線下方沿著所述第一方向延伸， 其中在所述邊界元件分離膜上，所述緩衝層沿著所述邊界元件分離膜的所述第一區的所述上側的輪廓及所述第二區上的所述分離區罩蓋膜的所述上側的輪廓延伸。
  13. 如請求項9所述的半導體裝置，更包括： 位元線罩蓋膜，在所述位元線上沿著所述第一方向延伸，且所述位元線罩蓋膜置放於所述邊界元件分離膜的所述第一區及所述邊界元件分離膜的所述第二區上方， 其中所述第一區上的所述位元線罩蓋膜的上側與所述第二區上的所述位元線罩蓋膜的上側位於同一平面上。
  14. 一種半導體裝置，包括： 基底，包含單元區及核心區； 邊界元件分離膜，置放於所述基底內部，所述邊界元件分離膜分離所述單元區與所述核心區，且包含第一區及第二區； 位元線結構，置放於所述單元區及所述邊界元件分離膜上，且所述位元線結構包含沿著第一方向延伸的位元線及置放於所述位元線上的位元線罩蓋膜； 閘極電極，置放於所述單元區的所述基底內部且與所述位元線相交；以及 緩衝層，置放於所述邊界元件分離膜上且沿著所述第一方向延伸， 其中所述位元線置放於所述邊界元件分離膜的所述第一區及所述邊界元件分離膜的所述第二區上方， 所述緩衝層置放於所述邊界元件分離膜與所述邊界元件分離膜的所述第一區上的所述位元線之間，且所述緩衝層不置放於所述邊界元件分離膜的所述第二區上，且 所述位元線的下側與所述第一區中的所述緩衝層的上側接觸且與所述第二區中的所述邊界元件分離膜的上側接觸。
  15. 如請求項14所述的半導體裝置，其中基於所述邊界元件分離膜的底側，所述邊界元件分離膜的所述第一區的上側的高度與所述邊界元件分離膜的所述第二區的上側的高度不同。
  16. 如請求項14所述的半導體裝置，其中所述位元線罩蓋膜在所述位元線上沿著所述第一方向延伸，且 所述位元線罩蓋膜在所述邊界元件分離膜的所述第一區中的厚度小於所述位元線罩蓋膜在所述邊界元件分離膜的所述第二區中的厚度。
  17. 如請求項16所述的半導體裝置，其中所述第一區中的所述位元線罩蓋膜的上側與所述第二區中的所述位元線罩蓋膜的上側置放於同一平面上。
  18. 如請求項14所述的半導體裝置，其中所述邊界元件分離膜的所述第一區比所述邊界元件分離膜的所述第二區更接近所述單元區。
  19. 如請求項14所述的半導體裝置，其中所述邊界元件分離膜更包含第三區， 所述邊界元件分離膜的所述第二區置放於所述邊界元件分離膜的所述第一區與所述邊界元件分離膜的所述第三區之間，且 所述邊界元件分離膜的所述第三區的上側的高度高於所述邊界元件分離膜的所述第二區的上側的高度。
  20. 如請求項14所述的半導體裝置，其中所述基底的所述核心區緊鄰所述邊界元件分離膜的所述第二區。
TW111121544A 2021-07-20 2022-06-10 半導體裝置 TWI801260B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210094575A KR20230013753A (ko) 2021-07-20 2021-07-20 반도체 장치
KR10-2021-0094575 2021-07-20

Publications (2)

Publication Number Publication Date
TW202306036A true TW202306036A (zh) 2023-02-01
TWI801260B TWI801260B (zh) 2023-05-01

Family

ID=81386503

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111121544A TWI801260B (zh) 2021-07-20 2022-06-10 半導體裝置

Country Status (5)

Country Link
US (1) US20230022373A1 (zh)
EP (1) EP4123704A3 (zh)
KR (1) KR20230013753A (zh)
CN (1) CN115643755A (zh)
TW (1) TWI801260B (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4031329B2 (ja) * 2002-09-19 2008-01-09 株式会社東芝 半導体装置及びその製造方法
KR101882360B1 (ko) * 2012-03-20 2018-07-26 삼성전자주식회사 매립 게이트 구조물을 포함하는 반도체 장치 및 그 제조 방법
KR102089514B1 (ko) * 2013-12-23 2020-03-16 삼성전자 주식회사 반도체 메모리 장치 및 그 제조 방법
KR102504258B1 (ko) * 2016-05-04 2023-02-28 삼성전자주식회사 반도체 소자 및 이의 제조방법
KR20180069186A (ko) * 2016-12-14 2018-06-25 삼성전자주식회사 반도체 메모리 장치 및 이의 제조 방법
KR102417846B1 (ko) * 2016-12-21 2022-07-05 삼성전자주식회사 반도체 장치 제조 방법
US10332894B2 (en) * 2017-02-08 2019-06-25 Samsung Electronics Co., Ltd. Semiconductor device comprising work function metal pattern in boundry region and method for fabricating the same
KR102434436B1 (ko) * 2017-05-31 2022-08-19 삼성전자주식회사 집적회로 소자 및 그 제조 방법
KR20200115762A (ko) * 2019-03-25 2020-10-08 삼성전자주식회사 반도체 소자
KR20210014490A (ko) * 2019-07-30 2021-02-09 삼성전자주식회사 커패시터 형성 방법, 반도체 소자의 제조 방법, 반도체 소자, 및 그를 포함하는 반도체 메모리 장치
KR20210037211A (ko) * 2019-09-27 2021-04-06 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
US20230022373A1 (en) 2023-01-26
CN115643755A (zh) 2023-01-24
TWI801260B (zh) 2023-05-01
KR20230013753A (ko) 2023-01-27
EP4123704A3 (en) 2023-04-12
EP4123704A2 (en) 2023-01-25

Similar Documents

Publication Publication Date Title
US10756091B2 (en) Semiconductor device and method for fabricating the same
US10204910B2 (en) Semiconductor device and method for fabricating the same
US8766356B2 (en) Semiconductor devices having bit line insulating capping patterns and multiple conductive patterns thereon
US20210249418A1 (en) Semiconductor devices and methods of forming semiconductor devices
JP5596260B2 (ja) 半導体装置およびその製造方法
US8581315B2 (en) Semiconductor device having cylindrical lower electrode of capacitor and manufacturing method thereof
US20240206157A1 (en) Semiconductor memory devices having contact plugs
US20240138143A1 (en) Semiconductor memory devices
TWI771256B (zh) 半導體裝置
US8778763B2 (en) Method for forming memory cell transistor
KR20210052094A (ko) 집적 회로 반도체 소자
TW202322361A (zh) 半導體裝置
TW202306036A (zh) 半導體裝置
TWI841912B (zh) 半導體記憶體裝置
US20230309314A1 (en) 3d ferroelectric memory devices
TWI830319B (zh) 半導體裝置及其製造方法
US11776583B2 (en) Semiconductor memory devices
US20230276619A1 (en) Semiconductor devices having cell array and peripheral regions therein
US20230389287A1 (en) Semiconductor device
EP4311387A1 (en) Semiconductor device
US20240098987A1 (en) Semiconductor device and manufacturing method thereof
KR20230122432A (ko) 집적회로 소자
KR20230047968A (ko) 반도체 장치 및 그 제조 방법
TW202215642A (zh) 積體電路裝置
TW202420567A (zh) 半導體裝置