TW202232483A

TW202232483A - 記憶體裝置及其控制方法

Info

Publication number: TW202232483A
Application number: TW110104613A
Authority: TW
Inventors: 陳重光
Original assignee: 旺宏電子股份有限公司
Priority date: 2021-02-08
Filing date: 2021-02-08
Publication date: 2022-08-16
Also published as: TWI775310B

Abstract

一種記憶體裝置及其控制方法被提出。記憶體裝置包括記憶胞陣列、電流偵測器以及控制器。記憶胞陣列具有多個記憶胞串耦接至共用源極線。電流偵測器在讀取動作時偵測共用源極線或記憶胞陣列的頁緩衝器的電源端上的流通電流。控制器用以：在程式化動作中，針對對應邏輯0的多個第一記憶胞以依據第一程式化驗證電壓執行第一程式化動作，並針對對應邏輯1的多個第二記憶胞以依據第二程式化驗證電壓執行第二程式化動作，其中第一程式化驗證電壓不同於第二程式化驗證電壓；以及，在讀取動作時提供讀取電壓至記憶胞串，基於讀取電流參考值以感測流通電流。

Description

記憶體裝置及其控制方法

本發明是有關於一種記憶體裝置及其控制方法，且特別是有關於一種可作為記憶體內運算器的記憶體裝置及其控制方法。

在人工智慧日漸進步的今天，在積體電路中，提供具有高效率乘加運算能力的晶片，成為重要的課題。在現今的技術領中，透過設置記憶體裝置以執行乘加運算，成為一種主流。

在習知技術領域中，可針對記憶體中所有的頁資料進行數位的加總來產生運算結果。這種方式具有相對高的準確度，但需要相對長的運算時間。另外，習知技術領域也提供類比方式以偵測源極線上的電流總和來獲得運算結果。然而，這種方式髓可減少運算時間，但卻無法提供高準確度的運算結果。

本發明提供一種記憶體裝置及其控制方法，可提升電流加總運算的準確度。

本發明的記憶體裝置包括記憶胞陣列、電流偵測器以及控制器。記憶胞陣列具有多個記憶胞串。記憶胞串耦接至共用源極線。電流偵測器在讀取動作時偵測共用源極線或記憶胞陣列的頁緩衝器的電源端上的流通電流。控制器耦接記憶胞串，用以：在程式化動作中，針對對應邏輯0的多個第一記憶胞以依據第一程式化驗證電壓執行第一程式化動作，並針對對應邏輯1的多個第二記憶胞以依據第二程式化驗證電壓執行第二程式化動作，其中第一程式化驗證電壓大於第二程式化驗證電壓；以及，在讀取動作時提供讀取電壓至記憶胞串，基於讀取電流參考值以感測流通電流。

本發明的記憶體裝置的控制方法包括：在讀取動作時偵測共用源極線或記憶胞陣列的頁緩衝器的電源端上的流通電流，其中記憶胞陣列具有多個記憶胞串，記憶胞串耦接至共用源極線；在程式化動作中，針對對應邏輯0的多個第一記憶胞以依據第一程式化驗證電壓執行第一程式化動作，並針對對應邏輯1的多個第二記憶胞以依據第二程式化驗證電壓執行第二程式化動作，其中第一程式化驗證電壓不同於第二程式化驗證電壓；以及，在讀取動作時提供讀取電壓至記憶胞串，基於讀取電流參考值以感測流通電流。

基於上述，使對應邏輯0以及邏輯1的記憶胞分別執行不同程度的程式化動作，以提昇對應邏輯0以及邏輯1的記憶胞的分佈狀態。如此一來，可提升感測到的記憶胞陣列所提供的流通電流的準確度，進而提升運算結果的準確度。

請參照圖1，圖1繪示本發明一實施例的記憶體裝置的示意圖。記憶體裝置100包括記憶胞陣列110、電流偵測器120、控制器130、頁緩衝器140以及驅動器150。記憶胞陣列110具有多個記憶胞串MS1~MS4，其中記憶胞串MS1~MS4可以為快閃記憶胞串。記憶胞串MS1~MS4可以二維方式進行排列。記憶胞串MS1~MS4耦接至共用源極線CSL。記憶胞串MS1~MS4並透過字元線WL耦接至驅動器150。驅動器150透過字元線WL發送字元線信號以控制記憶胞串MS1~MS4上多個記憶胞的存取動作。記憶胞串MS1~MS4並分別耦接位元線BL1~BL4。其中，頁緩衝器140中具有閂鎖器141以及多個位元線開關BLSW1~BLSW4。位元線開關BLSW1~BLSW4分別耦接至位元線BL1~BL4，並受控於閂鎖器141的多個輸出。位元線開關BLSW1~BLSW4依據其導通或斷開狀態，以分別傳送多個輸入信號至位元線BL1~BL4。在本實施例中，記憶體裝置100可作為一記憶體內運算器（In-memory computation device）。

在另一方面，電流偵測器120耦接至共用源極線CSL，並用以在讀取動作時偵測共用源極線CSL上的流通電流。在本實施例中，記憶胞串MS1~MS4可提供權重值，透過與所接收的輸入信號執行乘加運算，並在共用源極線CSL上產生運算結果。其中，電流偵測器120透過偵測共用源極線CSL上的流通電流以獲得上述的運算結果。其中，在讀取動作中，記憶胞串MS1~MS4上被讀取的記憶胞的字元線可被施加讀取電壓（例如由控制器130提供），而電流偵測器120可以基於一預設的讀取電流參考值以感測共用源極線CSL上的流通電流。

值得一提的，電流偵測器120也可耦接至頁緩衝器140的電源端，並透過偵測頁緩衝器140的電源端上的電流，以獲得上述的流通電流。如此，電流偵測器120同樣可以獲得記憶體裝置100所產生的運算結果。

值得注意的，控制器130耦接至記憶胞串MS1~MS4。控制器130用以在針對記憶胞串MS1~MS4中的記憶胞執行程式化動作中，可針對對應邏輯0的多個第一記憶胞以依據第一程式化驗證電壓執行第一程式化動作，並針對對應邏輯1的多個第二記憶胞以依據第二程式化驗證電壓執行第二程式化動作。其中，在本實施例中，第一程式化驗證電壓不同於（例如大於）第二程式化驗證電壓。在此請同步參照圖1以及圖2，其中圖2繪示本發明實施例的記憶胞的程式化動作的記憶胞的臨界電壓（threshold voltage）分布狀態示意圖。在初始狀態下，所有的記憶胞為被抹除狀態，並具有分布狀態210。在執行記憶胞的程式化動作時，控制器130可先查找出所有記憶胞中對應邏輯0的多個第一記憶胞，並查找出所有記憶胞中對應邏輯1的多個第二記憶胞。接著，控制器130使對應邏輯0的多個第一記憶胞，以依據第一程式化驗證電壓PV_0執行第一程式化動作。並且，控制器130並使對應邏輯1的多個第二記憶胞，以依據第二程式化驗證電壓PV_1執行第二程式化動作。在第一程式化動作以及第二程式化動作完成後，對應邏輯0的第一記憶胞具有分布狀態220，對應邏輯1的第二記憶胞則具有分布狀態221。

在本實施例中，控制器130可以為具運算能力的處理器。或者，控制器130可以是透過硬體描述語言（Hardware Description Language, HDL）或是其他任意本領域具通常知識者所熟知的數位電路的設計方式來進行設計，並透過現場可程式邏輯門陣列（Field Programmable Gate Array, FPGA）、複雜可程式邏輯裝置（Complex Programmable Logic Device, CPLD）或是特殊應用積體電路（Application-specific Integrated Circuit, ASIC）的方式來實現的硬體電路。

另一方面，電流偵測器120可依據讀取電壓RD以執行共同源極線CSL上的流通電流的讀取動作。

在此請注意，在本發明實施例中，不論是對應邏輯0的第一記憶胞，或是對應邏輯1的第二記憶胞，控制器130會依據不同的程式化驗證電壓，施以不同程度的程式化動作。如此一來，程化動作後，第一記憶胞的分布狀態220的寬度W1以及第二記憶胞的分布狀態221的寬度W2都可以被設定至一範圍中。也就是說，記憶胞串MS1~MS4上的各個記憶胞所分別提供的電流大小可以有效的被集中，並使電流偵測器120可更為準確的讀取流通電流。

以下請參照圖3，圖3繪示本發明實施例的記憶體裝置執行程式化動作的動作流程圖。在記憶體裝置執行程式化動作時，在步驟S310中，控制器可進行寫入資料的輸入，並在步驟S320中，針對對應邏輯0的記憶胞以及邏輯1的記憶胞，執行不同程度的程式化動作。步驟S330中，控制器可依據程式化驗證是否通過，以決定是否持續執行步驟S320。其中若步驟S330判斷出程式化驗證未通過，則再次執行步驟S320；相對的，若步驟S330判斷出程式化驗證已通過，則結束此次程式化動作。

以下請參照圖4A以及圖4B，圖4A以及圖4B繪示本發明實施例的記憶胞對應程式化驗證電壓以及讀取電壓的電流-電壓的關係圖。在圖4A、4B中，曲線的橫軸為記憶胞字元線上的偏壓，曲線的縱軸則為記憶胞產生的電流。在圖4A中，對應邏輯1的記憶胞中，當所提供的讀取電壓RD大於第二程式化驗證電壓PV_1時，可以發現多個記憶胞所提供的電流具有一個分布範圍410，分布範圍410可以例如介於80nA（奈安培）-100nA間。這個分布範圍410會使得執行電流偵測動作時產生一定的誤差。基於上述，本發明實施例中，可在針對對應邏輯1的記憶胞執行程式化電壓中，使第二程式化驗證電壓PV_1提高一個偏移值以獲得偏移後的第二程式化驗證電壓PV1，如圖4B所述。其中偏移後的第二程式化驗證電壓PV1不大於讀取電壓RD。

在圖4B中，偏移後的第二程式化驗證電壓PV1可與讀取電壓RD相等。且記憶胞基於讀取電壓RD所產生的電流，可以例如集中於80nA。進一步的，在讀取動作中，電流偵測器可同步調高讀取電流參考值一偏移值（例如由20nA調高為80nA）。如此一來，電流偵測器所執行的電流偵測動作的準確度可以進一步的被提升。

請參照圖5，圖5繪示本發明另一實施例的記憶體裝置的示意圖。記憶體裝置500包括記憶胞陣列510、電流偵測器520、電壓調整器550以及多個感測放大器SA0~SA2。記憶胞陣列510具有以三維方式進行排列的多個記憶胞串MS1~MS3，記憶胞串MS1~MS3的一端分別耦接至位元線MBL0~MBL2；記憶胞串MS1~MS3的另一端則共同耦接至共用源極線CSL。另外，電流偵測器520以及電壓調整器550均耦接至共用源極線CSL。

在讀取動作中，感測放大器SA0~SA2可分別提供多個偏壓以施加在位元線MBL0~MBL2上。同時，電壓調整器550可提供另一偏壓至共用源極線CSL。此時，記憶胞串MS1~MS3可分別對應產生電流Icell_1~Icell_3。電流Icell_1~Icell_3被提供至共用源極線CSL以產生流通電流ICT。電流偵測器520可針對流通電流ICT進行偵測，並獲得流通電流ICT的電流大小。

在本實施例中，記憶胞串MS1~MS3可以為反及式（NAND）快閃記憶胞串。

以下請參照圖6A至圖6D，圖6A至圖6D分別繪示本發明實施例的記憶體裝置中，電壓調整器以及電流偵測器的實施方式的示意圖。以下以圖5的實施例基礎，在圖6A中，電壓調整器550-1以及電流偵測器520-1耦接至記憶胞陣列510的共用源極線CSL。電壓調整器550-1包括放大器OP1以及電晶體M1。放大器OP1的正輸入端耦接至共用源極線CSL，放大器OP1的負輸入端接收參考電壓VR1，放大器OP1的輸出端則耦接至電晶體M1的控制端。另外，電晶體M1的第一端耦接至共用源極線CSL，電晶體M1的第二端耦接至參考接地端GND。電壓調整器550-1可依據參考電壓VR1以產生源極電壓VCSL，並將源極電壓VCSL提供至共用源極線CSL。在執行讀取動作時，共用源極線CSL上的流通電流ICT流通電晶體M1。放大器OP1並依據所正、負輸入端上的源極電壓VCSL以及參考電壓VR1來在輸出端產生一偏壓電壓VB，偏壓電壓VB可被提供至電晶體M1的控制端。

另外，電流偵測器520-1包括電晶體M2。電晶體M2的控制端接收偏壓電壓VB，電晶體M2的第二端耦接至參考接地端GND。電晶體M2可鏡射電晶體M1上的流通電流ICT以在其第一端產生偵測資訊IDET。其中，在本實施方式中，透過使電晶體M2的通道寬長比為電晶體M1的通道寬長比的1/k倍，偵測資訊IDET上的電流值可以為流通電流ICT的1/k倍。其中k為大於1的實數。

在圖6B的實施方式中，電壓調整器550-2以及電流偵測器520-2耦接至記憶胞陣列510的共用源極線CSL，並用以進行共用源極線CSL上的流通電流ICT的偵測動作。電壓調整器550-2的電路架構與圖6A實施方式中的電壓調整器550-1的電路架構相同，這邊不多贅述。關於電流偵測器520-2，於圖6A不相同的，電流偵測器520-2另包括電晶體M3。其中電晶體M3的第二端耦接至電晶體M2的第一端，電晶體M3的控制端接收偏壓電壓VR2，且電晶體M3的第一端產生偵測資訊IDET。在本實施例中，偵測資訊IDET可以為一電流信號或一電壓信號，沒有特定的限制。

另外，在圖6C的實施方式中，電壓調整器550-3以及電流偵測器520-3耦接至記憶胞陣列510的共用源極線CSL，並用以進行共用源極線CSL上的流通電流ICT的偵測動作。電壓調整器550-3的實施方式與電壓調整器550-1的實施方式相同，以下不多贅述。在電流偵測器520-3方面，與電流偵測器520-2不相同的，本實施方式中的電流偵測器520-2另包括放大器OP2，用以產生偏壓電壓VR2。其中，放大器OP2的正輸入端耦接至共同源極線CSL，放大器OP2的負輸入端耦接至電晶體M3、M2的香耦接端點上，放大器OP2的輸出端則產生偏壓電壓VR。

在圖6D的實施方式中，電壓調整器550-4以及電流偵測器520-4耦接至記憶胞陣列510的共用源極線CSL，並用以進行共用源極線CSL上的流通電流ICT的偵測動作。同樣的，電壓調整器550-4的實施方式與電壓調整器550-1的實施方式相同，以下不多贅述。在電流偵測器520-4方面，與電流偵測器520-2不相同的，本實施方式中的電流偵測器520-4中另包括由電晶體M4、M5所構成的電流鏡。電流鏡用以鏡射電晶體M3所提供的偵測資訊IDET，並產生調整後偵測資訊MIDET。在本實施例中，調整後偵測資訊MIDET可以為一電流信號或一電壓信號，沒有特定的限制。在本實施方式中，電晶體M4、M5所構成的電流鏡的電流鏡射比可以是1：1，當調整後偵測資訊MIDET為電流信號時，調整後偵測資訊MIDET與流通電流ICT的量值的比則可以是1：k。

請參照圖7A以及圖7B，圖7A以及圖7B繪示本發明實施例的記憶體裝置的不同實施架構的示意圖。在圖7A中，記憶體裝置701中，記憶胞陣列包括一記憶體裝置中的全部記憶胞陣列710。記憶胞陣列710具有一共用源極線CSL。電流偵測器712耦接至記憶胞陣列710的共用源極線CSL，並透過偵測共用源極線CSL上的流通電流，以獲得記憶體裝置701的乘加運算結果。

在圖7B中，記憶體裝置702中，記憶胞陣列721-1、721-2分別為一記憶體裝置中的兩個部分記憶胞陣列。記憶胞陣列721-1、721-2分別具有共用源極線CSL0、CSL1。電流偵測器722-1、722-2分別耦接至共用源極線CSL0、CSL1。電流偵測器722-1、722-2透過分別偵測共用源極線CSL0、CSL1上的流通電流來獲得分別對應記憶胞陣列721-1、721-2的乘加運算結果。

當然，上述實施例中，單一記憶體裝置可包括更多數量的記憶胞陣列，圖7A、7B的繪示僅只是說明用的範例，不用以限制本發明的範疇。

本發明另一實施例提出一種記憶體裝置的控制方法。其中，在本實施例中，在一步驟中，記憶體裝置可在讀取動作時偵測共用源極線或記憶胞陣列的頁緩衝器的電源端上的流通電流，其中，記憶胞陣列具有多個記憶胞串，記憶胞串耦接至共用源極線。並在另一步驟中，記憶體裝置可在程式化動作中，針對對應邏輯0的多個第一記憶胞以依據第一程式化驗證電壓執行第一程式化動作，並針對對應邏輯1的多個第二記憶胞以依據第二程式化驗證電壓執行第二程式化動作，其中第一程式化驗證電壓不同於第二程式化驗證電壓。另外，在另一步驟中，記憶體裝置可在讀取動作時提供讀取電壓至記憶胞串，基於讀取電流參考值以感測流通電流。

關於上述動作的步驟的實施細節，在前述的實施例中已有詳細的說明，在此不多贅述。

綜上所述，本發明透過使對應邏輯0、1的記憶胞分別執行不同程度的程式化動作，以使對應邏輯0、1的記憶胞的臨界電壓的分布寬度可以限制在一定的預設數值下。如此一來，在執行記憶胞的讀取動作時，記憶胞所提供的電流範圍可以具有較高的均勻性，可提升讀取動作的準確性。

100、500、701、702:記憶體裝置 110、510、721-1、721-2:記憶胞陣列 120、520、520-1~520-4、712、722-1、722-2:電流偵測器 130:控制器 140:頁緩衝器 141:閂鎖器 150:驅動器 210、220、221:分布狀態 410:分布範圍 550、550-1~550-4:電壓調整器 710:記憶胞陣列 BL1~BL4、MBL0~MBL2:位元線 BLSW1~BLSW4:位元線開關 CSL、CSL0、CSL1:共用源極線 GND:參考接地端 Icell_1~Icell_3:電流 ICT:流通電流 IDET:偵測資訊 M1~M5:電晶體 MIDET:調整後偵測資訊 MS1~MS4:記憶胞串 OP1、OP2:放大器 PV_0、PV_1、PV1:程式化驗證電壓 RD:讀取電壓 S310~S330:程式化動作的步驟 VR1:參考電壓 VR2、VB:偏壓電壓 VCSL:源極電壓 W2、W1:寬度 WL:字元線

圖1繪示本發明一實施例的記憶體裝置的示意圖。圖2繪示本發明實施例的記憶胞的程式化動作的記憶胞的臨界電壓（threshold voltage）分布狀態示意圖。圖3繪示本發明實施例的記憶體裝置執行程式化動作的動作流程圖。圖4A以及圖4B繪示本發明實施例的記憶胞對應程式化驗證電壓以及讀取電壓的電流-電壓的關係圖。圖5繪示本發明另一實施例的記憶體裝置的示意圖。圖6A至圖6D分別繪示本發明實施例的記憶體裝置中，電壓調整器以及電流偵測器的實施方式的示意圖。圖7A以及圖7B繪示本發明實施例的記憶體裝置的不同實施架構的示意圖。

100:記憶體裝置

110:記憶胞陣列

120:電流偵測器

130:控制器

140:頁緩衝器

141:閂鎖器

150:驅動器

BL1~BL4:位元線

BLSW1~BLSW4:位元線開關

CSL:共用源極線

MS1~MS4:記憶胞串

WL:字元線

Claims

一種記憶體裝置，包括：一記憶胞陣列，具有多個記憶胞串，該些記憶胞串耦接至一共用源極線；一電流偵測器，在一讀取動作時偵測該共用源極線或該記憶胞陣列的一頁緩衝器的電源端上的一流通電流；以及一控制器，耦接該些記憶胞串，用以：在一程式化動作中，針對對應邏輯0的多個第一記憶胞以依據一第一程式化驗證電壓執行一第一程式化動作，並針對對應邏輯1的多個第二記憶胞以依據一第二程式化驗證電壓執行一第二程式化動作，其中該第一程式化驗證電壓不同於該第二程式化驗證電壓；以及在該讀取動作時提供一讀取電壓至該些記憶胞串，基於一讀取電流參考值以感測該流通電流。
如請求項1所述的記憶體裝置，其中該第一程式化驗證電壓大於該第二程式化驗證電壓。
如請求項1所述的記憶體裝置，其中該控制器在該第二程式化動作中，使該第二程式化驗證電壓不大於該讀取電壓。
如請求項1所述的記憶體裝置，更包括：一電壓調整器，耦接該共用源極線，提供該共用源極線一源極電壓。
如請求項4所述的記憶體裝置，其中該電壓調整器包括：一第一放大器，具有正輸入端耦接至該共同源極線，該第一放大器的負輸入端接收一參考電壓，該第一放大器的輸出端與該第一放大器的正輸入端相耦接；以及一第一電晶體，具有第一端耦接至該第一放大器的輸出端，該第一電晶體的控制端耦接至該第一放大器的輸出端，該第一電晶體的第二端耦接至一參考接地端。
如請求項5所述的記憶體裝置，其中該電流偵測器包括：一第二電晶體，具有第一端產生一偵測資訊，該第二電晶體的控制端耦接至該第一電晶體的控制端，該第二電晶體的第二端耦接至該參考接地端。
如請求項6所述的記憶體裝置，其中該第二電晶體的通道寬長比為該第一電晶體的通道寬長比的1/k，k為大1的實數。
如請求項6所述的記憶體裝置，其中該電流偵測器包括：一第三電晶體，具有第一端產生該偵測資訊，該第三電晶體的第二端耦接至該第二電晶體的第一端，該第三電晶體的控制端接收一偏壓電壓。
如請求項5所述的記憶體裝置，其中該電流偵測器更包括：一第二放大器，具有正輸入端耦接至該共用源極線，該第二放大器的負輸入端耦接至該第三電晶體的第二端，該第二放大器的輸出端產生該偏壓電壓。
如請求項5所述的記憶體裝置，其中該電流偵測器更包括：一電流鏡，耦接至該第三電晶體的第一端，用以鏡射該偵測資訊以產生一調整後偵測資訊。
如請求項1所述的記憶體裝置，更包括：多個位元線開關，分別耦接至該些記憶胞串的多個位元線，分別接收多個輸入信號，並分別傳送該些輸入信號至該些位元線。
如請求項11所述的記憶體裝置，更包括：多個感測放大器，分別耦接至該些位元線開關。
如請求項1所述的記憶體裝置，其中該記憶胞陣列包括一記憶體裝置中的全部記憶胞或部分記憶胞。
如請求項1所述的記憶體裝置，其中該些記憶胞串為二維排列方式或為三維的排列方式。
一種記憶體裝置的控制方法，包括：在一讀取動作時偵測一共用源極線或一記憶胞陣列的一頁緩衝器的電源端上的一流通電流，其中該記憶胞陣列具有多個記憶胞串，該些記憶胞串耦接至該共用源極線；在一程式化動作中，針對對應邏輯0的多個第一記憶胞以依據一第一程式化驗證電壓執行一第一程式化動作，並針對對應邏輯1的多個第二記憶胞以依據一第二程式化驗證電壓執行一第二程式化動作，其中該第一程式化驗證電壓不同於該第二程式化驗證電壓；以及在該讀取動作時提供一讀取電壓至該些記憶胞串，基於一讀取電流參考值以感測該流通電流。
如請求項15所述的控制方法，其中該第一程式化驗證電壓大於該第二程式化驗證電壓。
如請求項15所述的控制方法，更包括：在該第二程式化動作中，使該第二程式化驗證電壓不大於該讀取電壓。
如請求項15所述的控制方法，更包括：提供多個位元線開關以分別耦接至該些記憶胞串的多個位元線；使該些位元線開關分別接收多個輸入信號，並分別傳送該些輸入信號至該些位元線。
如請求項15所述的控制方法，更包括：選擇一記憶體裝置中的全部記憶胞或部分記憶胞以作為該記憶胞陣列。