TW202229895A - 利用自動測試機測試單晶片系統的並行測試切換方法 - Google Patents
利用自動測試機測試單晶片系統的並行測試切換方法 Download PDFInfo
- Publication number
- TW202229895A TW202229895A TW110130141A TW110130141A TW202229895A TW 202229895 A TW202229895 A TW 202229895A TW 110130141 A TW110130141 A TW 110130141A TW 110130141 A TW110130141 A TW 110130141A TW 202229895 A TW202229895 A TW 202229895A
- Authority
- TW
- Taiwan
- Prior art keywords
- test
- digital
- channels
- clock domain
- clock
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2825—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere in household appliances or professional audio/video equipment
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N17/00—Diagnosis, testing or measuring for television systems or their details
- H04N17/004—Diagnosis, testing or measuring for television systems or their details for digital television systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N17/00—Diagnosis, testing or measuring for television systems or their details
- H04N17/04—Diagnosis, testing or measuring for television systems or their details for receivers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- General Health & Medical Sciences (AREA)
- Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- Signal Processing (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
並行測試切換方法包括：在測試載具板的資料介面及微控制器端連接第一組通道，在測試載具板的乙太網介面端連接第二組數位測試通道，第二組數位測試通道上連接時脈域切換電路；設置系統時脈頻率為250百萬赫茲，並設置類比時脈頻率為240百萬赫茲；測試時，利用第一組數位測試通道對被測單晶片系統完成微控制器的功能測試，並利用第二組數位測試通道對被測單晶片系統完成乙太網內核的功能測試；以及在功能測試完成後，判斷測試是否通過，若測試通過，認定被測單晶片系統合格，若測試未通過，認定被測單晶片系統不合格。
Description
本發明涉及半導體測試技術領域，具體地說是一種利用自動測試機來測試單晶片系統的並行測試切換方法。
單晶片系統（System-on-Chip）是指在同一顆晶片內部整合了多個不同功能的內核，每個內核都有自己的設計參數和檢驗指標，內核之間通過內部匯流排實現邏輯和資料交換。例如：機上盒處理器就是一類典型的SOC晶片，其內部包含了強大的微處理器內核、乙太網內核、音訊訊號編解碼內核、視訊訊號編解碼內核、內部記憶體內核、外擴記憶體控制內核、電源管理內核等。
不同功能內核運轉的時脈速度不盡相同，例如：微處理器的外部串列資料通訊埠運行在25百萬赫茲（MHz）（時脈週期為40.0奈秒（ns）），而其乙太網埠卻是基於24 MHz運行（時脈週期為41.667ns）。音訊編解碼需要數位測試通道和音訊類比訊號源加採集器的配合，而視訊編解碼需要數位測試通道和高頻類比訊號產生器加採集器的配合。
這類複雜晶片的測試，要求自動測試機首先具有多種測試資源，包括可程式設計電源（DPS）、直流參數測量單元（PMU）、高速數位測試通道、至少兩個高穩定度低抖動的可程式設計時脈源、高解析度音訊類比訊號產生器（HR-AWG）、高解析度音訊類比訊號採集器（HR-DTZ）、高速類比訊號產生器（HS-AWG）、高速類比訊號採集器（HS-DTZ）等。
部分此類複雜SOC晶片的架構設計上，考慮到測試成本和測試便利性，會允許內核可以被配置為獨立工作與測試模式。這就給多內核的並行測試提供了可行性。
傳統的自動測試機針對這一類複雜SOC晶片的測試，一般都是將需要測試的不同內核的功能排序後，由自動測試機一個一個測試項的串列執行。主要原因在於，配置為獨立工作測試模式的內核，由於功能的不同，會需要該內核埠對應的測試機資源工作於不同頻率（或不同週期長度）的狀態。舉例來說，資料介面和MCU埠需要工作於25MHz（週期T1=40 ns），利用這個埠去配置乙太網內核進入測試模式。同時，乙太網埠卻需要工作於24 MHz（週期T2=41.667 ns）。週期T1和週期T2無法找到1以外的最小公約數，這就對要求自動測試機的兩組數位測試通道分別工作與不同的時脈域。很多自動測試機無法實現這樣的功能，就只能串列測試。
當幾個內核的工作頻率無法基於同一個系統時脈分頻而來的時候，就必須要分段來串列測試，每一段測試讓測試機配置成某一特定測試頻率，在下一段測試前需要切換系統時脈。不能並行測試，會延長測試時間，增加測試成本。串列測試，也導致無法測試兩個內核之間資料通訊，必須要增加額外的測試項目去驗證內核間通訊。
本發明為克服現有技術的不足，提供一種利用自動測試機來測試單晶片系統的並行測試切換方法，通過時脈域切換電路切換到類比時脈域，這樣就可以讓兩個埠在不同頻率下同時啟動邏輯測試。
為實現上述目的，設計一種利用自動測試機來測試單晶片系統的並行測試切換方法，其具體流程包含：
S1：在測試載具板上的資料介面及微控制器（MCU）端連接一組數位測試通道A（後稱數位測試通道組A），在測試載具板上的乙太網介面端連接一組數位測試通道B（後稱數位測試通道組B），數位測試通道組B上連接時脈域切換電路；
S2：設置系統時脈頻率為250 MHz，以設置數位測試通道組A的頻率為250MHz/10=25 MHz，並設置類比時脈頻率為240 MHz，以設置數位測試通道組B的頻率為240MHz/10=24 MHz；
S3：測試開始時，利用數位測試通道組A對被測單晶片系統完成微控制器的功能測試，並利用數位測試通道組B對被測單晶片系統完成乙太網內核的功能測試；以及
S4：兩項測試完成後，判斷測試是否通過，若測試通過，認定被測單晶片系統為合格；若測試未通過，認定被測單晶片系統為合格。
所述的時脈域切換電路可以連接到音訊內核端的數位測試通道上。
所述的時脈域切換電路可以連接到視訊內核端的數位測試通道上。
所述的時脈域切換電路可以連接到資料介面及MCU端的數位測試通道上。
所述的音訊內核端、視訊內核端、資料介面及MCU端設置在測試載具板上。
所述的時脈域切換電路藉由時脈切換晶片LMK01020實現的時脈域切換。
本發明同現有技術相比，提供一種應用於自動測試機SOC晶片並行測試切換方法，通過時脈域切換電路切換到類比時脈域，這樣就可以讓兩個埠在不同頻率下同時啟動邏輯測試。
自動測試機提供的最多1152個數位測試通道，其中每一組（32通道一組）都可以在兩個時脈域間隨意切換，這就大大擴展了數位測試通道資源在頻率組合上的可能性。
下面根據附圖對本發明做進一步的說明。
如圖1至圖4所示，一種利用自動測試機測試單晶片系統的並行測試切換方法，具體流程如下：
S1：在測試載具板上的資料介面及微控制器（micro controller unit, MCU）端連接一組數位測試通道A（後稱數位測試通道組A），在測試載具板上的乙太網介面端連接一組數位測試通道B（後稱數位測試通道組B），數位測試通道組B上連接時脈域切換電路；
S2：設置系統時脈頻率為250百萬赫茲（MHz），以設置數位測試通道組A的頻率為250 MHz/10=25 MHz，設置類比時脈頻率為240 MHz，以設置數位測試通道組B的頻率為240MHz/10=24 MHz；
S3：測試開始時，利用數位測試通道組A對被測單晶片系統完成微控制器（MCU）的功能測試；利用數位測試通道組B對被測單晶片系統完成乙太網內核的功能測試，其中被測單晶片系統由電源#1提供的電壓AVDD以及電源#2提供的電壓VDD驅動，且被測單晶片系統更接收地電壓AGND（其為類比訊號地）以及地電壓GND （其為訊號地）；
S4：上述兩項測試完成後，判斷測試是否通過，若測試通過，認定被測單晶片系統為合格；若測試不通過，認定被測單晶片系統為不合格。
時脈域切換電路可以連接到音訊內核端的數位測試通道上。
時脈域切換電路可以連接到視訊內核端的數位測試通道上。
時脈域切換電路可以連接到資料介面及MCU端的數位測試通道上。
音訊內核端、視訊內核端、資料介面及MCU端設置在測試載具板上。
時脈域切換電路通過時脈切換晶片LMK01020實現的時脈域切換。
本發明在自動測試機的數位測試通道上連接時脈域切換電路，根據測試需要，可以通過時脈域切換電路切換到類比時脈域，這樣就可以讓兩個埠在不同頻率下同時啟動邏輯測試。自動測試機提供的最多1152個數位測試通道，其中每一組（32通道一組）都可以在兩個時脈域間隨意切換，這就大大擴展了數位測試通道資源在頻率組合上的可能性。利用2選1的時脈切換晶片LMK01020實現的時脈域切換電路圖（其系統電路圖示於圖3A以及圖3B，其中圖3A中最左邊的多個節點（標示為12、14、17、18、20、21、23、24、38、39、41、42、44、45、47、48）分別相同於圖3B中最右邊的多個節點；換言之，圖3B為圖3A之一延伸，且圖3A與圖3B共同呈現時脈域切換電路）。
實施例：
如圖5所示，音訊內核的類比訊號測試（訊號雜訊比，諧波失真比，增益，等等）需要的時脈頻率，與視訊內核類比訊號測試所需不同。傳統測試機也是串列測試這兩部分。
在本發明自動測試機上，可以將高速類比訊號產生器和高速類比訊號採集器通過時脈域切換電路都配置到系統時脈域，與數位測試通道共用。因為視訊內核通常都有16位元的高速數位類比轉換器（DAC，Digital-to-Analog Converter）和高速類比數位轉換器（ADC，Analog-to-Digital Converter）構成，其工作的並行資料匯流排按照100 MHz以上的更新率工作，並且資料更新率與DAC、ADC的工作頻率是同步的。這樣，系統時脈域裡的數位測試資源和高速類比測試資源就可以完成視訊內核的測試。
音訊內核與數位介面的通訊是非同步串列匯流排模式，可以將它對應的數位測試通道保留在系統時脈域。音訊內核通常有自己內置的固定頻率產生器（例如為PLL），以配合其內部的數位濾波器和數位訊號處理器的工作。它的頻率與測試機無法嚴格同步，必然會導致輸入輸出類比訊號的頻譜洩露，給後期的軟體處理和計算引入誤差。這時候，將音訊類比訊號產生器和音訊類比訊號採集器配置到另外一個時脈域，即類比時脈域。可以不受數位測試通道工作頻率的限制，任意調整類比時脈域的頻率，優化送入晶片的類比訊號，達到最低的頻譜洩露，降低後期軟體運算的誤差。
利用兩個時脈域的合理分配，就能夠並行測試音訊內核、視訊內核。
AVDD, VDD:電壓
AGND, GND:地電壓
［圖1］為現有測試載具板結構示意圖；
［圖2］為本發明流程示意圖；
［圖3A］與［圖3B］為時脈域切換電路圖；
［圖4］為本發明測試流程圖；以及
［圖5］為本發明實施例測試載具板結構示意圖。
AVDD,VDD:電壓
AGND,GND:地電壓
Claims (6)
- 一種並行測試切換方法，其應用於一自動測試機以測試單晶片系統，該並行測試切換方法包括： S1：在一測試載具板上的一資料介面及微控制器端連接一第一組數位測試通道，在該測試載具板上的一乙太網介面端連接一第二組數位測試通道，該第二組數位測試通道上連接一時脈域切換電路； S2：設置一系統時脈頻率為250百萬赫茲（MHz），以將該第一組數位測試通道的頻率設置為25百萬赫茲，並設置一類比時脈頻率為240百萬赫茲，以將該第二組數位測試通道的頻率設置為24百萬赫茲； S3：測試開始時，利用該第一組數位測試通道對一被測單晶片系統完成微控制器的一第一功能測試，並利用該第二組數位測試通道組該被測單晶片系統完成乙太網內核的一第二功能測試；以及 S4：在該第一功能測試與該第二功能測試完成後，判斷測試是否通過，若測試通過，認定該被測單晶片系統為合格，若測試未通過，認定該被測單晶片系統為不合格。
- 如請求項1之並行測試切換方法，其中該時脈域切換電路連接到一音訊內核端的數位測試通道上。
- 如請求項1之並行測試切換方法，其中該時脈域切換電路連接到一視訊內核端的數位測試通道上。
- 如請求項1之並行測試切換方法，其中該時脈域切換電路連接到該資料介面及微控制器端的數位測試通道上。
- 如請求項1之並行測試切換方法，其中該時脈域切換電路連接到一音訊內核端或一視訊內核端中至少一者的數位測試通道上，且該音訊內核端以及該視訊內核端設置在該測試載具板上。
- 如請求項1之並行測試切換方法，其中該時脈域切換電路藉由一時脈切換晶片LMK01020實現時脈域切換。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110109687.2 | 2021-01-27 | ||
| CN202110109687.2A CN112924850B (zh) | 2021-01-27 | 2021-01-27 | 一种应用于自动测试机的soc芯片并行测试切换方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202229895A true TW202229895A (zh) | 2022-08-01 |
| TWI781726B TWI781726B (zh) | 2022-10-21 |
Family
ID=76166843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW110130141A TWI781726B (zh) | 2021-01-27 | 2021-08-16 | 利用自動測試機測試單晶片系統的並行測試切換方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN112924850B (zh) |
| TW (1) | TWI781726B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113190394B (zh) * | 2021-07-02 | 2021-09-28 | 南京宏泰半导体科技有限公司 | 一种面向soc芯片的多时钟域并发测试系统及其测试方法 |
| CN113704045B (zh) * | 2021-07-12 | 2024-03-19 | 新华三半导体技术有限公司 | 一种时钟同步测试方法、系统及芯片 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5696950A (en) * | 1993-09-29 | 1997-12-09 | Seiko Epson Corporation | Flexible clock and reset signal generation and distribution system having localized programmable frequency synthesizers |
| KR100677196B1 (ko) * | 2000-01-24 | 2007-02-05 | 엘지전자 주식회사 | 디지탈 티브이의 칩 테스트장치 및 그의 제어 방법 |
| GB0419868D0 (en) * | 2004-09-08 | 2004-10-13 | Koninkl Philips Electronics Nv | Testing of a system-on-chip integrated circuit |
| TW200801550A (en) * | 2006-01-06 | 2008-01-01 | Koninkl Philips Electronics Nv | IC testing methods and apparatus |
| US7840861B2 (en) * | 2006-06-27 | 2010-11-23 | Silicon Image, Inc. | Scan-based testing of devices implementing a test clock control structure (“TCCS”) |
| US7478300B2 (en) * | 2006-04-28 | 2009-01-13 | International Business Machines Corporation | Method for testing functional boundary logic at asynchronous clock boundaries of an integrated circuit device |
| CN101029918B (zh) * | 2007-01-23 | 2011-03-16 | 北京芯技佳易微电子科技有限公司 | 一种基于可编程器件的可控集成电路测试系统及方法 |
| TWI399550B (zh) * | 2007-11-30 | 2013-06-21 | Hon Hai Prec Ind Co Ltd | 測試系統及方法 |
| CN102043125A (zh) * | 2009-10-15 | 2011-05-04 | 上海华虹Nec电子有限公司 | 在晶圆上对时钟异步芯片进行多个芯片并行测试的方法 |
| CN102183721B (zh) * | 2010-12-14 | 2014-05-14 | 青岛海信信芯科技有限公司 | 多时钟域测试方法及测试电路 |
| CN102999464B (zh) * | 2011-09-08 | 2017-02-08 | 上海华虹集成电路有限责任公司 | 一种ahb总线时钟切换电路 |
| US9098486B1 (en) * | 2013-03-14 | 2015-08-04 | Altera Corporation | Methods and apparatus for testing multiple clock domain memories |
| US9632141B2 (en) * | 2014-06-26 | 2017-04-25 | Oracle International Corporation | Simultaneous transition testing of different clock domains in a digital integrated circuit |
| US9653079B2 (en) * | 2015-02-12 | 2017-05-16 | Apple Inc. | Clock switching in always-on component |
| CN110346618A (zh) * | 2019-07-29 | 2019-10-18 | 天津大学 | 一种针对于多时钟域at-speed测试的OCC电路 |
| CN111786768B (zh) * | 2020-07-10 | 2022-08-09 | 中国电子科技集团公司第十四研究所 | 一种多通道并行测试校准方法 |
-
2021
- 2021-01-27 CN CN202110109687.2A patent/CN112924850B/zh active Active
- 2021-08-16 TW TW110130141A patent/TWI781726B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| CN112924850B (zh) | 2024-09-06 |
| CN112924850A (zh) | 2021-06-08 |
| TWI781726B (zh) | 2022-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI781726B (zh) | 利用自動測試機測試單晶片系統的並行測試切換方法 | |
| US9535127B2 (en) | Tester, parallel scan paths, and comparators in same functional circuits | |
| US8527824B2 (en) | Testing of multi-clock domains | |
| KR101992205B1 (ko) | 온칩 클록 제어회로 및 시스템 온 칩 | |
| JP6054597B2 (ja) | 半導体集積回路 | |
| US20110276849A1 (en) | System, circuit, and device for asynchronously scan capturing multi-clock domains | |
| CN102970013A (zh) | 基于扫描链的芯片内部寄存器复位方法及复位控制装置 | |
| CN102183721A (zh) | 多时钟域测试方法及测试电路 | |
| US6815977B2 (en) | Scan cell systems and methods | |
| Côté et al. | Streaming scan network (SSN): An efficient packetized data network for testing of complex SoCs | |
| US8448008B2 (en) | High speed clock control | |
| US20220317178A1 (en) | JTAG-Based Burning Device | |
| KR20150058041A (ko) | 유연성 있는 테스트 사이트 동기화 | |
| CN102928766B (zh) | 一种在芯片高速测试中配置参数的方法 | |
| US11693461B1 (en) | Module reset circuit, reset unit and SoC reset architecture | |
| US11290095B1 (en) | Programmable dynamic clock stretch for at-speed debugging of integrated circuits | |
| US8090929B2 (en) | Generating clock signals for coupled ASIC chips in processor interface with X and Y logic operable in functional and scanning modes | |
| CN114253184A (zh) | 一种jtag控制装置 | |
| US20180321308A1 (en) | Method and device for testing a chain of flip-flops | |
| TWI739640B (zh) | 電路和相關晶片 | |
| JP2004004047A (ja) | 集積回路のための入力／出力特徴付けチェーン | |
| JP3094969B2 (ja) | 半導体装置用試験方法及び装置 | |
| Yong-sheng et al. | Test control of TAM-bus: a solution for testing SoC | |
| US6888367B1 (en) | Method and apparatus for testing integrated circuit core modules | |
| Yi et al. | Core test wrapper design to reduce test application time for modular SoC testing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent |