TWI739640B - 電路和相關晶片 - Google Patents

電路和相關晶片 Download PDF

Info

Publication number
TWI739640B
TWI739640B TW109137298A TW109137298A TWI739640B TW I739640 B TWI739640 B TW I739640B TW 109137298 A TW109137298 A TW 109137298A TW 109137298 A TW109137298 A TW 109137298A TW I739640 B TWI739640 B TW I739640B
Authority
TW
Taiwan
Prior art keywords
flop
flip
scan
circuit
scanning
Prior art date
Application number
TW109137298A
Other languages
English (en)
Other versions
TW202217811A (zh
Inventor
林盛霖
林士傑
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW109137298A priority Critical patent/TWI739640B/zh
Application granted granted Critical
Publication of TWI739640B publication Critical patent/TWI739640B/zh
Priority to US17/494,646 priority patent/US11508452B2/en
Publication of TW202217811A publication Critical patent/TW202217811A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318541—Scan latches or cell details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/32—Serial access; Scan testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C2029/3202—Scan chain
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56008—Error analysis, representation of errors

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申請提出一種電路和相關晶片。該電路耦接於記憶體，該電路包括： 第一掃描正反器，為該記憶體的輸入端的前一級掃描正反器，其輸出端耦接至該記憶體之輸入端；以及第二掃描正反器，為該記憶體的輸出端的後一級掃描正反器，其輸入端耦接至該記憶體之輸出端；其中該電路在掃描模式下，具有載入階段及擷取階段，在該擷取階段，該第一掃描正反器之輸出端所輸出的資料通過第一回路回到該第一掃描正反器之資料輸入端，且該第一回路不經過該第二掃描正反器。

Description

電路和相關晶片
本申請內容係關於電路，尤指一種耦接於記憶體且在該記憶體的前後級之間不使用旁通電路的電路和相關晶片。
含有記憶體的電路在進行掃描測試時，其範圍並不包含記憶體的部分，要使記憶體前後級的電路能夠更完整地被包含在掃描測試的範圍之內，需要在設計上特別留意。然而，當電路時脈高且電路中的記憶體數量較多時，會大幅增加上述設計在實現上的難度。
本申請揭露一種電路，耦接於記憶體，該電路包括：多個掃描正反器，各具有資料輸入端、掃描輸入端、時脈輸入端、掃描賦能端及輸出端，其中該掃描賦能端接收第一電位時，該資料輸入端所接收的資料依據該時脈輸入端接收的第一時脈從該輸出端輸出，該掃描賦能端接收第二電位時，該掃描輸入端所接收的資料依據該時脈輸入端接收的第二時脈從該輸出端輸出，且該多個掃描正反器包括：第一掃描正反器 ，為該記憶體的輸入端的前一級掃描正反器，其輸出端耦接至該記憶體之該輸入端；以及第二掃描正反器 ，為該記憶體的輸出端的後一級掃描正反器，其輸入端耦接至該記憶體之該輸出端；其中該電路在掃描模式下，具有載入階段及擷取階段，在該載入階段，該多個掃描正反器各自之該掃描賦能端接收該第二電位，在該擷取階段，該多個掃描正反器各自之該掃描賦能端接收該第一電位；在該載入階段，該第一掃描正反器之該輸出端所輸出的資料經過載入路徑到達該第二掃描正反器之該掃描輸入端；以及在該擷取階段，該第一掃描正反器之該輸出端所輸出的資料通過第一回路回到該第一掃描正反器之該資料輸入端，且該第一回路不經過該第二掃描正反器。
本申請揭露一種晶片，包括上述電路和該記憶體。
上述電路和相關晶片可降低含有記憶體的電路實現上的難度。
圖1為本申請的比較實施例。其中電路100包含記憶體102，記憶體102的多個輸入端可包括多個資料輸入端、多個位址輸入端與多個控制輸入端，本申請所指記憶體102之輸入端I可為其中任一。記憶體102的多個輸出端可包括多個資料輸出端，本申請所指記憶體102之輸出端O可為其中任一。應注意的是，電路100可應用於記憶體102的所有輸入端與輸出端，然為簡潔並未完整地繪示於圖1。
電路100包含掃描正反器104、106、114、118和119，具有資料輸入端D、掃描輸入端SI、時脈輸入端CLK、掃描賦能端SE及輸出端Q，其中掃描賦能端SE接收低電位時，資料輸入端D所接收的資料依據時脈輸入端CLK接收的第一時脈從輸出端Q輸出；掃描賦能端SE接收高電位時，掃描輸入端SI所接收的資料依據時脈輸入端CLK接收的第二時脈從輸出端Q輸出。本申請中的所有掃描正反器的實施方式皆可如圖1的104所示，包含多工器122與一般正反器124，但本申請不以此限。
電路100還包括内建自測試電路120，用於產生測試信號，經多工器108至記憶體102的輸入端I；記憶體102的輸出端O的輸出信號經由多工器116和掃描正反器118回到内建自測試電路120，並和預設的結果比對是否吻合來完成記憶體102的自測試操作。具體來說，電路100在非掃瞄模式下可操作於該自測試操作或一般操作，在該自測試操作下，控制信號BM將内建自測試電路120的輸出級掃描正反器104的輸出傳遞給記憶體102；而在該一般操作下，BM將掃描正反器104的輸出傳遞信號至記憶體102。
掃描正反器104和掃描正反器106為記憶體102的的輸入端I的前一級掃描正反器；掃描正反器118和掃描正反器119為記憶體102的的輸出端O的後一級掃描正反器。由於記憶體102不包含在掃描測試的範圍之內，因此在掃描模式下，本比較實施例利用旁通電路110來將記憶體102的輸入端I的前一級掃描正反器和輸出端O的後一級掃描正反器連接起來。也就是說，旁通電路110僅在該掃瞄模式使用。
該掃瞄模式下可具有三個階段：載入階段、擷取階段及載出階段。在該掃瞄模式，控制信號SM為高電位時，控制多工器116將掃描正反器114的輸出傳遞到掃描正反器118、119。圖2為電路100在該載入階段的信號傳遞示意圖。其中掃描正反器104、106、114、118和119的掃描賦能端SE被設為高電位，使測試信號從電路100所在的晶片外的測試機台被饋入時，經由載入路徑（較粗的線）送達掃描正反器104、106、114、118和119。應注意的是，圖2中的串連方式僅為示意，實際上載入路徑經過的掃描正反器的順序可以不同，或是掃描正反器104、106、114、118和119可分屬不同的載入路徑。
圖3為電路100在該擷取階段的信號傳遞示意圖。其中掃描正反器104、106、114、118和119的掃描賦能端SE被設為低電位，使掃描正反器104、106、114、118和119中被載入的測試信號沿圖3中較粗的線不斷往下一級掃描正反器送。具體來說，在控制信號BM為高電位的情況下，掃描正反器106的輸出端Q所輸出的資料通過多工器108、掃描正反器114、多工器116和掃描正反器118回到內建自測試電路120形成回路；在控制信號BM為低電位的情況下，掃描正反器104的輸出端Q所輸出的資料通過多工器108、掃描正反器114、多工器116和掃描正反器118回到內建自測試電路120形成回路。而在經過預設的時段後，電路100進入載出階段（同圖2），將掃描正反器104、106、114、118和119中的信號饋至該測試機台以和預設結果比對。
為了能反應真實情況，掃描正反器104、106、114、118和119在該擷取階段工作於該第一時脈，和該一般操作所使用的時脈相同。而在該載入階段與該載出階段，掃描正反器104、106、114、118和119工作於該第二時脈，其為測試機台所供應，受限於機台的速度，該第二時脈的頻率遠低於該第一時脈。由於記憶體102在佈局圖中面積往往不小，因此連接記憶體102的前後級的旁通電路110要跨越相當遠的距離，同時又要滿足該擷取階段的操作頻率，在佈局的繞線上有一定的難度。
圖4為本申請的電路第一實施例的示意圖。電路400設置於晶片，且和電路100的架構和操作大致相同，差別在於，電路400不包含連接記憶體102的輸入端I的前一級掃描正反器和輸出端O的後一級掃描正反器的旁通電路，且内建自測試電路420以及電路400中線路連接方式略有調整。圖5為電路400在該載入階段的信號傳遞示意圖，其載入路徑可以和圖2相同或類似，其原因如前所述，該載入階段的操作頻率較低，不會造成繞線的難度。移除旁通電路造成的較大差異在該擷取階段。
圖6為電路400在該擷取階段的信號傳遞示意圖。具體來說，電路400在該擷取階段，在控制信號BM為高電位的情況下，掃描正反器106之輸出端Q所輸出的資料沿多工器108和多工器406回到掃描正反器106之資料輸入端D，形成不經過掃描正反器118的回路；在控制信號BM為低電位的情況下，掃描正反器104之輸出端Q所輸出的資料沿多工器108和多工器406到達掃描正反器106之資料輸入端D，形成不經過掃描正反器118的回路。掃描正反器118之輸出端Q所輸出的資料沿反閘408和多工器116回到掃描正反器118之資料輸入端D，形成不經過掃描正反器104或106的回路；掃描正反器119之輸出端Q所輸出的資料也不會經過掃描正反器104或106的回路。也就是說，輸入端I的前一級掃描正反器104、106和輸出端O的後一級掃描正反器118、119在不同的回路，資料不互相傳遞，且電路400在該擷取階段的回路經過的距離皆遠短於電路100在該擷取階段的回路，因此可降低繞線的複雜度，使電路400的面積小於電路100。
其中反閘408是為了在該擷取階段讓信號變化以增加測試覆蓋率，亦可以其他邏輯取代。而多工器406的實施方式如圖所示但不以此限，包含及閘402及或閘404，其中及閘402的輸入端之一耦接至多工器108的輸出端，及閘402的另一輸入端接收控制信號SM，及閘402的輸出端耦接至或閘404的輸入端之一，或閘404的輸出端耦接至掃描正反器106的資料輸入端D。多工器406的實施方式亦可應用於多工器108及116。
圖7為本申請的電路第二實施例的示意圖。電路700設置於晶片，且和電路400的架構和操作大致相同，差別在於在該擷取階段的回路略微不同。圖8為電路700在該載入階段的信號傳遞示意圖，其載入路徑可以和圖2和圖5相同或類似。
圖9為電路700在該擷取階段的信號傳遞示意圖。具體來說，電路700在該擷取階段，在控制信號BM為高電位的情況下，掃描正反器106之輸出端Q所輸出的資料沿多工器108和多工器708到達掃描正反器104之資料輸入端D，形成不經過掃描正反器118的回路；在控制信號BM為低電位的情況下，掃描正反器104之輸出端Q所輸出的資料沿多工器108和多工器708回到掃描正反器104之資料輸入端D，形成不經過掃描正反器118的回路。掃描正反器118、119的回路則和圖6相同。
多工器708的實施方式可和多工器406相同但不以此限，包含及閘704及或閘706，其中及閘704的輸入端之一耦接至多工器108的輸出端，及閘704的另一輸入端接收控制信號SM，及閘704的輸出端耦接至或閘706的輸入端之一，或閘706的輸出端耦接至掃描正反器104的資料輸入端D。多工器406的實施方式亦可應用於多工器108及116。
上文的敘述簡要地提出了本申請某些實施例之特徵，而使得本申請所屬技術領域具有通常知識者能夠更全面地理解本申請內容的多種態樣。本申請所屬技術領域具有通常知識者當可明瞭，其可輕易地利用本申請內容作為基礎，來設計或更動其他製程與結構，以實現與此處該之實施方式相同的目的和/或達到相同的優點。應瞭解到，在本申請之方法流程圖中所提及的步驟，除特別敘明其順序者外，均可依實際需要調整其前後順序，甚至可同時或部分同時執行。此外，上述各個模組或方法步驟，可依據設計者的需求，藉由硬體、軟體或是韌體來實現。本申請所屬技術領域具有通常知識者應當明白，這些均等的實施方式仍屬於本申請內容之精神與範圍，且其可進行各種變更、替代與更動，而不會悖離本申請內容之精神與範圍。
100,400,700:電路 102:記憶體 104,106,114,118,119:掃描正反器 110:旁通電路 108,116,122,406,708:多工器 402,704:及閘 404,706:或閘 408:反閘 120,420:内建自測試電路 SM,BM:控制信號 124:一般正反器
圖1為本申請的比較實施例。 圖2為圖1的電路在掃瞄模式下的載入階段的信號傳遞示意圖。 圖3為圖1的電路在掃瞄模式下的擷取階段的信號傳遞示意圖。 圖4為本申請的電路第一實施例的示意圖。 圖5為圖4的電路在掃瞄模式下的載入階段的信號傳遞示意圖。 圖6為圖4的電路在掃瞄模式下的擷取階段的信號傳遞示意圖。 圖7為本申請的電路第二實施例的示意圖。 圖8為圖7的電路在掃瞄模式下的載入階段的信號傳遞示意圖。 圖9為圖7的電路在掃瞄模式下的擷取階段的信號傳遞示意圖。
400:電路
102:記憶體
104,106,118,119:掃描正反器
108,116,406:多工器
402:及閘
404:或閘
408:反閘
420:內建自測試電路
SM,BM:控制信號

Claims (10)

  1. 一種電路，耦接於記憶體，該電路包括： 多個掃描正反器，各具有資料輸入端、掃描輸入端、時脈輸入端、掃描賦能端及輸出端，其中該掃描賦能端接收第一電位時，該資料輸入端所接收的資料依據該時脈輸入端接收的第一時脈從該輸出端輸出，該掃描賦能端接收第二電位時，該掃描輸入端所接收的資料依據該時脈輸入端接收的第二時脈從該輸出端輸出，且該多個掃描正反器包括： 第一掃描正反器，為該記憶體的輸入端的前一級掃描正反器，其輸出端耦接至該記憶體之該輸入端；以及 第二掃描正反器，為該記憶體的輸出端的後一級掃描正反器，其輸入端耦接至該記憶體之該輸出端； 其中該電路在掃描模式下，具有載入階段及擷取階段，在該載入階段，該多個掃描正反器各自之該掃描賦能端接收該第二電位，在該擷取階段，該多個掃描正反器各自之該掃描賦能端接收該第一電位； 在該載入階段，該第一掃描正反器之該輸出端所輸出的資料經過載入路徑到達該第二掃描正反器之該掃描輸入端；以及 在該擷取階段，該第一掃描正反器之該輸出端所輸出的資料通過第一回路回到該第一掃描正反器之該資料輸入端，且該第一回路不經過該第二掃描正反器。
  2. 如請求項1的電路，其中該電路在掃描模式下，另具有載出階段，在該載出階段，該多個掃描正反器各自之該掃描賦能端接收該第二電位，且該第一掃描正反器之該輸出端所輸出的資料經過載入路徑到達該第二掃描正反器之該掃描輸入端。
  3. 如請求項2的電路，其中在該載入階段和該載出階段，該第一掃描正反器之該掃描輸入端所接收的資料依據該第二時脈從該第一掃描正反器移至和該第二掃描正反器。
  4. 如請求項3的電路，其中該第二掃描正反器之該輸出端所輸出的資料通過第二回路回到該第二掃描正反器之該資料輸入端，且該第二回路不經過該第一掃描正反器。
  5. 如請求項1的電路，其中該多個掃描正反器另包括第三掃描正反器，且該電路另包括： 第一多工器，用於選擇性地將該第一掃描正反器或該第三掃描正反器之該輸出端耦接至該記憶體之該輸入端。
  6. 如請求項5的電路，其中該第一多工器依據第一控制信號來輸出該第一掃描正反器的輸出或該第三掃描正反器的輸出。
  7. 如請求項6的電路，其中在該擷取階段，該第一回路經過該第一多工器。
  8. 如請求項7的電路，另包括内建自測試電路，用於測試該記憶體，其中該第三掃描正反器位於内建自測試電路中。
  9. 如請求項7的電路，其中在該載入階段，該載入路徑經過該第三掃描正反器。
  10. 如請求項8的電路，其中在該擷取階段，該第三掃描正反器之該輸出端所輸出的資料經過該第一多工器到達該第一掃描正反器之該資料輸入端。
TW109137298A 2020-10-27 2020-10-27 電路和相關晶片 TWI739640B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109137298A TWI739640B (zh) 2020-10-27 2020-10-27 電路和相關晶片
US17/494,646 US11508452B2 (en) 2020-10-27 2021-10-05 Circuit and associated chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109137298A TWI739640B (zh) 2020-10-27 2020-10-27 電路和相關晶片

Publications (2)

Publication Number Publication Date
TWI739640B true TWI739640B (zh) 2021-09-11
TW202217811A TW202217811A (zh) 2022-05-01

Family

ID=78778151

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109137298A TWI739640B (zh) 2020-10-27 2020-10-27 電路和相關晶片

Country Status (2)

Country Link
US (1) US11508452B2 (zh)
TW (1) TWI739640B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8671320B2 (en) * 2011-06-21 2014-03-11 Lsi Corporation Integrated circuit comprising scan test circuitry with controllable number of capture pulses
US8726108B2 (en) * 2012-01-12 2014-05-13 Lsi Corporation Scan test circuitry configured for bypassing selected segments of a multi-segment scan chain
US9336342B2 (en) * 2011-09-23 2016-05-10 Synopsys, Inc. Memory hard macro partition optimization for testing embedded memories
US10677844B2 (en) * 2017-04-28 2020-06-09 Renesas Electronics Corporation Semiconductor device and test method for semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7237164B1 (en) * 2004-04-15 2007-06-26 Marvell International Ltd. Area optimized edge-triggered flip-flop for high-speed memory dominated design
JP2009042017A (ja) * 2007-08-08 2009-02-26 Nec Electronics Corp スキャンパス回路及び半導体集積回路
US20150318860A1 (en) * 2014-04-30 2015-11-05 Qualcomm Incorporated Low noise phase locked loops

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8671320B2 (en) * 2011-06-21 2014-03-11 Lsi Corporation Integrated circuit comprising scan test circuitry with controllable number of capture pulses
US9336342B2 (en) * 2011-09-23 2016-05-10 Synopsys, Inc. Memory hard macro partition optimization for testing embedded memories
US8726108B2 (en) * 2012-01-12 2014-05-13 Lsi Corporation Scan test circuitry configured for bypassing selected segments of a multi-segment scan chain
US10677844B2 (en) * 2017-04-28 2020-06-09 Renesas Electronics Corporation Semiconductor device and test method for semiconductor device

Also Published As

Publication number Publication date
US20220130481A1 (en) 2022-04-28
US11508452B2 (en) 2022-11-22
TW202217811A (zh) 2022-05-01

Similar Documents

Publication Publication Date Title
US7810003B2 (en) Method of generating test clock signal and test clock signal generator for testing semiconductor devices
US6393592B1 (en) Scan flop circuitry and methods for making the same
US9366727B2 (en) High density low power scan flip-flop
CN113238143B (zh) 一种dft测试装置、测试系统及dft测试方法
US20090187801A1 (en) Method and system to perform at-speed testing
US20080282110A1 (en) Scan clock architecture supporting slow speed scan, at speed scan, and logic bist
CN111624478B (zh) 一种时钟信号控制电路及设备
CN110007217B (zh) 一种低功耗边界扫描测试方法
JP2013007618A (ja) 半導体集積回路
US20080282122A1 (en) Single scan clock in a multi-clock domain
US7380183B2 (en) Semiconductor circuit apparatus and scan test method for semiconductor circuit
US8145963B2 (en) Semiconductor integrated circuit device and delay fault testing method thereof
TWI739640B (zh) 電路和相關晶片
US20090083595A1 (en) Scan test circuit
JP2004150933A (ja) 半導体装置及びその設計方法
CN111443275B (zh) 电路测试系统及电路测试方法
US8892971B2 (en) Output control scan flip-flop, semiconductor integrated circuit including the same, and design method for semiconductor integrated circuit
JP3363691B2 (ja) 半導体論理集積回路
JP2006038831A (ja) スキャン試験回路を備えた半導体集積回路
CN114441930A (zh) 电路和相关芯片
JP5231065B2 (ja) スキャン用フリップフロップ回路
JP4610919B2 (ja) 半導体集積回路装置
KR20060019565A (ko) 지연 결함 테스트 방법, 지연 결함 테스트 시스템 및 지연결함 회로 테스터에 사용되는 회로 칩
US11422187B1 (en) Data retention during structural testing of system-on-chtps
TWI697773B (zh) 電路測試系統及電路測試方法