CN114441930A - 电路和相关芯片 - Google Patents

Abstract

本发明提出一种电路和相关芯片。该电路耦接于存储器，该电路包括：第一扫描触发器，是该存储器的输入端的前一级扫描触发器，其输出端耦接至该存储器的输入端；以及第二扫描触发器，是该存储器的输出端的后一级扫描触发器，其输入端耦接至该存储器的输出端；其中该电路在扫描模式下，具有载入阶段和捕获阶段，在该捕获阶段，该第一扫描触发器的输出端所输出的数据通过第一回路回到该第一扫描触发器的数据输入端，且该第一回路不经过该第二扫描触发器。

Description

电路和相关芯片

技术领域

本发明内容是关于电路，尤指关于一种耦接于存储器且在该存储器的前后级之间不使用旁通电路的电路和相关芯片。

背景技术

含有存储器的电路在进行扫描测试时，其范围并不包含存储器的部分，要使存储器前后级的电路能够更完整地被包含在扫描测试的范围之内，需要在设计上特别留意。然而，当电路时钟高且电路中的存储器数量较多时，会大幅增加上述设计在实现上的难度。

发明内容

本发明公开一种电路，耦接于存储器，该电路包括：多个扫描触发器，各具有数据输入端、扫描输入端、时钟输入端、扫描使能端和输出端，其中该扫描使能端接收第一电位时，该数据输入端所接收的数据依据该时钟输入端接收的第一时钟从该输出端输出，该扫描使能端接收第二电位时，该扫描输入端所接收的数据依据该时钟输入端接收的第二时钟从该输出端输出，且该多个扫描触发器包括：第一扫描触发器，是该存储器的输入端的前一级扫描触发器，其输出端耦接至该存储器的该输入端；以及第二扫描触发器，是该存储器的输出端的后一级扫描触发器，其输入端耦接至该存储器的该输出端；其中该电路在扫描模式下，具有载入阶段和捕获阶段，在该载入阶段，该多个扫描触发器各自的该扫描使能端接收该第二电位，在该捕获阶段，该多个扫描触发器各自的该扫描使能端接收该第一电位；在该载入阶段，该第一扫描触发器的该输出端所输出的数据经过载入路径到达该第二扫描触发器的该扫描输入端；以及在该捕获阶段，该第一扫描触发器的该输出端所输出的数据通过第一回路回到该第一扫描触发器的该数据输入端，且该第一回路不经过该第二扫描触发器。

本发明公开一种芯片，包括上述电路和该存储器。

上述电路和相关芯片可降低含有存储器的电路实现上的难度。

附图说明

图1为本发明的比较实施例。

图2为图1的电路在扫描模式下的载入阶段的信号传递示意图。

图3为图1的电路在扫描模式下的捕获阶段的信号传递示意图。

图4为本发明的电路第一实施例的示意图。

图5为图4的电路在扫描模式下的载入阶段的信号传递示意图。

图6为图4的电路在扫描模式下的捕获阶段的信号传递示意图。

图7为本发明的电路第二实施例的示意图。

图8为图7的电路在扫描模式下的载入阶段的信号传递示意图。

图9为图7的电路在扫描模式下的捕获阶段的信号传递示意图。

具体实施方式

图1为本发明的比较实施例。其中电路100包含存储器102，存储器102的多个输入端可包括多个数据输入端、多个地址输入端和多个控制输入端，本发明所指存储器102的输入端I可以是其中任一个。存储器102的多个输出端可包括多个数据输出端，本发明所指存储器102的输出端O可以是其中任一个。应注意的是，电路100可应用于存储器102的所有输入端与输出端，然而为了简洁并未完整地描绘于图1。

电路100包含扫描触发器104、106、114、118和119，具有数据输入端D、扫描输入端SI、时钟输入端CLK、扫描使能端SE和输出端Q，其中扫描使能端SE接收低电位时，数据输入端D所接收的数据依据时钟输入端CLK接收的第一时钟从输出端Q输出；扫描使能端SE接收高电位时，扫描输入端SI所接收的数据依据时钟输入端CLK接收的第二时钟从输出端Q输出。本发明中的所有扫描触发器的实施方式均可如图1的104所示，包含多路复用器122与一般触发器124，但本发明不以此限。

电路100还包括内建自测试电路120，用于产生测试信号，经多路复用器108至存储器102的输入端I；存储器102的输出端O的输出信号经由多路复用器116和扫描触发器118回到内建自测试电路120，并和预设的结果比对是否吻合来完成存储器102的自测试操作。具体来说，电路100在非扫描模式下可操作于该自测试操作或一般操作，在该自测试操作下，控制信号BM将内建自测试电路120的输出级扫描触发器106的输出传递给存储器102；而在该一般操作下，BM将扫描触发器104的输出传递至存储器102。

扫描触发器104和扫描触发器106是存储器102的输入端I的前一级扫描触发器；扫描触发器118和扫描触发器119是存储器102的输出端O的后一级扫描触发器。由于存储器102不包含在扫描测试的范围之内，因此在扫描模式下，本比较实施例利用旁通电路110来将存储器102的输入端I的前一级扫描触发器和输出端O的后一级扫描触发器连接起来。也就是说，旁通电路110仅在该扫描模式使用。

该扫描模式下可具有三个阶段：载入阶段、捕获阶段及载出阶段。在该扫描模式，控制信号SM为高电位时，控制多路复用器116将扫描触发器114的输出传递到扫描触发器118、119。图2为电路100在该载入阶段的信号传递示意图。其中扫描触发器104、106、114、118和119的扫描使能端SE被设为高电位，使测试信号从电路100所在的芯片外的测试机台被馈入时，经由载入路径(较粗的线)送达扫描触发器104、106、114、118和119。应注意的是，图2中的串连方式仅为示意，实际上载入路径经过的扫描触发器的顺序可以不同，或是扫描触发器104、106、114、118和119可分属不同的载入路径。

图3为电路100在该捕获阶段的信号传递示意图。其中扫描触发器104、106、114、118和119的扫描使能端SE被设为低电位，使扫描触发器104、106、114、118和119中被载入的测试信号沿图3中较粗的线不断往下一级扫描触发器传送。具体来说，在控制信号BM为高电位的情况下，扫描触发器106的输出端Q所输出的数据通过多路复用器108、扫描触发器114、多路复用器116和扫描触发器118回到内建自测试电路120形成回路；在控制信号BM为低电位的情况下，扫描触发器104的输出端Q所输出的数据通过多路复用器108、扫描触发器114、多路复用器116和扫描触发器118回到内建自测试电路120形成回路。而在经过预设的时段后，电路100进入载出阶段(同图2)，将扫描触发器104、106、114、118和119中的信号馈送至该测试机台以和预设结果比对。

为了能反应真实情况，扫描触发器104、106、114、118和119在该捕获阶段工作于该第一时钟，和该一般操作所使用的时钟相同。而在该载入阶段与该载出阶段，扫描触发器104、106、114、118和119工作于该第二时钟，其为测试机台所供应，受限于机台的速度，该第二时钟的频率远低于该第一时钟。由于存储器102在布局图中面积往往不小，因此连接存储器102的前后级的旁通电路110要跨越相当远的距离，同时又要满足该捕获阶段的操作频率，在布局的绕线上有一定的难度。

图4为本发明的电路第一实施例的示意图。电路400设置在芯片上，且和电路100的架构和操作大致相同，差别在于，电路400不包含连接存储器102的输入端I的前一级扫描触发器和输出端O的后一级扫描触发器的旁通电路，且内建自测试电路420以及电路400中线路连接方式略有调整。图5为电路400在该载入阶段的信号传递示意图，其载入路径可以和图2相同或类似，其原因如前所述，该载入阶段的操作频率较低，不会造成绕线的难度。移除旁通电路造成的较大差异在该捕获阶段。

图6为电路400在该捕获阶段的信号传递示意图。具体来说，电路400在该捕获阶段，在控制信号BM为高电位的情况下，扫描触发器106的输出端Q所输出的数据沿多路复用器108和多路复用器406回到扫描触发器106的数据输入端D，形成不经过扫描触发器118的回路；在控制信号BM为低电位的情况下，扫描触发器104的输出端Q所输出的数据沿多路复用器108和多路复用器406到达扫描触发器106的数据输入端D，形成不经过扫描触发器118的回路。扫描触发器118的输出端Q所输出的数据沿非门408和多路复用器116回到扫描触发器118的数据输入端D，形成不经过扫描触发器104或106的回路；扫描触发器119的输出端Q所输出的数据也不会经过扫描触发器104或106的回路。也就是说，输入端I的前一级扫描触发器104、106和输出端O的后一级扫描触发器118、119在不同的回路，数据不互相传递，且电路400在该捕获阶段的回路经过的距离皆远短于电路100在该捕获阶段的回路，因此可降低绕线的复杂度，使电路400的面积小于电路100。

其中非门408是为了在该捕获阶段让信号变化以增加测试覆盖率，也可用其他逻辑取代。而多路复用器406的实施方式如图所示但不以此为限，包含与门402和或门404，其中与门402的输入端之一耦接至多路复用器108的输出端，与门402的另一输入端接收控制信号SM，与门402的输出端耦接至或门404的输入端之一，或门404的输出端耦接至扫描触发器106的数据输入端D。多路复用器406的实施方式也可应用于多路复用器108和116。

图7为本发明的电路第二实施例的示意图。电路700设置在芯片上，且和电路400的架构和操作大致相同，差别在于在该捕获阶段的回路略微不同。

图8为电路700在该载入阶段的信号传递示意图，其载入路径可以和图2和图5相同或类似。

图9为电路700在该捕获阶段的信号传递示意图。具体来说，电路700在该捕获阶段，在控制信号BM为高电位的情况下，扫描触发器106的输出端Q所输出的数据沿多路复用器108和多路复用器708到达扫描触发器104的数据输入端D，形成不经过扫描触发器118的回路；在控制信号BM为低电位的情况下，扫描触发器104的输出端Q所输出的数据沿多路复用器108和多路复用器708回到扫描触发器104的数据输入端D，形成不经过扫描触发器118的回路。扫描触发器118、119的回路则和图6相同。

多路复用器708的实施方式可和多路复用器406相同但不以此限，包含与门704和或门706，其中与门704的输入端之一耦接至多路复用器108的输出端，与门704的另一输入端接收控制信号SM，与门704的输出端耦接至或门706的输入端之一，或门706的输出端耦接至扫描触发器104的数据输入端D。多路复用器406的实施方式也可应用于多路复用器108和116。

上文的叙述简要地提出了本发明某些实施例的特征，而使得本发明所属技术领域普通技术人员能够更全面地理解本发明内容的多种形式。本发明所属技术领域普通技术人员应当知晓，其可轻易地利用本发明内容作为基础，来设计或改变其他制程与结构，以实现与此处的实施方式相同的目的和/或达到相同的优点。应了解到，在本发明的方法流程图中所提及的步骤，除特别说明其顺序的以外，均可依实际需要调整其前后顺序，甚至可同时或部分同时执行。此外，上述各个模块或方法步骤，可依据设计者的需求，通过硬件、软件或是固件来实现。本发明所属技术领域普通技术人员应当知晓，这些等同的实施方式仍属于本发明内容的精神与范围，且其可进行各种改变、替代与改进，而不会悖离本发明内容的精神与范围。

附图标记说明

100,400,700:电路

102:存储器

104,106,114,118,119:扫描触发器

110:旁通电路

108,116,122,406,708:多路复用器

402,704:与门

404,706:或门

408:非门

120,420:内建自测试电路

SM,BM:控制信号

124:一般触发器

Claims (10)

1.一种电路，耦接于存储器，所述电路包括：

多个扫描触发器，各具有数据输入端、扫描输入端、时钟输入端、扫描使能端和输出端，其中所述扫描使能端接收第一电位时，所述数据输入端所接收的数据依据所述时钟输入端接收的第一时钟从所述输出端输出，所述扫描使能端接收第二电位时，所述扫描输入端所接收的数据依据所述时钟输入端接收的第二时钟从所述输出端输出，且所述多个扫描触发器包括：

第一扫描触发器，其为所述存储器的输入端的前一级扫描触发器，其输出端耦接至所述存储器的所述输入端；以及

第二扫描触发器，其为所述存储器的输出端的后一级扫描触发器，其输入端耦接至所述存储器的所述输出端；

其中所述电路在扫描模式下，具有载入阶段和捕获阶段，在所述载入阶段，所述多个扫描触发器各自的所述扫描使能端接收所述第二电位，在所述捕获阶段，所述多个扫描触发器各自的所述扫描使能端接收所述第一电位；

在所述载入阶段，所述第一扫描触发器的所述输出端所输出的数据经过载入路径到达所述第二扫描触发器的所述扫描输入端；以及

在所述捕获阶段，所述第一扫描触发器的所述输出端所输出的数据通过第一回路回到所述第一扫描触发器的所述数据输入端，且所述第一回路不经过所述第二扫描触发器。

2.如权利要求1所述的电路，其中所述电路在扫描模式下，还具有载出阶段，在所述载出阶段，所述多个扫描触发器各自的所述扫描使能端接收所述第二电位，且所述第一扫描触发器的所述输出端所输出的数据经过载入路径到达所述第二扫描触发器的所述扫描输入端。

3.如权利要求2所述的电路，其中在所述载入阶段和所述载出阶段，所述第一扫描触发器的所述扫描输入端所接收的数据依据所述第二时钟从所述第一扫描触发器移至所述第二扫描触发器。

4.如权利要求3所述的电路，其中所述第二扫描触发器的所述输出端所输出的数据通过第二回路回到所述第二扫描触发器的所述数据输入端，且所述第二回路不经过所述第一扫描触发器。

5.如权利要求1所述的电路，其中所述多个扫描触发器还包括第三扫描触发器，且所述电路还包括：

第一多路复用器，用于选择性地将所述第一扫描触发器或所述第三扫描触发器的所述输出端耦接至所述存储器的所述输入端。

6.如权利要求5所述的电路，其中所述第一多路复用器依据第一控制信号来输出所述第一扫描触发器的输出或所述第三扫描触发器的输出。

7.如权利要求6所述的电路，其中在所述捕获阶段，所述第一回路经过所述第一多路复用器。

8.如权利要求7所述的电路，还包括内建自测试电路，用于测试所述存储器，其中所述第三扫描触发器位于内建自测试电路中。

9.如权利要求7所述的电路，其中在所述载入阶段，所述载入路径经过所述第三扫描触发器。

10.如权利要求8所述的电路，其中在所述捕获阶段，所述第三扫描触发器的所述输出端所输出的数据经过所述第一多路复用器到达所述第一扫描触发器的所述数据输入端。

Images