TW202207760A - 配線電路基板之製造方法及配線電路基板 - Google Patents

配線電路基板之製造方法及配線電路基板 Download PDF

Info

Publication number
TW202207760A
TW202207760A TW110120572A TW110120572A TW202207760A TW 202207760 A TW202207760 A TW 202207760A TW 110120572 A TW110120572 A TW 110120572A TW 110120572 A TW110120572 A TW 110120572A TW 202207760 A TW202207760 A TW 202207760A
Authority
TW
Taiwan
Prior art keywords
layer
metal
metal layer
opening
support substrate
Prior art date
Application number
TW110120572A
Other languages
English (en)
Inventor
滝本顕也
柴田直樹
高倉隼人
Original Assignee
日商日東電工股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2020134812A external-priority patent/JP7515339B2/ja
Application filed by 日商日東電工股份有限公司 filed Critical 日商日東電工股份有限公司
Publication of TW202207760A publication Critical patent/TW202207760A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本發明提供一種適於金屬支持基板、與形成於該基板上之絕緣層上之配線層之間實現低電阻之電性連接的配線電路基板之製造方法及配線電路基板。 本發明之配線電路基板之製造方法包含以下步驟：於金屬支持基板10上形成第1金屬層11；於第1金屬層11上形成絕緣層12；將於絕緣層12之開口部露出之第1金屬層11之部分去除，使金屬支持基板10於開口部露出；於露出於開口部之金屬支持基板10之部分10a上及絕緣層12上形成第2金屬層13；及於第2金屬層13上形成導體層14。本發明之配線電路基板X具備：金屬支持基板10；第1金屬層11，其具有第1開口部；絕緣層12，其具有沿第1開口部開口之第2開口部；第2金屬層13，其與金屬支持基板10連接；及第2金屬層13上之導體層14。

Description

配線電路基板之製造方法及配線電路基板
本發明係關於一種配線電路基板之製造方法及配線電路基板。
已知一種配線電路基板，其具備作為支持基材之金屬支持基板、金屬支持基板上之絕緣層、及絕緣層上之配線圖案。該配線電路基板中，例如，將用以確保絕緣層相對於金屬支持基板之密接性的金屬層設置於金屬支持基板與絕緣層之間。關於此種配線電路基板之相關技術，例如記載於下述專利文獻1中。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2019-212659號公報
[發明所欲解決之問題]
於具備金屬支持基板之上述配線電路基板中，有時設置沿厚度方向貫通絕緣層而連接於金屬支持基板與配線圖案之通孔。經由該通孔將金屬支持基板與配線圖案電性連接。先前，此種配線電路基板例如以如下方式製造。
首先，於金屬支持基板上形成金屬層(第1金屬層)。其次，於第1金屬層上，形成具有導孔(開口部)之絕緣層。該絕緣層形成步驟中包含加熱過程。其次，於絕緣層上形成種層。種層亦形成於導孔。於導孔中，種層以覆蓋露出之第1金屬層與導孔內壁面之方式形成。種層係金屬層(第2金屬層)。其次，於種層上形成導體層。導體層包含於絕緣層上具有特定圖案之第1導體部、及導孔內之第2導體部。其次，將種層中未由導體層覆蓋之部分去除。藉此，於絕緣層上形成包含種層與其上之第1導體部之配線圖案，且於導孔內之第1金屬層上形成包含種層與其上之第2導體部之通孔。
此種先前之製造方法中，於絕緣層形成步驟(包含加熱過程)中，在導孔處露出之第1金屬層表面被氧化。因此，於導孔中，在表面具有氧化膜之第1金屬層上形成通孔。因此，於所製造之配線電路基板中，通孔經由具有氧化膜之第1金屬層而與金屬支持基板電性連接。就金屬支持基板與配線層之間之電性連接之低電阻化之觀點而言，此種構成不佳。
本發明提供一種適於金屬支持基板、與形成於該基板上之絕緣層上之配線層之間實現低電阻之電性連接的配線電路基板之製造方法。本發明提供一種適於金屬支持基板、與形成於該基板上之絕緣層上之配線層之間實現低電阻之電性連接的配線電路基板。 [解決問題之技術手段]
本發明[1]包含一種配線電路基板之製造方法，其包含：第1金屬層形成步驟，其係於金屬支持基板之厚度方向一面上形成第1金屬層；絕緣層形成步驟，其係於上述第1金屬層之厚度方向一面上，形成具有開口部之絕緣層；去除步驟，其係將於上述開口部露出之上述第1金屬層之部分去除，使上述金屬支持基板於上述開口部露出；第2金屬層形成步驟，其係遍及上述絕緣層之厚度方向一面上、及於上述開口部露出之上述金屬支持基板之部分上，形成第2金屬層；以及導體層形成步驟，其係於上述第2金屬層之厚度方向一面上形成導體層。
本發明之配線電路基板之製造方法中，於上述絕緣層形成步驟之後，實施上述去除步驟。因此，根據本製造方法，即便於絕緣層形成步驟中面臨開口部之第1金屬層表面被氧化之情形時，亦可於去除步驟中將該氧化物適當去除，且於該開口部使金屬支持基板露出。於該開口部，於其後之第2金屬層形成步驟中，在面臨開口部之金屬支持基板表面形成第2金屬層，於其後之導體層形成步驟中，在第2金屬層上形成導體層。藉此，於開口部內形成通孔(於導體層形成步驟中，在絕緣層上之第2金屬層上亦形成導體層，藉此，於絕緣層上形成配線層)。
如此，根據本製造方法，可將絕緣層開口部內之通孔以與金屬支持基板直接連接之方式形成(通孔並非經由具有氧化膜之第1金屬層而與金屬支持基板電性連接)。由此，本製造方法適於金屬支持基板、與形成於該基板上之絕緣層上的配線層之間實現低電阻之電性連接。
本發明[2]包含一種配線電路基板，其具備：金屬支持基板；第1金屬層，其配置於上述金屬支持基板之厚度方向一面上，且具有第1開口部；絕緣層，其配置於上述第1金屬層之厚度方向一面上，且具有沿上述第1開口部開口之第2開口部；第2金屬層，其配置於上述絕緣層之厚度方向一面上、及面臨上述第1開口部及上述第2開口部之上述金屬支持基板之部分上，且與上述金屬支持基板連接；以及導體層，其配置於上述第2金屬層之厚度方向一面上。
此種構成之配線電路基板中，開口部(第1開口部、第2開口部)內之通孔與面臨該開口部之金屬支持基板直接連接(通孔並非經由具有氧化膜之第1金屬層而與金屬支持基板電性連接)。因此，本配線電路基板適於金屬支持基板、與形成於該基板上之絕緣層上的配線層之間實現低電阻之電性連接。
如圖1及圖2所示，配線電路基板X具備金屬支持基板10、第1金屬層11、作為基底絕緣層之絕緣層12、第2金屬層13、導體層14、及作為覆蓋絕緣層之絕緣層15。
金屬支持基板10係用以確保配線電路基板X之機械強度之要素。
於將配線電路基板X構成為可撓性配線電路基板之情形時，金屬支持基板10為金屬製之可撓性基材。作為該可撓性基材之材料，可例舉例如銅、銅合金、不鏽鋼、及42合金。作為不鏽鋼，可例舉例如基於AISI(美國鋼鐵協會)標準之SUS304。作為可撓性基材之金屬支持基板10之厚度例如為15 μm以上。作為可撓性基材之金屬支持基板10之厚度例如為500 μm以下，較佳為250 μm以下。
於將配線電路基板X構成為剛性配線電路基板之情形時，金屬支持基板10為金屬製之剛性基材。作為該剛性基材，可例舉例如金屬平板。作為剛性基材之金屬支持基板10之厚度例如為0.1 mm以上。作為剛性基材之金屬支持基板10之厚度例如為2 mm以下，較佳為1.6 mm以下。
第1金屬層11配置於金屬支持基板10之厚度方向一面上。本實施方式中，第1金屬層11遍及金屬支持基板10之厚度方向一側之整面而配置。
第1金屬層11係用以確保絕緣層12相對於金屬支持基板10之密接性之層。作為第1金屬層11，可例舉例如藉由濺鍍法而成膜之膜(濺鍍膜)、及藉由鍍覆法而成膜之膜(鍍覆膜)。
作為第1金屬層11之材料，可例舉例如鉻、鎳、及鈦。第1金屬層11之材料亦可為包含選自由鉻、鎳、及鈦所組成之群中之2種以上金屬之合金。作為第1金屬層11之材料，較佳為使用鉻。
第1金屬層11之厚度例如為1 nm以上，較佳為10 nm以上，更佳為20 nm以上。第1金屬層11之厚度例如為10000 nm以下，較佳為1000 nm以下，更佳為500 nm以下。
第1金屬層11具有沿厚度方向貫通該第1金屬層11之開口部11a(第1開口部)。開口部11a於俯視下具有例如大致圓形之開口形狀。
絕緣層12配置於第1金屬層11之厚度方向一面上。作為絕緣層12之材料，可例舉例如聚醯亞胺、聚醚腈、聚醚碸、聚對苯二甲酸乙二酯、聚萘二甲酸乙二酯、及聚氯乙烯等樹脂材料(作為下述絕緣層15之材料，亦可例舉相同之樹脂材料)。絕緣層12之厚度例如為1 μm以上，較佳為3 μm以上。絕緣層12之厚度例如為35 μm以下。
絕緣層12具有沿厚度方向貫通該絕緣層12之開口部12a(第2開口部)。開口部12a於俯視下具有例如大致圓形之開口形狀，且與第1金屬層11之開口部11a連通。於俯視下，開口部12a與開口部11a重疊。具體而言，開口部12a沿第1金屬層11之開口部11a開口。開口部12a與開口部11a形成開口部H。又，本實施方式中，開口部12a具有傾斜之內壁面12b。內壁面12b以越靠近金屬支持基板10之部分位於越內側之方式傾斜。
第2金屬層13連續配置於絕緣層12之厚度方向一面上、及面臨開口部H之金屬支持基板10之部分10a上。具體而言，第2金屬層13包含配置於開口部H外之第2金屬層13A(第1之第2金屬層)、及配置於開口部H內之第2金屬層13B(第2之第2金屬層)。於絕緣層12上，第2金屬層13A具有特定之圖案形狀。於開口部H中，第2金屬層13B與金屬支持基板10直接連接。第2金屬層13A與第2金屬層13B相連。
第2金屬層13係用以形成導體層14之種層。作為第2金屬層13，可例舉例如濺鍍膜及鍍覆膜。
作為第2金屬層13之材料，可例舉例如鉻、銅、鎳、及鈦。第2金屬層13之材料亦可為包含選自由鉻、銅、鎳、及鈦所組成之群中之2種以上金屬之合金。作為第2金屬層13之材料，較佳為使用鉻。
第2金屬層13之厚度例如為1 nm以上，較佳為10 nm以上。第2金屬層13之厚度例如為500 nm以下，較佳為200 nm以下。
導體層14配置於第2金屬層13之厚度方向一面上。導體層14包含配置於開口部H外之第1導體部14A、及配置於開口部H內之第2導體部14B。第1導體部14A與第2導體部14B相連。第1導體部14A具有特定之圖案形狀。第2導體部14B具有傾斜之周側面14b。周側面14b以越靠近金屬支持基板10之部分位於越內側之方式傾斜。
作為導體層14之材料，可例舉例如銅、鎳、及金。導體層14之材料亦可為包含選自由銅、鎳、及金所組成之群中之2種以上金屬之合金。作為導體層14之材料，較佳為使用銅。
於絕緣層12上，第2金屬層13A、與第2金屬層13A上之第1導體部14A形成具有特定之圖案形狀之配線層21。於開口部H，第2金屬層13B、與第2金屬層13B上之第2導體部14B形成通孔22。金屬支持基板10與配線層21經由通孔22而電性連接。例如，配線層21經由通孔22而接地連接於金屬支持基板10。
配線層21之厚度例如為3 μm以上，較佳為5 μm以上。配線層21之厚度例如為50 μm以下，較佳為30 μm以下。配線層21之寬度(配線層21之與延伸方向正交之方向之尺寸)例如為5 μm以上，較佳為8 μm以上。配線層21之寬度例如為100 μm以下，較佳為50 μm以下。
絕緣層15以於絕緣層12之厚度方向一側覆蓋配線層21及通孔22之方式配置。絕緣層15亦可具有使配線層21及/或通孔22局部露出之開口部。即，亦可為絕緣層15具有開口部，配線層21及/或通孔22於該開口部露出。配線層21及/或通孔22中於該開口部露出之部分例如構成配線電路基板X之端子部。此種絕緣層15之厚度例如為4 μm以上，較佳為6 μm以上。絕緣層之厚度例如為60 μm以下，較佳為40 μm以下。
配線電路基板X中，開口部H內之通孔22與面臨開口部H之金屬支持基板10直接連接(通孔22並非經由在通孔22側表面具有氧化膜之第1金屬層11而與金屬支持基板10電性連接)。因此，配線電路基板X適於金屬支持基板10與配線層21之間實現低電阻之電性連接。
圖3及圖4表示配線電路基板X之製造方法，作為本發明之配線電路基板之製造方法之一實施方式。圖3及圖4中將本製造方法表示為與圖1相當之剖面之變化。
本製造方法中，首先，如圖3A所示，準備金屬支持基板10(準備步驟)。
其次，如圖3B所示，於金屬支持基板10上形成第1金屬層11(第1金屬層形成步驟)。作為第1金屬層11之形成方法，可例舉例如濺鍍法、真空蒸鍍法、及鍍覆法。作為鍍覆法，可例舉電解電鍍法及無電解電鍍法。第1金屬層11較佳為藉由濺鍍法形成。第1金屬層11之材料如上所述。本實施方式中，第1金屬層11遍及金屬支持基板10之厚度方向一側之整面而形成。
其次，如圖3C所示，於第1金屬層11之厚度方向一面上形成絕緣層12(基底絕緣層形成步驟)。本步驟中，例如以如下方式形成絕緣層12。首先，於第1金屬層11上塗佈感光性樹脂之溶液(清漆)而形成塗膜。其次，藉由加熱使該塗膜乾燥。其次，隔著特定光罩對塗膜實施曝光處理，其後對塗膜實施顯影處理，其後視需要對塗膜實施烘烤處理。例如以上述方式可於第1金屬層11上形成具有開口部12a之絕緣層12。於開口部12a，第1金屬層11之部分11A露出。部分11A之露出面(圖中上表面)經本步驟中包含之加熱過程而氧化。
其次，將於開口部12a露出之第1金屬層11之部分11A去除，藉此如圖3D所示，使金屬支持基板10之一部分(部分10a)於開口部12a露出(去除步驟)。本步驟中，於第1金屬層11中，藉由部分11A之去除而形成開口部11a。開口部11a沿開口部12a開口，藉由該等開口部11a、12a而形成開口部H。
作為本步驟中之去除方法，可例舉濕式蝕刻及乾式蝕刻，較佳為濕式蝕刻。作為該濕式蝕刻中使用之蝕刻液，可例舉例如硝酸鈰銨溶液、苛性鈉水溶液、過錳酸鉀溶液、及偏矽酸鈉溶液，較佳為使用硝酸鈰銨溶液。該濕式蝕刻中之蝕刻液之溫度例如為20℃以上，較佳為30℃以上。該蝕刻液溫度例如為80℃以下，較佳為65℃以下。該濕式蝕刻中之蝕刻時間(浸漬時間)例如為1分鐘以上。該蝕刻時間例如為15分鐘以下，較佳為10分鐘以下。
本製造方法中，其次，如圖4A所示，形成第2金屬層13(第2金屬層形成步驟)。本步驟中，第2金屬層13於絕緣層12之厚度方向一面上、及於開口部H露出之金屬支持基板10之部分10a上連續形成(第2金屬層13包含開口部H外之第2金屬層13A、及開口部H內之第2金屬層13B)。作為第2金屬層13之形成方法，可例舉例如濺鍍法、真空蒸鍍法、及鍍覆法。作為鍍覆法，可例舉電解電鍍法及無電解電鍍法。第2金屬層13較佳為藉由濺鍍法形成。
其次，如圖4B所示，於第2金屬層13之厚度方向一面上形成導體層14(導體層形成步驟)。具體而言，例如為如下。
首先，於第2金屬層13上形成抗蝕圖案。抗蝕圖案具有與導體層14之圖案形狀相當之形狀之開口部。於抗蝕圖案之形成中，首先，將感光性之抗蝕膜貼合於第2金屬層13上而形成抗蝕膜。其次，隔著特定光罩對抗蝕膜實施曝光處理，其後對抗蝕膜實施顯影處理，其後視需要對抗蝕膜實施烘烤處理。於導體層14之形成中，其次，例如藉由電解電鍍法使金屬材料於抗蝕圖案之開口部內之第2金屬層13上生長。作為金屬材料，較佳為使用銅。其次，去除抗蝕圖案。例如以上述方式，可於第2金屬層13之厚度方向一面上形成特定圖案之導體層14(導體層14包含第2金屬層13A上之第1導體部14A、及第2金屬層13B上之第2導體部14B)。
本製造方法中，其次，如圖4C所示，於第2金屬層13中，藉由蝕刻將未由導體層14覆蓋之部分去除(蝕刻步驟)。藉此，形成配線層21(第2金屬層13A、第1導體部14A)及通孔22(第2金屬層13B、第2導體部14B)。
其次，如圖4D所示，於絕緣層12上，以覆蓋配線層21及通孔22之方式形成絕緣層15(覆蓋絕緣層形成步驟)。本步驟中，例如以下述方式形成絕緣層12。首先，於絕緣層12上、配線層21及通孔22上塗佈感光性樹脂之溶液(清漆)而形成塗膜。其次，使該塗膜乾燥。其次，隔著特定光罩對塗膜實施曝光處理，其後對塗膜實施顯影處理，其後視需要對塗膜實施烘烤處理。例如以上述方式可形成作為覆蓋絕緣層之絕緣層12。
以上述方式可製造配線電路基板X。
本製造方法中，於基底絕緣層形成步驟(圖3C所示)之後，實施去除步驟(圖3D所示)。於基底絕緣層形成步驟中，面臨開口部12a之第1金屬層11之部分11A之表面被氧化。然而，於去除步驟中，將部分11A去除，使金屬支持基板10於開口部H(包含開口部12a)露出。於其後之第2金屬層形成步驟(圖4A所示)中，於面臨開口部H之金屬支持基板10之部分10a上形成第2金屬層13B。繼而，於導體層形成步驟(圖4B所示)中，在第2金屬層13B上形成第2導體部14B。藉此，於開口部H內形成通孔22。
如此，根據本製造方法，可將通孔22以與金屬支持基板10直接連接之方式形成(通孔22並非經由在通孔側表面具有氧化膜之第1金屬層11而與金屬支持基板10電性連接)。因此，本製造方法適於金屬支持基板10與配線層22之間實現低電阻之電性連接。
如上所述，本製造方法較佳為於去除步驟(圖3D所示)之後且第2金屬層形成步驟(圖4A所示)之前，包含電漿處理步驟。藉由電漿處理步驟，可淨化於開口部H露出之金屬支持基板10之表面。本製造方法包含此種電漿處理步驟之構成有助於實現金屬支持基板10與配線層21之間之低電阻之電性連接。
10:金屬支持基板 11:第1金屬層 11A:部分 11a:開口部 12:絕緣層 12a:開口部 12b:內壁面 13:第2金屬層 13A:第2金屬層 13B:第2金屬層 14:導體層 14A:第1導體部 14B:第2導體部 14b:周側面 15:絕緣層 21:配線層 22:通孔 H:開口部 X:配線電路基板
圖1係本發明之配線電路基板之一實施方式之局部剖視圖。 圖2係圖1所示之配線電路基板之局部放大剖視圖。 圖3A～圖3D表示圖1所示之配線電路基板之製造方法中之一部分步驟。圖3A表示準備步驟，圖3B表示第1金屬層形成步驟，圖3C表示基底絕緣層形成步驟，圖3D表示去除步驟。 圖4A～圖4D表示繼圖3所示之步驟之後之步驟。圖4A表示第2金屬層形成步驟，圖4B表示導體層形成步驟，圖4C表示蝕刻步驟，圖4D表示覆蓋絕緣層形成步驟。
10:金屬支持基板
11:第1金屬層
12:絕緣層
13:第2金屬層
13A:第2金屬層
13B:第2金屬層
14:導體層
14A:第1導體部
14B:第2導體部
15:絕緣層
21:配線層
22:通孔
X:配線電路基板

Claims (2)

  1. 一種配線電路基板之製造方法，其包含： 第1金屬層形成步驟，其係於金屬支持基板之厚度方向一面上形成第1金屬層； 絕緣層形成步驟，其係於上述第1金屬層之厚度方向一面上，形成具有開口部之絕緣層； 去除步驟，其係將於上述開口部露出之上述第1金屬層之部分去除，使上述金屬支持基板於上述開口部露出； 第2金屬層形成步驟，其係遍及上述絕緣層之厚度方向一面上、及於上述開口部露出之上述金屬支持基板之部分上，形成第2金屬層；以及 導體層形成步驟，其係於上述第2金屬層之厚度方向一面上形成導體層。
  2. 一種配線電路基板，其具備： 金屬支持基板； 第1金屬層，其配置於上述金屬支持基板之厚度方向一面上，且具有第1開口部； 絕緣層，其配置於上述第1金屬層之厚度方向一面上，且具有沿上述第1開口部開口之第2開口部； 第2金屬層，其配置於上述絕緣層之厚度方向一面上、及面臨上述第1開口部及上述第2開口部之上述金屬支持基板之部分上，且與上述金屬支持基板連接；以及 導體層，其配置於上述第2金屬層之厚度方向一面上。
TW110120572A 2020-08-07 2021-06-07 配線電路基板之製造方法及配線電路基板 TW202207760A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-134812 2020-08-07
JP2020134812A JP7515339B2 (ja) 2020-08-07 配線回路基板の製造方法、および配線回路基板

Publications (1)

Publication Number Publication Date
TW202207760A true TW202207760A (zh) 2022-02-16

Family

ID=80117861

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110120572A TW202207760A (zh) 2020-08-07 2021-06-07 配線電路基板之製造方法及配線電路基板

Country Status (4)

Country Link
KR (1) KR20230044403A (zh)
CN (1) CN116058080A (zh)
TW (1) TW202207760A (zh)
WO (1) WO2022030074A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3953252B2 (ja) * 1999-02-23 2007-08-08 三井化学株式会社 クロメート系防錆膜の除去方法および配線基板の製造方法
JP5335023B2 (ja) * 2011-04-05 2013-11-06 住友電気工業株式会社 プリント配線板の製造方法
JP6385198B2 (ja) * 2014-08-21 2018-09-05 日東電工株式会社 回路付サスペンション基板の製造方法
JP7066528B2 (ja) 2018-05-31 2022-05-13 日東電工株式会社 配線回路基板、その製造方法および配線回路シート

Also Published As

Publication number Publication date
CN116058080A (zh) 2023-05-02
JP2022030666A (ja) 2022-02-18
KR20230044403A (ko) 2023-04-04
WO2022030074A1 (ja) 2022-02-10

Similar Documents

Publication Publication Date Title
US20080236872A1 (en) Printed Wiring Board, Process For Producing the Same and Semiconductor Device
JP2005210058A (ja) プリント配線基板、その製造方法および回路装置
TW202207760A (zh) 配線電路基板之製造方法及配線電路基板
JP7515339B2 (ja) 配線回路基板の製造方法、および配線回路基板
JPH05335713A (ja) 片側閉塞微小スルホール付きプリント基板用積層板、およびそのプリント基板用積層板への導通メッキ方法
TW201939631A (zh) 配線基板及其製造方法
JP7289602B2 (ja) 配線回路基板、および配線回路基板の製造方法
JPH05327224A (ja) 多層配線基板の製造方法及びその製造方法で製造される多層配線基板
TWI405514B (zh) 線路板的線路結構的製造方法
JP6979486B1 (ja) 配線回路基板集合体シートおよびその製造方法
JP2005166917A (ja) プリント配線板およびその製造方法
TWI411368B (zh) 線路板的線路結構的製造方法
JP2013110408A (ja) 印刷回路基板及びその製造方法
JPH08181423A (ja) はんだバンプ実装用端子電極構造
JP4705972B2 (ja) プリント配線板及びその製造方法
JP3066201B2 (ja) 回路基板及びその製造方法
JP2023066606A (ja) 配線回路基板およびその製造方法
JP2000021916A (ja) 半導体装置とその製造方法
JP3243381B2 (ja) 配線層の形成方法
JPH0823166A (ja) 多層配線基板の製造方法
JP6499341B2 (ja) 半導体装置
JP2003046223A (ja) ２層型プリント回路用基板の製造方法
TW202044952A (zh) 配線電路基板
TW202137836A (zh) 配線電路基板之製造方法
JP3191686B2 (ja) 印刷配線板の製造方法