TW202123472A - 半導體裝置及其形成方法 - Google Patents

半導體裝置及其形成方法 Download PDF

Info

Publication number
TW202123472A
TW202123472A TW109128578A TW109128578A TW202123472A TW 202123472 A TW202123472 A TW 202123472A TW 109128578 A TW109128578 A TW 109128578A TW 109128578 A TW109128578 A TW 109128578A TW 202123472 A TW202123472 A TW 202123472A
Authority
TW
Taiwan
Prior art keywords
gate stack
dielectric material
forming
dielectric
opening
Prior art date
Application number
TW109128578A
Other languages
English (en)
Other versions
TWI777224B (zh
Inventor
張簡鵬崇
廖高鋒
蕭鈞文
何信穎
莊勝超
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202123472A publication Critical patent/TW202123472A/zh
Application granted granted Critical
Publication of TWI777224B publication Critical patent/TWI777224B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

半導體裝置包括：半導體鰭片，突出於基底、第一閘極堆疊，位於半導體鰭片上，及第二閘極堆疊，位於半導體鰭片上、第一源極/汲極區，位於鄰近第一閘極堆疊的半導體鰭片中，及第二源極/汲極區，位於鄰近第二閘極堆疊的半導體鰭片中、第一閘極堆疊上的第一介電材料之第一層，及第二閘極堆疊上的此第一介電材料之一第二層、第一源極/汲極接觸件，位於第一源極/汲極區上且鄰近第一閘極堆疊、第一源極/汲極接觸件之頂表面上的第二介電材料的第一層、以及第二源極/汲極接觸件，位於第二源極/汲極區上且鄰近第二閘極堆疊，其中第二源極/汲極接觸件之頂表面不具有第二介電材料。

Description

半導體裝置及其形成方法
本發明實施例是關於半導體裝置，特別是關於一種包含接觸件之半導體裝置及其形成方法。
在電晶體生產技術的近期發展中，使用金屬來形成接觸插塞及金屬閘極。接觸插塞是用於連接電晶體的源極和汲極區、以及閘極。源極/汲極接觸插塞通常連接至源極/汲極矽化物區，其形成是透過沉積金屬層，然後執行退火使此金屬層與源極/汲極區中的矽起反應。閘極接觸插塞是用於連接金屬閘極。
金屬閘極的形成可包含：形成虛設閘極堆疊、移除虛設閘極堆疊以形成開口、將金屬材料填入開口、以及執行平坦化將多餘的金屬材料移除以形成金屬閘極。然後凹入金屬閘極以形成凹槽，並且將介電硬遮罩填入凹槽。當閘極接觸插塞形成時，移除硬遮罩，使閘極接觸插塞可接觸金屬閘極。
同時形成源極/汲極接觸插塞與源極/汲極區電性耦合。源極/汲極接觸插塞的形成包含：蝕刻層間介電質（Inter-Layer Dielectric，ILD）以形成接觸開口，並且形成源極/汲極矽化物區和接觸插塞於接觸開口中。
本發明實施例提供一種半導體裝置的形成方法，包括：形成半導體鰭片於基底上；形成第一閘極堆疊及第二閘極堆疊於此半導體鰭片上，此第一閘極堆疊及此第二閘極堆疊被層間介電質圍繞；形成第一介電材料於此第一閘極堆疊上及此第二閘極堆疊上，其中此第一介電材料的頂表面在此基底上方具有第一高度；執行蝕刻製程，以形成第一開口於鄰近此第一閘極堆疊的此層間介電質中，且形成第二開口於鄰近此第二閘極堆疊的此層間介電質中，其中在此蝕刻製程後，此第一閘極堆疊上的此第一介電材料的頂表面在此基底上方具有第二高度，其小於此第一高度；形成第一導電材料於此第一開口中以形成第一接觸插塞、以及於此第二開口中以形成第二接觸插塞；形成第二介電材料於此第一接觸插塞上及此第二接觸插塞上；以及對此第二介電材料執行平坦化製程，其中在此平坦化製程後，露出此第二接觸插塞的此第一導電材料，且此第一接觸插塞的此第一導電材料被此第二介電材料所覆蓋。
本發明實施例提供一種半導體裝置的形成方法，包括：形成第一閘極堆疊於第一鰭片上且形成第二閘極堆疊於第二鰭片上；沉積第一介電材料於此第一閘極堆疊上及此第二閘極堆疊上；形成第一開口於鄰近此第一閘極堆疊的此第一介電材料中且形成第二開口於鄰近此第二閘極堆疊的此第一介電材料中；蝕刻此第一閘極堆疊上的此第一介電材料，其中此蝕刻形成具有第一深度的一凹槽於此第一介電材料中；以及形成第一接觸件於此第一開口中且形成第二接觸件於此第二開口中，包括：沉積導電材料於此第一開口中及此第二開口中，其中此導電材料在此第一開口上方具有第一高度，其小於此第一深度；沉積第二介電材料於此第一開口中的此導電材料上及此第二開口中的此導電材料上；以及使用平坦化製程，以移除此第二開口中的此導電材料上的此第二介電材料。
本發明實施例提供一種半導體裝置，包括：半導體鰭片，突出於基底；第一閘極堆疊，位於此半導體鰭片上，及第二閘極堆疊，位於此半導體鰭片上；第一源極/汲極區，位於鄰近此第一閘極堆疊的此半導體鰭片中，及第二源極/汲極區，位於鄰近此第二閘極堆疊的此半導體鰭片中；此第一閘極堆疊上的第一介電材料之第一層，及此第二閘極堆疊上的此第一介電材料之第二層；第一源極/汲極接觸件，位於此第一源極/汲極區上且鄰近此第一閘極堆疊；此第一源極/汲極接觸件之頂表面上的第二介電材料的第一層；以及第二源極/汲極接觸件，位於此第二源極/汲極區上且鄰近此第二閘極堆疊，其中此第二源極/汲極接觸件之頂表面不具有此第二介電材料。
以下揭露提供了許多的實施例或範例，用於實施所提供的標的物之不同元件。各元件和其配置的具體範例描述如下，以簡化本發明實施例之說明。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例而言，敘述中若提及第一元件形成在第二元件之上，可能包含第一和第二元件直接接觸的實施例，也可能包含額外的元件形成在第一和第二元件之間，使得它們不直接接觸的實施例。此外，本發明實施例可能在各種範例中重複參考數值以及∕或字母。如此重複是為了簡明和清楚之目的，而非用以表示所討論的不同實施例及∕或配置之間的關係。
再者，其中可能用到與空間相對用詞，例如「在……之下」、「下方」、「較低的」、「上方」、「較高的」等類似用詞，是為了便於描述圖式中一個（些）部件或特徵與另一個（些）部件或特徵之間的關係。空間相對用詞用以包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時（旋轉90度或其他方位），其中所使用的空間相對形容詞也將依轉向後的方位來解釋。
根據一些實施例，提供具有源極/汲極接觸插塞的電晶體及其形成方法。並根據一些實施例繪示形成源極/汲極接觸插塞之中間階段。文中討論部分實施例的一些變化。在一些實施例中，形成凹槽及開口於介電材料中，以形成自對準接觸件（self-aligned contact）。以導電材料部分地填充（而不是，例如：過度填充）凹槽及開口，可實現使用較少的平坦化步驟來形成自對準接觸件。使用較少的平坦化步驟來形成自對準接觸件可保留較厚的介電材料層，可提高製程靈活性（process flexibility）且改善產率（yield）。在所有各種視圖及說明性的實施例中，使用相同的參考數字以標出相同的元件。在一些繪示的實施例中，使用鰭式場效電晶體（Fin Field-Effect Transistor，FinFET）作為示例以說明本發明實施例之概念。平面式電晶體也可採用本發明實施例之概念。
在第1圖中，提供基底20。基底20可為半導體基底，例如：塊體半導體基底、絕緣體上覆半導體（SOI）基底、或其他類似的基底，其可為摻雜的（例如以p型或n型摻質摻雜）或未摻雜的。半導體基底20可為一部分的晶圓10，例如矽晶圓。一般而言，絕緣體上覆半導體基底是形成於絕緣層上的半導體材料層。舉例而言，絕緣層可為：埋入式氧化物（buried oxide, BOX）層、氧化矽層、或其他類似的層。提供絕緣層於基底上，其通常為矽或玻璃基底。亦可使用其他基底，例如多層或漸變（gradient）基底。一些實施例中，半導體基底20的半導體材料可包括：矽；鍺；化合物半導體，包含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦；合金半導體，包含：SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、及/或GaInAsP；或前述之組合。
進一步參照第1圖，形成井區22於基底20中。根據本發明的一些實施例，井區22為n型井區，其形成是經由佈植n型雜質至基底20，前述n型雜質可為磷、砷、銻、或其他類似雜質。根據本發明的其他實施例，井區22為p型井區，其形成是經由佈植p型雜質至基底20，前述p型雜質可為硼、銦、或其他類似雜質。由此產生的井區22可延伸至基底20之頂表面。前述n型或p型雜質的濃度可等於或小於1018 cm-3 ，例如約1017 cm-3 至約1018 cm-3 。
參照第2圖，形成從基底20的頂表面延伸至基底20中的隔離區24。在下文中將隔離區24替代地稱為淺溝槽隔離（Shallow Trench Isolation，STI）區。基底20位於相鄰淺溝槽隔離區24之間的部分稱為半導體條（semiconductor strip）26。為形成淺溝槽隔離區24，形成墊氧化層28及硬遮罩層30於半導體基底20上，然後將其圖案化。墊氧化層28可為由氧化矽形成的薄膜。根據本發明的一些實施例，墊氧化層28是在熱氧化製程中形成，其中半導體基底20的頂表面層被氧化。墊氧化層28作為半導體基底20與硬遮罩層30之間的黏合層（adhesion layer）。墊氧化層28也可作為蝕刻硬遮罩層30的蝕刻停止層。根據本發明的一些實施例，硬遮罩層30是由氮化矽形成，舉例而言，使用低壓化學氣相沉積（Low-Pressure Chemical Vapor Deposition，LPCVD）來形成。根據本發明的其他實施例，硬遮罩層30之形成可透過矽的熱氮化、或電漿輔助化學氣相沉積（PECVD）。形成光阻（未繪示）於硬遮罩層30上，然後將其圖案化。接著使用前述經圖案化的光阻作為蝕刻遮罩，將硬遮罩層30圖案化，以形成如第2圖所示的硬遮罩30。
隨後使用硬遮罩層30作為蝕刻遮罩，以蝕刻墊氧化層28及基底20，接著以一介電材料（或多個介電材料）填充基底20中所得的溝槽。執行平坦化製程，例如化學機械研磨（CMP）製程或機械磨光法（mechanical grinding process），以移除介電材料的多餘部分，介電材料的剩餘部分為淺溝槽隔離區24。前述化學機械研磨製程可使用研磨漿（slurry），其包含研磨材料，例如：Ce(OH)x 、CeO2 、SiO2 、TiO2 、Al2 O3 、ZrO2 、MnO、其他類似材料、或前述之組合。一些實施例中，研磨材料的大小可為約1nm至約150nm之間。淺溝槽隔離區24可包含襯層（liner）介電質（未繪示），其可為基底20之表面層經熱氧化所形成的熱氧化物。襯層介電質也可為：沉積的氧化矽層、氮化矽層、或其他類似的層，可使用例如原子層沉積（Atomic Layer Deposition，ALD）、高密度電漿化學氣相沉積（High-Density Plasma Chemical Vapor Deposition）、或化學氣相沉積（CVD）來形成。淺溝槽隔離區24也可包括襯層氧化物上的介電材料，其中介電材料可使用流動式化學氣相沉積（Flowable Chemical Vapor Deposition，FCVD）、旋轉塗佈（spin-on coating）、或其他類似的製程來形成。根據一些實施例，襯層介電質上的介電材料可包含氧化矽。
硬遮罩30的頂表面與淺溝槽隔離區24的頂表面可實質上彼此齊平。半導體條26位於相鄰淺溝槽隔離區24之間。根據本發明的一些實施例，半導體條26為部分的原始基底20，因此半導體條26的材料與基底20的材料相同。根據本發明的替代實施例，半導體條26是替換條（replacement strip），其形成是透過蝕刻位於淺溝槽隔離區24之間的部分基底20以形成凹槽，並執行磊晶以再成長（regrow）另一半導體材料於凹槽中。因此半導體條26是由與基底20不同的材料形成。根據一些實施例，半導體條26是由矽鍺（silicon germanium）、矽碳（silicon carbon）、或三-五族化合物半導體材料形成。
參照第3圖，將淺溝槽隔離區24凹入，使半導體條26的頂部部分突出高於淺溝槽隔離區24之剩餘部分的頂表面24A，以形成突出鰭片36。可使用乾蝕刻製程來執行蝕刻，舉例而言，其中使用NF3 及NH3 作為蝕刻氣體。在前述蝕刻製程期間，可能產生電漿。其中也可能包含氬。根據本發明的替代實施例，使用濕蝕刻製程來執行淺溝槽隔離區24的凹入。舉例而言，蝕刻化學品可包括HF。
在上述的實施例中，可用任何適合的方法將鰭片圖案化。舉例而言，可使用一或多道光微影（photolithography）製程將鰭片圖案化，包括雙重圖案化（double-patterning）或多重圖案化（multi-patterning）製程。一般而言，相較使用於單一的（single）、直接的（direct）光微影製程，雙重圖案化或多重圖案化製程結合光微影及自對準（self-aligned）製程，舉例而言，可使將產生的圖案具有較小的節距（pitch）。例如在一實施例中，形成犧牲層於基底上，並使用光微影製程將其圖案化。使用自對準製程，沿前述經圖案化的犧牲層之側壁形成間隔物。然後移除犧牲層，且剩餘的間隔物，或心軸（mandrel），可接著用於將鰭片圖案化。
參照第4圖，形成延伸至（突出）鰭片36之頂表面及側壁上的虛設閘極堆疊38。虛設閘極堆疊38可包含：虛設閘極介電質40、及虛設閘極介電質40上的虛設閘極電極42。舉例而言，可使用多晶矽（polysilicon）來形成虛設閘極電極42，而也可使用其他材料。每一虛設閘極堆疊38也可包含位於虛設閘極電極42上的一（或複數）硬遮罩層44。可由氮化矽、氧化矽、碳氮化矽（silicon carbo-nitride）、或前述的多層來形成硬遮罩層44。虛設閘極堆疊38可跨過單一或複數個突出鰭片36及/或淺溝槽隔離區24。虛設閘極堆疊38還具有縱長方向（lengthwise direction），垂直於突出鰭片36之縱長方向。
然後形成閘極間隔物46於虛設閘極堆疊38之側壁上。根據本發明的一些實施例，閘極間隔物46是由介電材料形成，例如：氮化矽、碳氮化矽、或其他類似材料，且閘極間隔物46可具有單層結構或包含複數介電層的多層結構。
接著執行蝕刻製程，以蝕刻未被虛設閘極堆疊38及閘極間隔物46覆蓋的部分突出鰭片36，產生如第5圖所示的結構。此凹蝕可為非等向性的（anisotropic），因此在虛設閘極堆疊38及閘極間隔物46正下方的部分鰭片36受到保護而未被蝕刻。根據一些實施例，凹入的半導體條26之頂表面可低於淺溝槽隔離區24之頂表面24A。由此形成凹槽50。凹槽50包含位於虛設閘極堆疊38兩側的部分、以及位於突出鰭片36的剩餘部分之間的部分。
然後藉由選擇性地（selectively）成長（透過磊晶）半導體材料於凹槽50中，形成磊晶區（源極/汲極區）54，產生如第6圖所示的結構。依將產生的鰭式場效電晶體是p型鰭式場效電晶體或n型鰭式場效電晶體而定，磊晶時可原位（in-situ）摻雜p型或n型雜質。舉例而言，當將產生的鰭式場效電晶體是p型鰭式場效電晶體時，可成長SiGeB或SiB。反之，當將產生的鰭式場效電晶體是n型鰭式場效電晶體時，可成長SiP或SiCP。根據本發明的替代實施例，磊晶區54包含三-五族化合物半導體，例如：GaAs、InP、GaN、InGaAs、InAlAs、GaSb、AlSb、AlAs、AlP、GaP、前述之組合、前述之多層、或其他類似的化合物半導體。以磊晶區54填充凹槽50之後，磊晶區54的進一步磊晶成長使磊晶區54水平延伸，並可形成刻面（facet）。磊晶區54的進一步成長也可使相鄰的磊晶區54彼此合併（merge）。可產生孔洞（void）（氣隙（air gap））56。根據本發明的一些實施例，磊晶區54的形成可在磊晶區54的頂表面仍是波狀（wavy）時、或在合併的磊晶區54之頂表面已變得實質上平坦時結束，其可透過磊晶區54上的進一步成長達到，如第6圖所示。
在磊晶製程後，可進一步以p型或n型雜質佈植磊晶區54，以形成源極/汲極區，其也使用標號54表示。根據本發明的替代實施例，在磊晶期間，當磊晶區54是以p型或n型雜質原位摻雜時，將佈植步驟略過。
第7A圖繪示出形成接觸蝕刻停止層（CESL）58及第一層間介電質（ILD）60之後的結構示意圖。接觸蝕刻停止層58可由氧化矽、氮化矽、碳氮化矽、或其他類似的材料形成，且可使用化學氣相沉積、原子層沉積、或其他類似的製程來形成。第一層間介電質60可包括介電材料，舉例而言，使用流動化學氣相沉積、旋轉塗佈、化學氣相沉積、或另一沉積方法來形成的介電材料。第一層間介電質60可由含氧介電材料形成，其可為氧化矽為主的材料，例如：四乙氧基矽烷（Tetra Ethyl Ortho Silicate，TEOS）氧化物、磷矽酸鹽玻璃（Phospho-Silicate Glass，PSG）、硼矽酸鹽玻璃（Boro-Silicate Glass，BSG）、摻硼磷矽酸鹽玻璃（Boron-Doped Phospho-Silicate Glass，BPSG）、或其他類似的材料。可執行平坦化製程，例如化學機械研磨製程或機械磨光法，使第一層間介電質60、虛設閘極堆疊38、及閘極間隔物46之頂表面彼此齊平。
第7B圖繪示出第7A圖中的參考剖面7B-7B，其中繪示了虛設閘極堆疊38。接著蝕刻包括硬遮罩層44、虛設閘極電極42及虛設閘極介電質40的虛設閘極堆疊38，形成溝槽62於閘極間隔物46之間，如第8圖所示。突出鰭片36的頂表面及側壁暴露於溝槽62。
然後如第9A及9B圖所示，形成替換閘極堆疊72於溝槽62（參見第8圖）中。第9B圖繪示出第9A圖中的參考剖面9B-9B。替換閘極堆疊72包括閘極介電質68及相應的閘極電極70。
根據本發明的一些實施例，閘極介電質68包含界面層（IL）64作為其下方部分。界面層64形成於突出鰭片36所露出的表面上。界面層64可包括氧化物層，例如氧化矽層，其形成是透過突出鰭片36的熱氧化、化學氧化製程、或沉積製程。閘極介電質68也可包括形成於界面層64上的高介電常數介電層66。高介電常數介電層66包含高介電常數介電材料，例如：氧化鉿、氧化鑭、氧化鋁、氧化鋯、或其他類似的材料。高介電常數介電材料的介電常數（k值）高於3.9，並可高於約7.0，且有時可高至21.0或更高。高介電常數介電層66在界面層64上方且可與其接觸。將高介電常數介電層66形成為順應層（conformal layer），且延伸於突出鰭片36之側壁及閘極間隔物46之頂表面和側壁上。根據本發明的一些實施例，高介電常數介電層66的形成是使用原子層沉積、化學氣相沉積、電漿輔助化學氣相沉積、分子束沉積（Molecular-Beam Deposition，MBD）、或其他類似的製程。
進一步參照第9B圖，形成閘極電極70於閘極介電質68上。閘極電極70可包含複數個含金屬層74，可將其形成為順應層，且金屬填充區76填充未被前述複數個含金屬層74填充的其餘溝槽。含金屬層74可包括：阻障層、阻障層上的功函數層、以及功函數層上的一或複數個金屬蓋層。在一些實施例中，形成可選的（optional）蓋層（未示出）於閘極堆疊72、閘極間隔物46、及第一層間介電質60上。蓋層可由適合的材料形成，例如：氮化矽、碳化矽、氮氧化矽（silicon oxynitride）、或氮碳化矽（silicon carbo-nitride）、其他類似材料、或前述之組合。
第10圖是根據一些實施例，繪示出第一自對準接觸件介電質（Self-Aligned Contact Dielectric，SACD）80的形成。第一自對準接觸件介電質80形成於閘極堆疊72及閘極間隔物46上，且部分第一自對準接觸件介電質80可作為硬遮罩使用。自對準接觸件介電質80使自對準接觸件118A得以形成於第一節距（pitch region）區81A內（參見第20圖）。舉例而言，在隨後將用於接觸件118A（參見第20圖）的開口83A蝕刻至磊晶區54的期間，自對準接觸件介電質80可為閘極堆疊72及閘極間隔物46提供保護。由於第一自對準接觸件介電質80的存在，降低開口83A之蝕刻的微小製程變化在接觸件118A與閘極堆疊72之間形成電性短路的可能性。在此方法中，接觸件118A為「自對準」接觸件。
第一自對準接觸件介電質80的形成可包括：執行蝕刻製程以形成凹槽於閘極堆疊72中、以介電材料填充凹槽、然後執行如化學機械研磨製程或機械磨光法的平坦化製程，以移除介電材料的多餘部分。也可在蝕刻製程中凹入閘極間隔物46。在一些實施例中，第一自對準接觸件介電質80的頂表面可與閘極間隔物46的頂表面大致齊平，或第一自對準接觸件介電質80的頂表面可突出高於閘極間隔物46的頂表面。部分第一自對準接觸件介電質80的大小及位置自對準於閘極堆疊72及閘極間隔物46。第一自對準接觸件介電質80的材料可選自且不限於：氮化鈦、氧化鉿、氮化鋯、氧化鋁、氮氧化鋁（aluminum oxy-nitride）、矽、氧化矽、氮化矽、氮氧化矽、碳化矽、氮碳化矽、碳氧化矽（silicon oxy-carbide）、氮碳氧化矽（silicon oxy-carbo-nitride）、其他氮化物、其它氧化物、其他介電材料、其他類似材料、或前述的組合。可使用適合的沉積製程來形成第一自對準接觸件介電質80，例如：化學氣相沉積、原子層沉積、流動式化學氣相沉積、電漿輔助化學氣相沉積、金屬有機化學氣相沉積（MOCVD）、旋轉塗佈、或其他沉積方法。
第11圖是根據一些實施例，繪示出第二層間介電質61的形成。第二層間介電質61形成於閘極堆疊72、閘極間隔物46、及第一層間介電質60上。若存在蓋層，第二層間介電質61可形成於蓋層上。第二層間介電質61可由類似第一層間介電質60的介電材料、具有不同組成的不同介電材料、或使用不同製程形成的介電材料來形成。舉例而言，第二層間介電質61可包括使用流動式化學氣相沉積、旋轉塗佈、化學氣相沉積、或其他沉積方法所形成的介電材料。
第12-20圖是根據一些實施例，繪示出接觸件118（參見第20圖中的接觸件118A-B）的形成。第12-20圖繪示了第11圖所示的參考剖面「A-A」。在第12-20圖中未示出結構的一些細節。舉例而言，在第12-20圖中未示出源極/汲極區54、源極/汲極矽化物區、半導體鰭片36、淺溝槽隔離區24、及其他部件。參考前述圖式可找到未在第12-20圖中繪示的一些細節，例如可參考第9B或11圖。
第12圖繪示出類似第11圖所示的結構，差別在第12圖繪示出被第一層間介電質60之區域分隔的多個閘極堆疊72。第12圖所示的示例結構包括具有不同節距的閘極堆疊72。作為參考，第一節距區81A包括具有相對較小節距的閘極堆疊72（示出較小的示例節距P1），且第二節距區81B包括具有相對較大節距的閘極堆疊72（示出較大的示例節距P2）。一些實施例中，閘極堆疊72的節距（例如P1或P2）可為約50Å至約5000Å。在一些實施例中，P1：P2的比例可為約1：1至約1：100。在某些情況下，具有較小節距（例如節距P1）的區域可使在那些區域中的源極/汲極接觸件之形成（參見第20圖中的接觸件118A）對製程變化更加敏感。因此，可在具有不同節距（例如不同的節距P1及P2）的區域中形成不同的接觸件，以減少在任一區域中產生缺陷的可能性。舉例而言，可在具有較小節距（例如節距P1）的區域中形成自對準接觸件（例如第20圖中的接觸件118A），並且可在具有較大節距（例如節距P2）的區域中形成非自對準接觸件（non-self-aligned contact）（例如第20圖中的接觸件118B）。本文中所述的製程使接觸件得以形成於具有不同節距的區域中，從而降低製程缺陷的可能性並減少使用的製程步驟數量。
第13圖繪示出穿過第一層間介電質60及第二層間介電質61而形成開口83A及83B。開口83A形成於第一節距區81A中，且開口83B形成於第二節距區81B中。開口83A及83B的形成包括：蝕刻第一層間介電質60及第二層間介電質61以露出接觸蝕刻停止層58的下方部分，然後蝕刻接觸蝕刻停止層58的露出部分，以露出源極/汲極磊晶區54（未在第12-20圖中示出）。一些實施例中，可在第一節距區81A的第一自對準接觸件介電質80中形成凹槽85。可形成凹槽85，使開口83A自對準以形成接觸件118A（參見第20圖）。舉例而言，用於形成自對準開口83A的蝕刻製程可移除第一自對準接觸件介電質80的一些上方部分，但未完全蝕刻穿過第一節距區81A中的第一自對準接觸件介電質80。因此，部分第一自對準接觸件介電質80留在第一節距區81A中的閘極堆疊72上，使接觸件118A得以成為自對準接觸件。舉例而言，蝕刻製程可將第一自對準接觸件介電質80蝕刻約50Å至約1000Å的深度。在凹槽85內，相較於第二節距區81B內的部分第一自對準接觸件介電質80，第一節距區81A內的部分第一自對準接觸件介電質80可具有較接近基底的頂表面。由於第二節距區81B的較大節距，可能不需要使用凹槽85來形成自對準開口，並且可形成開口83B延伸穿過第二節距區81B中的第一自對準接觸件介電質80的整個厚度，而不是先蝕刻凹槽（例如，類似於凹槽85）至第一自對準接觸件介電質80中，再形成開口83B於凹槽內。在一些實施例中，開口83A可比開口83B寬，使導電層82得以更完全地填充開口83A（參見第13圖）。在一些實施例中，開口83A可具有約10Å至約1000Å的寬度，且開口83B可具有約10Å至約800Å的寬度。
可使用適當的光微影及蝕刻技術來形成凹槽85、開口83A、及開口83B。舉例而言，可在第二層間介電質61上形成光阻結構或硬遮罩，並將其圖案化，且將前述圖案用於蝕刻第一層間介電質60、第二層間介電質61、或第一自對準接觸件介電質80。一些實施例中，在一道蝕刻製程中蝕刻凹槽85，且在一道製程或多道不同的製程中蝕刻開口83A及/或開口83B。其他實施例中，在一道蝕刻製程中蝕刻凹槽85及開口83A，並且在不同的蝕刻製程中蝕刻開口83B。在一些實施例中，由一或多道非等向性乾蝕刻製程來形成凹槽85、開口83A、及開口83B。舉例而言，蝕刻製程可包括使用製程氣體的乾蝕刻製程，製程氣體以大於蝕刻第一自對準接觸件介電質80的蝕刻速率，選擇性地蝕刻的層間介電質60及61。在一些實施例中，製程氣體可包括一種氣體或氣體的混合物，例如：C4 F6 、CF4 、C5 F、NF3 、O2 、N2 、Ar、Cl、其他類似氣體、或前述之組合。在一些實施例中，可將製程氣體以約50sccm至約2000sccm的總氣體流供應至製程腔室。一些實施例中，蝕刻製程期間的蝕刻腔室壓力為10mTorr至約200mTorr。
繼續參照第13圖，當源極/汲極磊晶區54已由開口83A及開口83B露出時，可形成可選的（optional）矽化物接觸件（未單獨繪示）於磊晶區54上。矽化物接觸件可包括：鈦、鎳、鈷、或鉺，以降低接觸件的肖特基能障高度（Schottky barrier height）。但也可使用其他金屬，例如：鉑、鈀、及其他金屬。可透過毯覆式地沉積適當的金屬層來執行前述矽化，並接續進行退火步驟，使金屬與下方露出的矽反應。然後移除未反應的金屬，例如可透過具選擇性的蝕刻製程。矽化物接觸件的厚度可為約5nm至約50nm。
第14圖是根據一些實施例，繪示出導電層82形成於開口83A及83B中。導電層82與矽化物（如果存在）或磊晶區54實體接觸。形成導電層82使其延伸於第一節距區81A的凹槽85中的第一自對準接觸件介電質80上以及第二節距區81B的第二層間介電質61上。導電層82的沉積量使凹槽85未被導電層82的材料完全填充。舉例而言，凹槽85內的導電層82的頂表面可低於第二層間介電質61的頂表面約1Å至約500Å的距離D1。在開口83A及83B已被導電層82完全填充但凹槽85被導電層82完全填充之前，可停止導電層82的沉積。凹槽85的深度及/或開口83A的較大寬度可使在填充凹槽85之前，先填充開口83A及83B兩者。在一些實施例中，可將第一節距區81A中的導電層82沉積至在基底20上方約100Å至約1000Å的高度。在一些實施例中，可將第二節距區81B中的導電層82沉積至在基底20上方約200Å至約1500Å的高度，其大於第一節距區81A中的導電層82的高度。
在一些實施例中，導電層82包括阻障層（未單獨示出）。阻障層有助於阻擋隨後形成的導電層82擴散至鄰近的介電材料中，例如層間介電質60或61。阻障層可由以下材料形成：鈦、氮化鈦、鉭、氮化鉭、錳、氧化錳、鈷、氧化鈷、氮化鈷、鎳、氧化鎳、氮化鎳、碳化矽、氧摻雜碳化矽、氮摻雜碳化矽、氮化矽、氧化鋁、氮化鋁、氧氮化鋁、聚合物，例如聚醯亞胺（polyimide）、聚苯并㗁唑（polybenzoxazole，PBO）、其他材料、或前述之組合。阻障層的形成可透過：化學氣相沉積、物理氣相沉積、電漿輔助化學氣相沉積、原子層沉積、旋轉塗佈技術（SOD）、其他方法、或前述之組合。在一些實施例中，阻障層是被省略的。
導電層82包括形成於開口83A和開口83B內、及阻障層（如果存在）上的導電材料。導電材料可包括適合的導電材料，例如：W、Al、Cu、AlCu、W、TaC、TaCN、TaSiN、Mn、Zr、TiN、Ta、TaN、Ni、Ti、TiAlN、Ru、Mo、或WN，而也可使用任何適合的材料，例如：鋁、銅、前述材料的合金、前述之組合，或其他材料，且可使用沉積製程來沉積，例如：濺鍍（sputtering）、化學氣相沉積、電鍍、無電鍍（electroless plating）、或其他沉積製程。
參照第15圖，根據一些實施例，將導電層82凹入。可將導電層82凹入到其高度低於第一節距區81A的第一自對準接觸件介電質80之頂表面且低於第二節距區81B的第二層間介電質61之頂表面。在一些實施例中，可將導電層82凹入約50Å至約500Å的距離D2。一些實施例中，相較於第二節距區81B中的導電層82之頂表面，第一節距區81A中的導電層82可具有較接近基底的頂表面。舉例而言，第一節距區81A中的導電層82可在基底20上方具有約50Å至約800Å的高度，且第二節距區81B中的導電層82可在基底20上方具有約100Å至約1300Å的高度。但可利用任何適合的距離，且可在結構的不同區域中將導電層82凹入不同的距離。可使用濕蝕刻製程、乾蝕刻製程、或前述之組合，將導電層82凹入。在一些實施例中，使用一或多種蝕刻劑將導電層82凹入，相對於第一自對準接觸件介電質80的材料及/或第二層間介電質61的材料，前述蝕刻劑對導電層82的材料具選擇性。
在某些情況下，以導電層82完全填充凹槽85需要在凹入之前將多餘的導電層82在另外的步驟（例如使用化學機械研磨製程或其他平坦化製程）中移除，以在第一節距區81A及第二節距區81B兩者中達到均勻的凹入。舉例而言，若凹槽85被導電層82完全填充，則導電層82在第一節距區81A中的開口83A上方的厚度可顯著地大於導電層82延伸於第二節距區81B中的開口83B上方的厚度。例如，若未先執行化學機械研磨製程，則導電層82的此厚度差異可能對第一節距區81A及第二節距區81B的凹入造成不可接受的差異。在第14-15圖所示的實施例中，因為凹槽85僅部分地被導電層82填充，而不是被導電層82完全填充，所以可在未先移除多餘的導電層82的情況下（例如，使用化學機械研磨製程或其他平坦化製程）執行導電層82的凹入。透過沉積導電層82使凹槽85未被完全填充，可減小開口83A上方的導電層82的厚度與開口83B上方的導電層82的厚度之間的差異，在不先執行平坦化製程的情況下，可使第一節距區81A及第二節距區81B中的凹入更均勻。以此方式，透過不先執行平坦化製程，可減少製程步驟的數量。此外，減少製程期間所執行的平坦化製程的總數量，可使較大高度的第一自對準接觸件介電質80保留在鰭式場效電晶體裝置中的每個閘極堆疊72上（參見第17圖）。
第16圖是根據一些實施例，繪示出第二自對準接觸件介電質88的形成。第二自對準接觸件介電質88使自對準接觸件118得以形成於第一節距區81A內（參見第20圖）。舉例而言，第二自對準接觸件介電質88可在後續製程期間保護第一節距區81A中的導電層82，以降低接觸件118A的導電材料116（參見第20圖）與其他導電部件之間形成電性短路的可能性。第二自對準接觸件介電質88形成於第一自對準接觸件介電質80、導電層82、及第二層間介電質61上。舉例而言，在第一節距區81A中，第二自對準接觸件介電質88上形成於第一自對準接觸件介電質80及導電層82上，而在第二節距區81B中，第二自對準接觸件介電質88形成於第二層間介電質61及導電層82上。在一些實施例中，第二自對準接觸件介電質88可填充凹槽85。舉例而言，基底20上方的第一節距區81A中的第二自對準接觸件介電質88的頂表面可高於第二節距區81B中的第二層間介電質61的頂表面。第二自對準接觸件介電質88的材料可選自且不限於：氮化鈦、氧化鉿、氮化鋯、氧化鋁、氮氧化鋁（aluminum oxy-nitride）、矽、氧化矽、氮化矽、氮氧化矽、碳化矽、氮碳化矽、碳氧化矽（silicon oxy-carbide）、氮碳氧化矽（silicon oxy-carbo-nitride）、其他氮化物、其它氧化物、其他介電材料、其他類似材料、或前述的組合。可使用適合的沉積製程來形成第二自對準接觸件介電質88，例如：化學氣相沉積、原子層沉積、流動式化學氣相沉積、電漿輔助化學氣相沉積、金屬有機化學氣相沉積（MOCVD）、旋轉塗佈、或其他沉積方法。一些實施例中，第二自對準接觸件介電質88的材料不同於第一自對準接觸件介電質80的材料，相較於第一自對準接觸件介電質80的材料，可使後續蝕刻製程對第二自對準接觸件介電質88的材料具有選擇性。
參照第17圖，對第二自對準接觸件介電質88執行平坦化製程，以平坦化第一自對準接觸件介電質80、第二自對準接觸件介電質88、及導電層82。平坦化可包括一或多道蝕刻製程或研磨製程，例如化學機械研磨製程。因為第二節距區81B中的導電層82的厚度較大（參見第16圖），所以在平坦化製程期間將第二自對準接觸件介電質88從導電層82上移除。因此，在第一節距區81A中，第二自對準接觸件介電質88保留在導電層82上，而在第二節距區81B中，導電層82上不具有第二自對準接觸件介電質88。在平坦化製程後，第一自對準接觸件介電質80、第二自對準接觸件介電質88、導電層82、及第一層間介電質60所露出的頂表面是齊平的。
因為凹槽85未被導電層82完全填充（參見第14圖），所以在第二自對準接觸件介電質88的平坦化之前所執行的平坦化製程較少，因此，第一自對準接觸件介電質80在閘極堆疊72上方的高度可大於執行較多平坦化製程的第一自對準接觸件介電質80的高度。在一些實施例中，對第二自對準接觸件介電質88執行平坦化製程後，第一自對準接觸件介電質80在閘極堆疊72上方具有約50Å至約500Å的高度D3。在一些實施例中，對第二自對準接觸件介電質88執行平坦化製程後，第一自對準接觸件介電質80的頂表面在基底20上方的距離D4為約50Å至約800Å。一些實施例中，在執行平坦化製程之後，導電層82上的第二自對準接觸件介電質88具有約10Å至約300Å的厚度。一些實施例中，在執行平坦化製程後，第一節距區81A中的導電層82具有約10Å至約300Å的高度，且第二節距區81B中的導電層82具有約50Å至約500Å的高度。
在某些情況下，閘極堆疊72上的第一自對準接觸件介電質80具有較大的可用厚度可增加形成鰭式場效電晶體裝置的製程靈活性。舉例而言，由於第一自對準接觸件介電質80的厚度較大，過度的平坦化（over-planarizing）或不足的平坦化（under-planarizing）之裕度（margin）可較大，因此可改善產率。此外，第一自對準接觸件介電質80的厚度較大可使平坦化的執行更徹底或更完全（cleanly）。另外，在閘極堆疊72上的第一自對準接觸件介電質80的厚度較大可降低短路的可能性（例如：接觸件至閘極、閘極至閘極、或接觸件至接觸件的短路），並由此改善產率。透過減少所執行的平坦化製程數量，也可降低製程成本。
第18圖是根據一些實施例，繪示出蝕刻停止層102及硬遮罩104的形成。蝕刻停止層102及硬遮罩104是用於形成且保留源極/汲極接觸件開口106的圖案（參見第19圖）。蝕刻停止層102可由氧化物、氮化物、碳化物、碳氧化物、其他材料、或前述之組合來形成。可透過適當的沉積製程來形成蝕刻停止層102，例如：化學氣相沉積、物理氣相沉積、原子層沉積、或其他製程。硬遮罩104可由氮化鈦、氮化硼、氧化物、氮化物、其他材料、或前述之組合來形成。可透過適當的沉積製程來形成硬遮罩104，例如：化學氣相沉積、物理氣相沉積、原子層沉積、旋轉塗佈、或其他製程。
參照第19圖，根據一些實施例，形成源極/汲極接觸件開口106。形成源極/汲極接觸件開口106以露出第一節距區81A中的接觸插塞82。可使用適當的光微影及蝕刻製程來形成源極/汲極接觸件開口106。舉例而言，可將硬遮罩104圖案化，然後將其作為蝕刻遮罩使用，以形成源極/汲極接觸件開口106。可使用適當的蝕刻製程來形成源極/汲極接觸件開口106，例如乾蝕刻製程。前述蝕刻製程移除導電層82上的第二自對準接觸件介電質88，以露出導電層82，在導電層82上將形成接觸件118A（參見第20圖）。在一些實施例中，相對於第一自對準接觸件介電質80的材料，蝕刻製程對第二自對準接觸件介電質88的材料具有選擇性。
參照第20圖，根據一些實施例，形成接觸件118A及接觸件118B。接觸件118A及接觸件118B提供電性連接至磊晶區54。由於第一自對準接觸件介電質80及/或第二自對準接觸件介電質88的存在，可將接觸件118A視為「自對準」接觸件。接觸件118A的形成可透過：填充導電將材料116至開口106中，並執行平坦化製程（例如，化學機械研磨製程或研磨製程）以移除導電材料116的多餘部分。平坦化製程還露出第二節距區81B中的導電層82，從而形成接觸件118B。在平坦化製程之後，導電材料116、導電層82、第一自對準接觸件介電質80、及第二自對準接觸件介電質88所露出的表面可為齊平的。如第20圖所示，第一節距區81A中的接觸件118A可包括設置於導電層82上的導電材料116，且第二節距區81B中的接觸件118B可不具有導電材料116。根據本發明的一些實施例，導電材料116包括擴散阻障層（可由氮化鈦、氮化鉭、鈦、或鉭形成）以及填充材料（例如：銅、鎢、鈷、釕）、或其他類似材料。可透過沉積製程來形成導電材料116，例如：物理氣相沉積、化學氣相沉積、其他製程、或前述之組合。
本發明實施例具有一些有利特徵。隨著積體電路中的部件尺寸減少，源極/汲極接觸插塞及閘極接觸插塞的尺寸也減少。舉例而言，由於光微影製程的侷限及表面形貌，形成具有小尺寸的接觸插塞變得更加困難。在某些情況下，將多個自對準介電質用於形成自對準接觸件於具有小的部件或節距的一些區域中。在自對準接觸件的形成期間，可使用多個平坦化步驟。本發明實施例描述的技術是使用較少的平坦化步驟來形成用於鰭式場效電晶體裝置的自對準接觸件，使較大高度的自對準介電材料保留在鰭式場效電晶體裝置的閘極堆疊上方。透過減少平坦化步驟的數量，可降低鰭式場效電晶體裝置的製程成本及時間。此外，閘極堆疊上的自對準介電材料的較大厚度允許更多製程變化，而不會增加製程相關的產率損失之風險。透過降低在製程期間形成電性短路的風險，自對準介電材料的較大厚度也可改善產率。
根據本發明的一些實施例，半導體裝置的形成方法包括：形成半導體鰭片於基底上、形成第一閘極堆疊及第二閘極堆疊於半導體鰭片上，第一閘極堆疊及第二閘極堆疊被層間介電質圍繞、形成第一介電材料於第一閘極堆疊上及第二閘極堆疊上，其中第一介電材料的頂表面在基底上方具有第一高度、執行蝕刻製程，以形成第一開口於鄰近第一閘極堆疊的層間介電質中，且形成第二開口於鄰近第二閘極堆疊的層間介電質中，其中在蝕刻製程後，第一閘極堆疊上的第一介電材料的頂表面在基底上方具有第二高度，其小於第一高度、形成第一導電材料於第一開口中以形成第一接觸插塞以及於第二開口中以形成第二接觸插塞、形成第二介電材料於第一接觸插塞上及第二接觸插塞上、以及對第二介電材料執行平坦化製程，其中在平坦化製程後，露出第二接觸插塞的第一導電材料，且第一接觸插塞的第一導電材料被第二介電材料所覆蓋。一實施例中，形成第一導電材料於第一開口中及第二開口中包括：沉積第一導電材料於第一閘極堆疊上的第一介電材料上以及第二閘極堆疊上的第一介電材料上，其中第一閘極堆疊上的第一介電材料上的第一導電材料的頂表面在基底上方具有第五高度，其介於第二高度與第一高度之間。一實施例中，半導體裝置的形成方法包括凹入第一導電材料，以露出第一閘極堆疊上的第一介電材料以及第二閘極堆疊上的第一介電材料。一實施例中，在對第二介電材料執行平坦化製程後，第二接觸插塞的第一導電材料之頂表面與覆蓋第一接觸插塞的第二介電材料之頂表面齊平。一實施例中，半導體裝置的形成方法包括：移除第二介電材料以露出第一接觸插塞，且沉積第二導電材料於露出的第一接觸插塞上。一實施例中，第一閘極堆疊為具有第一節距的多個第一閘極堆疊中的其中之一，其中第二閘極堆疊為具有第二節距的多個第二閘極堆疊中的其中之一，其中第一節距小於第二節距。一實施例中，第一介電材料與第二介電材料不同。一實施例中，半導體裝置的形成方法包括：形成第一源極/汲極區於鄰近第一閘極堆疊的半導體鰭片中，其中第一接觸插塞與第一源極/汲極區電性連接。一實施例中，在蝕刻製程後，第二閘極堆疊上的第一介電材料之一頂表面在基底上方具有第一高度。
根據本發明的一些實施例，半導體裝置的形成方法包括：形成第一閘極堆疊於第一鰭片上且形成第二閘極堆疊於第二鰭片上、沉積第一介電材料於第一閘極堆疊上及第二閘極堆疊上、形成第一開口於鄰近第一閘極堆疊的第一介電材料中且形成第二開口於鄰近第二閘極堆疊的第一介電材料中、蝕刻第一閘極堆疊上的第一介電材料，其中此蝕刻形成具有一第一深度的一凹槽於第一介電材料中、以及形成第一接觸件於第一開口中且形成第二接觸件於第二開口中，其包括：沉積導電材料於第一開口中及第二開口中，其中導電材料在第一開口上方具有第一高度，其小於第一深度、沉積第二介電材料於第一開口中的導電材料上及第二開口中的導電材料上、以及使用平坦化製程，以移除第二開口中的導電材料上的第二介電材料。一實施例中，第二介電材料延伸於第一閘極堆疊上及第二閘極堆疊上，其中第一閘極堆疊上的第二介電材料之頂表面低於第二閘極堆疊上的第二介電材料之頂表面。一實施例中，在執行平坦化製程後，第一開口中的導電材料仍被第二介電材料所覆蓋。一實施例中，在執行平坦化製程後，第一開口內的第一介電材料在第一閘極堆疊上方具有50Å至500Å的厚度。一實施例中，半導體裝置的形成方法包括在沉積第二介電材料前凹入導電材料。一實施例中，在凹入導電材料後，第二閘極堆疊上的第一介電材料之厚度大於第一閘極堆疊上的第一介電材料之厚度。一實施例中，半導體裝置的形成方法包括：形成第一磊晶源極/汲極區於第一鰭片中且形成第二磊晶源極/汲極區於第二鰭片中，其中第一開口露出第一磊晶源極/汲極區且第二開口露出第二磊晶源極/汲極區。
根據本發明的一些實施例，半導體裝置包括：半導體鰭片，突出於基底、第一閘極堆疊，位於半導體鰭片上，及第二閘極堆疊，位於半導體鰭片上、第一源極/汲極區，位於鄰近第一閘極堆疊的半導體鰭片中，及第二源極/汲極區，位於鄰近第二閘極堆疊的半導體鰭片中、第一閘極堆疊上的第一介電材料之第一層，及第二閘極堆疊上的此第一介電材料之一第二層、第一源極/汲極接觸件，位於第一源極/汲極區上且鄰近第一閘極堆疊、第一源極/汲極接觸件之頂表面上的第二介電材料的第一層、以及第二源極/汲極接觸件，位於第二源極/汲極區上且鄰近第二閘極堆疊，其中第二源極/汲極接觸件之頂表面不具有第二介電材料。一實施例中，第二源極/汲極接觸件延伸高於第一源極/汲極接觸件。一實施例中，第一介電材料與第二介電材料不同。一實施例中，第一介電材料在基底上方具有50Å至500Å的高度。
以上概述數個實施例之特點，以便在本發明所屬技術領域中具有通常知識者可更好地了解本發明的各個方面。在本發明所屬技術領域中具有通常知識者，應理解其可輕易地利用本發明實為基礎，設計或修改其他製程及結構，以達到和此中介紹的實施例之相同的目的及/或優點。在本發明所屬技術領域中具有通常知識者，也應理解此類等效的結構並無背離本發明的精神與範圍，且其可於此作各種的改變、取代、和替換而不背離本發明的精神與範圍。
10:晶圓 20:基底 22:井區 24:隔離區 24A:頂表面 26:半導體條 28:墊氧化層 30:硬遮罩層 36:鰭片 38:虛設閘極堆疊 40:虛設閘極介電質 42:虛設閘極電極 44:硬遮罩層 46:閘極間隔物 50:凹槽 54:磊晶區 58:接觸蝕刻停止層 60:第一層間介電質 61:第二層間介電質 62:溝槽 64:界面層 66:高介電常數介電層 68:閘極介電質 70:閘極電極 72:閘極堆疊 74:含金屬層 76:金屬填充區 80:第一自對準接觸件介電質 81A:第一節距區 81B:第二節距區 82:導電層 83A,83B:開口 85:凹槽 88:第二自對準接觸件介電質 102:蝕刻停止層 104:硬遮罩 106:開口 116:導電材料 118A,118B:接觸件 D1,D2:距離 D3:高度 D4:距離 P1,P2:節距
由以下的詳細敘述配合所附圖式，可最好地理解本發明實施例。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製。事實上，可任意地放大或縮小各種元件的尺寸，以清楚地表現出本發明實施例之特徵。 第1-6圖是根據一些實施例，繪示出形成源極/汲極接觸插塞之中間階段的透視示意圖。 第7A-B圖是根據一些實施例，繪示出形成源極/汲極接觸插塞之中間階段的透視及剖面示意圖。 第8圖是根據一些實施例，繪示出形成源極/汲極接觸插塞之中間階段的剖面示意圖。 第9A-B圖是根據一些實施例，繪示出形成源極/汲極接觸插塞之中間階段的透視及剖面示意圖。 第10-11圖是根據一些實施例，繪示出形成源極/汲極接觸插塞之中間階段的透視示意圖。 第12-20圖是根據一些實施例，繪示出形成源極/汲極接觸插塞之中間階段的剖面示意圖。
20:基底
46:閘極間隔物
60:第一層間介電質
61:第二層間介電質
72:閘極堆疊
80:第一自對準接觸件介電質
81A:第一節距區
81B:第二節距區
82:導電層
85:凹槽
D1:距離

Claims (20)

  1. 一種半導體裝置的形成方法，包括： 形成一半導體鰭片於一基底上； 形成一第一閘極堆疊及一第二閘極堆疊於該半導體鰭片上，該第一閘極堆疊及該第二閘極堆疊被一層間介電質圍繞； 形成一第一介電材料於該第一閘極堆疊上及該第二閘極堆疊上，其中該第一介電材料的一頂表面在該基底上方具有一第一高度； 執行一蝕刻製程，以形成一第一開口於鄰近該第一閘極堆疊的該層間介電質中，且形成一第二開口於鄰近該第二閘極堆疊的該層間介電質中，其中在該蝕刻製程後，該第一閘極堆疊上的該第一介電材料的一頂表面在該基底上方具有一第二高度，其小於該第一高度； 形成一第一導電材料於該第一開口中以形成一第一接觸插塞、以及於該第二開口中以形成一第二接觸插塞； 形成一第二介電材料於該第一接觸插塞上及該第二接觸插塞上；以及 對該第二介電材料執行一平坦化製程，其中在該平坦化製程後，露出該第二接觸插塞的該第一導電材料，且該第一接觸插塞的該第一導電材料被該第二介電材料所覆蓋。
  2. 如請求項1之半導體裝置的形成方法，其中形成該第一導電材料於該第一開口中及該第二開口中包括：沉積該第一導電材料於該第一閘極堆疊上的該第一介電材料上以及該第二閘極堆疊上的該第一介電材料上，其中該第一閘極堆疊上的該第一介電材料上的該第一導電材料的一頂表面在該基底上方具有一第五高度，其介於該第二高度與該第一高度之間。
  3. 如請求項2之半導體裝置的形成方法，更包括凹入該第一導電材料，以露出該第一閘極堆疊上的該第一介電材料以及該第二閘極堆疊上的該第一介電材料。
  4. 如請求項1之半導體裝置的形成方法，其中在對該第二介電材料執行該平坦化製程後，該第二接觸插塞的該第一導電材料之一頂表面與覆蓋該第一接觸插塞的該第二介電材料之一頂表面齊平。
  5. 如請求項1之半導體裝置的形成方法，更包括：移除該第二介電材料以露出該第一接觸插塞，且沉積一第二導電材料於露出的該第一接觸插塞上。
  6. 如請求項1之半導體裝置的形成方法，其中該第一閘極堆疊為具有一第一節距的複數個第一閘極堆疊中的其中之一，其中該第二閘極堆疊為具有一第二節距的複數個第二閘極堆疊中的其中之一，其中該第一節距小於該第二節距。
  7. 如請求項1之半導體裝置的形成方法，其中該第一介電材料與該第二介電材料不同。
  8. 如請求項1之半導體裝置的形成方法，更包括：形成一第一源極/汲極區於鄰近該第一閘極堆疊的該半導體鰭片中，其中該第一接觸插塞與該第一源極/汲極區電性連接。
  9. 如請求項1之半導體裝置的形成方法，其中在該蝕刻製程後，該第二閘極堆疊上的該第一介電材料之一頂表面在該基底上方具有該第一高度。
  10. 一種半導體裝置的形成方法，包括： 形成一第一閘極堆疊於一第一鰭片上且形成一第二閘極堆疊於一第二鰭片上； 沉積一第一介電材料於該第一閘極堆疊上及該第二閘極堆疊上； 形成一第一開口於鄰近該第一閘極堆疊的該第一介電材料中且形成一第二開口於鄰近該第二閘極堆疊的該第一介電材料中； 蝕刻該第一閘極堆疊上的該第一介電材料，其中該蝕刻形成具有一第一深度的一凹槽於該第一介電材料中；以及 形成一第一接觸件於該第一開口中且形成一第二接觸件於該第二開口中，包括： 沉積一導電材料於該第一開口中及該第二開口中，其中該導電材料在該第一開口上方具有一第一高度，其小於該第一深度； 沉積一第二介電材料於該第一開口中的該導電材料上及該第二開口中的該導電材料上；以及 使用一平坦化製程，以移除該第二開口中的該導電材料上的該第二介電材料。
  11. 如請求項10之半導體裝置的形成方法，其中該第二介電材料延伸於該第一閘極堆疊上及該第二閘極堆疊上，其中該第一閘極堆疊上的該第二介電材料之一頂表面低於該第二閘極堆疊上的該第二介電材料之一頂表面。
  12. 如請求項10之半導體裝置的形成方法，其中在執行該平坦化製程後，該第一開口中的該導電材料仍被該第二介電材料所覆蓋。
  13. 如請求項12之半導體裝置的形成方法，其中在執行該平坦化製程後，該第一開口內的該第一介電材料在該第一閘極堆疊上方具有50Å至500Å的厚度。
  14. 如請求項10之半導體裝置的形成方法，更包括在沉積該第二介電材料前凹入該導電材料。
  15. 如請求項10之半導體裝置的形成方法，其中在凹入該導電材料後，該第二閘極堆疊上的該第一介電材料之厚度大於該第一閘極堆疊上的該第一介電材料之厚度。
  16. 如請求項10之半導體裝置的形成方法，更包括：形成一第一磊晶源極/汲極區於該第一鰭片中且形成一第二磊晶源極/汲極區於該第二鰭片中，其中該第一開口露出該第一磊晶源極/汲極區且該第二開口露出該第二磊晶源極/汲極區。
  17. 一種半導體裝置，包括： 一半導體鰭片，突出於一基底； 一第一閘極堆疊，位於該半導體鰭片上，及一第二閘極堆疊，位於該半導體鰭片上； 一第一源極/汲極區，位於鄰近該第一閘極堆疊的該半導體鰭片中，及一第二源極/汲極區，位於鄰近該第二閘極堆疊的該半導體鰭片中； 該第一閘極堆疊上的一第一介電材料之一第一層，及該第二閘極堆疊上的該第一介電材料之一第二層； 一第一源極/汲極接觸件，位於該第一源極/汲極區上且鄰近該第一閘極堆疊； 該第一源極/汲極接觸件之一頂表面上的一第二介電材料的一第一層；以及 一第二源極/汲極接觸件，位於該第二源極/汲極區上且鄰近該第二閘極堆疊，其中該第二源極/汲極接觸件之一頂表面不具有該第二介電材料。
  18. 如請求項17之半導體裝置，其中該第二源極/汲極接觸件延伸高於該第一源極/汲極接觸件。
  19. 如請求項17之半導體裝置，其中該第一介電材料與該第二介電材料不同。
  20. 如請求項17之半導體裝置，其中該第一介電材料在該基底上方具有50Å至500Å的高度。
TW109128578A 2019-08-23 2020-08-21 半導體裝置及其形成方法 TWI777224B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/549,093 US11189727B2 (en) 2019-08-23 2019-08-23 FinFET contacts and method forming same
US16/549,093 2019-08-23

Publications (2)

Publication Number Publication Date
TW202123472A true TW202123472A (zh) 2021-06-16
TWI777224B TWI777224B (zh) 2022-09-11

Family

ID=74646394

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109128578A TWI777224B (zh) 2019-08-23 2020-08-21 半導體裝置及其形成方法

Country Status (3)

Country Link
US (1) US11189727B2 (zh)
CN (1) CN112420612A (zh)
TW (1) TWI777224B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10825914B2 (en) * 2017-11-13 2020-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Manufacturing method of semiconductor device
CN113782434A (zh) * 2021-08-12 2021-12-10 上海华力集成电路制造有限公司 一种减小FinFET标准单元面积的方法及其形成的器件
CN113782443A (zh) * 2021-08-31 2021-12-10 上海华力集成电路制造有限公司 一种半导体器件及其形成方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9406804B2 (en) 2014-04-11 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with contact-all-around
US9443769B2 (en) 2014-04-21 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wrap-around contact
US9831183B2 (en) 2014-08-07 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and method of forming
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US9548366B1 (en) * 2016-04-04 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Self aligned contact scheme
US10177241B2 (en) * 2016-10-28 2019-01-08 Globalfoundries Inc. Methods of forming a gate contact for a transistor above the active region and an air gap adjacent the gate of the transistor
US10522642B2 (en) * 2016-12-14 2019-12-31 Taiwan Semiconductor Manufacturing Co. Ltd. Semiconductor device with air-spacer
KR20180097932A (ko) * 2017-02-24 2018-09-03 동우 화인켐 주식회사 온도와 장력 제어를 이용한 터치 센서 필름 제조방법
US10636697B2 (en) * 2017-11-30 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Contact formation method and related structure
KR20200022147A (ko) * 2018-08-22 2020-03-03 삼성전자주식회사 반도체 장치 및 제조방법
US11195745B2 (en) * 2019-05-20 2021-12-07 International Business Machines Corporation Forming single and double diffusion breaks for fin field-effect transistor structures

Also Published As

Publication number Publication date
CN112420612A (zh) 2021-02-26
US20210057571A1 (en) 2021-02-25
US11189727B2 (en) 2021-11-30
TWI777224B (zh) 2022-09-11

Similar Documents

Publication Publication Date Title
KR102184026B1 (ko) 반도체 디바이스용 접촉 플러그 및 그 형성 방법
TWI740522B (zh) 半導體裝置及其形成方法
CN111863810A (zh) 半导体装置结构及其形成方法
TWI777224B (zh) 半導體裝置及其形成方法
TW201824492A (zh) 半導體裝置及其製造方法
US20230387228A1 (en) Contact plug structure of semiconductor device and method of forming same
CN112510091A (zh) 半导体器件及其形成方法
TWI721605B (zh) 積體電路結構及其形成方法
TWI808374B (zh) 半導體裝置及其形成方法
US11145728B2 (en) Semiconductor device and method of forming same
TWI806103B (zh) 形成半導體裝置的方法
US20220285512A1 (en) Semiconductor Device With Gate Isolation Features And Fabrication Method Of The Same
CN114823517A (zh) 半导体器件及其形成方法
TW202143300A (zh) 半導體裝置及其製造方法
TWI749871B (zh) 半導體元件及形成半導體元件之方法
TWI822002B (zh) 半導體元件及其形成方法
US20230187535A1 (en) Semiconductor structure with modified spacer and method for forming the same
US11862508B2 (en) FinFET device and method of forming same
TWI809473B (zh) 形成鰭式場效電晶體之方法
US20230335607A1 (en) Method for forming epitaxial source/drain features and semiconductor devices fabricated thereof
US20230387200A1 (en) Semiconductor structure and method for manufacturing the same
CN112750816A (zh) 半导体装置
KR20230075330A (ko) 자기 정렬 컨택트 형성을 위한 더미 하이브리드 필름
KR20230158405A (ko) 언더 에피택시 격리 구조체
KR20230131064A (ko) 트랜지스터 내의 일함수 금속 및 이를 형성하는 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent