TW202118889A - 蝕刻輪廓控制用之使用超薄釕金屬硬遮罩的方法 - Google Patents

蝕刻輪廓控制用之使用超薄釕金屬硬遮罩的方法 Download PDF

Info

Publication number
TW202118889A
TW202118889A TW109124537A TW109124537A TW202118889A TW 202118889 A TW202118889 A TW 202118889A TW 109124537 A TW109124537 A TW 109124537A TW 109124537 A TW109124537 A TW 109124537A TW 202118889 A TW202118889 A TW 202118889A
Authority
TW
Taiwan
Prior art keywords
layer
hard mask
etching
mask layer
mhm
Prior art date
Application number
TW109124537A
Other languages
English (en)
Inventor
盧彥典
尤凱鴻
安潔莉 萊利
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202118889A publication Critical patent/TW202118889A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

揭露一種基板（例如，微電子工件）的處理方法，包括形成多層金屬硬遮罩（MHM）層，其中該多層MHM的至少一下部層係包括釕（Ru）。Ru MHM層可為形成在基板上之一或更多下伏層之上的原子層沉積（ALD）Ru MHM層。可將ALD Ru MHM層進行蝕刻以提供經圖案化的ALD Ru MHM層，接著將該經圖案化的ALD Ru MHM層至少部分地使用作為遮罩而保護該一或更多下伏層的一部份，以對該一或更多下伏層進行蝕刻。在一實施例中，所述下伏層的至少一者為硬遮罩層。

Description

蝕刻輪廓控制用之使用超薄釕金屬硬遮罩的方法
本揭露係關於基板（例如微電子工件）的處理。尤其，本揭露提供一種新穎的基板圖案化方法。在一實施例中，該方法可用於處理半導體基板。 [相關申請案的交互參照]
本申請案是主張2019年7月26日提交且標題為「Method and System For Developer Drain Monitoring」的美國臨時專利申請案第62/878,900號；以及2019年7月30日提交且標題為「Method For Using Ultra Thin Ruthenium Metal Hard Mask For Etching Profile Control」的美國臨時專利申請案第62/880,256號；以及2019年9月25日提交且標題為「METHOD FOR USING ULTRA THIN RUTHENIUM METAL HARD MASK FOR ETCHING PROFILE CONTROL」的美國非臨時專利申請案第16/582,297號之優先權；在其所有內容中的揭露皆以參照的方法明確地引入本文中。
在微電子工件中形成裝置通常涉及一系列的製造技術，所述製造技術係關於在基板上形成、圖案化、及移除複數材料層。為了符合當前和下一世代裝置的物理及電性規格，處理流程係在降低特徵部尺寸的同時保持各種圖案化處理的結構整體性。
對於形成在微電子工件上的一些裝置，通孔係形成在一或更多層中以到達導電互連件，其中所述導電互連件係由經圖案化的導電層所形成。通常需要將用於形成通孔的臨界尺寸（CD）精確地進行控制以正確地運作電子裝置，其中例如係使用後端製程（BEOL）蝕刻技術以形成通孔。若通孔的CD小於目標的通孔CD，則在金屬化處理步驟期間將難以利用金屬、或導電材料對該通孔進行填充。此外，由於較小的金屬橫截面積及其對於電性特質的影響，形成在這些較小通孔中的金屬互連件之電阻將會增加。若通孔CD大於目標的通孔CD，則在金屬化過後，於兩相鄰的金屬互連件之間可能會發生短路，而此短路將容易造成電子裝置的失靈。
對於微電子工件，為了促進在經圖案化結構中形成通孔，先前的處理解決方案已將金屬硬遮罩（MHM）層和硬遮罩（HM）層使用作為經圖案化的遮罩，用以覆蓋不被蝕刻的部分下伏層。舉例來說，比起HM層所使用的典型材料，例如矽氮化物（SiN）、二氧化矽（SiO2 ）、矽氮氧化物（SiON）、或其他類似材料，由於鈦氮化物（TiN）具有較高的蝕刻抗性，故已將TiN使用作為MHM層的材料。對於這些先前的處理解決方案，係將MHM層形成在HM層的頂部上，以在蝕刻處理期間較佳地控制通孔CD而形成經圖案化結構（例如，BEOL蝕刻以形成雙重鑲嵌結構）。然而，在蝕刻處理期間，TiN MHM層仍會遭受蝕刻而使HM層產生開口，其中該HM層係用於形成經圖案化結構，包括通孔形成。這種TiN MHM層的非期望蝕刻可能導致通孔CD大於目標的通孔CD，且可能造成較差的局部臨界尺寸均勻性（LCDU）。
先前的解決方案通常係將TiN使用作為MHM層而形成在SiN HM層上。先前的解決方案還可包括位於TiN上的附加HM層。然而，如圖1A-B（先前技術）中所顯示，當在通孔開口步驟中對TiN MHM層進行開口，使得在下伏SiN HM層中亦可開出通孔時，用於此蝕刻術的典型化學品（例如，包括氯（Cl2 ）及氬（Ar）的蝕刻化學品）亦將對下伏SiN HM層進行蝕刻，並在下伏SiN HM層中形成開槽（gouging）。此外，在整個基板上之不同位置處的開槽高度通常會有所不同；例如，源自蝕刻處理中的偏差，像是反應性離子蝕刻（RIE）延遲中的偏差。較密集的圖案通常具有較低的開槽高度，而較不密集的圖案通常具有較高的開槽高度。不同的開槽高度亦將在用以蝕刻下伏層的蝕刻步驟過後形成不同的通孔CD，所述蝕刻步驟例如係用於下伏HM層、超低介電常數（ULK）層、阻障低介電常數（Blok）層、及/或其他層的蝕刻步驟。最終，用於將通孔接觸至下伏導電層（例如，金屬（M）層）的最終通孔CD將會彼此明顯不同。
現在請參照圖1A（先前技術），實施例100係顯示形成在微電子工件上的複數層，該複數層包括作為MHM層的TiN層104、以及作為HM層的SiN層106。氧化物層102（例如，SiO2 ）已在TiN層104上形成並進行圖案化，以在MHM開口處理的一部分中作為附加的HM。下伏於這些層102/104/106的其他層包括例如ULK層的介電層108、Blok層110、及附加介電層112。在介電層112內已形成導電區域114，例如金屬（M）導電區域。圖1B（先前技術）係在已將蝕刻處理用於移除部分TiN MHM層104，以垂直地在該導電區域114上方的該TiN MHM層104中開出通孔的示例性實施例120。位於TiN MHM層104中的此通孔係向下延伸至SiN層106。然而，用於此通孔形成的蝕刻處理可能會在下伏SiN層106中留下如上所述的開槽122，而此開槽122使該SiN層106比在微電子工件的整個基板上所形成的其他通孔更薄。此外，開槽的量可能隨著不同通孔而有所變化，例如源自蝕刻處理中的偏差，像是RIE延遲中的偏差。
在先前的解決方案中使用TiN作為MHM材料所伴隨的另一議題在於，TiN MHM層經常會在後續對於下伏層的蝕刻處理步驟期間被腐蝕，例如對於下伏HM層、ULK層、Blok層、及/或其他下伏層的蝕刻術。如本文所述，用於對這些層進行開口的化學品亦傾向於對TiN MHM層進行蝕刻。舉例來說，如圖2A-C中所顯示，在TiN MHM層中可能會發生側向蝕刻，且在這些下伏層的蝕刻期間還可能損耗TiN MHM層的頂部部分。這種非期望的蝕刻將導致通孔CD大於目標的CD數值。非期望的較大CD數值可能因此產生與金屬（M）接觸件相關的短路、及/或在下伏層（例如，ULK層）中造成較扭曲的通孔輪廓。此外，通常在通孔與溝槽的蝕刻步驟期間將會從此TiN MHM層的側向蝕刻產生TiN殘留物，而這種殘留物可能對通孔開口處理、及形成在微電子工件上之電子裝置相關的良率造成不利地影響。
現在請參照圖2A（先前技術），實施例200係顯示形成在微電子工件上的複數層。如同圖1A-B（先前技術），該複數層包括介電層102、作為MHM層而形成在SiN層106上的TiN層104，而該SiN層106係作為HM層。其他層包括例如ULK層的介電層108、Blok層110、及介電層112。除此之外，有機平坦層（OPL）層146係形成在圖1B（先前技術）中顯示的結構上以作為保護和平坦層，且矽抗反射塗佈（SiARC）層144及光阻（PR）層142係在該OPL層146上形成並進行圖案化。
圖2B（先前技術）係在已將蝕刻處理用於在該導電區域114上方的OPL層146中垂直地將通孔向下開口至SiN層106之後的示例性實施例220。這種通孔形成係暴露出在下伏SiN層106中的開槽122。
圖2C（先前技術）係在已將進一步蝕刻處理用於在導電區域114上所形成的通孔中移除SiN層106之後的示例性實施例240。使用作為MHM層的TiN層104經常在此進一步蝕刻處理的一部分中受到腐蝕。在TiN MHM層104中的這種腐蝕184、及在氧化物層102中的類似腐蝕182導致通孔的臨界尺寸（CD）188大於期望的目標CD。此外，位於SiN層106中的開槽122亦將造成介電層112中的開槽186。此外，SiN層106中的開槽122對於整個基板上的不同通孔之高度差異亦將造成介電層112中的開槽186對於這些不同通孔的不同高度。最終，CD偏差與開槽偏差會導致後續往下形成至導電區域114之通孔的非期望CD偏差，且這些非期望偏差可能在正進行製造之微電子工件中所形成的最終電子裝置中造成缺陷及效能議題。
將會需要提供改善的圖案化處理。
在本文中所揭露的實施例係為金屬硬遮罩（MHM）層使用附加材料以在經圖案化結構的形成中較佳地控制臨界尺寸（CD），其中經圖案化結構的形成包括將通孔形成至下伏層，例如下伏的經圖案化導電層。這種附加材料係提供作為釕（Ru）層，例如使用Ru及/或包含Ru的材料而實施的Ru MHM層，其中包含Ru的該材料對於本文所述的處理步驟係具有類似於Ru的性質。此外，還可使用對於本文所述的處理步驟具有與Ru類似性質的其他金屬、或含金屬材料。在一實施例中，可將Ru MHM層置於TiN MHM層之下以使用作為經圖案化遮罩層，而在蝕刻處理期間保護部份的下伏層，例如係在製造微電子工件時形成穿過下伏層的通孔所使用的蝕刻處理期間。由於Ru對於TiN蝕刻術具有高蝕刻抗性，且對於許多其他BEOL蝕刻配方亦具有比TiN更高的蝕刻抗性，因此在TiN MHM層下添加Ru MHM層可較佳地控制最終結構的蝕刻輪廓、及消除RIE延遲。在此方法中，至少部分包括下伏Ru層的MHM提供了改善的基板處理流程。由於Ru對於其他蝕刻術具有高蝕刻抗性，因此Ru可為薄的Ru層。於是，可在不需添加厚處理層的情況下得到上述的優勢，其中該厚處理層可能會進一步使圖案化物件複雜化。在一實施例中，Ru層可為經由原子層沉積（ALD）所沉積的層。在一實施例中，Ru層僅需2-5 nm厚。亦可實施不同、或附加的特徵、變體、材料、與實施例，以及可使用相關的系統及方法。
對於一實施例，揭露一種微電子工件的處理方法，該方法包括形成多層MHM層，其中該多層MHM的至少一下部層係包括Ru。Ru MHM層可為形成在基板上的一或更多下伏層之上的ALD Ru MHM層。可將ALD Ru MHM層進行蝕刻以提供經圖案化的ALD Ru MHM層，接著可至少部分地將該經圖案化的ALD Ru MHM層使用作為遮罩而保護該一或更多下伏層的一部分，以對該一或更多下伏層進行蝕刻。
在本文所揭露技術的一實施例中，提供一種基板的處理方法。該方法可包括形成多層硬遮罩堆疊，該多層硬遮罩堆疊至少包括第一金屬硬遮罩層、及下伏於該第一金屬硬遮罩層的第二金屬硬遮罩層，該第二金屬硬遮罩層為包括釕的釕金屬硬遮罩層，且該多層硬遮罩堆疊係上覆地形成在該基板上的一或更多下伏層之上。該方法更包括對該多層硬遮罩堆疊進行蝕刻以提供經圖案化釕金屬硬遮罩層，以暴露該一或更多下伏層的複數部分；以及將該經圖案化釕金屬硬遮罩層使用作為遮罩而保護該一或更多下伏層的未暴露部分，以對該一或更多下伏層經暴露的該等部分進行蝕刻。
在該方法的一特定實施例中，該釕金屬硬遮罩層係包括95%或更多釕（Ru）的材料。在另一實施例中，該釕金屬硬遮罩層係包括70%或更多釕的材料。在另一實施例中，該釕金屬硬遮罩層係經由原子層沉積所形成，並具有20 nm或更小的厚度。在該方法的另一實施例中，該釕金屬硬遮罩層具有10 nm或更小的厚度。在該方法的另一實施例中，該方法更包括利用電漿蝕刻處理對該釕金屬硬遮罩層進行蝕刻，其中該電漿蝕刻處理係使用包括氧的電漿。在一些實施例中，對該一或更多下伏層進行蝕刻係包括形成通孔。在該方法的一實施例中，該一或更多下伏層包括介電質硬遮罩層。在一實施例中，該釕金屬硬遮罩層係形成在該介電質硬遮罩層的頂部上。在另一實施例中，該第一金屬硬遮罩層為鈦氮化物層。在另一實施例中，該硬遮罩層包括SiN、SiO2 、或SiON的至少一者。
在上述方法的一替代實施例中，該釕金屬硬遮罩層係經由原子層沉積所形成，並具有20 nm或更小的厚度；以及對該多層硬遮罩進行蝕刻包括用於蝕刻該第一金屬硬遮罩層的第一蝕刻處理、以及用於蝕刻該釕金屬硬遮罩層的第二蝕刻處理，該第一蝕刻處理與該第二蝕刻處理係不同的，在執行該第一蝕刻處理與執行該第二蝕刻處理之間，並無額外的經圖案化層形成在該多層硬遮罩上方。在上述方法的第二替代實施例中，該釕金屬硬遮罩層係經由原子層沉積所形成，並具有20 nm或更小的厚度；以及對該多層硬遮罩進行蝕刻包括用於蝕刻該第一金屬硬遮罩層的第一蝕刻處理、以及用於蝕刻該釕金屬硬遮罩層的第二蝕刻處理，該第一蝕刻處理與該第二蝕刻處理係不同的，在執行該第一蝕刻處理之後且執行該第二蝕刻處理之前，額外的經圖案化層係形成在該多層硬遮罩上方。
在本文中所揭露的實施例係為MHM層使用附加材料以在經圖案化結構的形成中較佳地控制臨界CD，其中經圖案化結構的形成包括將通孔形成至下伏層，例如下伏的經圖案化導電層。這種附加材料係提供作為Ru層，例如使用Ru及/或包含Ru的材料而實施的Ru MHM層，其中包含Ru的該材料對於本文所述的處理步驟係具有類似於Ru的性質。此外，還可使用對於本文所述的處理步驟具有與Ru類似性質的其他金屬、或含金屬材料。在一實施例中，可將Ru MHM層置於TiN MHM層之下以使用作為經圖案化遮罩層，而在蝕刻處理期間保護部份的下伏層。在一實施例中，蝕刻處理係用以在製造微電子工件時形成穿過下伏層的通孔。由於Ru對於TiN蝕刻術具有高蝕刻抗性，且對於其他BEOL蝕刻配方亦具有比TiN更高的蝕刻抗性，因此在TiN MHM層下添加Ru MHM層可較佳地控制最終結構的蝕刻輪廓、及消除RIE延遲。因此，正進行蝕刻的圖案輪廓可受到較佳地控制，並可消除HM層的開槽效應。
在此方法中，至少部分包括下伏Ru層的多層MHM提供了改善的基板處理流程。由於Ru對於其他蝕刻術具有高蝕刻抗性，因此Ru可為薄的Ru層。於是，可在不需添加厚處理層的情況下得到上述的優勢，其中該厚處理層可能會進一步使圖案化物件複雜化。在一實施例中，Ru層可為經由原子層沉積（ALD）所沉積的層。在一實施例中，Ru層僅需2-5 nm厚。亦可實施不同、或附加的特徵、變體、材料、與實施例，以及可使用相關的系統及方法。
對於一實施例，揭露一種微電子工件的處理方法，該方法包括形成多層MHM層，其中該多層MHM的至少一下部層係包括Ru。Ru MHM層可為形成在基板上的一或更多下伏層之上的ALD Ru MHM層。可將ALD Ru MHM層進行蝕刻以提供經圖案化的ALD Ru MHM層。接著，可至少部分地將該經圖案化的ALD Ru MHM層使用作為遮罩而保護該一或更多下伏層的一部分，以對該一或更多下伏層進行蝕刻。
圖3A-5D繪示出示例性處理流程，以說明本文所述之概念的使用。將能理解的是，這些處理流程僅為示例性的，且本文所述的概念可使用在許多其他處理流程中，這些全部將可由本領域中具有通常知識者所充分理解。
因此，例如圖式中所顯示，在一實施例中，為了較佳地控制下伏層（例如，超低介電常數（ULK）層）中的通孔CD，本文所揭露的實施例係導入Ru作為下伏於MHM層的層，伴隨著Ru層沉積在基板的一或更多下伏層上。在一實施例中，下伏層可為包括SiN、SiO2 、SiON、其組合、及/或類似材料的習知硬遮罩層。Ru MHM層可使用Ru及/或包含Ru的材料而加以實行，其中包含Ru的該材料對於本文所述的處理步驟係具有類似於Ru的性質。用以蝕刻MHM層（例如，TiN）的典型MHM蝕刻術可對於含Ru層具有高蝕刻選擇性。此外，由於Ru不會被對於典型TiN層、HM層、及下伏於該HM層的層進行蝕刻所使用的典型蝕刻化學品（例如，Cl2 、N2 、Ar、及Cx Fy 電漿化學品）所蝕刻、或不顯著地蝕刻，因此用以蝕刻Ru MHM層的蝕刻術可對下伏於該Ru層的層具有高蝕刻選擇性（比起習知的MHM蝕刻處理）。舉例來說，下伏於HM層的其他典型層包括ULK層和Blok層。例如，Ru通常是使用基於氧（O2 ）化學品而有效地進行蝕刻，以形成RuO4 。可添加於蝕刻術的其他氣體包括N2 、Cl2 、及/或Ar。因此，Ru不會在標準蝕刻處理（例如，標準BEOL蝕刻處理）期間被腐蝕，而Ru MHM層將保持其初始輪廓及厚度。使用Ru MHM層而不會腐蝕係允許在經圖案化結構（例如，通孔）的形成中較佳地控制CD。
另外，由於該高蝕刻選擇性，因此下伏於MHM層（例如，下伏於TiN MHM層）的Ru層厚度可為非常薄的。在一實施例中，含Ru層可為20 nm或更少。在另一實施例中，含Ru層可少於10 nm。在又另一實施例中，含Ru層可為2-5 nm。由於含Ru層可在如此微小的厚度層級下達成本文所述的期望目的，因此可將添加Ru層對於處理流程的其他處理變數所造成的影響最小化。
本文所述的Ru MHM層技術可應用於當前的蝕刻處理，例如典型BEOL處理整合流程。所揭露的實施例還有效地解決通孔CD扭曲與所經歷的RIE延遲議題，其中係使用結合沉積-蝕刻的解決方案而非僅蝕刻的解決方案。藉由濕式清洗、或表面蝕刻與清洗可將Ru MHM層進行非原位（ex-situ）移除。此外，亦可在形成通孔所使用的相同蝕刻腔室中、利用Ru蝕刻化學品將Ru層進行原位（in-situ）移除。另外，由於Ru層的薄特性，因此可藉由化學機械平坦化（CMP）處理將Ru層輕易移除。
對比於先前的解決方案，本文所揭露使用下伏於MHM層之Ru MHM層的實施例係提供優於先前MHM解決方案的顯著優勢。首先，由於TiN蝕刻術對於含Ru層的選擇特性，因此可將上部MHM層（例如，TiN MHM層）有效地進行蝕刻而沒有Ru MHM層的開槽。接著，由於可藉由基於O2 化學品將Ru MHM層有效地進行蝕刻，且這些化學品對HM層的典型硬遮罩層（例如，使用SiN、SiO2 、SiON、或類似材料的硬遮罩層）具有較高的選擇性，因此用以在Ru MHM層中開出通孔的蝕刻處理步驟可較佳地停止在下伏HM層上方，而不會開槽進入此下伏HM層中。因此，即便有的話，在HM層中將只會發生極少的開槽，並且可對於在先前解決方案中關於後續蝕刻步驟所經歷的RIE延遲議題較有效地進行抑制。此外，Ru MHM層的高蝕刻抗性允許該Ru MHM層在附加下伏層（例如，ULK層、Blok層、及/或其他下伏層）的後續蝕刻步驟期間不被腐蝕。舉例來說，Ru MHM層將不會被下列所腐蝕：（1）典型HM蝕刻術，例如基於氟碳化合物的蝕刻術（在一實施例中為四氟化碳及氬的蝕刻術）；（2）典型低介電常數介電質層蝕刻術、及Blok蝕刻術（在一實施例中為CHx Fy /N2 /Ar蝕刻術）；以及（3）例如N2 /H2 或CO2 的灰化處理中所使用的某些灰化步驟。
因此，如同已揭露實施例中所理解，Ru提供一種有利的材料以用作下伏於典型MHM層的附加層，用以將通孔CD保持在期望或目標參數。由於通孔形成及溝槽蝕刻處理的期間在通孔中並未產生Ru的不純物，因此通孔開口處理的良率亦將較為穩定。
使用Ru MHM層之已揭露實施例的優點包括但不限於下列：（1）有效地消除RIE延遲（例如，在Ru層中幾乎沒有由TiN蝕刻術所造成的開槽，以及幾乎沒有HM層的開槽，其中該HM層可包括SiN、SiO2 、SiON、或其他類似材料）；（2）通孔CD的較佳控制（例如，在通孔及溝槽的蝕刻步驟期間不具Ru MHM層的腐蝕）；以及（3）有助於確保通孔開口處理的良率（例如，在通孔形成與溝槽蝕刻步驟期間並未產生Ru殘留物）。
對於所揭露的一實施例，Ru層係形成在（1）上部MHM層（例如，TiN層）之下、及（2）HM層（例如，SiN HM層）之上，以作為附加的HMH層。對於一實施例，該Ru層係使用一或更多沉積步驟加以形成。該Ru層可透過本領域中習知的各種沉積處理之任何者而形成，所述沉積處理包括化學氣相沉積、電漿沉積等。在一較佳實施例中，使用原子層沉積技術（再次為本領域中習知的技術）可形成薄的Ru層。
請參照圖3A-C、圖4A-C、及5A-D，其顯示形成通孔的處理步驟，其中在上部MHM層下方係使用Ru MHM層以保護下伏層並改善CD控制。如圖3A-C、圖4A-C、及5A-D所顯示，係揭露替代性的處理流程。然而，這些處理流程僅為可結合本文所揭露技術之處理流程的示例，並且可使用其他流程。在第一示例性實施例中，處理流程包括圖3A、3B、3C、4A、4B、及4C中所顯示的處理步驟。第二示例性實施例結合圖3A、3B、5A、5B、5C、及5D中所顯示的步驟。
如圖3A中所顯示，實施例300係顯示在微電子工件上已形成複數層，該複數層包括作為附加MHM層的Ru層301，該Ru層301已形成在上部MHM層（例如，上部TiN層104）之下、及形成在下伏HM層（例如，下伏SiN層106）之上。該複數層還包括例如為超低介電常數（k）層的介電層108、Blok層110、及介電層112。在該介電層112中已形成導電區域114，例如金屬（M）導電區域。在圖案化處理（例如，使用習知的微影技術）的一部分中，已將氧化物層102形成在金屬硬遮罩層（TiN層104及Ru層301）上並加以圖案化而作為硬遮罩層。因此，比起圖1中所見的先前技術，圖3A的實施例300在另一MHM層下方包括薄的附加MHM層（在此例中為Ru層301）。
圖3B係在已將蝕刻處理使用以移除部分TiN層104而在導電區域114上方的TiN層104中開出通孔之後的示例性實施例320。如圖3B中所顯示，由於Ru層301的蝕刻抗性，因此可完成上部MHM層（TiN層104）的蝕刻而沒有Ru層301的開槽。因此，不像先前的解決方案，由於TiN蝕刻術對下伏於TiN的Ru MHM層具有高選擇性，因此這種穿過TiN層104所形成的通孔不會留下開槽區域。另外，在橫跨複數通孔之區域304中的開槽係維持在相同高度，而與區域的寬度無關。
在圖3B的處理過後，可接續替代性處理流程。在第一處理流程（圖3C、4A、4B、及4C）中，可如圖3C中所顯示將Ru層301進行蝕刻。因此，於本處理流程中，在添加後續處理層以將其形成於圖3C中顯示的結構上方之前，係對Ru層301進行蝕刻。如本文所述，在一實施例中，Ru層301的蝕刻術可為使用基於O2 化學品的電漿蝕刻。如圖3C中所顯示，由於O2 化學品對下伏HM層（例如，SiN層106）的高選擇性，因此可在不蝕刻進入下伏HM層的情況下對Ru層301進行蝕刻（對比於上方先前技術圖1B中所顯示的處理流程）。
現在請參照圖4A，實施例400係顯示在微電子工件上已形成複數層，包括在圖3C之實施例340的處理步驟上後續形成附加層。如圖4A中所顯示，在圖3C的結構上已形成OPL層146以作為平坦及保護層。此外，已將SiARC層144及PR層142形成在OPL層146上並進行圖案化。圖4A的附加層僅係顯示作為示例，並可使用其他堆疊與其他圖案化技術。一種替代性處理可例如為OPL、SiON、底部抗反射塗層（BARC）、及PR層的堆疊。
圖4B係在已將蝕刻處理用於在導電區域114上方的OPL層146中將通口向下開至SiN層106過後的示例性實施例420。如圖4B中所顯示，這種通孔形成係將區域304暴露至下伏SiN層106。然而，將能理解的是，OPL層亦可蝕刻上部HM層，在該情況下OPL蝕刻術將停止於TiN層104上。在另一實施例中仍進一步的是，該OPL蝕刻術還可（完全地、或部分地）蝕刻氧化物層102與TiN層104的組合物，並停止在Ru層301上。接著，圖4C係已使用進一步蝕刻處理以移除SiN層106過後的示例性實施例440。對比於先前的解決方案，在此進一步蝕刻處理的部分中並不會腐蝕該Ru層301。即便在氧化物層102甚至TiN層104中仍存在著腐蝕182，但在Ru層301中不存在腐蝕係在形成穿過SiN層106的通孔時改善對臨界尺寸（CD）404的控制。此外，假使存在的話，可對開槽402（由SiN層106的蝕刻術所導致而進入下伏介電層108中）進行較佳地控制（或消除）並將其侷限至期望的臨界尺寸，且關於微電子工件之基板各處的不同通孔之任何開槽402將會更加一致。這種一致性使得後續往下形成至導電區域114的通孔CD為一致的，從而改善正在製造的微電子工件中所形成的最終電子裝置之效能。
如上所述，在圖3B的處理步驟後可進行替代性處理流程。具體來說，處理流程可從圖3B的步驟進行至圖5A-5D的步驟。於此替代性處理流程中，在對Ru層301進行蝕刻之前可在該Ru層301上形成附加層。因此，如圖5A的實施例500中所顯示，於圖3B的處理過後，在該結構上已形成OPL層146以作為平坦及保護層。此外，已將SiARC層144及PR層142形成在OPL層146上並進行圖案化。
圖5B係在已將蝕刻處理用於在導電區域114上方的OPL層146中將通口向下開至Ru層301過後的示例性實施例520。這種通孔形成係將區域304暴露至下伏Ru層301至TiN層104層上方的HM層（在本實施例中為氧化物層102）。然而，將能理解的是，OPL層亦可蝕刻上部HM層，在該情況下OPL蝕刻術將停止於TiN層104上。在另一實施例中仍進一步的是，該OPL蝕刻術還可（完全地、或部分地）蝕刻氧化物層102與TiN層104的組合物，並停止在Ru層301上。接著，如圖5C的實施例540中所顯示，可在區域304中例如使用一種蝕刻術將該Ru層301進行蝕刻，其中該蝕刻術係對Ru進行蝕刻但對下伏硬遮罩層具有選擇性。在所顯示的示例中，Ru蝕刻術可為基於氧的電漿蝕刻。這將區域304暴露至下伏SiN層106。圖5D係已使用進一步蝕刻處理以移除SiN層106過後的示例性實施例560。對比於先前的解決方案，在此進一步蝕刻處理的部分中並不會腐蝕該Ru層301。即便在氧化物層102甚至TiN層104中仍存在著腐蝕182，但在Ru層301中不存在腐蝕係在形成穿過SiN層106的通孔時改善對臨界尺寸（CD）404的控制。此外，假使存在的話，可對開槽402（由SiN層106的蝕刻術所導致而進入下伏介電層108中）進行較佳地控制（或消除）並將其侷限至期望的臨界尺寸，且關於微電子工件之基板各處的不同通孔之任何開槽402將會更加一致。這種一致性使得後續往下形成至導電區域114的通孔CD為一致的，從而改善正在製造的微電子工件中所形成的最終電子裝置之效能。
因此，如上所述，可將遮罩層用以對多層HM及MHM結構之一部分進行開口與暴露。在一實施例中，MHM包括至少二層：上部MHM層和Ru層。在另一實施例中，該多層HM及MHM結構可包括上部硬遮罩與下部HM，且在其之間係形成一多層MHM結構，該多層MHM結構的至少一層為下伏於另一MHM層的Ru層。如圖3C及5C中所顯示，例如藉由O2 電漿可對該Ru層進行蝕刻，而在下部HM層中沒有開槽。在使用一或更多蝕刻處理步驟進行Ru蝕刻以於該Ru MHM層中形成圖案之後，可沉積附加的複數層。這些層可包括例如藉由在HM及MHM層的頂部上進行旋轉塗佈而沉積的OPL層、SiARC層、及PR層。然而，將能理解的是，取決於結合本文所述概念的特定處理流程，可在HM及MHM上使用其他及不同的複數層。
對比於先前技術的解決方案，透過使用Ru MHM層可保護下部HM層免於受到開槽。此外，Ru蝕刻術的蝕刻特性允許蝕刻Ru層而沒有下伏HM層的開槽。另外，亦如同圖4A-C及5A-5D中所顯示，對下伏於Ru層的各種層進行蝕刻的期間不存在Ru層的腐蝕係允許該Ru MHM層保持其所期望的通孔CD而不受到腐蝕。這種在Ru MHM層中不存在腐蝕係允許對通孔CD較精確的控制、及如本文所述的其他優點。
在經由圖4C或5D之處理步驟以對基板進行處理過後，可執行附加蝕刻以將通孔開口至導電區域114。舉例來說，可將介電層108（在一實施例中為ULK層）進行開口，以形成到達下伏層（例如，Blok層110）的通孔。最終，藉由對Blok層110進行蝕刻（與介電層108的蝕刻結合、抑或是作為分離的附加處理步驟）可完成通孔的形成。舉例來說，在SiN HM層和ULK層的蝕刻期間，亦可將下伏的Blok層完全開通。或者，還可將額外的Blok蝕刻步驟使用以將通孔完全開通，以經過Blok層到達下伏的經圖案化導電層（例如，金屬層）。在此之後，可將中介層（例如，OPL）移除（在一實施例中係使用灰化步驟）使HM層和MHM層得以暴露。
在一示例性實施例中，一旦通孔形成完成時，例如當通孔落在金屬（M）層或其他導電層上時，使用蝕刻後處理（PET）可將殘留物從通孔底部與側壁移除。在PET步驟過後，可藉由非原位或原位方法將HM層和MHM層的剩餘部分移除，其中所述方法係獨立地或結合地使用各種習知的濕式蝕刻、乾式蝕刻、或CMP技術。使用薄Ru層（例如，ALD Ru層）的技術對於後續移除Ru層係特別有利的。舉例來說，薄Ru層可經由CMP處理而移除，然而使用CMP處理移除較厚的Ru層係較不有效。由於所揭露Ru層的薄特性，還可較輕易地完成薄Ru層的電漿蝕刻。
還可將微電子工件進行連續處理，隨後將金屬填充至所形成的通孔之中。因此，可將一或更多金屬化處理步驟用以在此通孔內提供金屬填充。亦可實施其他的變體。
關於Ru MHM層，該層可由Ru所製成、或是可由包含Ru材料所製成。對於一示例性實施例，Ru MHM層係包括95%或更多Ru的材料。對於另一示例性實施例，Ru MHM層係包括70%或更多Ru的材料。因此，將能理解的是，可將包含其他材料的釕層使用作為該Ru層，只要該層可使用作為上覆層的蝕刻停止部、並且如本文所述在不對下伏層進行開槽的情況下被適當地移除。
此外，如上所述，用以將Ru層上方的MHM層進行蝕刻的蝕刻技術可對於該Ru層具有高選擇性。舉例來說。用以將上覆於Ru層的TiN MHM層進行蝕刻的Cl2 /Ar蝕刻可對Ru具有選擇性，使得在一實施例中TiN之蝕刻速率至少係大於Ru之蝕刻速率的5倍，而在另一實施例中至少係大於10倍。此外，對於本文所述之實施例，用以將Ru MHM層進行蝕刻的蝕刻術較佳地係對於緊鄰的下伏層具有至少10或更大的選擇性。於是，對於所選定的蝕刻化學品及處理，Ru MHM層之蝕刻速率將會是該緊臨的下伏層之蝕刻速率的至少10倍或更大。作為一示例，Ru MHM層之蝕刻速率係HM層（例如，SiN、SiO2 、或SiON）的至少10倍或更大，其中該HM層為相鄰於該Ru MHM層的緊臨下伏層。對於其他實施例，相對於一或更多下伏層，Ru MHM層對緊臨下伏層具有至少5或更大的選擇性。作為一進一步示例，係將SiN HM層使用作為緊臨下伏的相鄰層，並使用O2 蝕刻化學品。亦可實施其他變體。
應當注意，可將一或更多沉積處理用以形成本文所述的材料層。舉例來說，可使用化學氣相沉積（CVD）、電漿增強CVD（PECVD）、物理氣相沉積（PVD）、原子層沉積（ALD）、濺鍍沉積、及/或其他沉積處理來實施一或更多沉積。對於電漿沉積處理，可在各種壓力、功率、流量、及溫度條件下將前驅物氣體混合物與一或更多稀釋氣體（例如，氬、氮等）結合使用，其中前驅物氣體混合物包括但不限於碳氫化合物、氟碳化合物、或含氮的碳氫化合物。因此，舉例來說，Ru層係可透過可用以形成釕的各種技術之中的任何者而形成。例如，可使用原子層沉積處理、濺鍍處理、化學氣相沉積處理、及/或電漿沉積處理等。在一示例中，係透過使用原子層沉積處理以形成釕層，其中該原子層沉積處理係使用含釕前驅物或其衍生物。將能理解的是，由於本文所揭露的技術並不受限於形成釕層的特定技術，故可使用其他處理。
如上所述，在一實施例中，可經由ALD處理來沉積Ru層。在較佳實施例中，Ru層可為小於20 nm、或較佳小於10 nm的ALD層，且在一實施例中係介於2-5 nm厚。然而，將能理解的是，可將本文所述的概念與其他Ru形成技術一起使用。在此方法中，係提供比其他MHM及HM層的厚度為相對薄的Ru MHM層。舉例來說，用於上述Ru層厚度，示例性HM層厚度可例如介於約20至30 nm，而其他MHM層（例如，TiN層104）可例如介於約20至30 nm。
使用光學微影術、極紫外（EUV）微影術、及/或其他微影處理可實施對於PR層的微影處理。使用電漿蝕刻處理、放電蝕刻處理、及/或其他所需的蝕刻處理可將蝕刻處理加以實施。舉例來說，可使用包含氟碳化合物、氧、氮、氫、氬、及/或其他氣體的電漿來實施電漿蝕刻處理。除此之外，可控制處理步驟的操作變數，以確保在通孔形成期間達成通孔的CD目標參數。所述操作變數可例如包括腔室溫度、腔室壓力、氣體流量、在電漿產生的過程中施加至電極組件的頻率及/或功率、及/或處理步驟的其他操作變數。當仍在利用所揭露的技術時，亦可實施變體。
可將本文所述的技術使用在處理各種基板的期間。所述基板可為需要進行基板圖案化的任何基板。舉例來說，在一實施例中，所述基板可為具有一或更多半導體處理層（其全部可共同構成該基板）形成於其上的半導體基板。因此，在一實施例中，該基板可為半導體基板，該半導體基板係歷經產生各種結構與層的複數半導體處理步驟，其中所述結構與層全部皆係基板處理領域中所習知並可被視為該基板的一部份。舉例來說，在一實施例中，所述基板可為具有一或更多半導體處理層形成於其上的半導體晶圓。本文所揭露的概念可應用在基板處理流程的任何階段，例如眾多光微影步驟的任何者，其中所述光微影步驟可用以形成完整基板。
圖6繪示本文所述之處理技術的示例性使用方法。將能理解的是，圖6的實施例僅為示例性的，且其他方法可運用本文所述的技術。此外，由於所述的步驟並不意旨為排他性的，故可將附加的處理步驟添加至圖6中所顯示的方法。另外，由於可產生不同順序、及/或各種步驟可組合或同時執行，因此所述步驟的順序並不受限於圖式中所顯示的順序。
圖6繪示基板的示例性處理方法。該方法包括步驟605，形成多層金屬硬遮罩，該多層金屬硬遮罩至少包括第一金屬硬遮罩層、及下伏於該第一金屬硬遮罩層的第二金屬硬遮罩層，該第二金屬硬遮罩層為包括釕的釕金屬硬遮罩層，且該多層金屬硬遮罩係上覆地形成在該基板上的一或更多下伏層之上。該方法更包括步驟610，對該多層金屬硬遮罩進行蝕刻以提供經圖案化的釕金屬硬遮罩層。該方法更包括步驟615，將該經圖案化的釕金屬硬遮罩層使用作為遮罩而保護該一或更多下伏層之一部分，以對該一或更多下伏層進行蝕刻。
有鑑於本實施方式，本發明的進一步修改及替代性實施例對於本領域中具有通常知識者將係顯而易知的。因此，本實施方式僅係被視為說明性的，且目的係為了教示本領域中具有通常知識者實施本發明的方法。應當理解，在本文中顯示及描述的發明形式與方法將被視為當前的較佳實施例。可將本文中所繪示及描述的那些技術替換為等效的技術，且可獨立於其他特徵的使用而將本發明的某些特徵加以運用，在受益於本發明的本實施方式過後，這些全部對於本領域中具有通常知識者將係顯而易知的。
100:實施例 102:氧化物層 104:TiN層 106:SiN層 108:介電層 110:Blok層 112:介電層 114:導電區域 120:實施例 122:開槽 142:光阻（PR）層 144:矽抗反射塗佈（SiARC）層 146:有機平坦層（OPL）層 182,184:腐蝕 186:開槽 188:臨界尺寸（CD） 200,220,240:實施例 300:實施例 301:Ru層 304:區域 320,340:實施例 400:實施例 402:開槽 404:臨界尺寸（CD） 420,440:實施例 500,520,540,560:實施例 605,610,615:步驟
透過參照以下結合附圖的實施方式，可獲得對本發明及其優點的更完整理解，其中相同的元件符號表示相同特徵。然而，應當注意的是，附圖僅繪示所揭露概念的示例性實施例，且因此不應被認為是對範圍的限制，所揭露的概念係可容納其他等效的實施例。
圖1A-1B繪示傳統處理流程的示例性實施例，其中在MHM層中係形成到達HM層的一開口。
圖2A-2C（先前技術）提供傳統處理流程的示例性實施例，用於在下伏於MHM層和HM層的層中形成通孔，其中發生MHM層的側向腐蝕。
圖3A-3C提供使用多層MHM之處理流程的示例性實施例，其中在多層MHM中形成到達下伏HM層的一開口期間，係將釕、或是包括釕的材料使用作為下部MHM。
圖4A-4C提供處理流程的示例性實施例，其可在圖3A-3C的處理流程後執行。
圖5A-5D提供處理流程的示例性實施例，其可在圖3A-3B的處理流程後執行。
圖6繪示本文所述技術的示例性使用方法。
102:氧化物層
104:TiN層
106:SiN層
108:介電層
110:Blok層
112:介電層
114:導電區域
301:Ru層
304:區域
340:實施例

Claims (20)

  1. 一種基板的處理方法，包括： 形成多層硬遮罩堆疊，該多層硬遮罩堆疊至少包括第一金屬硬遮罩層、及下伏於該第一金屬硬遮罩層的第二金屬硬遮罩層，該第二金屬硬遮罩層為包括釕的釕金屬硬遮罩層，且該多層硬遮罩堆疊係上覆地形成在該基板上的一或更多下伏層之上； 對該多層硬遮罩堆疊進行蝕刻以提供經圖案化釕金屬硬遮罩層，以暴露該一或更多下伏層的複數部分；以及 將該經圖案化釕金屬硬遮罩層使用作為遮罩而保護該一或更多下伏層的未暴露部分，以對該一或更多下伏層經暴露的該等部分進行蝕刻。
  2. 如請求項1所述之基板的處理方法，其中該釕金屬硬遮罩層係包括95%或更多釕的材料。
  3. 如請求項1所述之基板的處理方法，其中該釕金屬硬遮罩層係包括70%或更多釕的材料。
  4. 如請求項3所述之基板的處理方法，其中該釕金屬硬遮罩層係經由原子層沉積所形成，並具有20 nm或更小的厚度。
  5. 如請求項4所述之基板的處理方法，其中該釕金屬硬遮罩層具有10 nm或更小的厚度。
  6. 如請求項1所述之基板的處理方法，其中該釕金屬硬遮罩層具有20 nm或更小的厚度。
  7. 如請求項6所述之基板的處理方法，其中該一或更多下伏層包括介電質硬遮罩層。
  8. 如請求項5所述之基板的處理方法，更包括利用電漿蝕刻處理對該釕金屬硬遮罩層進行蝕刻，其中該電漿蝕刻處理係使用包括氧的電漿。
  9. 如請求項1所述之基板的處理方法，其中對該一或更多下伏層進行蝕刻係包括形成通孔。
  10. 如請求項1所述之基板的處理方法，其中該釕金屬硬遮罩層具有10 nm或更小的厚度。
  11. 如請求項10所述之基板的處理方法，其中該一或更多下伏層包括介電質硬遮罩層，且其中該釕金屬硬遮罩層係透過使用原子層沉積處理而形成在該介電質硬遮罩層的頂部上，該方法更包括利用電漿蝕刻處理對該釕金屬硬遮罩層進行蝕刻，其中該電漿蝕刻處理係使用包括氧的電漿。
  12. 如請求項1所述之基板的處理方法，其中該一或更多下伏層包括介電質硬遮罩層。
  13. 如請求項12所述之基板的處理方法，其中該釕金屬硬遮罩層係形成在該介電質硬遮罩層的頂部上。
  14. 如請求項1所述之基板的處理方法，其中該第一金屬硬遮罩層為鈦氮化物層。
  15. 如請求項12所述之基板的處理方法，其中該介電質硬遮罩層包括SiN、SiO2 、或SiON的至少一者。
  16. 如請求項15所述之基板的處理方法， 其中該釕金屬硬遮罩層係經由原子層沉積所形成，並具有20 nm或更小的厚度；以及 其中對該多層硬遮罩堆疊進行蝕刻包括用於蝕刻該第一金屬硬遮罩層的第一蝕刻處理、以及用於蝕刻該釕金屬硬遮罩層的第二蝕刻處理，該第一蝕刻處理與該第二蝕刻處理係不同的，在執行該第一蝕刻處理與執行該第二蝕刻處理之間，並無額外的經圖案化層形成在該多層硬遮罩堆疊上方。
  17. 如請求項16所述之基板的處理方法，該第二蝕刻處理包括基於氧的電漿蝕刻。
  18. 如請求項17所述之基板的處理方法，其中對該一或更多下伏層進行蝕刻係包括形成通孔。
  19. 如請求項1所述之基板的處理方法， 其中該釕金屬硬遮罩層係經由原子層沉積所形成，並具有20 nm或更小的厚度；以及 其中對該多層硬遮罩堆疊進行蝕刻包括用於蝕刻該第一金屬硬遮罩層的第一蝕刻處理、以及用於蝕刻該釕金屬硬遮罩層的第二蝕刻處理，該第一蝕刻處理與該第二蝕刻處理係不同的，在執行該第一蝕刻處理之後且執行該第二蝕刻處理之前，額外的經圖案化層係形成在該多層硬遮罩堆疊上方。
  20. 如請求項19所述之基板的處理方法，該第二蝕刻處理包括基於氧的電漿蝕刻。
TW109124537A 2019-07-26 2020-07-21 蝕刻輪廓控制用之使用超薄釕金屬硬遮罩的方法 TW202118889A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201962878900P 2019-07-26 2019-07-26
US62/878,900 2019-07-26
US201962880256P 2019-07-30 2019-07-30
US62/880,256 2019-07-30
US16/582,297 2019-09-25
US16/582,297 US11688604B2 (en) 2019-07-26 2019-09-25 Method for using ultra thin ruthenium metal hard mask for etching profile control

Publications (1)

Publication Number Publication Date
TW202118889A true TW202118889A (zh) 2021-05-16

Family

ID=74190700

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109124537A TW202118889A (zh) 2019-07-26 2020-07-21 蝕刻輪廓控制用之使用超薄釕金屬硬遮罩的方法

Country Status (5)

Country Link
US (1) US11688604B2 (zh)
JP (1) JP2022544026A (zh)
KR (1) KR20220037474A (zh)
TW (1) TW202118889A (zh)
WO (1) WO2021021456A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11688604B2 (en) * 2019-07-26 2023-06-27 Tokyo Electron Limited Method for using ultra thin ruthenium metal hard mask for etching profile control

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0171060B1 (ko) * 1993-12-28 1999-03-30 스기야마 카즈히코 반도체장치의 제조방법
US6919168B2 (en) * 1998-01-13 2005-07-19 Applied Materials, Inc. Masking methods and etching sequences for patterning electrodes of high density RAM capacitors
JP2004179226A (ja) * 2002-11-25 2004-06-24 Renesas Technology Corp 半導体装置の製造方法
US7300869B2 (en) * 2004-09-20 2007-11-27 Lsi Corporation Integrated barrier and seed layer for copper interconnect technology
KR100867038B1 (ko) * 2005-03-02 2008-11-04 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조방법
US8025922B2 (en) * 2005-03-15 2011-09-27 Asm International N.V. Enhanced deposition of noble metals
TWI417647B (zh) * 2006-06-08 2013-12-01 Asahi Glass Co Ltd Ｅｕｖ微影術用之反射性空白遮光罩及用於彼之具有功能性薄膜的基板
US20080148649A1 (en) * 2006-12-21 2008-06-26 Zhendong Liu Ruthenium-barrier polishing slurry
JP2009218318A (ja) * 2008-03-10 2009-09-24 Fujitsu Ltd 半導体記憶装置及びその製造方法
US7781321B2 (en) * 2008-05-09 2010-08-24 International Business Machines Corporation Electroless metal deposition for dual work function
US8288222B2 (en) * 2009-10-20 2012-10-16 International Business Machines Corporation Application of cluster beam implantation for fabricating threshold voltage adjusted FETs
US8722543B2 (en) * 2010-07-30 2014-05-13 Headway Technologies, Inc. Composite hard mask with upper sacrificial dielectric layer for the patterning and etching of nanometer size MRAM devices
US8835326B2 (en) * 2012-01-04 2014-09-16 International Business Machines Corporation Titanium-nitride removal
US8916472B2 (en) * 2012-07-31 2014-12-23 Globalfoundries Inc. Interconnect formation using a sidewall mask layer
US9105700B2 (en) 2013-12-12 2015-08-11 Lam Research Corporation Method for forming self-aligned contacts/vias with high corner selectivity
US20160351799A1 (en) * 2015-05-30 2016-12-01 Applied Materials, Inc. Hard mask for patterning magnetic tunnel junctions
US9543148B1 (en) * 2015-09-01 2017-01-10 Lam Research Corporation Mask shrink layer for high aspect ratio dielectric etch
CN108511388B (zh) * 2017-02-27 2023-07-21 Imec 非营利协会 使目标层图案化的方法
EP3401948B1 (en) * 2017-05-10 2019-12-11 IMEC vzw A method for patterning a target layer
US10950444B2 (en) * 2018-01-30 2021-03-16 Tokyo Electron Limited Metal hard mask layers for processing of microelectronic workpieces
US11688604B2 (en) * 2019-07-26 2023-06-27 Tokyo Electron Limited Method for using ultra thin ruthenium metal hard mask for etching profile control

Also Published As

Publication number Publication date
WO2021021456A1 (en) 2021-02-04
US11688604B2 (en) 2023-06-27
US20210028017A1 (en) 2021-01-28
KR20220037474A (ko) 2022-03-24
JP2022544026A (ja) 2022-10-17

Similar Documents

Publication Publication Date Title
US20220254682A1 (en) Interconnect Structure of Semiconductor Device and Method of Forming the Same
TWI529885B (zh) 積體電路結構及其製造方法
US20060246717A1 (en) Method for fabricating a dual damascene and polymer removal
CN106558531B (zh) 半导体结构及其制造方法
US20100301486A1 (en) High-aspect ratio contact element with superior shape in a semiconductor device for improving liner deposition
US8097536B2 (en) Reducing metal voids in a metallization layer stack of a semiconductor device by providing a dielectric barrier layer
JP2001358218A (ja) 有機膜のエッチング方法及び素子の製造方法
TWI784183B (zh) 用於貫孔輪廓控制及相關應用的原子層沉積(ald)襯墊
CN106952863B (zh) 半导体器件的形成方法
JPWO2007043634A1 (ja) 多層配線の製造方法
JP3781729B2 (ja) 半導体装置の製造方法
TW202118889A (zh) 蝕刻輪廓控制用之使用超薄釕金屬硬遮罩的方法
US9502264B2 (en) Method for selective oxide removal
WO2015177972A1 (en) Method for dry etching of masking layers without oxidation of a memory cell and source line
CN112242347A (zh) 半导体结构及其形成方法
JP2003332337A (ja) 半導体装置の製造方法
JP2009164175A (ja) 半導体装置の製造方法
TW202236520A (zh) 半導體裝置的形成方法
KR20090109578A (ko) 반도체 장치의 제조 방법 및 기록 매체
JP4948278B2 (ja) 半導体装置の製造方法
JP2005303191A (ja) 半導体装置の製造方法
TWI588938B (zh) 全部在一整合蝕刻中的金屬硬遮罩
KR101538386B1 (ko) 반도체 소자의 금속배선 형성방법
JP4380414B2 (ja) 半導体装置の製造方法
US7842608B2 (en) Method for manufacturing semiconductor device having via plug