TW202118013A - 半導體結構及其製造方法 - Google Patents

半導體結構及其製造方法 Download PDF

Info

Publication number
TW202118013A
TW202118013A TW108144185A TW108144185A TW202118013A TW 202118013 A TW202118013 A TW 202118013A TW 108144185 A TW108144185 A TW 108144185A TW 108144185 A TW108144185 A TW 108144185A TW 202118013 A TW202118013 A TW 202118013A
Authority
TW
Taiwan
Prior art keywords
semiconductor
active region
gate structure
gate
dielectric layer
Prior art date
Application number
TW108144185A
Other languages
English (en)
Other versions
TWI722694B (zh
Inventor
黃競加
呂增富
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Application granted granted Critical
Publication of TWI722694B publication Critical patent/TWI722694B/zh
Publication of TW202118013A publication Critical patent/TW202118013A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H01L29/7854—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection with rounded corners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42336—Gate electrodes for transistors with a floating gate with one gate at least partly formed in a trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42352—Gate electrodes for transistors with charge trapping gate insulator with the gate at least partly formed in a trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本揭露提供一種半導體結構及其製造方法。半導體結構包括主動區、隔離結構、第一閘極結構以及第二閘極結構。主動區設置於半導體基板上，且主動區具有第一部分、第二部分及第三部分，第三部分位於第一部分與第二部分之間。在上視圖中，第一部分的形狀與第三部分的形狀不同。隔離結構設置於半導體基板上，且隔離結構圍繞主動區。第一閘極結構設置於主動區的第一部分與第三部分之間。第二閘極結構設置於主動區的第二部分與第三部分之間。

Description

半導體結構及其製造方法
本揭露係有關於一種半導體結構與一種半導體結構的製造方法。
隨著電子產業的快速發展，半導體元件的發展已實現高性能與微型化。隨著半導體元件尺寸的縮小，閘極通道之長度也隨之縮減。這樣的結果可能伴隨著短通道效應(short channel effect)之產生。為了解決這樣的問題，已經發展出用於動態隨機存取記憶體(dynamic random access memory；DRAM)元件的凹入式通道存取電晶體(recessed channel array transistor；RCAT)元件，通過增加閘極通道之長度而在不增加閘極電極的側面面積的條件下，可抑制短溝道效應之產生。
然而，在傳統的RCAT元件，可能會發生例如閘極誘導汲極漏電流(gate induced drain leakage)之漏電問題。前述的漏電問題不利於DRAM元件的資料更新及儲存。
本揭露之一技術態樣為一種半導體結構。
根據本揭露一實施方式，半導體結構包括主動區、隔離結構、第一閘極結構以及第二閘極結構。主動區設置於半導體基板上，且主動區具有第一部分、第二部分及第三部分，第三部分位於第一部分與第二部分之間。在上視圖中，第一部分的形狀與第三部分的形狀不同。隔離結構設置於半導體基板上，且隔離結構圍繞主動區。第一閘極結構設置於主動區的第一部分與第三部分之間。第二閘極結構設置於主動區的第二部分與第三部分之間。
在本揭露的一些實施方式中，第一閘極結構的頂表面低於主動區的頂表面。
在本揭露的一些實施方式中，第二閘極結構的頂表面低於主動區的頂表面。
在本揭露的一些實施方式中，半導體結構更包括閘極介電層，位於第一閘極結構與主動區的第一部分的側壁，以及第一閘極結構與主動區的第三部分的側壁之間。
在本揭露的一些實施方式中，半導體結構更包括閘極介電層，位於第二閘極結構與主動區的第二部分的側壁，以及第二閘極結構與主動區的第三部分的側壁之間。
在本揭露的一些實施方式中，半導體結構包含二個電晶體，第三部分的頂區段是電晶體的共用源極區，第一部分的頂區段與第二部分的頂區段是電晶體的汲極區。
在本揭露的一些實施方式中，在上視圖中，主動區的第一部分的側壁具有彎曲部分。
在本揭露的一些實施方式中，在上視圖中，主動區的第二部分的側壁具有彎曲部分。
在本揭露的一些實施方式中，第二部分的形狀與第一部分的形狀相同。
在本揭露的一些實施方式中，主動區具有第一摻雜區與第二摻雜區。
在本揭露的一些實施方式中，第一摻雜區的摻雜物與第二摻雜區的摻雜物不同。
本揭露之另一技術態樣為一種半導體結構的製造方法。
依據本揭露的一實施方式，半導體結構的製造方法包括以下步驟。在半導體基板上形成半導體層。圖案化半導體層，以在半導體基板上形成半導體材料結構，其中半導體材料結構的兩端之寬度的每一個大於半導體材料結構的中間之寬度。摻雜半導體材料結構，以形成摻雜的半導體材料結構。形成隔離結構，圍繞摻雜的半導體材料結構。進行凹陷製程，使得二個溝槽形成於摻雜的半導體材料結構上，且在半導體基板上形成主動區的第一部分、第二部分及第三部分。在前述的二個溝槽中形成第一閘極結構與第二閘極結構，使得第一部分與第三部分被第一閘極結構部分地分隔，且第二部分與第三部分被第二閘極結構部分地分隔。
在本揭露的一些實施方式中，在上視圖中，摻雜的半導體材料結構具有啞鈴形狀。
在本揭露的一些實施方式中，半導體結構的製造 方法更包括在形成第一閘極結構與第二閘極結構之前，形成閘極介電層在主動區的第一部分的側壁、主動區的第二部分的側壁，以及主動區的第三部分的側壁上。
在本揭露的一些實施方式中，半導體結構的製造方法更包括在第一閘極結構與第二閘極結構上形成介電層。
在本揭露的一些實施方式中，閘極介電層具有位於介電層與主動區之間的部分。
在本揭露的一些實施方式中，閘極介電層具有位於第一閘極結構與主動區之間，以及第二閘極結構與主動區之間的部分。
在本揭露的一些實施方式中，通過使用極紫外線微影製程對半導體層進行圖案化，以在半導體基板上形成半導體材料結構。
在本揭露的一些實施方式中，摻雜半導體材料結構更包括進行摻雜操作，以形成第一摻雜區與第二摻雜區。
綜上所述，半導體結構包括主動區、隔離結構、第一閘極結構與第二閘極結構。主動區具有第一部分、第二部分與位於第一部分與第二部分之間的第三部分。第一部分的形狀與第三部分的形狀不同。通過使用前述的半導體結構，不僅可以實現更好的驅動能力，且可以改善漏電的問題。
應當瞭解前面的一般說明和以下的詳細說明都僅是示例，並且旨在提供對本揭露的進一步解釋。
10‧‧‧半導體結構
100‧‧‧半導體基板
110‧‧‧半導體層
120‧‧‧半導體材料結構
130‧‧‧摻雜的半導體材料結構
130a‧‧‧第一摻雜區
130t‧‧‧頂表面
130b‧‧‧第二摻雜區
140‧‧‧隔離結構
140S‧‧‧側壁
140t‧‧‧頂表面
150‧‧‧主動區
150a‧‧‧第一摻雜區
150b‧‧‧第二摻雜區
152‧‧‧第一部分
152a、154a、156a‧‧‧第一區段
152b、154b、156b‧‧‧第二區段
152S、154S、156S‧‧‧側壁
152t、154t、156t‧‧‧頂表面
154‧‧‧第二部分
156‧‧‧第三部分
160‧‧‧閘極介電層
162、164‧‧‧部分
170‧‧‧第一黏著層
172‧‧‧第二黏著層
174‧‧‧第三黏著層
176‧‧‧第四黏著層
180‧‧‧第一閘極結構
180t、182t、184t、186t‧‧‧頂表面
182‧‧‧第二閘極結構
184‧‧‧第三閘極結構
186‧‧‧第四閘極結構
190‧‧‧介電層
192‧‧‧介電層
200‧‧‧接觸
210‧‧‧第一導電組件
212‧‧‧第二導電組件
B-B‧‧‧線
T1、T2‧‧‧溝槽
W1、W2‧‧‧寬度
本揭露之態樣可從以下實施方式的詳細說明及隨附的圖式理解。
第1A圖、第2A圖、第3A圖、第4A圖、第5A圖、第6A圖及第7A圖是根據本揭露的一實施方式的在各個階段形成半導體結構的方法的示意性斜視圖。
第1B圖、第2B圖、第3B圖、第4B圖、第5B圖、第6B圖及第7B圖分別是第1A圖、第2A圖、第3A圖、第4A圖、第5A圖、第6A圖及第7A圖沿線B-B的剖面圖。
第1C圖、第2C圖、第3C圖、第4C圖、第5C圖、第6C圖及第7C圖分別是第1A圖、第2A圖、第3A圖、第4A圖、第5A圖、第6A圖及第7A圖的上視圖。
第8圖是根據本揭露的一實施方式的在另一階段形成半導體結構的方法的示意性剖面圖。
現在將參照本揭露的實施方式，其示例被繪示在圖式中。本揭露在圖式及說明書中盡量使用相同的圖式元件號碼，來表示相同或相似的部分。
第1A圖、第2A圖、第3A圖、第4A圖、第5A圖、第6A圖及第7A圖是根據本揭露的一實施方式的在各個階段形成半導體結構10的方法的示意性斜視圖。
參閱第1A圖至第1C圖，第1B圖是第1A圖沿線B-B的剖面圖，且第1C圖是第1A圖的上視圖。半導體層110 形成在半導體基板100上。在一些實施方式中，半導體基板100可以是矽基板。在一些其他的實施方式中，半導體基板100可包括其他半導體元素，例如：鍺(germanium)，或包括半導體化合物，例如：碳化矽(silicon carbide)、砷化鎵(gallium arsenic)、磷化鎵(gallium phosphide)、磷化銦(indium phosphide)、砷化銦(indium arsenic)、及/或銻化銦(indium antimonide)，或其他半導體合金，例如：矽鍺(SiGe)、磷化砷鎵(GaAsP)、砷化銦鋁(AlInAs)、砷化鎵鋁(AlGaAs)、砷化銦鎵(GaInAs)、磷化銦鎵(GaInP)、及/或磷砷化銦鎵(GaInAsP)，以及以上之任意組合。在一些其他的實施方式中，半導體基板100包括絕緣層覆矽(semiconductor-on-insulator；SOI)基板，例如具有埋層(buried layer)。在一些實施方式中，半導體層110是由矽製成。
參閱第2A圖至第2C圖，第2B圖是第2A圖沿線B-B的剖面圖，且第2C圖是第2A圖的上視圖。半導體層110(見第1A圖、第1B圖及第1C圖)被圖案化，以在半導體基板100上形成半導體材料結構120。
在一些實施方式中，半導體材料結構120的兩端的寬度W1中的每一個均大於半導體材料結構120的中間的寬度W2。換句話說，寬度W2小於寬度W1中的每一個。在一些實施方式中，如第2C圖所示，在上視圖中，半導體材料結構120具有啞鈴形狀。
在一些實施方式中，半導體層110(見第1A圖、第1B圖及第1C圖)可以通過任何適當的方法來圖案化。舉例 來說，可以使用一種或多種微影製程來圖案化半導體層110(見第1A圖、第1B圖及第1C圖)，前述的微影製程包括雙圖案化(double-patterning)或多圖案化(multi-patterning)製程。在一些實施方式中，雙圖案化或多圖案化製程將微影與自對準(self-aligned)製程相結合，從而允許產生具有例如間距小於使用單個直接微影製程所獲得的間距之圖案。
在一些實施方式中，通過使用極紫外線微影(EUV，或稱為EUVL)製程來執行在半導體基板100上圖案化半導體層110(見第1A圖、第1B圖及第1C圖)，以形成半導體材料結構120。詳細來說，極紫外線微影製程包括放置具有圍繞氫氣的多層反射鏡之反射光學元件，以及從光源注入錫(Sn)電漿。前述的氫氣是用於防止錫沉積，否則錫沉積會形成在反射光學元件的反射鏡的表面上。在一些實施方式中，極紫外線微影製程使用極紫外線波長(例如13.5奈米)，以形成半導體材料結構120。極紫外線微影製程有利於形成半導體材料結構120的形狀，例如為啞鈴形狀。
參閱第3A圖至第3C圖，第3B圖是第3A圖沿線B-B的剖面圖，且第3C圖是第3A圖的上視圖。摻雜半導體材料結構120(見第2A圖、第2B圖及第2C圖)，以形成摻雜的半導體材料結構130。形成隔離結構140，以圍繞摻雜的半導體材料結構130。詳細來說，隔離結構140完全覆蓋摻雜的半導體材料結構130。換句話說，從半導體基板100的水平位置起算，隔離結構140的頂表面140t的水平高度高於摻雜的半導體材料結構130的頂表面130t的水平高度。在一些實施方式 中，摻雜的半導體材料結構130嵌設在隔離結構140中。
在一些實施方式中，摻雜半導體材料結構120(見圖2A，2B和2C)還包括摻雜操作，以形成摻雜的半導體材料結構130的第一摻雜區130a與第二摻雜區130b。詳細來說，第一摻雜區130a的摻雜雜質與第二摻雜區130b的摻雜雜質不同。換句話說，第一摻雜區130a的摻雜物(摻雜劑)與第二摻雜區130b的摻雜物(摻雜劑)不同。舉例來說，第一摻雜區130a的摻雜劑是p型摻雜劑(例如硼或銦)，而第二摻雜區130b的摻雜劑是n型摻雜劑(例如砷或磷)。在一些實施方式中，隔離結構140在摻雜操作的期間可作為屏蔽層，從而可以減少摻雜離子(例如p型摻雜劑或n型摻雜劑)的穿隧效應。
在一些實施方式中，隔離結構140可通過沉積氧化矽層、氮化矽層或氮氧化矽層來形成。隔離結構140的形成方法可包括物理氣相沉積(PVD)、化學氣相沉積(CVD)等等。
參閱第4A圖至第4C圖，第4B圖是第4A圖沿線B-B的剖面圖，且第4C圖是第4A圖的上視圖。為了清楚解釋，第4C圖中的虛線用於繪示主動區150的輪廓。進行凹陷製程，使得在摻雜的半導體材料結構130(見第3A圖、第3B圖及第3C圖)上形成兩個溝槽T1與兩個溝槽T2。主動區150的第一部分152、第二部分154及第三部分156形成在半導體基板100上。詳細來說，第三部分156設置在第一部分152與第二部分154之間。第一部分152具有第一區段152a與第二區段152b，第二部分154具有第一區段154a與第二區段154b，且第三部分156具有第一區段156a與第二區段156b。第一區段(或稱為底 區段)152a、154a與156a可視為第一摻雜區150a，且第二區段(或稱為頂區段)152b、154b與156b可視為第二摻雜區150b。為了清楚起見，主動區150的第一摻雜區150a與第二摻雜區150b類似於摻雜的半導體材料結構130的第一摻雜區130a與第二摻雜區130b(見第3A圖、第3B圖及第3C圖)，在此不再重覆贅述。在形成溝槽T1與T2之後，暴露出第一部分152的側壁152S的一部分、第二部分154的側壁154S的一部分，以及第三部分156的側壁156S的一部分。換句話說，側壁152S、154S與156S的一部分被暴露，而側壁152S、154S與156S的其餘部分被隔離結構140覆蓋。
如第4C圖所示，第一部分152的形狀不同於第三部分156的形狀。舉例來說，第一部分152的形狀是圓形或橢圓形，而第三部分156的形狀是矩形。在一些實施方式中，第二部分154的形狀與第一部分152的形狀相同。舉例來說，第二部分154的形狀為橢圓形，且第一部分152的形狀也為橢圓形。
在一些實施方式中，如第4C圖所示，在上視圖中，主動區150的第一部分152的側壁152S具有彎曲部分。在一些其他的實施方式中，如第4C圖所示，在上視圖中，主動區150的第二部分154的側壁154S具有彎曲部分。在一些其他的實施方式中，如第4C圖所示，在上視圖中，主動區150的第三部分156的側壁156S具有直線部分。換句話說，在上視圖中，主動區150的第一部分152的側壁152S與第二部分154的側壁154S具有彎曲線段，而第三部分156的側壁156S具有直 線線段。
在一些實施方式中，如第4B圖所示，主動區150的底表面與隔離結構140的底表面與半導體基板100直接接觸。
在一些實施方式中，凹陷製程可包括乾式蝕刻製程、濕式蝕刻製程，及/或其組合。凹陷製程也可包括選擇性乾式蝕刻製程或選擇性濕式蝕刻製程。濕式蝕刻溶液包括氫氧化四甲基銨(Tetramethylammonium Hydroxide；TMAH)、氫氟酸(HF)/硝酸(HNO3)/乙酸(CH3COOH)溶液或其他適當的溶液。乾式及濕式蝕刻製程具有可調諧之蝕刻參數，如所用蝕刻劑、蝕刻溫度、蝕刻溶液濃度、蝕刻壓力、源功率、射頻偏壓、射頻偏壓功率、蝕刻劑流速，及其他適合的參數。在一些其他實施方式中，濕式蝕刻溶液可包括氫氧化銨(NH4OH)、氫氧化鉀(KOH)、氫氟酸、氫氧化四甲基銨、其他適當的濕式蝕刻溶液，或其組合。在一些其他的實施方式中，乾式蝕刻製程可包括使用氯基化學品之偏壓電漿蝕刻製程。其他乾式蝕刻劑氣體包括四氟化碳(CF4)、三氟化氮(NF3)、六氟化硫(SF6)及氦氣(He)。亦可藉由使用諸如深反應性離子蝕刻(Deep Reactive Ion Etching；DRIE)之機制而各向異性地執行乾式蝕刻。
參閱第5A圖至第5C圖，第5B圖是第5A圖沿線B-B的剖面圖，且第5C圖是第5A圖的上視圖。在溝槽T1與T2中形成閘極介電層160。換句話說，閘極介電層160形成在第一部分152的側壁152S與第三部分156的側壁156S之間，以及 形成在第三部分156的側壁156S與第二部分154的側壁154S之間。閘極介電層160進一步形成在隔離結構140的側壁140S上。
在一些實施方式中，閘極介電層160包括一層或多層介電材料，例如氧化矽、氮化鈦、氮化矽或高k介電材料、其他適當的介電材料，及/或其組合。高k介電材料可例如二氧化鉿(HfO2)、鉿矽酸鹽(HfSiO)、鉿矽氮氧化物(HfSiON)、鉿鉭氧化物(HfTaO)、鉿鈦氧化物(HfTiO)、鉿鋯氧化物(HfZrO)、氧化鋯、氧化鋁、氧化鈦、二氧化鉿-氧化鋁(HfO2-Al2O3)合金、其他適當的高k介電材料，及/或其組合。
在一些實施方式中，可藉由化學氣相沉積(CVD)、原子層沉積(ALD)或任何適當的方法來形成閘極介電層160。在一實施方式中，使用例如原子層沉積的高共形沉積製程來形成閘極介電層160，以確保在每個通道層周圍形成具有均勻厚度的閘極介電層160。
參閱第5A圖至第5C圖以及第6A圖至第6C圖，第6B圖是第6A圖沿線B-B的剖面圖，且第6C圖是第6A圖的上視圖。在溝槽T1中形成第一黏著層170與第二黏著層172，並且在溝槽T2中形成第三黏著層174與第四黏著層176。在形成第一黏著層170、第二黏著層172、第三黏著層174與第四黏著層176之後，形成第一閘極結構180、第二閘極結構182、第三閘極結構184與第四閘極結構186。詳細來說，在溝槽T1中形成第一閘極結構180與第二閘極結構182，使得主動區150的第一部分152與主動區150的第三部分156被第一閘極結構180部分 地分隔，以及主動區150的第二部分154與主動區150的第三部分156被第二閘極結構182部分地分隔。換句話說，第一閘極結構180與第二閘極結構182形成在閘極介電層160上。在一些實施方式中，第三閘極結構184與第四閘極結構186形成在溝槽T2中。在一些實施方式中，第一閘極結構180與第二閘極結構182可視為字元線(word line；WL)，而第三閘極結構184與第四閘極結構186可視為通過字元線(passing word line；PWL)。
在一些實施方式中，形成第一黏著層170、第二黏著層172、第一閘極結構180及第二閘極結構182的方法可以包括在溝槽T1中填充黏著材料與導電材料，然後進行回蝕(etch-back)操作。在一些實施方式中，形成第三黏著層174、第四黏著層176、第三閘極結構184及第四閘極結構186的方法可以包括在溝槽T2中填充黏著材料與導電材料，然後進行回蝕操作。
在一些實施方式中，第一黏著層170與第二黏著層172可以分別黏著第一閘極結構180與第二閘極結構182。第一黏著層170與第二黏著層172可分別使得第一閘極結構180與第二閘極結構182在剩餘的溝槽T1中具有改善的填充特性，因此導致在形成第一閘極結構180與第二閘極結構182時，不會在其中留下未填充的空隙。類似地，第三黏著層174與第四黏著層176可以分別黏著第三閘極結構184與第四閘極結構186。第三黏著層174與第四黏著層176可分別使得第三閘極結構184與第四閘極結構186在剩餘的溝槽T2中具有改善的 填充特性，因此導致在形成第三閘極結構184與第四閘極結構186時，不會在其中留下未填充的空隙。在一些實施方式中，第一黏著層170、第二黏著層172、第三黏著層174與第四黏著層176可以由氮化鈦(TiN)製成。
在一些實施方式中，第一閘極結構180的頂表面180t低於主動區150的頂表面。詳細來說，第一閘極結構180的頂表面180t低於主動區150的第一部分152的頂表面152t、低於主動區150的第二部分154的頂表面154t，以及低於主動區150的第二部分154的頂表面156t。在一些實施方式中，第二閘極結構182的頂表面182t低於主動區150的頂表面。詳細來說，第二閘極結構182的頂表面182t低於主動區150的第一部分152的頂表面152t、低於主動區150的第二部分154的頂表面154t，以及低於主動區150的第二部分154的頂表面156t。
在一些實施方式中，第一閘極結構180的頂表面180t、第二閘極結構182的頂表面182t、第三閘極結構184的頂表面184t及第四閘極結構186的頂表面186t位於相同的水平高度。
在一些實施方式中，閘極介電層160位於第一閘極結構180與主動區150之間，並且位於第二閘極結構182與主動區150之間。詳細來說，閘極介電層160位於第一閘極結構180與第一部分152的側壁152S，以及位於第一閘極結構180與第三部分156的側壁156S之間。閘極介電層160位於第二閘極結構182與第二部分154的側壁154S之間，以及位於第二閘極結構182與第三部分156的側壁156S之間。
在一些實施方式中，第一閘極結構180、第二閘極結構182、第三閘極結構184與第四閘極結構186的材料可以是例如鎢的導電材料，或其他適當的導電材料。在一些實施方式中，第一閘極結構180的材料與第二閘極結構182的材料相同，並且第三閘極結構184的材料與第四閘極結構186的材料相同。在一些實施方式中，第一閘極結構180、第二閘極結構182、第三閘極結構184與第四閘極結構186的材料相同。
參閱第7A圖至第7C圖，第7B圖是第7A圖沿線B-B的剖面圖，且第7C圖是第7A圖的上視圖。介電層190形成在第一閘極結構180、第二閘極結構182、第三閘極結構184與第四閘極結構186上。
在一些實施方式中，閘極介電層160在介電層190與主動區150之間具有部分162。詳細來說，閘極介電層160的部分162包括在第一閘極結構180上的介電層190與主動區150的第三部分156之間的部分，以及在主動區150的第三部分156與第二閘極結構182上的介電層190之間的部分。
在一些實施方式中，閘極介電層160在第一閘極結構180與主動區150之間，以及第二閘極結構182與主動區150之間具有部分164。詳細來說，閘極介電層160的部分164包括在第一閘極結構180與主動區150的第三部分156之間的部分，以及在主動區150的第三部分156與第二閘極結構182之間的部分。
在一些實施方式中，介電層190可由氮化矽或其他適當的介電材料。在一些實施方式中，可藉由化學氣相沉積 (CVD)、原子層沉積(ALD)或任何適當的方法來形成介電層190。
在一些實施方式中，形成介電層190的方法可以包括形成介電層190以覆蓋閘極結構(第一閘極結構180、第二閘極結構182、第三閘極結構184及第四閘極結構186)、閘極介電層160及隔離結構140，並進行諸如化學機械研磨(CMP)的方法及/或回蝕方法之類的平坦化操作，從而移除介電層190的一部分。換句話說，介電層190的頂表面、閘極介電層160的頂表面以及隔離結構140的頂表面實質上共平面。在一些實施方式中，介電層190的頂表面、閘極介電層160的頂表面以及隔離結構140的頂表面位於相同的水平高度。
在一些實施方式中，如第7B圖所示，半導體結構10包括二個電晶體。第三部分156的第二區段156b可視為電晶體的共用源極區。第一部分152的第二區段152b與第二部分154的第二區段154b可視為電晶體的汲極區。
參閱第8圖。第8圖是根據本揭露的一實施方式的在另一階段形成半導體結構10的方法的示意性剖面圖。在形成第7A圖、第7B圖與第7C圖的介電層190之後，進行諸如化學機械研磨(CMP)的平坦化操作，使得隔離結構140、閘極介電層160與介電層190的一部分被移除。如此一來，主動區150的第一部分152的第二區段152b、主動區150的第三部分156的第二區段156b以及主動區150的第二部分154的第二區段154b被暴露。
在進行平坦化操作之後，在介電層190上形成另 一介電層192。然後，形成接觸200、第一導電組件210及第二導電組件212。詳細來說，接觸200形成在主動區150的第三部分156的第二區段156b上，並被介電層192圍繞。第一導電組件210形成在主動區150的第一部分152的第二區段152b上，並且第二導電組件212形成在主動區150的第二部分154的第二區段154b上。換句話說，主動區150的第一部分152的第二區段152b、主動區150的第三部分156的第二區段156b以及主動區150的第二部分154的第二區段154b分別電性連接到第一導電組件210、接觸200以及第二導電組件212。第一導電組件210與第二導電組件212被接觸200與介電層192分隔。換句話說，接觸200設置在第一導電組件210與第二導電組件212之間。第一導電組件210與第二導電組件212可以是電容器或導線。
在一些實施方式中，接觸200、第一導電組件210及第二導電組件212可以由同一製程步驟形成。在一些其他的實施方式中，在形成接觸200之後，形成第一導電組件210與第二導電組件212。
在一些實施方式中，接觸200的頂表面低於第一導電組件210的頂表面。在一些實施方式中，接觸200的頂表面低於第二導電組件212的頂表面。在一些其他的實施方式中，第一導電組件210的頂表面對齊於第二導電組件212的頂表面。舉例來說，第一導電組件210的頂表面與第二導電組件212的頂表面位於相同的水平高度。
綜上所述，半導體結構包括主動區、隔離結構、 第一閘極結構及第二閘極結構。主動區具有第一部份、第二部分以及位於第一部份與第二部分的第三部分。第一部分的形狀不同於第三部分的形狀。通過使用前述的半導體結構，不僅可以實現更好的驅動能力，且可以改善漏電的問題。
雖然本揭露已經將實施方式詳細地揭露如上，然而其他的實施方式也是可能的，並非用以限定本揭露。因此，所附之權利要求的精神及其範圍不應限於本揭露實施方式之說明。
本領域任何熟習此技藝者，在不脫離本揭露之精神和範圍內，當可作各種之改變或替換，因此所有的這些改變或替換都應涵蓋於本揭露所附權利要求的保護範圍之內。
10‧‧‧半導體結構
100‧‧‧半導體基板
140‧‧‧隔離結構
150‧‧‧主動區
150a‧‧‧第一摻雜區
150b‧‧‧第二摻雜區
152‧‧‧第一部分
152a、154a、156a‧‧‧第一區段
152b、154b、156b‧‧‧第二區段
154‧‧‧第二部分
156‧‧‧第三部分
160‧‧‧閘極介電層
170‧‧‧第一黏著層
172‧‧‧第二黏著層
174‧‧‧第三黏著層
176‧‧‧第四黏著層
180‧‧‧第一閘極結構
182‧‧‧第二閘極結構
184‧‧‧第三閘極結構
186‧‧‧第四閘極結構
190‧‧‧介電層
192‧‧‧介電層
200‧‧‧接觸
210‧‧‧第一導電組件
212‧‧‧第二導電組件

Claims (20)

  1. 一種半導體結構，包含：
    一主動區，設置於一半導體基板上，且該主動區具有一第一部分、一第二部分及一第三部分，該第三部分位於該第一部分與該第二部分之間，其中在一上視圖中，該第一部分的形狀與該第三部分的形狀不同；
    一隔離結構，設置於該半導體基板上，且該隔離結構圍繞該主動區；
    一第一閘極結構，設置於該主動區的該第一部分與該第三部分之間；以及
    一第二閘極結構，設置於該主動區的該第二部分與該第三部分之間。
  2. 如請求項1所述之半導體結構，其中該第一閘極結構的一頂表面低於該主動區的一頂表面。
  3. 如請求項1所述之半導體結構，其中該第二閘極結構的一頂表面低於該主動區的一頂表面。
  4. 如請求項1所述之半導體結構，更包含：
    一閘極介電層，位於該第一閘極結構與該主動區的該第一部分的一側壁，以及該第一閘極結構與該主動區的該第三部分的一側壁之間。
  5. 如請求項1所述之半導體結構，更包含：
    一閘極介電層，位於該第二閘極結構與該主動區的該第二部分的一側壁，以及該第二閘極結構與該主動區的該第三部分的一側壁之間。
  6. 如請求項1所述之半導體結構，其中該半導體結構包含二個電晶體，該第三部分的一頂區段是該些電晶體的一共用源極區，該第一部分的一頂區段與該第二部分的一頂區段是該些電晶體的汲極區。
  7. 如請求項1所述之半導體結構，其中在該上視圖中，該主動區的該第一部分的一側壁具有一彎曲部分。
  8. 如請求項1所述之半導體結構，其中在該上視圖中，該主動區的該第二部分的一側壁具有一彎曲部分。
  9. 如請求項1所述之半導體結構，其中該第二部分的形狀與該第一部分的形狀相同。
  10. 如請求項1所述之半導體結構，其中該主動區具有一第一摻雜區與一第二摻雜區。
  11. 如請求項10所述之半導體結構，其中該第一摻雜區的一摻雜物與該第二摻雜區的一摻雜物不同。
  12. 一種半導體結構的製造方法，包含：
    形成一半導體層，在一半導體基板上；
    圖案化該半導體層，以在該半導體基板上形成一半導體材料結構，其中該半導體材料結構的兩端之寬度的每一者大於該半導體材料結構的中間之寬度；
    摻雜該半導體材料結構，以形成一摻雜的半導體材料結構；
    形成一隔離結構，圍繞該摻雜的半導體材料結構；
    進行一凹陷製程，使得二個溝槽形成於該摻雜的半導體材料結構上，且在該半導體基板上形成一主動區的一第一部分、一第二部分及一第三部分；以及
    形成一第一閘極結構與一第二閘極結構在該些溝槽中，使得該第一部分與該第三部分被該第一閘極結構部分地分隔，且該第二部分與該第三部分被該第二閘極結構部分地分隔。
  13. 如請求項12所述之半導體結構的製造方法，其中在一上視圖中，該摻雜的半導體材料結構具有啞鈴形狀。
  14. 如請求項12所述之半導體結構的製造方法，更包含：
    在形成該第一閘極結構與該第二閘極結構之前，形成一閘極介電層在該主動區的該第一部分的一側壁、該主動區的該第二部分的一側壁，以及該主動區的該第三部分的一側壁上。
  15. 如請求項14所述之半導體結構的製造方法，更包含：
    形成一介電層，在該第一閘極結構與該第二閘極結構上。
  16. 如請求項15所述之半導體結構的製造方法，其中該閘極介電層具有一部分，該部分位於該介電層與該主動區之間。
  17. 如請求項14所述之半導體結構的製造方法，其中該閘極介電層具有一部分，該部分位於該第一閘極結構與該主動區之間，以及該第二閘極結構與該主動區之間。
  18. 如請求項12所述之半導體結構的製造方法，其中通過使用一極紫外線微影製程對該半導體層進行圖案化，以在該半導體基板上形成該半導體材料結構。
  19. 如請求項12所述之半導體結構的製造方法，其中摻雜該半導體材料結構更包含進行一摻雜操作，以形成一第一摻雜區與一第二摻雜區。
  20. 如請求項19所述之半導體結構的製造方法，其中該第一摻雜區的一摻雜物與該第二摻雜區的一摻雜物不同。
TW108144185A 2019-10-23 2019-12-03 半導體結構及其製造方法 TWI722694B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/662,008 US11502163B2 (en) 2019-10-23 2019-10-23 Semiconductor structure and fabrication method thereof
US16/662,008 2019-10-23

Publications (2)

Publication Number Publication Date
TWI722694B TWI722694B (zh) 2021-03-21
TW202118013A true TW202118013A (zh) 2021-05-01

Family

ID=75505396

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108144185A TWI722694B (zh) 2019-10-23 2019-12-03 半導體結構及其製造方法

Country Status (3)

Country Link
US (2) US11502163B2 (zh)
CN (1) CN112701152B (zh)
TW (1) TWI722694B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI779627B (zh) * 2021-05-25 2022-10-01 南亞科技股份有限公司 半導體結構與其形成方法
TWI826138B (zh) * 2022-08-24 2023-12-11 南亞科技股份有限公司 半導體結構及其製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11227926B2 (en) * 2020-06-01 2022-01-18 Nanya Technology Corporation Semiconductor device and method for fabricating the same

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3382688T2 (de) * 1982-02-10 1993-09-02 Hitachi Ltd Halbleiterspeicher und sein herstellungsverfahren.
US5995531A (en) * 1997-11-04 1999-11-30 Motorola, Inc. VCSEL having polarization control and method of making same
KR100475081B1 (ko) * 2002-07-09 2005-03-10 삼성전자주식회사 Sonos형 eeprom 및 그 제조방법
US20050009269A1 (en) * 2003-05-21 2005-01-13 Hiroki Shinkawata Semiconductor device and method of manufacturing semiconductor device
KR100539244B1 (ko) * 2003-10-10 2005-12-27 삼성전자주식회사 리세스 채널 트렌치 패턴의 형성 방법, 리세스 채널트랜지스터의 제조 방법 및 리세스 채널 트랜지스터
KR100585157B1 (ko) * 2004-09-07 2006-05-30 삼성전자주식회사 다수의 와이어 브릿지 채널을 구비한 모스 트랜지스터 및그 제조방법
US7560359B2 (en) * 2004-11-26 2009-07-14 Samsung Electronics Co., Ltd. Methods of forming asymmetric recesses and gate structures that fill such recesses and related methods of forming semiconductor devices that include such recesses and gate structures
JP4822792B2 (ja) * 2005-10-04 2011-11-24 株式会社東芝 半導体装置およびその製造方法
US7902597B2 (en) * 2006-03-22 2011-03-08 Samsung Electronics Co., Ltd. Transistors with laterally extended active regions and methods of fabricating same
US20080003833A1 (en) * 2006-06-30 2008-01-03 Hynix Semiconductor Inc. Fin mask and method for fabricating saddle type fin using the same
JP4552908B2 (ja) * 2006-07-26 2010-09-29 エルピーダメモリ株式会社 半導体装置の製造方法
JP4470188B2 (ja) * 2007-01-10 2010-06-02 エルピーダメモリ株式会社 半導体装置の製造方法
KR100920045B1 (ko) * 2007-12-20 2009-10-07 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
TWI368314B (en) * 2008-04-25 2012-07-11 Nanya Technology Corp Recess channel transistor
US8691649B2 (en) * 2008-09-22 2014-04-08 Samsung Electronics Co., Ltd. Methods of forming recessed channel array transistors and methods of manufacturing semiconductor devices
US9190495B2 (en) * 2008-09-22 2015-11-17 Samsung Electronics Co., Ltd. Recessed channel array transistors, and semiconductor devices including a recessed channel array transistor
KR101417764B1 (ko) * 2008-09-26 2014-07-09 삼성전자주식회사 수직형 반도체 소자 및 이의 제조 방법
JP5557442B2 (ja) * 2008-10-31 2014-07-23 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
KR101751482B1 (ko) * 2011-03-08 2017-06-29 삼성전자주식회사 리세스 채널을 포함하는 반도체 소자의 제조 방법
JP2012234964A (ja) * 2011-04-28 2012-11-29 Elpida Memory Inc 半導体装置及びその製造方法
US8884340B2 (en) * 2011-05-25 2014-11-11 Samsung Electronics Co., Ltd. Semiconductor devices including dual gate electrode structures and related methods
US8471316B2 (en) * 2011-09-07 2013-06-25 Omnivision Technologies, Inc. Isolation area between semiconductor devices having additional active area
US8871575B2 (en) * 2011-10-31 2014-10-28 United Microelectronics Corp. Method of fabricating field effect transistor with fin structure
US8742498B2 (en) * 2011-11-03 2014-06-03 United Microelectronics Corp. High voltage semiconductor device and fabricating method thereof
KR101979752B1 (ko) * 2012-05-03 2019-05-17 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR20130134100A (ko) * 2012-05-30 2013-12-10 삼성디스플레이 주식회사 액티브 패턴 형성 방법, 이를 적용한 표시 기판 및 이의 제조 방법
US9153579B2 (en) * 2012-07-09 2015-10-06 SK Hynix Inc. Semiconductor device having extended buried gate
KR101934366B1 (ko) * 2012-10-25 2019-01-02 삼성전자주식회사 리세스된 활성영역을 갖는 반도체 소자 및 그 제조방법
KR20150113009A (ko) * 2013-02-01 2015-10-07 피에스4 뤽스코 에스.에이.알.엘. 반도체 장치 및 그 제조 방법
US20150123195A1 (en) * 2013-11-04 2015-05-07 Nanya Technology Corp. Recessed channel access transistor device and fabrication method thereof
US9455202B2 (en) * 2014-05-29 2016-09-27 United Microelectronics Corp. Mask set and method for fabricating semiconductor device by using the same
KR102204397B1 (ko) * 2014-07-31 2021-01-19 엘지디스플레이 주식회사 박막트랜지스터 및 이를 이용한 표시장치
US9171847B1 (en) 2014-10-02 2015-10-27 Inotera Memories, Inc. Semiconductor structure
CN105575908B (zh) * 2014-10-15 2018-09-07 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
KR102232766B1 (ko) * 2015-01-05 2021-03-26 삼성전자주식회사 반도체 소자 및 이의 제조방법
KR102327143B1 (ko) * 2015-03-03 2021-11-16 삼성전자주식회사 집적회로 소자
KR102463920B1 (ko) * 2016-02-12 2022-11-07 에스케이하이닉스 주식회사 싱글 폴리 불휘발성 메모리 셀 및 메모리 셀 어레이, 동작 방법
KR102400320B1 (ko) * 2016-03-03 2022-05-20 삼성전자주식회사 포토마스크 레이아웃, 미세 패턴 형성 방법 및 반도체 장치의 제조 방법
KR102411401B1 (ko) * 2016-03-08 2022-06-22 삼성전자주식회사 반도체 소자 및 이의 제조방법
KR102450577B1 (ko) * 2016-08-12 2022-10-11 삼성전자주식회사 반도체 소자
US10095823B2 (en) * 2016-12-22 2018-10-09 SK Hynix Inc. Electronic device and method for fabricating the same
US9825143B1 (en) * 2017-01-09 2017-11-21 International Business Machines Corporation Single spacer tunnel on stack nanowire
US10381351B2 (en) 2017-12-26 2019-08-13 Nanya Technology Corporation Transistor structure and semiconductor layout structure
KR102697920B1 (ko) * 2018-11-26 2024-08-22 삼성전자주식회사 반도체 소자 및 그의 제조 방법
US10879125B2 (en) * 2018-12-27 2020-12-29 Nanya Technology Corporation FinFET structure and method of manufacturing the same
US11133397B2 (en) * 2019-06-04 2021-09-28 Globalfoundries U.S. Inc. Method for forming lateral heterojunction bipolar devices and the resulting devices
US11018103B2 (en) * 2019-09-19 2021-05-25 Nanya Technology Corporation Integrated circuit structure
KR20210044954A (ko) * 2019-10-15 2021-04-26 삼성전자주식회사 반도체 소자
KR102686881B1 (ko) * 2019-10-24 2024-07-18 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102685055B1 (ko) * 2019-10-24 2024-07-12 삼성전자주식회사 반도체 장치
US11094692B2 (en) * 2019-11-13 2021-08-17 Nanya Technology Corporation Semiconductor structure having active regions with different dopant concentrations
US11315930B2 (en) * 2020-02-14 2022-04-26 Nanya Technology Corporation Semiconductor structure and method of manufacturing the same
US11101273B1 (en) * 2020-02-25 2021-08-24 Nanya Technology Corporation Semiconductor structure having word line disposed over portion of an oxide-free dielectric material in the non-active region
US11227926B2 (en) * 2020-06-01 2022-01-18 Nanya Technology Corporation Semiconductor device and method for fabricating the same
US11437481B2 (en) * 2020-06-30 2022-09-06 Nanya Technology Corporation Semiconductor device with T-shaped buried gate electrode and method for forming the same
US11315928B2 (en) * 2020-09-08 2022-04-26 Nanya Technology Corporation Semiconductor structure with buried power line and buried signal line and method for manufacturing the same
US11417744B2 (en) * 2020-09-24 2022-08-16 Nanya Technology Corporation Semiconductor structure having buried gate electrode with protruding member and method of manufacturing the same
US11469234B2 (en) * 2020-11-13 2022-10-11 Nanya Technology Corporation Semiconductor device having reduced contact resistance between access transistors and conductive features and method of manufacturing the same
US11521974B2 (en) * 2020-11-16 2022-12-06 Nanya Technology Corporation Memory device with different types of capacitors and method for forming the same
US11315869B1 (en) * 2020-12-01 2022-04-26 Nanya Technology Corporation Semiconductor device with decoupling unit and method for fabricating the same
US11488961B2 (en) * 2021-03-02 2022-11-01 Nanya Technology Corporation Semiconductor device
US20230197809A1 (en) * 2021-12-17 2023-06-22 Nanya Technology Corporation Semiconductor structure having a fin structure
US20230223298A1 (en) * 2022-01-12 2023-07-13 Nanya Technology Corporation Method of manufacturing semiconductor structure having fins
US20230262965A1 (en) * 2022-02-17 2023-08-17 Nanya Technology Corporation Memory structure and method of forming thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI779627B (zh) * 2021-05-25 2022-10-01 南亞科技股份有限公司 半導體結構與其形成方法
TWI826138B (zh) * 2022-08-24 2023-12-11 南亞科技股份有限公司 半導體結構及其製造方法

Also Published As

Publication number Publication date
US20210126087A1 (en) 2021-04-29
CN112701152A (zh) 2021-04-23
US11502163B2 (en) 2022-11-15
US11848353B2 (en) 2023-12-19
CN112701152B (zh) 2024-03-12
US20220102484A1 (en) 2022-03-31
TWI722694B (zh) 2021-03-21

Similar Documents

Publication Publication Date Title
US9276089B2 (en) FinFETs and methods for forming the same
CN104008994B (zh) 半导体装置的制造方法
TWI722694B (zh) 半導體結構及其製造方法
US11049973B2 (en) Semiconductor device and fabrication method thereof
CN113270406B (zh) 半导体结构及其制造方法
US9305802B2 (en) Methods of forming semiconductor devices using hard masks
TW202127663A (zh) 半導體裝置
US9761716B2 (en) Semiconductor device and fabrication method thereof
KR20180015567A (ko) 핀 구조물 및 그 형성 방법
US20230238245A1 (en) Semiconductor structure and forming method thereof
TWI832034B (zh) 半導體裝置及其製造方法
TW201742123A (zh) 半導體裝置及其形成方法
CN107039272B (zh) 鳍式晶体管的形成方法
KR100541054B1 (ko) 하드마스크 스페이서를 채택하여 3차원 모오스 전계효과트랜지스터를 제조하는 방법
TWI770457B (zh) 半導體結構及其形成方法
US20240021465A1 (en) Semiconductor structure having epitaxial structure
TWI622094B (zh) 半導體裝置與其製造方法
CN113903666B (zh) 半导体结构及其形成方法
CN109087890B (zh) 一种半导体器件及其制造方法、电子装置
CN113838934A (zh) 半导体结构及其形成方法
TWI854531B (zh) 半導體裝置及其製造方法
US20230395432A1 (en) P-Type Semiconductor Devices With Different Threshold Voltages And Methods Of Forming The Same
CN112151360B (zh) 半导体结构及其形成方法
CN117672974A (zh) 半导体结构的形成方法
CN113745112A (zh) 半导体器件的形成方法