TW202111821A - 具有標記圖案之基板及其製作方法,及半導體封裝元件的製作方法 - Google Patents
具有標記圖案之基板及其製作方法,及半導體封裝元件的製作方法 Download PDFInfo
- Publication number
- TW202111821A TW202111821A TW108131912A TW108131912A TW202111821A TW 202111821 A TW202111821 A TW 202111821A TW 108131912 A TW108131912 A TW 108131912A TW 108131912 A TW108131912 A TW 108131912A TW 202111821 A TW202111821 A TW 202111821A
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- area
- layer
- cross
- manufacturing
- Prior art date
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本發明提供一種具有標記圖案之基板的製作方法,包含在一基材的表面形成待成形層,該待成型層包含同時具有可光交聯及熱交聯之官能基的反應性高分子。接著,對該待成型層進行熱交聯以及對該待成型層的預定區域進行光交聯,令經交聯反應後的待成型層具有不同交聯度的第一區及第二區。最後,自該第二區表面向下移除該第二區,但讓對應位於該第二區的半導體基材的表面保持不對外裸露,讓殘留的第二區與第一區產生高低落差,令該待成型層轉變成一具有由該第一區及第二區的高低落差共同構成之標記圖案的圖案層,而得到該具有標記圖案之基板。此外,本發明還提供一種利用該具有標記圖案之基板製作半導體封裝元件的方法。
Description
本發明是有關於一種具有標記圖案的基板及其製法,及封裝元件的製作方法,特別是指一種用於半導體元件封裝的具有標記圖案的基板及其製法,以及半導體封裝元件的製作方法。
為了實現電子產品小型化、輕薄化,以及功能多樣化的要求,因此,電子產品內部的相關半導體元件也需進一步小型化,以及高集成化。而為了能在有限的空間設置多種不同功能的晶片,目前是利用三維層疊封裝技術,將具有相同或不同功能的半導體晶片利用三維空間的層疊進行高密度安裝連接,以達成高集成化的目的。而在半導體晶片三維層疊的製程過程中,半導體晶片之間的對位以及基板的轉移、移除等,則是影響封裝後之半導體元件的良率以及尺寸的一個重要因素。
目前,用於供半導體晶片進行高集成化封裝的基板,大多是先利用一個具有對位標記圖案的基板,以該基板的標記圖案作為半導體晶片的對位依據,而將半導體晶片設置於該基板的預定位置。待所有的半導體晶片設置並封裝完成後,再進行切割,或是將該基板移除後再進行切割,而得到具有高集成封裝的集成化半導體封裝元件。
前述該基板的對位標記圖案,其製法大致可利用壓印、蝕刻或雕刻基板,直接於該基板形成對位標記圖案,或是在基板表面先鍍上金屬膜,再利用微影蝕刻方式蝕刻該金屬膜,而於該基板表面形成由金屬構成的對位標記圖案。然而,利用壓印方式形成的對位標記圖案精細度較差,而利用蝕刻形成的對位標記圖案,精細度雖然可提升,但是製程確較為複雜。
因此,本發明之目的,即在提供一種製程簡單的具有標記圖案之基板的製作方法。
於是,本發明包含一準備步驟、一交聯步驟,及一圖案化步驟。
該準備步驟是提供一待標記基板。該待標記基板具有一基材及一形成於該基材其中一表面的待成形層,該待成型層由一高分子組成物構成,且該高分子組成物包含同時具有可光交聯及熱交聯之官能基的反應性高分子。
該交聯步驟包含對該待成型層進行熱交聯以及對該待成型層的預定區域進行光交聯,令經交聯反應後的待成型層具有經光交聯及熱交聯的第一交聯區,以及只有進行熱交聯的第二交聯區。
該圖案化步驟是自該第二交聯區表面向下移除部分的該第二交聯區,並讓對應位於該第二交聯區的半導體基材的表面保持不對外裸露,而令該待成型層轉變成一具有由該第一交聯區構成的第一區、一由殘留的第二交聯區構成的第二區,以及由該第一區及該第二區共同構成之標記圖案的圖案層,且該第一區及該第二區具有不同的高度。
此外,本發明的另一目的,在於提供一種具有標記圖案之基板。
於是,本發明該具有標記圖案之基板,是由如前所述的製作方法製得。包含一基材,及一形成於該基材表面的圖案層。
該圖案化層由交聯後的高分子材料構成,具有彼此接續延伸的一第一區,及一第二區,以及一由該第一區及第二區共同構成的標記圖案,其中,該第二區與該第一區的交聯密度不同,且該第二區與該第一區具有不同高度。
此外,本發明的又一目的,在於提供一種半導體封裝元件的製作方法。
於是,本發明該半導體封裝元件的製作方法包含一提供步驟,及一半導體元件設置步驟。
該提供步驟是先提供一具有標記圖案的基板,且該基板是由如前所述的製作方法所製得。
該半導體元件設置步驟是利用該標記圖案為對位標記,將一半導體元件設置於該圖案層的第一區。
本發明之功效在於:利用包含具有可光交聯及熱交聯的高分子組成物所構成的待成形層,藉由交聯度控制讓該待成型層對顯影液產生不同的溶解度,而得以在不同交聯度的區域造成溶解度差,從而可藉由顯影製程於具有不同交聯度的待成形層直接形成用於半導體元件封裝對位的標記圖案。
在本發明被詳細描述之前,應當注意在以下的說明內容中,類似的元件是以相同的編號來表示。
參閱圖1、2,圖1是本發明具有標記圖案的基板2的一實施例,該具有標記圖案的基板2可作為半導體元件的承載基板以進行封裝。
該具有標記圖案的基板2的該實施例具有一基材21,及一形成於該基材21表面的圖案層22。
基材21由可透光材料構成,如玻璃、矽晶圓、陶瓷 或類似物。該圖案層22由交聯後的高分子材料構成,具有彼此接續延伸的一第一區221、一第二區222,及一標記圖案223。其中,該第二區222的交聯密度小於該第一區221的交聯密度,該第一區221具有一第一高度H1,該第二區222具有一第二高度H2,該第一高度H1大於該第二高度H2,從而於該第一區221及第二區222交接的界面產生一由該第一區221及第二區222的高低落差共同構成的該標記圖案223,且該標記圖案223可以任何可供辨識對位的圖案,例如十字圖案,或間隔排列的直線圖案等均可,並無需特別限制,於本實施例是以該標記圖案223為十字圖案說明,然實際實施時不以此為限。
具體的說,前述該具有標記圖案的封裝基板2是由如下所述的方法所製得。
配合參閱圖3~4,首先,進行準備步驟31,提供一待標記基板200,該待標記基板200具有該基材21及一形成於該基材21其中一表面的待成形層201,該待成形層201可以利用轉印貼合或是塗佈方式形成於該基材21。
該基材21選自光可穿透的材料,例如玻璃、矽晶圓、陶瓷 或類似物,以利後續利用雷射移除該圖案層22時,光可穿過該基材21。該待成型層201由高分子組成物構成,該高分子組成物包含同時具有可光交聯及熱交聯之官能基的反應性高分子,該反應性高分子包含但不限於壓克力系高分子、聚醯胺酸(Polyamic acid)型高分子、可溶性聚醯亞胺(Soluble Polyimide)型高分子或其共聚物等其中至少一種,該可光交聯及熱交聯之官能基是可藉由光或熱進行交聯反應的官能基,如雙鍵、参鍵、環氧基、偶氮基等。由於該可光交聯及熱交聯之官能基為本技術領域習知,因此,在此不再多加贅述。
於一些實施例中,該高分子組成物還可進一步包含光起始劑、熱起始劑、密著促進劑,或是遮光材的其中至少一種。其中,該光起始劑、熱起始劑是可被光或熱活化而產生反應性自由基,以協助該反應性高子的交聯反應進行,於一些實施例中,該光交聯劑、熱交聯劑還可進一步參與交聯反應並可增加交聯密度。
該遮光材選自可吸收波長不小於300nm的材料,例如各種不同顏色的色料、碳黑、鈦黑、氧化鈦、氧化鐵、鈦氮化物、矽灰、有機顏料、無機顏料或染料等,利用添加遮光材可協助該待成形層201顯色提升後續形成的該標記圖案223的辨識度,並可用於輔助吸收後續用於移除該圖案層22的雷射能量,而可進一步協助該圖案層22的剝除。
於一些實施例中該遮光材包含碳黑,藉由碳黑顯色並可吸收長波長雷射能量(如CO2
雷射:1064nm)。
此外,要說明的是,當該待成形層201是利用塗佈方式形成於該基材21表面時,則於塗佈後可進行預烘烤將溶劑移除,以形成該待成形層201。
接著,進行交聯步驟32,對該待成型層201的預定區域進行光交聯,以及對該待成型層201進行熱交聯,以及令經交聯反應後的待成型層201具有經光交聯及熱交聯的一第一交聯區221A,及只有進行熱交聯的該第二交聯區222A。於本實施例該製作方法是利用遮罩(mask)202對該待成型層201的預定區域照光(hν)先進行光交聯,之後再將經光交聯的該待成型層201加熱(△)進行熱交聯,而形成該第一交聯區221A及該第二交聯區222A為例說明,然而,實際實施時,該光交聯及熱交聯並無先後順序,可以先執行熱交聯再進行光交聯,也可以先進行光交聯再進行熱交聯,無需特別限定。此外,要說明的是,該光交聯及熱交聯的條件為視所使用之反應性高分子的光交聯官能基及熱交聯官能基的反應溫度及波長而定,相關的反應參數及製程為本技術領域所週知,因此,不再多加贅述。本實施例中該光交聯官能基及熱交聯官能基分別是以雙鍵及環氧基為例,該光交聯是以照射UV波長之光起始反應,熱交聯則是在溫度150℃條件下進行。
利用讓交聯後的待成型層201形成具有經光交聯及熱交聯的該第一交聯區221A,以及只有進行熱交聯的該第二交聯區222A,讓該第一交聯區221A及該第二交聯區222A產生不同的交聯密度而具有不同的溶解度,因此,藉由該溶解度差異,於後續顯影時利用適當的顯影液,即可選擇性地移除具有較低交聯密度的該第二交聯區222A。
要說明的是,由於該標記圖案223是利用交聯後該第一交聯區221A及該第二交聯區222A的溶解度差而形成,因此,該第一交聯區221A及該第二交聯區222A的交聯度密度也可互換。即當該第二交聯區222A為如前所述為具有較低的交聯密度時,後續形成的標記圖案是凹陷的標記圖案223;然而,實際實施時,也可控制讓該第二交聯區222A交聯密度較高,如此,則後續形成的標記圖案是凸起的標記圖案223,也可達成相同的目的及功效。
最後,進行圖案化步驟33,利用顯影液自該第二交聯區222A表面向下移除部分的該第二交聯區222A以形成凹槽,並控制讓對應位於該第二交聯區222A的該基材21的表面保持不對外裸露。而可於顯影後,令該待成型層201轉變成具有該第一區221、高度小於該第一區221的該第二區222,以及由該第一區221及該第二區222的高低落差共同構成之標記圖案223的圖案層22。
具體的說,該顯影液是選自包含可移除該第二交聯區222A但無法移除該第一交聯區221A的有機極性溶劑,例如環戊酮(Cyclopantanone)、環已酮(Cyclohexanone)、二甲基亞碸(DMSO),及類似物等。利用顯影液的選擇,及顯影相關製程參數例如顯影液濃度、壓力的控制,自該第二交聯區222A表面向下移除部分的該第二交聯區222A,並讓其餘部分的該第二交聯區222A殘留於該基材21,而形成該第二區222,且該第二區222具有一第二高度H2。此外,該第一交聯區221A因交聯密度較高,於顯影過程可耐顯影液而不被移除,因此,顯影後,由該第一交聯區221A形成的該第一區221,會具有與原厚度實質相同的一第一高度H1,且該第一高度H1大於該第二高度H2,而得以藉由顯影後該第一區221及第二區222的高低落差共同構成該標記圖案223得到該圖案層22,而製得該具有標記圖案223的基板2。
於一些實施例中,為了可令形成的該標記圖案223易於辨識,以該待成型層201厚度為50μm為例,經顯影形成的該第二區222的厚度(H2)不小於0.5μm。
前述該基板2可作為一半導體元件對位封裝的承載基板,並可於最後將該基板2自封裝後的半導體封裝元件移除,而得到一不含該基板2的半導體封裝元件。
茲將該半導體封裝元件的製作以下述該實施例說明如下。
配合參閱圖5、6,該半導體封裝元件的製作方法包含一提供步驟41、一半導體元件設置步驟42、一封裝步驟43,及一移除步驟44。
該提供步驟41是先提供一如前所述的該具有標記圖案的基板2。
接著,進行該半導體元件設置步驟42,利用前述該基板2的標記圖案223為對位標記,將一半導體元件51設置於該圖案層22的第一區221。於本實施例中是以設置一半導體元件51為例說明,然而,實際實施時,設置於該第一區221的半導體元件51可為多個,且該等半導體元件51的種類可為相同或不同,並可以平面或3維堆疊方式連接設置於該第一區221,並不以此為限。
詳細的說,該半導體元件51可以是利用於該第一區221設置一膠合層52,而以膠合方式貼合於該第一區221。該膠合層52可以是在前述該基板2的製作過程,於形成該圖案層22後,再進一步於該第一區221表面形成黏膠或是於該圖案層22表面全面地形成黏膠,而於對應該圖案層22的第一區221或是於該圖案層22表面形成可於黏貼該半導體元件31的膠合層52,或是於該步驟42過程時,先於該第一區221形成該膠合層52,再將該半導體元件51貼合於該膠合層52。
接著進行該封裝步驟43,利用一絕緣封裝材料覆蓋該半導體元件31及該圖案層22並形成一封裝層53,得到一位於該圖案層22表面的半導體封裝元件5。該絕緣封裝材料可以選自環氧樹脂或是環氧樹脂與填充材的混合物,由於該絕緣封裝材料為相關技術領域者所週知,因此,不再多加贅述。
然後,進行移除步驟44,利用雷射自該基材21反向該半導體封裝元件5的表面照射該圖案層22,將該圖案層22與該基材21連接的界面部分材料燒蝕移除,即可將該基材21自該半導體封裝元件5剝除,而得到具有如圖6所示,不含有該基材21的半導體封裝元件5。
要說明的是,該雷射可選自不同波長的雷射,例如,可選用波長為1064nm的CO2
雷射,或是波長為532nm、355nm的雷射。利用雷射波長及能量的搭配,讓該圖案層22與該半導體封裝元件5連接的界面部分可被燒蝕移除即可,而無須限定雷射種類。
綜上所述,本發明利用讓該待成形層201由具有光交聯及熱交聯的反應性高分子材料所構成,因此可藉由光交聯及熱交聯製程的控制,讓該待成形層201具有不同交聯度,而得以在不同交聯度的區域造成溶解度差,從而可藉由顯影製程於具有不同交聯度的待成形層201直接形成用於對位的標記圖案223,不僅形成的該標記圖案223可較為精細,且製程方法簡單容易控制。此外,因為該標記圖案223是於該圖案層22直接形成,於該半導體元件51封裝後,利用雷射剝離方式即可將該基材21自該半導體封裝元件5剝除,而可達成本發明之目的。
惟以上所述者,僅為本發明之實施例而已,當不能以此限定本發明實施之範圍,凡是依本發明申請專利範圍及專利說明書內容所作之簡單的等效變化與修飾,皆仍屬本發明專利涵蓋之範圍內。
2:基板
21:基材
22:圖案層
221:第一區
221A:第一交聯區
222:第二區
222A:第二交聯區
223:標記圖案
31:準備步驟
32:交聯步驟
33:圖案化步驟
41:提供步驟
42:半導體元件設置步驟
43:封裝步驟
44:移除步驟
5:半導體封裝元件
51:半導體元件
52:膠合層
53:封裝層
200:待標記基板
201:待成形層
202:遮罩
H1:第一高度
H2:第二高度
本發明之其他的特徵及功效,將於參照圖式的實施方式中清楚地呈現,其中:
圖1是一示意圖,說明本發明該具有標記圖案的基板的該實施例;
圖2是一剖視示意圖,為沿圖1中II-II割面線的剖視圖,輔助說明圖1;
圖3是一文字流程圖,說明該具有標記圖案的基板的製作流程;
圖4是一流程示意圖,輔助說明該具有標記圖案的基板的製作流程;
圖5是一文字流程圖,說明該半導體封裝元件的製作方法;及
圖6是一流程示意圖,輔助說明該半導體封裝元件的製作流程。
2:基板
21:基材
221:第一區
222:第二區
223:標記圖案
H1:第一高度
H2:第二高度
Claims (11)
- 一種具有標記圖案之基板的製作方法,包含以下步驟: 一準備步驟,提供一待標記基板,該待標記基板具有一基材及一形成於該基材其中一表面的待成形層,該待成型層由一高分子組成物構成,且該高分子組成物包含同時具有可光交聯及熱交聯之官能基的反應性高分子; 一交聯步驟,包含對該待成型層進行熱交聯以及對該待成型層的預定區域進行光交聯,令經交聯反應後的待成型層具有經光交聯及熱交聯的第一交聯區,以及只有進行熱交聯的第二交聯區;及 一圖案化步驟,自該第二交聯區表面向下移除部分的該第二交聯區,並讓對應位於該第二交聯區的半導體基材的表面保持不對外裸露,而令該待成型層轉變成一具有由該第一交聯區構成的第一區、一由殘留的第二交聯區構成的第二區,以及由該第一區及該第二區共同構成之標記圖案的圖案層,且該第一區及該第二區具有不同的高度。
- 如請求項1所述具有標記圖案之基板的製作方法,其中,該待成形層是由轉印膠合方式貼附於該基材的表面,或由塗佈方式形成於該基材的表面。
- 如請求項1所述具有標記圖案之基板的製作方法,其中,該高分子組成物還包含光交聯劑及熱交聯劑。
- 如請求項1所述具有標記圖案之基板的製作方法,其中,該高分子組成物還包含可吸收光能的吸光遮光材。
- 如請求項1所具有標記圖案之基板的製作方法,其中,該圖案化步驟是以包含有機極性溶劑之顯影液移除部分的該第二交聯區。
- 如請求項1所述具有標記圖案之基板的製作方法,還包含一膠合層形成步驟,於該圖案層上形成一黏膠,且該黏膠至少形成於該第一區的表面。
- 如請求項1所述具有標記圖案之基板的製作方法,其中,該反應性高分子包含壓克力系高分子材料。
- 一種具有標記圖案之基板,由請求項1所述的製作方法製得,包含一基材,及一形成於該基材表面的圖案層,該圖案化層由交聯後的高分子材料構成,具有彼此接續延伸的一第一區,及一第二區,以及一由該第一區及第二區共同構成的標記圖案,其中,該第二區與該第一區的交聯密度不同,且該第二區與該第一區具有不同高度。
- 一種半導體封裝元件的製作方法,包含: 一提供步驟,提供一具有標記圖案的基板,且該基板是由如請求項1所述的製作方法所製得;及 一半導體元件設置步驟,利用該圖案層的標記圖案為對位標記,將一半導體元件設置於該圖案層的第一區。
- 如請求項9所述半導體封裝元件的製作方法,還包含一封裝步驟,及一移除步驟,該封裝步驟是利用一絕緣封裝材料覆蓋該半導體元件及該圖案層並形成一封裝層,得到一位於該圖案層表面的封裝元件,該移除步驟是利用雷射燒蝕,將該圖案層與該基材連接的界面部分燒蝕移除,令該封裝元件與該基材分離。
- 如請求項9所述半導體封裝元件的製作方法,其中,該半導體元件是以膠合方式與該圖案層的第一區貼合。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108131912A TWI712092B (zh) | 2019-09-04 | 2019-09-04 | 具有標記圖案之基板及其製作方法,及半導體封裝元件的製作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108131912A TWI712092B (zh) | 2019-09-04 | 2019-09-04 | 具有標記圖案之基板及其製作方法,及半導體封裝元件的製作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI712092B TWI712092B (zh) | 2020-12-01 |
TW202111821A true TW202111821A (zh) | 2021-03-16 |
Family
ID=74669836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108131912A TWI712092B (zh) | 2019-09-04 | 2019-09-04 | 具有標記圖案之基板及其製作方法,及半導體封裝元件的製作方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI712092B (zh) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6743699B1 (en) * | 2003-01-21 | 2004-06-01 | Micron Technology, Inc. | Method of fabricating semiconductor components |
KR101916225B1 (ko) * | 2012-04-09 | 2018-11-07 | 삼성전자 주식회사 | Tsv를 구비한 반도체 칩 및 그 반도체 칩 제조방법 |
JP6454580B2 (ja) * | 2015-03-30 | 2019-01-16 | デクセリアルズ株式会社 | 熱硬化性接着シート、及び半導体装置の製造方法 |
-
2019
- 2019-09-04 TW TW108131912A patent/TWI712092B/zh active
Also Published As
Publication number | Publication date |
---|---|
TWI712092B (zh) | 2020-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4273859A (en) | Method of forming solder bump terminals on semiconductor elements | |
JP4990479B2 (ja) | 多層リソグラフィープロセスに関する新規な平坦化方法 | |
WO2009119064A1 (ja) | 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法 | |
CN107203099A (zh) | 半导体器件及其制造方法 | |
JP5334411B2 (ja) | 貼り合わせ基板および貼り合せ基板を用いた半導体装置の製造方法 | |
US20080296803A1 (en) | Nano-imprinting process | |
KR20090021019A (ko) | 재배선 기판을 이용한 반도체 패키지 제조방법 | |
JP2007001289A (ja) | ソフトモールドの製造方法 | |
WO2013179767A1 (ja) | 撮像装置の製造方法および半導体装置の製造方法 | |
WO2020103226A1 (zh) | 半导体器件及其制作方法、对位标记的制作方法 | |
JP2007139576A (ja) | 半導体力学量センサの製造方法 | |
TWI712092B (zh) | 具有標記圖案之基板及其製作方法,及半導體封裝元件的製作方法 | |
KR20020073260A (ko) | 반도체 장치 제조 방법 | |
CN106505028B (zh) | 掩模图案的形成方法、基板的加工方法及元件芯片的制法 | |
JP2017502328A (ja) | 表面上に堆積パターンを形成する方法 | |
TWI586235B (zh) | 線路板的製作方法 | |
TWI732530B (zh) | 基板側面部配線形成方法 | |
La Grappe et al. | A novel integration scheme for wafer singulation and selective processing using temporary dry film resist | |
TWI808618B (zh) | 用於嵌入式晶片的封裝製程 | |
US20240079259A1 (en) | Dual sided glass carriers for making package substrates | |
US10937760B2 (en) | Method for manufacturing a chip package | |
JP2003028889A (ja) | 半導体ガスレートセンサの製造方法 | |
JPS58100424A (ja) | リソグラフイ用↑¬合せマ−クの形成方法 | |
CN110970362B (zh) | 芯片封装体的制造方法 | |
TW202122547A (zh) | 永久黏合及圖案化材料 |