TW202102079A - 佈線基板的製造方法 - Google Patents

佈線基板的製造方法 Download PDF

Info

Publication number
TW202102079A
TW202102079A TW109120983A TW109120983A TW202102079A TW 202102079 A TW202102079 A TW 202102079A TW 109120983 A TW109120983 A TW 109120983A TW 109120983 A TW109120983 A TW 109120983A TW 202102079 A TW202102079 A TW 202102079A
Authority
TW
Taiwan
Prior art keywords
coating film
adhesion
enhancing coating
insulating layer
wiring
Prior art date
Application number
TW109120983A
Other languages
English (en)
Other versions
TWI842913B (zh
Inventor
下平朋幸
近藤人資
Original Assignee
日商新光電氣工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商新光電氣工業股份有限公司 filed Critical 日商新光電氣工業股份有限公司
Publication of TW202102079A publication Critical patent/TW202102079A/zh
Application granted granted Critical
Publication of TWI842913B publication Critical patent/TWI842913B/zh

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • C23F1/16Acidic compositions
    • C23F1/18Acidic compositions for etching copper or alloys thereof
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523Etching material
    • B81C1/00539Wet etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/002Etching of the substrate by chemical or physical means by liquid chemical etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/383Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by microetching
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C2222/00Aspects relating to chemical surface treatment of metallic material by reaction of the surface with a reactive medium
    • C23C2222/20Use of solutions containing silanes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laminated Bodies (AREA)

Abstract

提供一種能夠提高佈線層與絕緣層之間的密著性的佈線基板的製造方法。本佈線基板的製造方法包括:在第一絕緣層上形成佈線層的步驟;對該佈線層的未與該第一絕緣層接觸的表面進行粗化以形成凹凸的步驟;在該凹凸上形成密著增強塗膜的步驟;使用酸性溶液將該密著增強塗膜部分地去除的步驟;以及在該第一絕緣層上形成用於對該佈線層進行覆蓋的第二絕緣層的步驟。

Description

佈線基板的製造方法
本發明係關於一種佈線基板的製造方法。
在具有對佈線層進行覆蓋的絕緣層的佈線基板中,對於可靠性而言,重要的是提高佈線層與絕緣層之間的密著性。為此,研究了各種用於提高佈線層與絕緣層之間的密著性的方法。
例如,可以舉出一種方法,其在層疊有絕緣層的佈線層的表面上塗布包含矽烷化合物的液體之後,以25~100℃的溫度且5分鐘以內的時間進行乾燥,然後進行水洗並使矽烷化合物固著以形成塗膜,從而獲得化學性密著力(例如參見專利文獻1)。 >先前技術文獻> >專利文獻>
專利文獻1:日本特開2008-109111號公報
>發明欲解決之問題>
然而,為了在化學性密著力的基礎上並用物理性密著力,有時會對佈線層的表面進行粗化。在此情況下,即便使用與上述相同的方法,也難以沿著佈線層的表面的凹凸形成均勻的塗膜。即,有時會在佈線層的表面的凹凸上產生未附著有塗膜的部分,或部分地形成厚度過大的塗膜。在這種情況下,無法獲得足夠的佈線層與絕緣層之間的密著性。
鑑於上述問題,本發明的目的在於提供一種能夠提高佈線層與絕緣層之間的密著性的佈線基板的製造方法。>用於解決問題之手段>
本佈線基板的製造方法包括:在第一絕緣層上形成佈線層的步驟;對該佈線層的未與該第一絕緣層接觸的表面進行粗化以形成凹凸的步驟;在該凹凸上形成密著增強塗膜的步驟;使用酸性溶液將該密著增強塗膜部分地去除的步驟;以及在該第一絕緣層上形成用於對該佈線層進行覆蓋的第二絕緣層的步驟。>發明之功效>
依據公開的技術,能夠提供一種能夠提高佈線層與絕緣層之間的密著性的佈線基板的製造方法。
以下,參照圖式對發明的實施方式進行說明。需要說明的是,在各圖式中,對於相同的構成要素賦予相同的符號,並且有時會省略重複的說明。[佈線基板的構造]
圖1是示出根據第1實施方式的佈線基板的剖視圖,圖1(a)是示出交替地層疊有複數個佈線層和絕緣層的佈線基板的一部分的圖,圖1(b)是圖1(a)的A部分的局部放大圖。
如圖1所示,佈線基板1具有絕緣層10、佈線層20、絕緣層30、以及佈線層40。
需要說明的是,在本實施方式中,為了方便起見,以佈線基板1的絕緣層30側作為上側或一側,以絕緣層10側作為下側或另一側。另外,以各部位的絕緣層30側的表面作為上表面或一個表面,以絕緣層10側的表面作為下表面或另一個表面。但是,也可以將佈線基板10以上下倒置的狀態進行使用,或者可以以任意角度進行布置。另外,平面視圖是指從絕緣層10的上表面的法線方向觀察對象物的視圖,平面形狀是指從絕緣層10的上表面的法線方向觀察對象物時的形狀。
絕緣層10例如是作為多層佈線的層間絕緣層而可以利用積層(build-up)法形成的絕緣層。因此,可以層疊其他的佈線層或其他的絕緣層作為絕緣層的下層。此時,可以在絕緣層10或其他的絕緣層上適當地設置通路孔(via hole),並經由通路孔將佈線層彼此連接。
作為絕緣層10的材料,例如可以使用非光敏性(熱固性樹脂)的環氧類絕緣樹脂或聚醯亞胺類絕緣樹脂等。或者,作為絕緣層10的材料,例如可以使用光敏性的環氧類絕緣樹脂或丙烯酸類絕緣樹脂等。絕緣層10也可以具有玻璃布等增強材料。另外,絕緣層10也可以含有二氧化矽(SiO2 )等填充劑。絕緣層10的厚度例如可以為大約10~50μm。
佈線層20形成在絕緣層10上。作為佈線層20的材料,例如可以使用銅(Cu)等。佈線層20的厚度例如可以為大約10~20μm。
在佈線層20的上表面及側面上進行粗化處理,形成有凹凸21。凹凸21的粗糙度為不會使電特性因集膚效應而惡化的程度,例如大約為Ra=50~200nm。
在形成有凹凸21的佈線層20的上表面及側面上,形成有具有沿著凹凸21的形狀的密著增強塗膜22。換言之,密著增強塗膜22的表面為具有與凹凸21同等程度的粗糙度的凹凸形狀。作為密著增強塗膜22的材料,例如可以使用矽烷偶合劑。密著增強塗膜22的厚度例如可以為大約3~8nm。需要說明的是,在圖1(a)中,為了方便起見,用虛線表示凹凸21。
在矽烷偶合劑中,作為與樹脂等有機材料進行化學鍵結的官能基,優選包含胺基、環氧基、巰基、異氰酸酯基、甲基丙烯醯氧基、丙烯醯氧基、脲基、或硫化物基的官能基。根據與硅烷偶合劑進行化學鍵結的樹脂的種類來選擇最佳的官能基。
另外,在矽烷偶合劑中,作為與金屬等無機材料進行化學鍵結的官能基,優選包含唑基、矽醇基、甲氧基、或乙氧基的官能基。根據與硅烷偶合劑進行化學鍵結的金屬的種類來選擇最佳的官能基。
需要說明的是,可以使用鈦偶合劑來代替矽烷偶合劑。
絕緣層30以覆蓋佈線層20的方式形成在絕緣層10上。絕緣層30的材料和厚度例如與絕緣層10相同。絕緣層30可以含有二氧化矽(SiO2 )等填充劑。
佈線層40形成在絕緣層30的上側。佈線層40包括填充在貫穿絕緣層30並使佈線層20的上表面露出的通路孔30x(開口部)內的通路佈線、以及形成在絕緣層30的上表面上的佈線圖案。佈線層40的佈線圖案經由通路佈線與佈線層20電連接。通路孔30x例如是向絕緣層30的上表面側開口的開口部的直徑大於由佈線層20的上表面所形成的開口部的底面的直徑的倒圓錐梯形的凹部。佈線層40的材料和佈線圖案的厚度例如與佈線層20相同。
如此一來,在佈線基板1中,在佈線層20的上表面及側面形成凹凸21,進一步形成具有沿著凹凸21的形狀的密著增強塗膜22,密著增強塗膜22的表面為具有與凹凸21同等程度的粗糙度的凹凸形狀。
由此,藉由因密著增強塗膜22的表面的凹凸所產生的錨固效應,從而能夠提高佈線層20與絕緣層30之間的物理性密著力。另外,藉由使密著增強塗膜22與絕緣層30接觸,從而能夠提高佈線層20與絕緣層30之間的化學性密著力。
另外,在佈線基板1中,由於在佈線層20的上表面及側面形成的是細小的凹凸21,未使其粗糙度超出必要地過高,因此能夠抑制電特性因集膚效應而惡化。 [佈線基板的製造方法]
接著,對根據第1實施方式的佈線基板的製造方法進行說明。圖2至圖4是示出根據第1實施方式的佈線基板的製造步驟的圖。需要說明的是,在本實施方式中,示出形成單個佈線基板的步驟,但也可以是製作將成為佈線基板的複數個部分,然後進行單片化以形成各個佈線基板的步驟。
首先,在圖2(a)所示的步驟中,準備絕緣層10,利用周知的濺射法或鍍覆法等在絕緣層10上形成佈線層20。
接著,在圖2(b)所示的步驟中,對佈線層20的未與絕緣層10接觸的表面(上表面及側面)進行粗化以形成凹凸21。凹凸的粗糙度例如大約為Ra=50~200nm。關於佈線層20的上表面及側面的粗化處理,例如可以藉由使用蟻酸的濕蝕刻來進行。
接著,在圖2(c)所示的步驟中,在佈線層20的凹凸21上形成密著增強塗膜22。密著增強塗膜22在形成有凹凸21的佈線層20的上表面及側面上被形成為沿著凹凸21的形狀。密著增強塗膜22的表面為與凹凸21同等程度的粗糙度。密著增強塗膜22例如使用矽烷偶合劑來形成。密著增強塗膜22的厚度在最厚的部分例如為大約20~30nm。
為了使用矽烷偶合劑來形成密著增強塗膜22,例如可以將圖2(b)的構造體浸漬在矽烷偶合劑的稀釋溶液中。或者,可以在圖2(b)的構造體的佈線層20的上表面及側面上噴塗矽烷偶合劑的稀釋溶液來形成密著增強塗膜22。矽烷偶合劑的稀釋溶液的濃度被設定為0.1~10%,優選被設定為0.5~5%。
接著,在圖2(d)所示的步驟中,對圖2(c)所示的構造體進行水洗,然後使用去除處理液(酸性溶液)將密著增強塗膜22部分地去除,提高密著增強塗膜22的厚度的均勻性,然後使其乾燥。密著增強塗膜22的厚度例如為大約3~8nm。
在此,對用於提高密著增強塗膜22的厚度的均勻性的機制進行詳細說明。圖3是圖2(c)及圖2(d)的局部放大圖。
圖3(a)示意性地放大示出了在圖2(c)的步驟中在形成有凹凸21的佈線層20的上表面上所形成的密著增強塗膜22。
在使用化學液(矽烷偶合劑的稀釋溶液等)來形成密著增強塗膜22時,如果化學液具有黏性,則有可能會使化學液無法進入至凹凸21的凹部的底部側而產生未附著有密著增強塗膜22的部分。
因此,在本實施方式中,為了防止在凹凸21的凹部的底部側未附著密著增強塗膜22,花費了足夠的處理時間使化學液進入至凹凸21的凹部的底部側。
因此,如圖3(a)所示,密著增強塗膜22沿著凹凸21形成,並且也形成在凹凸21的凹部的底部。更具體地,在凹凸21的凹部的底部側形成相對較薄的密著增強塗膜22,在除此以外的部分(與底部相反的相反側)形成相對較厚的密著增強塗膜22,並且未產生未附著部分。
即,密著增強塗膜22為包括形成在凹凸21的凹部的底部側的薄膜部、以及形成在與底部相反的相反側的厚膜部的構造。形成在凹凸21的凹部的底部側的薄膜部的厚度例如為大約3~8nm,形成在與底部相反的相反側的厚膜部的厚度例如為大約20~30nm。需要說明的是,用於形成密著增強塗膜22的化學液的推薦黏度為大約5~10cP。
圖3(b)~圖3(d)示意性地放大示出了提高密著增強塗膜22的厚度的均勻性的狀態。
圖3(b)是剛將密著增強塗膜22浸入去除處理液300後的狀態。關於去除處理液300,可以使用pH值=0~5的酸性的溶液。作為用於去除處理液300,優選硫酸。在本實施方式中,去除處理液300被調整為到達凹凸21的底部的黏度。具體地,去除處理液300的黏度為與用於形成密著增強塗膜22的溶液的黏度同等以下的黏度。去除處理液300的推薦黏度為大約1~10cP。由此,去除處理液300甚至進入至凹凸21的凹部的底部側(圖3(b)中由B所示的部分)。
圖3(c)示意性地放大示出了將密著增強塗膜22浸入去除處理液30並經過預定時間後的狀態。
去除處理液300一旦進入至凹凸21的凹部的底部側(圖3(b)中由B所示的部分),則會變成被封入積存場所的狀態從而難以與新液體進行置換,因此處理速度變慢。相比之下,在凹凸21的與凹部的底部相反的相反側,藉由不斷地與新液體進行接觸,維持處理速度較快的狀態。
即,凹凸21的與凹部的底部相反的相反側的處理速度比凹凸21的凹部的底部側的處理速度快,並且凹凸21的與凹部的底部相反的相反側的密著增強塗膜22比凹凸21的凹部的底部側的密著增強塗膜22更早地被去除。因此,在經過預定時間後,如圖3(c)所示,形成在凹凸21的凹部的底部側以外的部分處的密著增強塗膜22被部分地去除,密著增強塗膜22的厚度的均勻性得到提高。優選使密著增強塗膜22在整個凹凸21上變為大致均勻的厚度。
如上所述,提高密著增強塗膜22的厚度的均勻性的步驟是使形成在凹凸21的凹部的底部側的薄膜部與形成在與底部相反的相反側的厚膜部之間的厚度差縮小的步驟。
需要說明的是,考慮到密著增強塗膜22的厚度的不均和去除處理液300的黏度等,可以藉由實驗或模擬來預先獲知用於使密著增強塗膜22的厚度在整個凹凸21上變為大致均勻為止的處理時間。
圖3(d)示意性地放大示出了使密著增強塗膜22乾燥後的狀態。在圖3(c)所示的步驟之後,藉由清除去除處理液300並使密著增強塗膜22乾燥,從而得到圖3(d)所示的密著增強塗膜22。
回到佈線基板1的製造步驟的說明,在圖2(d)所示的步驟之後,在圖4(a)所示的步驟中,在絕緣層10上形成用於對佈線層20進行覆蓋的絕緣層30。具體地,例如以覆蓋佈線層20的方式在絕緣層10上層壓半固化狀態的膜狀的以環氧類樹脂或聚醯亞胺類樹脂等作為主要成分的非光敏性的熱固性樹脂,使其固化以形成絕緣層30。或者,也可以塗布液狀或糊狀的環氧類樹脂等,然後使其固化以形成絕緣層30,來代替膜狀的環氧類樹脂等的層壓。
接著,在圖4(b)所示的步驟中,在絕緣層30上,形成貫穿絕緣層30並使佈線層20的上表面露出的通路孔30x。通路孔30x例如可以藉由使用CO2 激光等的激光加工法來形成。通路孔30x例如是向絕緣層30的上表面側開口的開口部的直徑大於由佈線層20的上表面所形成的開口部的底面的直徑的倒圓錐梯形的凹部。
在形成通路孔30x後,優選進行去污(desmear)處理,將在從通路孔30x的底部露出的佈線層20的表面上附著的樹脂殘渣去除。藉由去污處理,將在從通路孔30x的底部露出的佈線層20的表面上附著的密著增強塗膜22去除。在去污處理之後,可以對從通路孔30x的底部露出的佈線層20的表面進行軟蝕刻。藉由軟蝕刻,將從通路孔30x的底部露出的佈線層20的表面的凹凸21去除,使佈線層20的表面變得平滑。
接著,在圖4(c)所示的步驟中,在絕緣層30的上側形成佈線層40。佈線層40包括填充在通路孔30x內的通路佈線、以及形成在絕緣層30的上表面上所形成的佈線圖案。佈線層40的佈線圖案經由通路佈線與佈線層20電連接。藉由以上步驟完成了佈線基板1。
在此,對根據第1實施方式的佈線基板1的製造方法與傳統的製造方法之間的差異進行說明。
圖5是示出根據比較例1的佈線基板的製造步驟的一部分的圖。在根據比較例1的佈線基板的製造步驟中,在如圖5(a)所示在佈線層20的上表面及側面形成凹凸21之後,如圖5(b)所示形成密著增強塗膜22。
此時,為了使密著增強塗膜22的厚度均勻化,設為較短的處理時間。因此,雖然密著增強塗膜22不會部分地變厚,但是化學液無法進入至凹凸21的凹部的底部側,從而有可能產生未附著有密著增強塗膜22的部分(圖5(b)的箭頭C部分)。
圖5(c)示出了在圖5(b)的構造體上形成了絕緣層30的狀態。在未附著有密著增強塗膜22的部分處,佈線層20與絕緣層30之間的密著強度不足(圖5(c)的D部分)。因此,在伴有熱歷程的後續步驟中,有可能會以密著強度不足的部分為起點在佈線層20與絕緣層30之間的界面處發生剝離,使得相鄰的佈線層20間的絕緣層劣化而使可靠性降低。
圖6及圖7是示出根據比較例2的佈線基板的製造步驟的一部分的圖。在根據比較例2的佈線基板的製造步驟中,在如圖6(a)所示在佈線層20的上表面及側面形成凹凸21之後,如圖6(b)所示形成密著增強塗膜22。
此時,與圖5(b)不同,為了防止在凹凸21的凹部的底部側未附著密著增強塗膜22,花費了足夠的處理時間使化學液進入至凹凸21的凹部的底部側。因此,在凹凸21的凹部的底部側形成相對較薄的密著增強塗膜22,在凹凸21的與凹部的底部相反的相反側形成相對較厚的密著增強塗膜22,並且未產生未附著部分。
接著,如圖6(c)所示,在絕緣層10上形成用於覆蓋佈線層20的絕緣層30,在絕緣層30上形成使佈線層20的上表面露出的通路孔30x,並進行去污處理和軟蝕刻。然後,如圖6(d)所示,形成佈線層40。
圖7(a)是圖6(c)的E部分的放大圖。由於密著增強塗膜22的較厚部分的耐化學液性較低,因此在圖6(c)的步驟中進行去污處理時,密著增強塗膜22的較厚部分被用於去污處理的化學液侵蝕而消失,形成圖7(a)般的間隙。然後,如果進行軟蝕刻,則會以密著增強塗膜22消失的間隙為起點形成較大的空洞(圖7(b)的G部分)。
圖7(c)示意性地示出了在圖7(b)的狀態下形成了佈線層40的狀態。在圖7(b)的G部分的空洞中無法完全填充用於構成佈線層40的金屬(電鍍),產生空隙(void)H。如果產生空隙H,則會使佈線層20與佈線層40之間的連接可靠性降低。
如上所述,在根據比較例的佈線基板的製造方法中,如果為了使密著增強塗膜22的厚度均勻化而縮短使化學液進入的處理時間,則會在凹凸21的凹部的底部側產生未附著有密著增強塗膜22的部分。並且,有可能會以未附著有密著增強塗膜22的部分為起點在佈線層20與絕緣層30之間的界面處發生剝離,使相鄰的佈線層20間的絕緣層劣化而使可靠性降低。
另一方面,如果花費足夠的處理時間使化學液進入至凹凸21的凹部的底部側,則雖然不會產生未附著部分,但是會產生密著增強塗膜22的較厚部分和較薄部分。另外,密著增強塗膜22的耐化學液性(耐蝕刻性)有時會較低。因此,在進行軟蝕刻時,如果將密著增強塗膜22的較厚部分去除則會形成較大的空洞,並且,在形成佈線層40時,會在該空洞中無法完全填充用於構成佈線層40的金屬,會產生空隙H,並會使佈線層20與佈線層40之間的連接可靠性降低。
相比之下,在根據第1實施方式的佈線基板1的製造方法中,在形成密著增強塗膜22時,花費了足夠的處理時間使化學液進入至凹凸21的凹部的底部側。因此,雖然在凹凸21的凹部的底部側形成相對較薄的密著增強塗膜22,並在與底部相反的相反側形成相對較厚的密著增強塗膜22,但是未產生未附著部分。此外,將在厚度上存在不均的密著增強塗膜22浸入去除處理液300中,提高了密著增強塗膜22在整個凹凸21上的厚度均勻性。因此,不會發生在根據比較例的佈線基板的製造方法的說明中所記載的問題,並且能夠提高佈線層20與絕緣層30之間的密著性。另外,能夠藉由絕緣層30獲得較高的絕緣性,同時能夠提高佈線層20與佈線層40之間的連接可靠性。 >第2實施方式>
在第2實施方式中,示出了利用與第1實施方式不同的方法來提高密著增強塗膜22的厚度均勻性的示例。需要說明的是,在第2實施方式中,針對與已經說明的實施方式相同的構成要素,有時會省略其說明。
圖8(a)示意性地放大示出了在圖2(c)的步驟中在形成有凹凸21的佈線層20的上表面上所形成的密著增強塗膜22。
與圖3(a)的情況同樣,在凹凸21的凹部的底部側形成相對較薄的密著增強塗膜22,在與底部相反的相反側形成相對較厚的密著增強塗膜22,並且未產生未附著部分。
圖8(b)及圖8(c)示意性地放大示出了提高密著增強塗膜22的厚度均勻性的狀態。
圖8(b)是剛將密著增強塗膜22浸入去除處理液300後的狀態。關於去除處理液300,可以使用pH值=0~5的酸性的溶液。作為用於去除處理液300,優選硫酸。在本實施方式中,去除處理液300被調整為未到達凹凸21的底部的黏度。具體地,去除處理液300的黏度高於用於形成密著增強塗膜22的溶液的黏度。去除處理液300的推薦黏度為大約10~15cP。由此,去除處理液300未進入至凹凸21的凹部的底部側(圖8(b)的I部分)。
圖8(c)示意性地示出了將密著增強塗膜22浸入去除處理液30並經過預定時間之後將去除處理液300清除的狀態。在圖8(b)的步驟中,由於去除處理液300的黏度較高,因此去除處理液300未進入至凹凸21的凹部的底部側。因此,在經過預定時間後,如圖8(c)所示,形成在凹凸21的凹部的底部側以外的部分處的密著增強塗膜22被部分地去除,密著增強塗膜22的厚度的均勻性得到提高。優選使密著增強塗膜22在整個凹凸21上變為大致均勻的厚度。
需要說明的是,考慮到密著增強塗膜22的厚度的不均和去除處理液300的黏度等,可以藉由實驗或模擬來預先獲知用於使密著增強塗膜22的厚度在整個凹凸21上變為大致均勻為止的處理時間。
如上所述,即便使用黏度高於用於形成密著增強塗膜22的化學品的去除處理液300,也能夠提高密著增強塗膜22的厚度的均勻性。在此情況下,也能夠藉由在圖8(c)所示的步驟之後執行與圖4(a)~圖4(c)同樣的步驟來完成佈線基板1,並且,與第1實施方式同樣,能夠提高佈線層20與絕緣層30之間的密著性。另外,能夠藉由絕緣層30獲得較高的絕緣性,同時能夠提高佈線層20與佈線層40之間的連接可靠性。
以上對優選的實施方式等進行了詳細說明,但不限於上述的實施方式,在不脫離申請專利範圍所記載的範圍的情況下,可以對上述實施方式進行各種變形和替換。
1:佈線基板 10:絕緣層 20:佈線層 21:凹凸 22:密著增強塗膜 30:絕緣層 30x:通路孔 40:佈線層 300:去除處理液
圖1(a)及圖1(b)是示出根據第1實施方式的佈線基板的剖視圖。圖2(a)至圖2(d)是示出根據第1實施方式的佈線基板的製造步驟的圖(其1)。圖3(a)至圖3(d)是示出根據第1實施方式的佈線基板的製造步驟的圖(其2)。圖4(a)至圖4(c)是示出根據第1實施方式的佈線基板的製造步驟的圖(其3)。 圖5(a)至圖5(c)是示出根據比較例1的佈線基板的製造步驟的一部分的圖。 圖6(a)至圖6(d)是示出根據比較例2的佈線基板的製造步驟的一部分的圖(其1)。 圖7(a)至圖7(c)是示出根據比較例2的佈線基板的製造步驟的一部分的圖(其2)。 圖8(a)至圖8(c)是示出根據第2實施方式的佈線基板的製造步驟的一部分的圖。
21:凹凸
22:密著增強塗膜
300:去除處理液

Claims (10)

  1. 一種佈線基板的製造方法,包括:在第一絕緣層上形成佈線層的步驟;對該佈線層的未與該第一絕緣層接觸的表面進行粗化以形成凹凸的步驟;在該凹凸上形成密著增強塗膜的步驟;使用酸性溶液將該密著增強塗膜部分地去除的步驟;以及在該第一絕緣層上形成用於對該佈線層進行覆蓋的第二絕緣層的步驟。
  2. 根據申請專利範圍第1項所述的佈線基板的製造方法,其中,在形成該密著增強塗膜的步驟中,該密著增強塗膜沿著該凹凸形成,並且也形成在該凹凸的凹部的底部。
  3. 根據申請專利範圍第2項所述的佈線基板的製造方法,其中,在形成該密著增強塗膜的步驟中所形成的該密著增強塗膜包括形成在該底部側的薄膜部、以及形成在與該底部相反的相反側的厚膜部。
  4. 根據申請專利範圍第3項所述的佈線基板的製造方法,其中,在將該密著增強塗膜部分地去除的步驟中,縮小該薄膜部與該厚膜部之間的厚度之差,提高該密著增強塗膜的厚度的均勻性。
  5. 根據申請專利範圍第4項所述的佈線基板的製造方法,其中,在將該密著增強塗膜部分地去除的步驟中,將該酸性溶液調整為到達該底部的黏度。
  6. 根據申請專利範圍第3項所述的佈線基板的製造方法,其中,該酸性溶液的黏度為與用於形成該密著增強塗膜的溶液的黏度同等以下的黏度。
  7. 根據申請專利範圍第4項所述的佈線基板的製造方法,其中,在將該密著增強塗膜部分地去除的步驟中,將該酸性溶液調整為未到達該底部的黏度。
  8. 根據申請專利範圍第3項所述的佈線基板的製造方法,其中,該酸性溶液的黏度高於用於形成該密著增強塗膜的溶液的黏度。
  9. 根據申請專利範圍第1至8項中任一項所述的佈線基板的製造方法,其中,使用矽烷偶合劑形成該密著增強塗膜。
  10. 根據申請專利範圍第1至9項中任一項所述的佈線基板的製造方法,其中,該凹凸的粗糙度為Ra=50~200nm。
TW109120983A 2019-06-26 2020-06-20 佈線基板的製造方法 TWI842913B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019118956A JP7233320B2 (ja) 2019-06-26 2019-06-26 配線基板の製造方法
JP2019-118956 2019-06-26

Publications (2)

Publication Number Publication Date
TW202102079A true TW202102079A (zh) 2021-01-01
TWI842913B TWI842913B (zh) 2024-05-21

Family

ID=74043871

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109120983A TWI842913B (zh) 2019-06-26 2020-06-20 佈線基板的製造方法

Country Status (3)

Country Link
US (1) US11001930B2 (zh)
JP (1) JP7233320B2 (zh)
TW (1) TWI842913B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI831318B (zh) * 2021-08-06 2024-02-01 美商愛玻索立克公司 電子器件封裝用基板、其製造方法及包括其的電子器件封裝

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284309B1 (en) * 1997-12-19 2001-09-04 Atotech Deutschland Gmbh Method of producing copper surfaces for improved bonding, compositions used therein and articles made therefrom
JP3752161B2 (ja) * 2001-06-13 2006-03-08 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント配線基板の銅表面粗化方法ならびにプリント配線基板およびその製造方法
JP2003298230A (ja) 2002-03-28 2003-10-17 Tokai Rubber Ind Ltd フレキシブルプリント配線板用基材
US20060048963A1 (en) * 2002-12-05 2006-03-09 Masaru Nishinaka Laminate, printed circuit board, and preparing method thereof
JP2004343004A (ja) 2003-05-19 2004-12-02 Asahi Kasei Corp プリント回路形成等に使用される銅箔を備えた複合体、プリント回路形成用積層体およびその製造方法
DE102007045794A1 (de) 2006-09-27 2008-04-17 MEC Co., Ltd., Amagasaki Haftvermittler für Harz und Verfahren zur Erzeugung eines Laminates, umfassend den Haftvermittler
JP2008109111A (ja) 2006-09-27 2008-05-08 Mec Kk 対樹脂接着層及びこれを用いた積層体の製造方法
JP4903897B2 (ja) * 2008-03-17 2012-03-28 大成プラス株式会社 亜鉛系鍍金鋼板と被着材の接合体及びその製造方法
JP5512562B2 (ja) 2010-03-29 2014-06-04 日本特殊陶業株式会社 多層配線基板
JP5971934B2 (ja) 2011-12-08 2016-08-17 古河電気工業株式会社 高周波基板用銅張り積層板及びそれに用いる表面処理銅箔
KR20140060767A (ko) * 2012-11-12 2014-05-21 삼성전기주식회사 회로 기판 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI831318B (zh) * 2021-08-06 2024-02-01 美商愛玻索立克公司 電子器件封裝用基板、其製造方法及包括其的電子器件封裝
TWI844487B (zh) * 2021-08-06 2024-06-01 美商愛玻索立克公司 電子器件封裝用基板、其製造方法及包括其的電子器件封裝

Also Published As

Publication number Publication date
US11001930B2 (en) 2021-05-11
US20200413545A1 (en) 2020-12-31
JP7233320B2 (ja) 2023-03-06
JP2021005646A (ja) 2021-01-14
TWI842913B (zh) 2024-05-21

Similar Documents

Publication Publication Date Title
TWI326912B (en) Electronic parts packaging structure and method of manufacturing the same
US9040832B2 (en) Wiring substrate and method of manufacturing the same
US9232644B2 (en) Wiring substrate
US20010004134A1 (en) Electronic device and method of producing same
KR20060048670A (ko) 배선 기판의 제조 방법
JP2008047655A (ja) 配線基板およびその製造方法
JP5216079B2 (ja) 多層プリント配線板の製造方法
JP2009295850A (ja) 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ
JP2018113392A (ja) 配線基板、多層配線基板および配線基板の製造方法
TW202102079A (zh) 佈線基板的製造方法
JP2003229450A (ja) 半導体装置及びその製造方法
JP2018195702A (ja) 配線基板及びその製造方法
JP4797368B2 (ja) 半導体装置の製造方法
JP2005159330A (ja) 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ
JP2004179647A (ja) 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法
JP4735929B2 (ja) 誘電体薄膜キャパシタの製造方法、及び誘電体薄膜キャパシタ
JP4192772B2 (ja) 半導体チップ搭載基板及びその製造方法、並びに半導体パッケージの製造方法
JP2000236145A (ja) 配線基板およびその製造方法
JP2000091743A (ja) ビルドアップ多層基板及びその製造方法
JP7266454B2 (ja) 配線基板、積層型配線基板、及び配線基板の製造方法
JP2004063729A (ja) 電極構造及びその形成方法
JPH07273466A (ja) 多層配線板の製造方法
US20240155760A1 (en) Interconnect substrate and method of making the same
JP2003282616A (ja) バンプの形成方法及び半導体装置の製造方法
JPH1154932A (ja) 多層配線基板の製造方法