TW202101771A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202101771A
TW202101771A TW109103163A TW109103163A TW202101771A TW 202101771 A TW202101771 A TW 202101771A TW 109103163 A TW109103163 A TW 109103163A TW 109103163 A TW109103163 A TW 109103163A TW 202101771 A TW202101771 A TW 202101771A
Authority
TW
Taiwan
Prior art keywords
edge
emitter
layer
base
base electrode
Prior art date
Application number
TW109103163A
Other languages
English (en)
Other versions
TWI745847B (zh
Inventor
梅本康成
大部功
井手野馨
小屋茂樹
Original Assignee
日商村田製作所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2019190441A external-priority patent/JP2020150250A/ja
Application filed by 日商村田製作所股份有限公司 filed Critical 日商村田製作所股份有限公司
Publication of TW202101771A publication Critical patent/TW202101771A/zh
Application granted granted Critical
Publication of TWI745847B publication Critical patent/TWI745847B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0813—Non-interconnected multi-emitter structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

本發明提供了半導體裝置，能夠使遷移電壓增大而擴大安全工作區域(SOA)。在基板上配置有集極層、基極層、射極層，在射極層的一部分的區域上配置有射極檯面層。在俯視時在與射極檯面層不重疊的區域配置有基極電極。基極電極向基極層流過基極電流。在俯視時，射極檯面層的邊緣的一部分即第1邊緣沿第1方向延伸，基極電極的邊緣的一部分即第2邊緣與第1邊緣對置，射極檯面層的、位於第1方向的一個端部側的末端部分的第1邊緣與第2邊緣的間隔比射極檯面層的中間部分的間隔大。

Description

半導體裝置
本發明涉及半導體裝置。
作為構成移動體終端的功率放大器模組的有源元件，主要使用異質接合型雙極電晶體（HBT）（專利文獻1）。作為該HBT所要求的期望特性，有高效率、高增益、高輸出以及高耐壓等諸項。在最近受關注的嵌入式跟蹤系統中，需要在較高的集極電壓下進行動作的HBT。為了實現HBT的高電壓動作，需要擴大安全工作區域（SOA：Safe Opearting Area）。
專利文獻1：日本特開2005-101402號公報
在表示集極電流-集極電壓特性（Ic-Vce特性）的圖表中，若增高HBT的集極電壓，則SOA的範圍內與範圍外的分界線（SOA線）逐漸降低。根據本申請的發明者們的評價實驗，判明了在某集極電壓下出現了SOA線不連續地降低的現象。在本說明書中，將SOA線不連續地降低時的集極電壓稱為“遷移電壓”。另外，關於SOA線不連續地降低的特性，後面參照圖12而進行說明。
若使動作電壓與遷移電壓相同程度或者比遷移電壓高，則在HBT的動作中產生了負載的變動的情況下，實質的動作範圍大幅偏離SOA的範圍的危險性提高。若動作範圍大幅偏離SOA的範圍，則存在HBT損傷的情況。因此，期望即使產生負載變動HBT也不會損傷，為了在較高的集極電壓下進行動作，增大遷移電壓而擴大SOA。
本發明的目的在於提供半導體裝置，其能夠增大遷移電壓而擴大SOA。
根據本發明的一個方面，提供了半導體裝置，所述半導體裝置具備：配置在基板上之集極層、基極層、射極層，、及配置在所述射極層的一部分區域上的射極檯面層，按照所述集極層、所述基極層以及所述射極層的順序進行層疊，還具有基極電極，該基極電極在俯視時配置在不與所述射極檯面層重疊的區域，向所述基極層流過基極電流，在俯視時，所述射極檯面層具有在第1方向上長的第1邊緣，在俯視時，所述基極具有在所述第1方向上長的第2邊緣，所述基極的所述第2邊緣與所述射極檯面層的所述第1邊緣對置，在所述射極檯面層的位於所述第1方向的一個端部側的末端部分，所述第1邊緣與所述第2邊緣的間隔比在所述射極檯面層的所述第1方向的中間部分處的所述第1邊緣與所述第2邊緣的間隔大。
若採用射極檯面層的、位於第1方向的一個端部側的末端部分的第1邊緣與第2邊緣的間隔比射極檯面層的中間部分的間隔大的結構，則末端部分的每單位長度的基極訪問電阻比中間部分的每單位長度的基極訪問電阻高。若基極電流增加，則由於基於基極訪問電阻的電壓下降，末端部分的淨基極射極間電壓比中間部分的淨基極射極間電壓降低。其結果為，在大電流動作時，射極電流主要流過的區域大致限定在射極檯面層的中間部分，射極電流主要流過的區域的位置的穩定性提高。由此，射極電流主要流過的區域在射極檯面層內不容易移動。由此能夠使遷移電壓上升，擴大SOA。
在對實施例進行說明前，對於在一般的HBT中妨礙SOA的擴大的1個重要因素，基於本申請發明者進行的評價實驗，參照圖1至圖3的圖式而進行說明。
圖1是作為評價實驗的對象的參考例的HBT的俯視圖。在基板的表層部設置有由具有導電性的半導體構成的子集極層20。在子集極層20上配置有集極層21、基極層22以及射極層23。集極層21、基極層22以及射極層23在俯視時大致上一致，在俯視時配置在子集極層20的內部。在射極層23的一部分的區域上配置有射極檯面層25。在俯視時，射極檯面層25配置在射極層23的內部。集極層21、基極層22、射極層23以及射極檯面層25構成雙極電晶體、例如HBT。
射極檯面層25在俯視時具有在1個方向（在圖1中為橫向）上較長的平面形狀。例如射極檯面層25的平面形狀為長方形。在射極檯面層25上配置有射極電極33。在俯視時，射極電極33配置在射極檯面層25的內部。射極電極33由金屬形成，與射極檯面層25進行歐姆接觸。
在俯視時，射極層23中的與射極檯面層25重疊的區域作為HBT的射極進行動作。在本說明書中，將射極層23中的與射極檯面層25重疊的部分稱為本質射極層23A。在俯視時，將射極層23中的不與射極檯面層25重疊的部分稱為壁壘層23B。
在壁壘層23B上配置有基極32。基極32借助合金化處理而通過壁壘層23B與基極層22連接，向基極層22流過基極電流。在圖1中，對基極電極32標註陰影線。基極電極32包括2個基極電極主部32A和基極電極焊盤部32B。在俯視時，2個基極電極主部32A分別配置在射極檯面層25的寬度方向的兩側，在射極檯面層25的長度方向上延伸。基極電極焊盤部32B在射極檯面層25的長度方向的一個端部（在圖1中為左端）的外側將2個基極電極主部32A相互連接。由基極電極主部32A和基極電極焊盤部32B構成的基極電極32呈U字形包圍射極檯面層25。
在子集極層20的內側且集極層21的兩側分別配置有集極電極31。集極電極31各自具有在與射極檯面層25的長度方向平行的方向上較長的平面形狀。集極電極31經由子集極層20而與集極層21連接。
在集極電極31、基極電極32和射極電極33上配置有絕緣膜。在該絕緣膜上分別配置有集極佈線C1、基極佈線B1和射極佈線E1，使得在俯視時與集極電極31、基極電極焊盤部32B和射極電極33重疊。集極佈線C1通過設置在其下的絕緣膜的集極開口35而與集極電極31連接。基極佈線B1通過設置在其下的絕緣膜的基極開口36而與基極電極32連接。射極佈線E1通過設置在其下的絕緣膜的射極開口37而與射極電極33連接。
射極開口37在俯視時配置在射極電極33的內部，具有在射極檯面層25的長度方向上較長的平面形狀。集極開口35在俯視時配置在集極電極31的內部，具有在集極電極31的長度方向上較長的平面形狀。基極開口36在俯視時配置在基極焊盤部32B的內部。
射極佈線E1向遠離基極電極焊盤部32B的方向引出。基極佈線B1向遠離射極檯面層25的方向引出。還有時在射極佈線E1、集極佈線C1和基極佈線B1上進一步配置第二層的佈線。
在俯視時，射極檯面層25、射極電極33和射極開口37在長度方向和寬度方向上都具有對稱性。另外，射極檯面層25的邊緣與基極電極主部32A的邊緣的間隔大致恆定。
通常，為了將射極檯面層25和本質射極層23A內的供電流流動的區域確保得大，而將射極電極33的面積設計得盡可能大。例如，射極檯面層25的外周線與射極電極33的外周線的間隔被設計為1μm以下。在圖1中，用細實線概念性地表示射極電流的等值線38的分佈的一例。這樣，在俯視時，射極電流的大小不均勻，具有某種分佈。後面詳細描述該等值線38的分佈。
在構成組裝有功率放大器的單片微波積體電路元件（MMIC）的情況下，對應1張半導體基板上形成的每1個MMIC配置圖1所示的多個HBT。多個HBT相互經由射極佈線E1、集極佈線C1、基極佈線B1和其上的第二層的佈線等而直接地電連接、或者經由電阻等元件而間接地電連接。由此，構成功率級或驅動級的功率放大器。
圖2是示出HBT的SOA線的實測結果的圖表。橫軸以單位“V”表示集極電壓Vce，縱軸以單位“kA/cm2 ”表示集極電流密度Jc。圖表中的圓圈記號和三角記號分別表示基於不同的射極尺寸的樣品的實測的SOA線。圖2的圖表中的圓圈記號和實線表示射極電極33的寬度為3μm、長度為40μm的樣品的實測結果，三角記號和虛線表示射極電極33的寬度為3μm、長度為20μm的樣品的實測結果。低於SOA線的低電壓側的區域相當於SOA。
可知若集極電壓Vce從6V增加到6.5V，則SOA線不連續地急劇降低。SOA線不連續地降低時的集極電壓Vce相當於遷移電壓Vt。
在圖1和圖2所示的參考例中，使射極電極33為1個，使基極電極主部32A為2個，但在使射極電極33的個數和基極電極主部32A的個數為其他的組合的HBT中，也確認SOA線的不連續的降低。例如，在使射極電極33和基極電極主部32A都為1個的HBT、使射極電極33為2個且使基極電極主部32A為1個的HBT、使射極電極33為2個且使基極主部32A為3個的HBT、使射極電極33為3個且使基極電極主部32A為4個的HBT中，也確認SOA線的不連續的降低。
圖3是示出集極電流-基極電壓特性（Ic-Vb特性）和基極電流-基極電壓特性（Ib-Vb特性）的實測結果的圖。橫軸以任意單位表示基極電壓Vb，縱軸以任意單位表示集極電流Ic和基極電流Ib。在圖3中實線表示Ic-Vb特性，虛線表示Ib-Vb特性。另外，表示集極電流Ic的縱軸的刻度與表示基極電流Ib的縱軸的刻度不同。在測定中，一邊利用電流源掃過基極電流Ib的大小，一邊測定基極電壓Vb和集極電流Ic。在集極電壓Vce＝V1、V2、V3、V4和V5的多個電壓下進行測定。這裡，從電壓V1到V5的大小關係為V1＜V2＜V3＜V4＜V5。
如圖3中實線所示，在集極電流Ic較小的範圍中，伴隨著基極電壓Vb的增加而集極電流Ic單調增加，集極電流Ic相對於基極電壓Vb的斜率緩緩變大。同樣地，如圖3中虛線所示，基極電流Ib的斜率也緩緩變大。若集極電流Ic進一步變大，則到達集極電流Ic相對於基極電壓Vb的斜率變得無限大的快退點SB。此時，虛線的基極電流Ib的斜率也變得無限大。若集極電流Ic越過快退點SB而增加，則實線的集極電流Ic和虛線的基極電流Ib相對於基極電壓Vb的斜率變為負，隨著實線的集極電流Ic和虛線的基極電流Ib的增加，基極電壓Vb降低。
如圖3中實線所示，在集極電壓Vce為V4和V5時，在集極電流Ic通過了快退點SB之後，出現集極電流Ic不連續地降低的扭折K。在集極電壓Vce為比V4、V5低的V1、V2、V3時，沒有出現扭折(Kink)K。出現扭折K的最小的集極電壓Vce對應於遷移電壓Vt（圖2）。這裡，扭折K是指在Ic-Vb特性中表示基極電壓Vb減少且集極電流Ic增加的趨勢的區域中出現基極電壓Vb的暫時性的增加、或者集極電流Ic的暫時性的減少的特徵性的區域（參照圖3）。
接下來，對在集極電流-基極電壓特性的越過快退點SB的區域出現扭折K的理由進行說明。
推斷為扭折K的出現是由於HBT具有的熱或者電的非對稱性。在射極檯面層25（圖1）的內側，射極電極33和射極開口37的配置維持對稱性。但是，在射極檯面層25的周邊，配置有以射極檯面層25為基準而非對稱地配置的基極電極32和各種佈線等。另外，若俯瞰構成功率級或驅動級的功率放大器的多個HBT、其周邊的引出佈線、電路元件、通孔等的配置，則相對於所關注的1個射極檯面層25存在熱、電的非對稱重要因素。
在集極電流Ic到達快退點SB之前，射極電流Ie主要流過的區域的電流分佈在射極檯面層25（圖1）的長度方向的中央附近具有最大值，向長度方向的兩側擴展。若集極電流Ic越過快退點SB而增加，則由於射極檯面層25的周圍的非對稱重要因素，射極電流Ie主要流過的區域的電流分佈以在從射極檯面層25（圖1）的中央附近向長度方向位移的位置具有最大值的方式變化。例如，圖1所示的射極電流的等值線38的分佈從中心附近偏向基極焊盤部32B所在的一側。在本說明書中，“非對稱性”是指射極電流Ie主要流過的區域在從射極檯面層25（圖1）的中央附近向長度方向位移的位置具有電流最大值的重要因素。認為由於射極電流Ie主要流過的區域的具有電流最大值的位置的位移，出現扭折K（圖3）。在以下說明的實施例中，射極電流Ie主要流過的區域的電流最大值的位置不容易受到射極檯面層25的周邊的非對稱重要因素的影響。
［第1實施例］ 接下來，參照圖4至圖8的圖式，對第1實施例的半導體裝置進行說明。以下，關於與圖1所示的參考例的半導體裝置共用的結構，省略說明。
圖4是構成第1實施例的半導體裝置的多個單位電晶體70中的1個單位電晶體70的俯視圖。射極檯面層25在俯視時在1個方向上具有較長的形狀。將射極檯面層25的長度方向稱為第1方向。在俯視時，位於射極檯面層25的寬度方向的兩側的第1邊緣41在第1方向上延伸。基極電極32的2個基極電極主部32A的邊緣中的相當於與第1邊緣41對置的部分的第2邊緣42在第1方向上延伸。在俯視時第1邊緣41與第2邊緣42對置是指2個邊緣彼此相對配置。2個邊緣對置的狀態不僅包括2個邊緣彼此平行的狀態、而且還包含2個邊緣處於傾斜的位置關係的狀態。
射極檯面層25的、距基極電極焊盤部32B近的末端部分44的第1邊緣41與第2邊緣42的間隔G1比射極檯面層25的中間部分45的兩者的間隔G0寬。更具體地說，第2邊緣42是與第1方向平行的直線，末端部分44的第1邊緣41與中間部分45的第1邊緣41相比，在遠離第2邊緣42的方向上配置在後退位置，第1邊緣41具有彎曲的形狀。這裡，“末端部分”是指位於第1方向的端的一部分，“中間部分”是指兩端的末端部分所夾的部分。
在距基極電極焊盤部32B遠的末端部分46也是，第1邊緣41和第2邊緣42的形狀和位置關係與距基極電極焊盤部32B近的末端部分44的兩者的形狀和位置關係相同。因此，射極檯面層25具有兩端的末端部分44、46比中間部分45細的平面形狀。
從基極電極焊盤部32B的邊緣到射極佈線E1的邊緣的最短距離比從基極電極焊盤部32B到射極檯面層25的邊緣的最短距離長。換言之，射極檯面層25的基極電極焊盤部32B側的端部相比於射極佈線E1的基極電極焊盤部32B側的端部，朝向基極電極焊盤部32B向第1方向突出。因此，在距基極電極焊盤部32B近的射極檯面層25的端部存在未被射極佈線E1覆蓋的區域。
圖5是圖4的點劃線5-5處的剖視圖。在由半絕緣性的GaAs構成的基板60上配置n型GaAs層，n型GaAs層的一部分通過離子注入技術而被絕緣化。通過未被絕緣化的n型GaAs層形成子集極層20。將基板60的兩面中的形成子集極層20的面稱為“主面”。在子集極層20的一部分的區域上，依次層疊有集極層21、基極層22和射極層23。在射極層23的一部分的區域上配置有射極檯面層25。射極層23被劃分成射極檯面層25的正下方的本質射極層23A和未被射極檯面層25覆蓋的壁壘層23B。本質射極層23A在俯視時與射極檯面層25大致一致，動作電流主要在本質射極層23A中流動。另外，在本說明書中“俯視中”、“俯視時”是指從與基板60的主面正交的方向俯視基板60的主面的狀態。射極檯面層25包括射極層23側的蓋層25A和配置在其上的接觸層25B。
集極層21由n型GaAs形成，基極層22由p型GaAs形成。基極層22的片電阻ρs為例如130Ω/sq以上且400Ω/sq以下。射極層23由例如Si摻雜濃度為2×1017 cm-3 以上且5×1017 cm-3 以下的n型InGaP形成，其厚度為20nm以上且50nm以下。蓋層25A由例如Si摻雜濃度為2×1018 cm-3 以上且4×1018 cm-3 以下的n型GaAs形成，其厚度為50nm以上且200nm以下。接觸層25B由例如Si摻雜濃度為1×1019 cm-3 以上且3×1019 cm-3 以下的n型InGaAs形成，其厚度為100nm以上且200nm以下。另外，這些半導體層也可以使用其他的化合物半導體。
在子集極層20上配置有集極電極31。集極電極31在圖5所示的剖面中配置在集極層21的兩側。配置在壁壘層23B上的基極電極32經由貫穿壁壘層23B的合金層24而與基極層22連接。合金層24是基極電極32的材料通過熱處理程序而在壁壘層23B內擴散從而合金化的層。在圖5所示的剖面中出現基極電極32中的基極電極主部32A（圖4），基極電極主部32A配置在射極檯面層25的兩側。在射極檯面層25上配置有射極33。
以覆蓋集極電極31、基極電極32和射極電極33的方式配置有絕緣膜61。在絕緣膜61上配置有射極佈線E1和集極佈線C1。射極佈線E1通過設置在絕緣膜61的射極開口37而與射極電極33連接。集極佈線C1通過設置在絕緣膜61的集極開口35而與集極31連接。這樣，在集極電極31、基極電極32和射極電極33上經由絕緣膜61而配置有包括射極佈線E1和集極佈線C1等導體圖案的層。如圖5所示，射極佈線E1配置在比射極電極33靠上的層。雖然在圖5所示的剖面中未出現，但基極佈線B1（圖4）配置在比基極電極32靠上的層。這樣，“上層”並不是通過與基板60的主面相距的高度的高低來定義，而是通過經由絕緣膜在厚度方向上層疊的多個導體圖案的層的上下關係來定義。
圖6是圖4的點劃線6-6處的剖視圖。以下，關於在圖5所示的剖視圖中出現的結構部分，省略說明。
在圖6所示的剖面中，出現基極電極32中的基極電極焊盤部32B。在覆蓋基極電極32和射極電極33的絕緣膜61上配置有基極佈線B1和射極佈線E1。基極佈線B1通過設置在絕緣膜61的基極開口36而與基極電極焊盤部32B連接。基極佈線B1和射極佈線E1配置在相同的層內，兩者的間隔被設計成例如配置有基極佈線B1和射極佈線E1的層的設計規則的最小間隔。設計規則的最小間隔設定在例如1.5μm以上且3μm以下的範圍。
從基極電極焊盤部32B觀察時，射極佈線E1的、位於距基極電極焊盤部32B近的端部側的邊緣26相比於射極檯面層25的、位於距基極電極焊盤部32B近的端部側的邊緣27，位於較遠的位置。通過這樣的配置，在將射極檯面層25的面積維持在恆定的條件下，使基極集極接合面積盡可能地最小化，而實現電晶體的性能提高。
圖7是第1實施例的半導體裝置的俯視圖。第1實施例的半導體裝置包括多個單位電晶體70（圖4）。多個單位電晶體70在與射極檯面層25的長度方向（第1方向）正交的方向（在圖7中為縱向）上排列配置。
射極佈線E1從單位電晶體70的各個單位電晶體朝向第1方向的一側（在圖7中為右側）引出。從單位電晶體70的各個單位電晶體引出的射極佈線E1與射極共用佈線（地線）71連續。在俯視時，在射極共用佈線71的內部設置有通孔72。通孔72贯通基板60（圖5、圖6）而到达基板60的里面。射極共用佈線71經由配置在通孔72內的金屬部件而與設置在基板60的裡面的外部連接用的接地電極連接。
基極佈線B1從單位電晶體70中的各個單位電晶體朝向與射極佈線E1的引出方向相反的方向（在圖7中為左側）引出。基極佈線B1分別被加寬而與高頻輸入佈線75重疊。基極佈線B1分別與高頻輸入佈線75的重疊部位作為MIM構造的電容器76發揮功能。並且，基極佈線B1分別經由薄膜電阻77而與偏置佈線78連接。
單位電晶體70各自的第一層的集極佈線C1與配置在射極共用佈線71的上層的第二層的集極共用佈線（未圖示）連接。射極共用佈線71和集極共用佈線也可以分別獨立地與Cu柱凸起、焊錫凸起等連接。
接下來，參照圖8對第1實施例的優異的效果進行說明。 圖8是示出第1實施例的半導體裝置的射極檯面層25與基極電極32的平面上的位置關係的圖。射極檯面層25的第1邊緣41與基極電極32的第2邊緣42對置。
在射極檯面層25的末端部分44、46，第1邊緣41與第2邊緣42的間隔G1比中間部分45的間隔G0大。因此，在末端部分44、46、基極訪問電阻增加。換句話說，若著眼於第1方向的每單位長度的基極訪問電阻，則末端部分44、46的基極訪問電阻比中間部分45的基極訪問電阻大。
若全基極電流Ib增加，全射極電流Ie和全集極電流Ic來到快退點SB（圖3）的附近，則在末端部分44、46，基於相對較大的基極訪問電阻的電壓下降比中間部分45的電壓下降大。因此，在末端部分44、46，除去寄生電阻的影響的淨基極電位、即施加給本質射極層23A（圖4、圖5、圖6）的第1邊緣41的基極電位比中間部分45的淨基極電位低。由此，在末端部分44、46，除去寄生電阻的影響的淨基極射極間電壓相對地降低，其結果為，相對地抑制射極電流Ie和集極電流Ic。因此，在末端部分44、46，與中間部分45相比，在射極基極接合面中流動的電流的密度相對地減少。由於電流密度的相對的減少，溫度相對地降低。
溫度的降低進一步導致電流密度的相對的降低。由於該正回饋的連鎖，在快退點SB（圖3）附近的大電流範圍，與遠離快退點SB（圖3）的小電流範圍進行比較，在末端部分44、46中電流密度開始迅速地減少。在超過快退點SB的大電流範圍，最終地，電流實質上不流動。換句話說，全射極電流Ie主要流過的區域和成為高溫的區域在第1方向上大致被限定在中間部分45。其結果為，大電流區域的HBT的動作不容易受到射極檯面層25的兩端附近的熱和電的非對稱性的影響。由此，抑制扭折K（圖3）的產生，遷移電壓上升。通過遷移電壓上升，而擴大SOA，能夠進行HBT的高電壓動作。
接下來，對第1實施例的半導體裝置的各結構要素的較佳的尺寸進行說明。 射極檯面層25的長度方向（第1方向）的較佳的長度為5μm以上且80μm以下。射極檯面層25的中間部分45的較佳的寬度為1μm以上且8μm以下。間隔G1與間隔G0的較佳的差為0.3μm以上且1μm以下。若將這些尺寸設定在上述範圍，則擴大SOA，並且提高維持射極電流的效果。末端部分44、46各自的第1方向的尺寸較佳為0.5μm以上，更較佳為1μm以上。另外，若考慮設計餘量，則較佳使末端部分44、46各自的第1方向的尺寸為2μm以上。
HBT的電流放大率β大致在50以上且200以下的範圍內。基極層22（圖5、圖6）的片電阻ρs、間隔G1與G0之差以及電流放大率較佳設定為滿足ρs（G1-G0）/β≥0.75Ω・μm。例如，在ρs＝200Ω/sq、β＝80時，可以為G1-G0≥0.3μm。
接下來，對第1實施例的變形例進行說明。在第1實施例中，使射極檯面層25的兩端的末端部分44、46的第1邊緣41與第2邊緣42的間隔G1相等，並且比中間部分45的兩者的間隔G0大。作為變形例，也可以使1個末端部分44的間隔G1與另1個末端部分46的間隔G1不同。特別是，在距基極焊盤部32B近的末端部分44，HBT的動作容易受到熱或者電的非對稱性的影響。為了減少該非對稱性的影響，較佳在距基極電極焊盤部32B近的末端部分44，使第1邊緣41與第2邊緣42的間隔G1比末端部分46的間隔G1大。
接下來，參照圖9A、圖9B、圖9C，對第1實施例的其他的多個變形例進行說明。圖9A、圖9B和圖9C是示出這些變形例的半導體裝置的射極檯面層25和基極電極32的俯視時的形狀和位置關係的圖。
在圖9A所示的變形例中，射極檯面層25的俯視時的形狀為橢圓。橢圓的長軸與基極電極主部32A的長度方向（第1方向）平行。可以將以橢圓的長軸將射極檯面層25分割為2個而得到的2個外周線分別認為是在第1方向上較長的第1邊緣41。
在本變形例中，無法基於射極檯面層25的形狀而明確地定義末端部分44、46與中間部分45的分界線47。不論將末端部分44、46與中間部分45的分界線47定義在哪裡，末端部分44、46的第1邊緣41都配置在比中間部分45的第1邊緣41向遠離第2邊緣42的方向後退的位置。在這方面上，本變形例與第1實施例的情況相同。在本變形例中，第1邊緣41與第2邊緣42的第2方向的間隔不是恆定的，但若使間隔在第1方向上平均，則末端部分44、46的第1邊緣41與第2邊緣42的間隔可以比中間部分45的第1邊緣41與第2邊緣42的間隔大。
在圖9B所示的變形例中，射極檯面層25的俯視時的形狀為跑道型。具體地說，是在第1方向上較長的長方形的2個短邊分別連接半圓而得的形狀。在該情況下，只要將長方形的部分定義為中間部分45、將半圓形的部分定義為末端部分44、46即可。可以將以用連結2個半圓各自的中心的直線將跑道形狀分割為2個而得到的2個外周線分別認為是在第1方向上較長的第1邊緣41。
在本變形例中也是，末端部分44的第1邊緣41配置在比中間部分45的第1邊緣41向遠離第2邊緣42的方向後退的位置，在這方面上與第1實施例的情況相同。並且，末端部分44、46的第1邊緣41與第2邊緣42的間隔可以比中間部分45的第1邊緣41與第2邊緣42的間隔大。
在圖9C所示的變形例中，射極檯面層25的俯視時的形狀為六邊形。更具體地說，是在第1方向上較長的長方形的2個短邊分別連接等腰三角形的底邊而得的形狀。在該情況下，只要將長方形的部分定義為中間部分45、將等腰三角形的部分定義為末端部分44、46即可。可以將用2個等腰三角形的頂角將該六邊形分割為2個而得到的2個外周線分別認為是在第1方向上較長的第1邊緣41。
在本變形例中也是，末端部分44的第1邊緣41配置在比中間部分45的第1邊緣41向遠離第2邊緣4的方向後退的位置，在這點上與第1實施例的情況相同。並且，末端部分44、46的第1邊緣41與第2邊緣42的間隔可以比中間部分45的第1邊緣41與第2邊緣42的間隔大。
因此，在圖9A、圖9B和圖9C所示的第1實施例的變形例中，也與第1實施例同樣，得到如下的優異的效果：擴大SOA，能夠進行HBT的高電壓動作。
接下來，參照圖10對第1實施例的其他的變形例進行說明。 圖10是本變形例的半導體裝置的剖視圖。比集極佈線C1和射極佈線E1靠基板60側的結構與第1實施例的半導體裝置（圖5）的結構相同。
在第1實施例中，將多個單位電晶體70的射極電極33相互連接的射極共用佈線71（圖7）配置在與射極佈線E1相同的層。另外，在俯視時射極共用佈線71配置在不與單位電晶體70重疊的位置。與此相對，在本變形例中，取代射極共用佈線71而配置第二層的射極佈線E2。射極佈線E2配置在覆蓋射極佈線E1、集極佈線C1的絕緣膜62上。第二層的射極佈線E2通過設置在絕緣膜62的射極開口63而與第一層的射極佈線E1連接。在俯視時，第二層的射極佈線E2與多個單位電晶體70重疊。
在第二層的射極佈線E2上配置有倒置安裝用的Cu柱凸起、焊錫凸起等。在本變形例中，能夠將Cu柱凸起、焊錫凸起等配置在靠近作為發熱源的射極檯面層25的位置。該構造有助於放熱路徑的熱電阻的减少。在該配置中，集極佈線在圖7中從集極電極31（圖4、圖5）向與引出基極佈線B1的一側的相反側（在圖7中為右側）引出，與由第一層的佈線形成的集極共用佈線連接。在該集極共用佈線上配置有集極用的Cu柱凸起、焊錫凸起等。
接下來，對第1實施例的其他變形例進行說明。在第1實施例中，在俯視時射極電極33配置在射極檯面層25的內側，但射極電極33也可以採用突出到射極檯面層25的外側的結構。關於該結構，例如能夠使用射極電極33來作為蝕刻掩模而對其下的半導體層進行蝕刻，使用殘留射極檯面層25的自我整合程序而形成。
［第2實施例］ 接下來，參照圖11、圖12和圖13對第2實施例的半導體裝置進行說明。以下，關於與第1實施例的半導體裝置（從圖4到圖8的圖式）共用的結構，省略說明。
圖11是構成第2實施例的半導體裝置的多個單位電晶體70中的1個單位電晶體70的俯視圖。在第1實施例中，基極電極32呈U字狀包圍1個射極檯面層25。與此相對，第2實施例的半導體裝置的單位電晶體70具有在俯視時射極檯面層25由2個部分構成的雙射極構造。射極檯面層25的2個部分分別具有在第1方向上較長的平面形狀，在與第1方向正交的第2方向上隔著間隔地配置。
基極電極32由1個基極電極主部32A和與基極電極主部32A連續的基極電極焊盤部32B構成。基極電極主部32A配置在射極檯面層25的2個部分之間。射極檯面層25的2個部分各自的邊緣的一部分即第1邊緣41與基極電極主部32A對置。基極電極主部32A的邊緣的一部分即第2邊緣42與射極檯面層的2個部分分別對置。基極電極主部32A的邊緣中的、寬度方向的兩側的邊緣相當於第2邊緣42。
在第2實施例中也是，第1邊緣41與第2邊緣42的間隔表示在第1方向上與第1實施例的兩者的間隔相同的變化。即，在射極檯面層25的末端部分44、46，第1邊緣41與第2邊緣42的間隔G1比中間部分45的間隔G0大。
接下來，對第2實施例的優異的效果進行說明。 在第2實施例中也是，第1邊緣41與第2邊緣42的間隔與第1實施例的情況同樣地變化，因此得到如下的優異的效果：使遷移電壓上升，擴大SOA。並且，在第2實施例中，與第1實施例相比，集極層21的面積相對於射極檯面層25的面積之比變小。其結果為，得到提高HBT的高頻特性（增益、效率等）這樣的優異的效果。
接下來，對為了確認第2實施例的優異的效果而進行的評價實驗進行說明。 在評價實驗中，對於第2實施例的半導體裝置和比較例的半導體裝置，測定集極電流-集極電壓特性，求出SOA線。比較例的半導體裝置具有使圖11所示的第2實施例的半導體裝置的間隔G1與間隔G0相等的結構。使射極檯面層25的長度（第1方向的尺寸）為40μm，使寬度（與第1方向正交的方向的尺寸）為3μm，使間隔G0、G1都為1μm。
在第2實施例的半導體裝置中，使間隔G1為2μm，使間隔G0為1μm。使射極檯面層25的長度為40μm，使中間部分45的射極檯面層25的寬度為3μm。製成使第1邊緣41與第2邊緣42的間隔相對較大的末端部分44、46的第1方向的尺寸在1.5μm以上且7.5μm以下的範圍內不同的多個樣品。
圖12是示出第2實施例的半導體裝置的SOA線的實測結果的圖表。橫軸以單位“V”表示集極電壓Vce，縱軸以單位“A”表示集極電流Ic。圖12的圖表中的實線和虛線分別表示第2實施例和比較例的半導體裝置的SOA線。另外，在得到圖12所示的特性的第2實施例的半導體裝置中，使第1邊緣41與第2邊緣42的間隔相對較大的末端部分44、46的第1方向的尺寸為1.5μm。
通過採用第2實施例的半導體裝置的結構，與比較例的結構相比，遷移電壓從Vt0 上升到Vt1 ，其結果為確認了SOA擴大。
圖13是示出射極檯面層25的兩端的末端部分44、46的第1方向的尺寸與遷移電壓的關係的圖表。橫軸以單位“μm”表示末端部分44、46的第1方向的尺寸Lx，縱軸以單位“V”表示遷移電壓。末端部分44、46的第1方向的尺寸Lx為0的樣品相當於比較例的半導體裝置。
確認了末端部分44、46的第1方向的尺寸Lx至少在1.5μm以上且7.5μm以下的範圍內明確地得到使遷移電壓上升的效果。
接下來，對末端部分44、46的較佳的尺寸進行說明。 根據圖12和圖13所示的實測結果，確認了若使末端部分44、46的第1方向的尺寸（長度）為1.5μm以上，則得到擴大SOA的效果。另外，即使末端部分44、46的長度小於1.5μm，也得到某種程度上擴大SOA的效果。另外，若由於半導體程序的微細加工精度的制約，使末端部分44、46過短，則無法區別末端部分44、46和中間部分45。為了能夠區別末端部分44、46和中間部分45，並得到擴大SOA的效果，較佳使末端部分44、46的長度為0.5μm以上。
另外，若使末端部分44、46過長，則由於射極檯面層25和本質射極層23A的面積變小而帶來的影響變大。具體地說，在相同的基極電壓下得到的電流變小。因此，較佳末端部分44、46的長度接近能夠得到擴大SOA的充分的效果的範圍的下限值。
若間隔G1與G0之差過小，則末端部分44、46的基極訪問電阻與中間部分45的基極訪問電阻之差變小。其結果為，在大電流區域中，不容易出現在末端部分44、46的本質射極層23A中流動的電流的電流密度相對地降低的現象。在大電流區域中，為了射極電流主要流過的區域限制在中間部分45，較佳使間隔G1比間隔G0大0.3μm以上。
接下來，對間隔G1與G0之差（G1-G0）和末端部分44、46的長度Lx的較佳的關係進行說明。電晶體的特性不容易受到射極檯面層25的周邊的寬度方向（與第1方向正交的方向）上的非對稱性的影響，容易受到長度方向（第1方向）上的非對稱性的影響。這是因為，寬度方向的射極檯面層25的尺寸比長度方向的射極檯面層25的尺寸小，平面性的擴展較小。為了在容易受到非對稱性的影響的方向即長度方向上，不容易受到非對稱性的影響，較佳使末端部分44、46的長度Lx比G1-G0長。
接下來，參照圖14對第2實施例的變形例的半導體裝置進行說明。 圖14是第2實施例的變形例的半導體裝置的俯視圖。在第2實施例中，射極檯面層25的、與第1邊緣41相反側的邊緣在俯視時從一個端部到另一個端部由1條直線構成。因此，末端部分44、46的寬度比中間部分45的寬度窄。與此相對，在本變形例中，射極檯面層25的與第1邊緣41相反側的邊緣也彎曲以使末端部分44、46的寬度與中間部分45的寬度大致相等。
這樣，也可以使射極檯面層25的寬度在從一個端部到另一個端部的範圍內大致恆定。在這種情況下，基極電極主部32A的第2邊緣42與射極檯面層25的第1邊緣41的位置關係與第2實施例的情況相同。因此，與第2實施例的情況同樣地，得到如下的優異的效果：使遷移電壓上升，擴大SOA。
接下來，對第2實施例的其他的變形例進行說明。在第2實施例中，在俯視時射極電極33配置在射極檯面層25的內側，但也可以採用射極電極33突出到射極檯面層25的外側的結構。關於該結構，例如能夠使用射極電極33來作為蝕刻掩模而對其下的半導體層進行蝕刻，使用殘留射極檯面層25的自我整合程序而形成。
［第3實施例］ 接下來，參照圖15對第3實施例的半導體裝置進行說明。以下，關於與第1實施例的半導體裝置（從圖4到圖7的圖式）共用的結構，省略說明。
圖15是構成第3實施例的半導體裝置的多個單位電晶體70中的1個單位電晶體70的俯視圖。在第1實施例中，基極電極主部32A的第2邊緣42由1條直線構成，與其對置的射極檯面層25的第1邊緣41由彎曲的線構成。通過使第1邊緣41為彎曲的線，從而末端部分44、46的間隔G1比中間部分45的間隔G0大。
與此相對，在第3實施例中，射極檯面層25的第1邊緣41由1條直線構成，基極電極主部32A的第2邊緣42由彎曲的線構成。具體地說，與射極檯面層25的末端部分44、46對置的基極電極主部32A的第2邊緣42配置在比與中間部分45對置的第2邊緣42向遠離射極檯面層25的第1邊緣41的方向後退的位置。
基極電極主部32A的與第2邊緣42相反側的邊緣也由反映了第2邊緣42的形狀的彎曲的線構成，基極電極主部32A的寬度大致恆定。在俯視時在內側包括基極電極32的集極層21、基極層22和射極層23的邊緣的形狀也反映了基極電極主部32A的邊緣的形狀。具體地說，集極層21、基極層22和射極層23的、與基極電極主部32A對應的部分的邊緣由彎曲的線構成。通過該結構，從集極層21、基極層22和射極層23的邊緣到基極電極主部32A的間隔大致恆定。集極電極31的、與集極層21對置的邊緣的形狀也為反映了集極層21的邊緣的形狀而彎曲的線。
作為一例，射極檯面層25的第1方向的尺寸（長度）為5μm以上且80μm以下，與第1方向正交的方向的尺寸（寬度）為1μm以上且8μm以下。與第1實施例的情況同樣地，間隔G1與間隔G0之差可以為0.3μm以上且1μm以下。擴大第1邊緣41與第2邊緣42的間隔的部分即末端部分44的第1方向的較佳的尺寸與第1實施例的情況相同。
接下來，對第3實施例的優異的效果進行說明。在第3實施例中也是，在射極檯面層25的末端部分44、46，基極訪問電阻相對較大。因此，與第1實施例的場合同樣地，能夠使遷移電壓上升，擴大SOA。由此，能夠進行HBT的高電壓動作。
並且，在第3實施例中，射極檯面層25的末端部分44、46與中間部分45相比沒有變細。即，實質上射極電流和集極電流流過的區域與第1實施例的情況相比較大。其結果為，得到能夠將全集極電流Ic保持得大的效果。
由於使集極層21、基極層22和射極層23的邊緣與基極電極主部32A的外側的邊緣的彎曲形狀一致地彎曲，因此與呈直線的情況相比，集極層21、基極層22和射極層23的平面形狀的面積變小。其結果為，能夠抑制基極集極間接合容量Cbc的增大，抑制高頻特性的降低。
接下來，參照圖16對第3實施例的變形例的半導體裝置進行說明。 圖16是本變形例的半導體裝置的俯視圖。在第3實施例（圖15）中，基極電極主部32A的、與第2邊緣42相反側的邊緣也由反映了第2邊緣42的形狀的彎曲的線構成，基極電極主部32A的寬度大致恆定。與此相對，在本變形例中，基極電極主部32A的兩端的末端部分的寬度比中間部分的寬度細。基極電極主部32A的末端部分的第2邊緣42配置在比中間部分的第2邊緣42向遠離射極檯面層25的第1邊緣41的方向後退的位置。因此，與第3實施例的情況同樣地，末端部分44、46的間隔G1比中間部分45的間隔G0大。因此，與第3實施例的情況同樣地，能夠使遷移電壓上升，擴大SOA。
接下來，參照圖17對第3實施例的其他的變形例的半導體裝置進行說明。 圖17是本變形例的半導體裝置的俯視圖。在本變形例中，不僅基極電極主部32A的第2邊緣42，而且射極檯面層25的第1邊緣41也像第1實施例（圖4）那樣彎曲。若採用該結構，在間隔G1與間隔G0之差恆定的條件下，末端部分44、46的第1邊緣41和第2邊緣42的彎曲量變小。相反地，若使末端部分44、46的第1邊緣41和第2邊緣42的彎曲量分別與第1實施例和第2實施例情況相同，則能夠增大間隔G1與間隔G0之差。這裡，“彎曲量”是指末端部分44、46的邊緣與中間部分45的邊緣的寬度方向上的位置偏移量。
接下來，參照圖18對第3實施例的其他變形例的半導體裝置進行說明。
圖18是本變形例的半導體裝置的俯視圖。在第3實施例（圖15）中，在1個射極檯面層25的寬度方向的兩側分別配置有基極電極主部32A。在本變形例中，還配置有2個射極檯面層25，合計配置有3個射極檯面層25。3個射極檯面層25在寬度方向上排列配置，在寬度方向上相鄰的2個射極檯面層25之間分別配置有基極電極主部32A。
在1個基極電極主部32A的寬度方向的兩側分別配置有射極檯面層25的第1邊緣41。在任意的第1邊緣41也是，末端部分44的第1邊緣41配置在比中間部分45的第1邊緣41向遠離基極電極主部32A的第2邊緣42的方向後退的位置。因此，在本變形例中，也與第3實施例的情況同樣，能夠使遷移電壓上升，擴大SOA。另外，也可以使射極檯面層25的個數為4個以上。例如在將4個射極檯面層25沿寬度方向排列配置的情況下，可以配置合計3個基極電極主部32A。
接下來，參照圖19對第3實施例的其他變形例的半導體裝置進行說明。
圖19是本變形例的半導體裝置的俯視圖。圖19所示的變形例的半導體裝置與圖18所示的變形例的半導體裝置同樣，具有3個射極檯面層25。在圖18所示的變形例中，基極電極32具有2個基極電極主部32A，2個基極電極主部32A分別配置在沿寬度方向相鄰的2個射極檯面層25之間。與此相對，在圖19所示的變形例中，還在位於寬度方向的最外側的2個射極檯面層25的外側分別配置有基極電極主部32A，基極電極32具有合計4個基極電極主部32A。4個基極電極主部32A與1個基極電極焊盤部32B連接。
在本變形例中，在3個射極檯面層25中的任意射極檯面層中，在寬度方向上在兩側分別配置有基極電極主部32A。因此，能夠在3個射極檯面層25中減少實質的基極電阻。
接下來，對第3實施例的其他變形例進行說明。在第3實施例中，在俯視時射極電極33配置在射極檯面層25的內側，但也可以採用射極電極33突出到射極檯面層25的外側的結構。關於該結構，例如能夠使用射極電極33來作為蝕刻掩模而對其下的半導體層進行蝕刻，使用殘留射極檯面層25的自我整合程序而形成。
［第4實施例］ 接下來，參照圖20對第4實施例的半導體裝置進行說明。以下，關於與第2實施例的半導體裝置（從圖11到圖13的圖式）共用的結構，省略說明。
圖20是構成第4實施例的半導體裝置的多個單位電晶體70中的1個單位電晶體70的俯視圖。在第2實施例中，在射極檯面層25的兩端的末端部分44、46，射極檯面層25的第1邊緣41配置在比中間部分45的邊緣向遠離基極電極主部32A的第2邊緣42的方向後退的位置。與此相對，在第4實施例中，僅在距基極電極焊盤部32B近的末端部分44，第1邊緣41配置在比中間部分45的第1邊緣向遠離第2邊緣42的方向後退的位置，在相反側的末端部分46，間隔G1與間隔G0相等。
接下來，對第4實施例的優異的效果進行說明。 從射極檯面層25觀察時，基極電極焊盤部32B的存在較大地破壞了第1方向上的熱和電的對稱性。在第4實施例中，在距基極電極焊盤部32B近的末端部分44，使第1邊緣41相對地遠離基極電極焊盤部32B。因此，能夠抑制因基極電極焊盤部32B的存在引起的扭折K（圖3）的產生。其結果為，能夠使遷移電壓上升，擴大SOA。
接下來，對第4實施例的變形例進行說明。在第4實施例中，在俯視時射極電極33配置在射極檯面層25的內側，但也可以採用射極電極33突出到射極檯面層25的外側的結構。關於該結構，例如能夠使用射極電極33來作為蝕刻掩模而對其下的半導體層進行蝕刻，使用殘留射極檯面層25的自我整合程序而形成。
並且，在第4實施例中，與第2實施例相比，射極檯面層25的平面形狀的面積變大。其結果為，能夠增加集極電流量。
［第5實施例］ 接下來，參照圖21和圖22對第5實施例的半導體裝置進行說明。以下，關於與第2實施例的半導體裝置（從圖11到圖13的圖式）共用的結構，省略說明。
圖21是構成第5實施例的半導體裝置的多個單位電晶體70中的1個單位電晶體70的俯視圖。在第2實施例中，在俯視時在射極檯面層25（圖11）的內部配置有射極電極33。與此相對，在第5實施例中，射極電極33比射極檯面層25向外側突出。
圖22是圖21的點劃線22-22處的剖視圖。在射極檯面層25上配置有射極電極33。射極電極33從射極檯面層25的側面沿橫向呈屋簷狀伸出。射極檯面層25通過將射極電極33作為蝕刻掩模進行乾式蝕刻而被圖案化。在該蝕刻中，使用針對InGaP的射極層23選擇性地蝕刻InGaAs的接觸層25B和GaAs的蓋層25A的氣體、例如CF類的氣體。
接下來，對第5實施例的優異的效果進行說明。在第5實施例中也是，射極檯面層25與基極電極32的形狀和位置關係與第2實施例的情況相同。因此，與第2實施例同樣地，能夠擴大SOA。
進一步地，在第5實施例中，使用將射極電極33作為蝕刻掩模而對射極檯面層25進行圖案化的自我整合程序。因此，能夠省略1層的光掩模。其结果為，能夠實現製造成本的降低。
［第6實施例］ 接下來，參照圖23對第6實施例的半導體裝置進行說明。以下，關於與第2實施例的半導體裝置（從圖11到圖13的圖式）共用的結構，省略說明。
圖23是構成第6實施例的半導體裝置的多個單位電晶體70中的1個單位電晶體70的俯視圖。在第2實施例中，在俯視時在射極檯面層25的2個部分之間配置有1個基極電極主部32A。與此相對，在第6實施例中，在第2方向（寬度方向）上在射極檯面層25的2個部分各自的外側還配置有基極電極主部32A。射極檯面層25的第1邊緣41和與其對置的基極電極主部32A的第2邊緣42的形狀和位置關係與第2實施例的兩者的形狀和位置關係相同。
接下來，對第6實施例的優異的效果進行說明。 在第6實施例中也是，射極檯面層25的第1邊緣41和與其對置的基極電極主部32A的第2邊緣42的形狀和位置關係與第2實施例的兩者的位置關係相同，因此與第2實施例同樣地，能夠擴大SOA。並且，在射極檯面層25的各部分的兩側配置有基極電極主部32A，因此能夠減少射極檯面層25的中間部分45的基極訪問電阻。
接下來，對第6實施例的變形例進行說明。 在第6實施例中，採用由2個部分構成射極檯面層25的雙射極構造，但也可以採用由3個部分構成射極檯面層25的三射極構造。此时，可以配置4个基极电极主部32A。並且，也可以由4個以上的部分構成射極檯面層25。
［第7實施例］ 接下來，參照圖24對第7實施例的半導體裝置進行說明。以下，關於與第1實施例的半導體裝置（從圖4到圖8的圖式）共用的結構，省略說明。
圖24是第7實施例的半導體裝置的俯視圖。在第1實施例（圖4）中，2個末端部分44、46的第1邊緣41配置在比中間部分45的第1邊緣41向遠離基極電極主部32A的第2邊緣42的方向後退的位置。與此相對，在第7實施例中，距基極電極焊盤部32B近的末端部分44的第1邊緣41和中間部分45的第1邊緣41位於1條直線上。僅距基極電極焊盤部32B遠的末端部分46的第1邊緣41配置在比中間部分45的第1邊緣41向遠離基極電極主部32A的第2邊緣42的方向後退的位置。
接下來，對第7實施例的優異的效果進行說明。 由於熱、電的非對稱性重要因素，在大電流時，有時示出射極電流容易向遠離基極電極焊盤部32B的方向偏置的趨勢。例如，從發射極檯面層25觀察時，在與基極電極焊盤部32B相反側示出溫度容易上升的趨勢的情況下，示出射極電流容易向遠離基極電極焊盤部32B的方向偏置的趨勢。在示出這樣的趨勢的情況下，若採用第7實施例的結構，不容易產生射極電流的偏置。其結果為，能夠使遷移電壓上升，擴大SOA。
上述的各實施例是例示，可以進行不同的實施例所示的結構的局部性的置換或者組合。關於基於多個實施例的相同結構的相同的作用效果沒有在每個實施例中依次提及。此外，本發明不限於上述的實施例。例如，能夠進行各種變更、改進、組合等對於本領域技術人員來說是顯而易見的。
20:子集極層 21:集極層 22:基極層 23:射極層 23A:本質射極層 23B:壁壘層 24:合金層 25:射極檯面層 25A:蓋層 25B:接觸層 26:射極佈線的邊緣 27:射極檯面層的邊緣 31:集極電極 32:基極電極 32A:基極電極主部 32B:基極電極焊盤部 33:射極電極 35:集極開口 36:基極開口 37:射極開口 38:射極電流的等值線 41:第1邊緣 42:第2邊緣 44:距基極電極焊盤部近的末端部分 45:中間部分 46:距基極電極焊盤部遠的末端部分 47:末端部分與中間部分的分界線 60:基板 61、62:絕緣膜 63:射極開口 70:單位電晶體 71:射極共用佈線 72:通孔 75:高頻輸入佈線 76:電容器 77:薄膜電阻 78:偏置佈線 B1:基極佈線 C1:集極佈線 E1、E2:射極佈線 SB:快退點 G0:間隔 G1:間隔
[圖1]是作為評價實驗的對象的參考例的HBT的俯視圖。 [圖2]是示出HBT的SOA線的實測結果的圖表。 [圖3]是示出集極電流-基極電壓特性（Ic-Vb特性）和基極電流-基極電壓特性（Ib-Vb特性）的實測結果的圖表。 [圖4]是構成第1實施例的半導體裝置的多個單位電晶體中的1個單位電晶體的俯視圖。 [圖5]是圖4的點劃線5-5處的剖視圖。 [圖6]是圖4的點劃線6-6處的剖視圖。 [圖7]是第1實施例的半導體裝置的俯視圖。 [圖8]是示出第1實施例的半導體裝置的射極檯面層和基極電極的平面上的位置關係的圖。 [圖9]A、圖9B和圖9C是示出第1實施例的變形例的半導體裝置的射極檯面層與基極電極的俯視時的形狀和位置關係的圖。 [圖10]是第1實施例的變形例的半導體裝置的剖視圖。 [圖11]是構成第2實施例的半導體裝置的多個單位電晶體中的1個單位電晶體的俯視圖。 [圖12]是示出第2實施例的半導體裝置的SOA線的實測結果的圖表。 [圖13]是示出射極檯面層的兩端的末端部分的第1方向的尺寸與遷移電壓的關係的圖。 [圖14]是第2實施例的變形例的半導體裝置的俯視圖。 [圖15]是構成第3實施例的半導體裝置的多個單位電晶體中的1個單位電晶體的俯視圖。 [圖16]是第3實施例的變形例的半導體裝置的俯視圖。 [圖17]是第3實施例的其他的變形例的半導體裝置的俯視圖。 [圖18]是第3實施例的另一變形例的半導體裝置的俯視圖。 [圖19]是另一變形例的半導體裝置的俯視圖。 [圖20]是構成第4實施例的半導體裝置的多個單位電晶體中的1個單位電晶體的俯視圖。 [圖21]是構成第5實施例的半導體裝置的多個單位電晶體中的1個單位電晶體的俯視圖。 [圖22]是圖21的點劃線22-22處的剖視圖。 [圖23]是構成第6實施例的半導體裝置的多個單位電晶體中的1個單位電晶體的俯視圖。 [圖24]是第7實施例的半導體裝置的俯視圖。
20:子集極層
21:集極層
22:基極層
23:射極層
23A:本質射極層
23B:壁壘層
25:射極檯面層
31:集極電極
32:基極電極
32A:基極電極主部
32B:基極電極焊盤部
33:射極電極
35:集極開口
36:基極開口
37:發射極開口
41:第1邊緣
42:第2邊緣
44:距基極電極焊盤部近的末端部分
45:中間部分
46:距基極電極焊盤部遠的末端部分
B1:基極佈線
C1:集極佈線
G0:間隔
G1:間隔

Claims (11)

  1. 一種半導體裝置， 所述半導體裝置具備：配置在基板上之集極層、基極層、射極層、及配置在所述射極層的一部分區域上的射極檯面層，按照所述集極層、所述基極層以及所述射極層的順序進行層疊， 還具有基極電極，該基極電極在俯視時配置在不與所述射極檯面層重疊的區域，向所述基極層流過基極電流， 在俯視時，所述射極檯面層具有在第1方向上長的第1邊緣， 在俯視時，所述基極電極具有在所述第1方向上長的第2邊緣， 所述基極電極的所述第2邊緣與所述射極檯面層的所述第1邊緣對置，在所述射極檯面層的位於所述第1方向的一個端部側的末端部分，所述射極檯面層的所述第1邊緣與所述第2邊緣的間隔比在所述射極檯面層的所述第1方向的中間部分處的所述第1邊緣與所述第2邊緣的間隔大。
  2. 如請求項1所述的半導體裝置，其中， 所述半導體裝置還具有配置在比所述基極電極靠上層的基極佈線， 所述基極電極包括：基極電極焊盤部、以及從所述基極電極焊盤部在所述第1方向延伸的基極電極主部，所述基極電極焊盤部從所述射極檯面層的所述第1方向的一個端部在所述第1方向隔著間隔地配置，所述基極電極焊盤部與所述基極佈線連接， 在所述射極檯面層的距所述基極焊盤部近的末端部分，所述射極檯面層的所述第1邊緣與所述第2邊緣的間隔比在所述第1方向的中間部分處的所述第1邊緣與所述第2邊緣的間隔大。
  3. 如請求項2所述的半導體裝置，其中， 在所述射極檯面層的距所述基極電極焊盤部遠的末端部分，所述射極檯面層的所述第1邊緣與所述第2邊緣的間隔比在所述第1方向的中間部分處的所述第1邊緣與所述第2邊緣的間隔大。
  4. 如請求項2或3所述的半導體裝置，其中， 所述第2邊緣與所述第1方向平行，所述射極檯面層的距所述基極電極焊盤部近的末端部分的所述第1邊緣，配置在比所述第1方向的中間部分的所述第1邊緣的位置更向遠離所述第2邊緣的方向後退的位置。
  5. 如請求項2或3所述的半導體裝置，其中， 所述第1邊緣與所述第1方向平行，在所述射極檯面層的距所述基極電極焊盤部近的末端部分，所述第2邊緣配置在比所述第1方向的中間部分的所述第2邊緣更向遠離所述第1邊緣的方向後退的位置。
  6. 如請求項2或3所述的半導體裝置，其中， 在所述射極檯面層的距所述基極電極焊盤部近的末端部分，所述發射極檯面層的所述第1邊緣與所述第2邊緣的間隔比在中間部分處的所述第1邊緣與所述第2邊緣的間隔大的部分的所述第1方向的尺寸為0.5μm以上。
  7. 如請求項2或3所述的半導體裝置，其中， 在所述射極檯面層的距所述基極電極焊盤部近的末端部分，所述第1邊緣與所述第2邊緣的間隔比中間部分的所述第1邊緣與所述第2邊緣的間隔大0.3μm以上。
  8. 如請求項2或3所述的半導體裝置，其中， 所述射極檯面層在俯視時由至少2個部分構成，所述射極檯面層的2個部分分別具有在所述第1方向上較長的平面形狀，在與所述第1方向正交的第2方向上隔著間隔地配置， 所述基極電極主部在俯視時配置在所述射極檯面層的2個部分之間， 所述射極檯面層的2個部分的與所述基極電極主部對置的邊緣構成所述第1邊緣，所述基極電極主部的與所述射極檯面層的2個部分分別對置的邊緣構成所述第2邊緣。
  9. 如請求項2或3所述的半導體裝置，其中， 所述半導體裝置還具有： 射極電極，配置在所述射極檯面層上；以及 射極佈線，在比所述射極電極還靠上層，配置在與所述基極佈線相同的層，與所述射極電極連接， 在俯視時，從所述基極電極焊盤部的邊緣到所述射極佈線的邊緣的最短距離比從所述基極電極焊盤部的邊緣到所述射極檯面層的邊緣的最短距離長。
  10. 如請求項9所述的半導體裝置，其中， 在俯視時，所述射極電極從所述射極檯面層的邊緣向外側突出。
  11. 如請求項1至3中任一項所述的半導體裝置，其中， 所述半導體裝置還具有配置在所述射極檯面層上的射極電極， 在俯視時，所述射極電極從所述射極檯面層的邊緣向外側突出。
TW109103163A 2019-03-06 2020-02-03 半導體裝置 TWI745847B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP2019-040690 2019-03-06
JP2019040690 2019-03-06
JP2019190441A JP2020150250A (ja) 2019-03-06 2019-10-17 半導体装置
JPJP2019-190441 2019-10-17

Publications (2)

Publication Number Publication Date
TW202101771A true TW202101771A (zh) 2021-01-01
TWI745847B TWI745847B (zh) 2021-11-11

Family

ID=72335667

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109103163A TWI745847B (zh) 2019-03-06 2020-02-03 半導體裝置

Country Status (3)

Country Link
US (1) US11631758B2 (zh)
CN (1) CN111668300B (zh)
TW (1) TWI745847B (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3278868B2 (ja) * 1991-08-20 2002-04-30 株式会社日立製作所 ヘテロ接合バイポーラトランジスタ
JPH08139101A (ja) * 1994-11-07 1996-05-31 Nippon Telegr & Teleph Corp <Ntt> ヘテロ接合バイポーラトランジスタ及びその製造方法
JP4288852B2 (ja) * 2000-12-27 2009-07-01 住友電気工業株式会社 バイポーラトランジスタの製造方法
JP2002246587A (ja) * 2001-02-20 2002-08-30 Hitachi Ltd 半導体装置及びその製造方法
US20050035370A1 (en) * 2003-08-12 2005-02-17 Hrl Laboratories, Llc Semiconductor structure for a heterojunction bipolar transistor and a method of making same
JP2005101402A (ja) * 2003-09-26 2005-04-14 Renesas Technology Corp 半導体装置およびその製造方法
JP4089662B2 (ja) * 2004-07-21 2008-05-28 ソニー株式会社 バイポーラトランジスタとその製造方法
US7829917B1 (en) * 2007-06-14 2010-11-09 Hrl Laboratories, Llc Layout for self-aligned emitter-base processing
US9679996B2 (en) * 2015-04-02 2017-06-13 Sumitomo Electric Industries, Ltd. Semiconductor device having buried region beneath electrode and method to form the same
US11152532B2 (en) * 2017-07-26 2021-10-19 Oki Electric Industry Co., Ltd. Method of manufacturing driven element chip, driven element chip, exposing device, and image forming apparatus

Also Published As

Publication number Publication date
TWI745847B (zh) 2021-11-11
US20200287027A1 (en) 2020-09-10
CN111668300A (zh) 2020-09-15
US11631758B2 (en) 2023-04-18
CN111668300B (zh) 2023-10-13

Similar Documents

Publication Publication Date Title
TWI671822B (zh) 半導體裝置
US11329146B2 (en) Semiconductor device
TWI752598B (zh) 放大電路之單位單元及功率放大器模組
TWI731250B (zh) 半導體裝置
TW202133549A (zh) 高頻功率放大元件
TWI745847B (zh) 半導體裝置
TWI744839B (zh) 半導體裝置
JP2020150250A (ja) 半導体装置
TW202209491A (zh) 半導體裝置
TW202410455A (zh) 半導體裝置
TWI757801B (zh) 半導體裝置
WO2023112486A1 (ja) バイポーラトランジスタ及び半導体装置
JP3719985B2 (ja) ヘテロ接合バイポーラトランジスタ
JP2007035809A (ja) 半導体装置及びその製造方法
JPH0475353A (ja) 半導体装置