TWI671822B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI671822B
TWI671822B TW107121722A TW107121722A TWI671822B TW I671822 B TWI671822 B TW I671822B TW 107121722 A TW107121722 A TW 107121722A TW 107121722 A TW107121722 A TW 107121722A TW I671822 B TWI671822 B TW I671822B
Authority
TW
Taiwan
Prior art keywords
base
layer
wiring
edge
base layer
Prior art date
Application number
TW107121722A
Other languages
English (en)
Other versions
TW201911420A (zh
Inventor
佐佐木健次
山本靖久
Original Assignee
日商村田製作所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商村田製作所股份有限公司 filed Critical 日商村田製作所股份有限公司
Publication of TW201911420A publication Critical patent/TW201911420A/zh
Application granted granted Critical
Publication of TWI671822B publication Critical patent/TWI671822B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0813—Non-interconnected multi-emitter structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Bipolar Transistors (AREA)

Abstract

本發明提供一種能夠提高雙極性電晶體與電路元件的布局的自由度的半導體裝置。
在具有包含在進行了蝕刻率依賴於晶面取向的異向性蝕刻時倒台面型的階差延伸的第一方向與正台面型的階差延伸的第二方向的上表面的單晶的半導體基板上，配置有：雙極性電晶體，包含磊晶生長的集極層、基極層、以及射極層；及基極配線，與基極層連接。在基極層的邊緣設置有階差，基極配線在俯視下在與第一方向交叉的方向從基極層的內側引出至外側。基極層的邊緣與基極配線的交叉部位設為斷線防止構造，該斷線防止構造與對基極層和集極層進行異向性蝕刻而形成的倒台面型的階差與基極層交叉的構造相比，不易產生起因於階差的基極配線的斷線。

Description

半導體裝置
本發明係有關一種半導體裝置。
在下述的專利文獻1公開了如下電晶體電路，即，在異質接合雙極性電晶體(HBT)的基極插入基極鎮流電阻，並在基極鎮流電阻並聯地設置了電容。基極鎮流電阻防止基極電流的增大。與基極鎮流電阻並聯地連接的電容使高頻訊號的增益提高。在該電晶體電路中，包含HBT的集極層(collector layer)、基極層(base layer)、以及射極層(emitter layer)的台面(mesa)部分的基極層通過基極指狀物(基極配線)與構成並聯地連接於基極鎮流電阻的電容的台面部分連接。
在下述的專利文獻2公開了一種異質接合雙極性電晶體，其包含在基板上的集極台面上設置的基極層以及射極層。集極台面的在第一方向延伸的第一邊緣具有正台面表面(forward mesa surface)，在與其正交的第二方向延伸的第二邊緣具有倒台面表面(inverted mesa surface)。一對集極電極(collector electrode)配置於在第一方向夾著集極台面的位置。在集極台面上配置有射極電極以及一對基極電極(base electrode)，一對基極電極配置於在第一方向夾著射極電極(emitter electrode)的位置。與基極電極連接的基極導電層橫穿集極台面的第一邊緣而延伸。由於第一邊緣具有正台面表面，因此能夠抑制由基極導電層的斷線造成的良率下降。
在下述的專利文獻3公開了一種HBT，其具有集極層以及形成在集極層上的基極層以及射極層，所述集極層具有長方形的平面形狀。在集極層的與短邊方向平行的邊緣形成倒台面表面，在與長邊方向平行的邊緣形成正台面表面。基極配線橫穿集極層的在長邊方向延伸的邊緣並向外部引出。由於在集極層的在長邊方向延伸的邊緣形成有正台面表面，因此能夠抑制由基極配線的斷線造成的良率下降。
[先前技術文獻]
[專利文獻]
專利文獻1：日本特開2006-114698號公報
專利文獻2：日本特開2004-363322號公報
專利文獻3：日本特開2015-032623號公報
在以往的半導體裝置中，將基極配線配置為橫穿具有正台面表面的基極層的邊緣，因此從基極層向外部引出基極配線的方向被限定。因此，HBT以及與HBT的基極連接的其它電路元件的布局受到限制。本發明的目的在於，提供一種能夠提高雙極性電晶體與電路元件的布局的自由度的半導體裝置。
根據本發明的第一觀點的半導體裝置，具有：單晶的半導體基板，具有上表面，該上表面包含在進行了蝕刻率依賴於晶面取向的異向性蝕刻時倒台面型的階差延伸的第一方向與正台面型的階差延伸的第二方向；第一雙極性電晶體，包含在所述半導體基板上磊晶生長的第一集極層、第一基極層以及第一射極層；以及第一基極配線，與所述第一基極層連接，在所述第一基極層的邊緣設置有階差，所述第一基極配線在俯視下在與所述第一方向交叉的方向從所述第一基極層的內側引出至外側，所述第一基極層的邊緣與所述第一基極配線的交叉部位設為斷線防止構造，所述斷線防止構造與對所述第一基極層和所述第一集極層進行異向性蝕刻而形成的倒台面型的階差與所述第一基極層交叉的構造相比，不易產生起因於階差的所述第一基極配線的斷線。
在第一基極層的邊緣與第一基極配線交叉的部位，不易產生第一基極配線的斷線。因此，能夠通過第一基極配線將相對於第一雙極性電晶體在與第一方向交叉的方向配置的電路元件與第一雙極性電晶體直線連接。此外，能夠在相對於第一雙極性電晶體在與第一方向交叉的方向偏移了的位置配置與基極連接的電路元件，因此布局的自由度提高。
根據本發明的第二觀點的半導體裝置，除了根據第一觀點的半導體裝置的構成以外，還具有如下特徵，即，還具有：子集極層，摻雜劑的濃度比所述第一集極層高，並配置在所述半導體基板與所述第一集極層之間，在所述第一集極層的邊緣設置有高度到達所述子集極層的階差，所述半導體裝置還具有：第一集極電極，與所述第一集極層的外側的所述子集極層進行歐姆連接；以及 電路元件，所述第一集極層擴展至比所述第一基極層更靠外側，所述電路元件配置在比所述第一基極層更靠外側的所述第一集極層上，並與所述第一基極配線連接，在所述第一集極層的在所述第一方向延伸的邊緣形成有倒台面型的階差，在所述第一基極層的在所述第一方向延伸的邊緣形成的階差相對於所述半導體基板的上表面垂直或設為正台面型，藉此構成所述斷線防止構造。
因為電路元件配置在第一集極層上，所以連接第一雙極性電晶體與電路元件的第一基極配線與第一集極層的邊緣不交叉。因此，即使在第一集極層的在第一方向延伸的邊緣形成有倒台面型的階差，也不會起因於該階差而產生第一基極配線的斷線。
根據本發明的第三觀點的半導體裝置，除了根據第二觀點的半導體裝置的構成以外，還具有如下特徵，即，還具有：第一基極電極，與所述第一基極層進行歐姆連接，所述第一基極配線包含在俯視下從所述第一基極層的邊緣朝向所述第一基極層的內側呈直線狀延伸的直線部分，所述第一基極電極包含與所述第一基極配線的直線部分重疊的直線部分，所述第一基極配線的直線部分與所述第一基極電極的直線部分連接，在所述第一基極電極的兩側分別配置有構成所述第一射極層的半導體部分。
能夠關於第一基極電極的直線部分對稱地配置構成第一射極層的一對半導體部分。因此，能夠降低以第一基極電極為中心而在左右的射極層流過的電流的不均勻性。
根據本發明的第四觀點的半導體裝置，除了根據第一觀點至第三觀點的半導體裝置的構成以外，還具有如下特徵，即， 設置在所述第一基極層的邊緣的階差的高度方向的尺寸小於所述第一基極配線的厚度方向的尺寸。
能夠獲得更不易產生第一基極層的斷線這樣的效果。
根據本發明的第五觀點的半導體裝置，除了根據第一觀點的半導體裝置的構成以外，還具有如下特徵，即，設置在所述第一基極層的邊緣的階差具有到達所述第一集極層的底面的高度，所述第一基極層的邊緣從所述第一基極層的邊緣與所述第一基極配線交叉的部位起在所述第一方向延伸，在所述第一基極層的邊緣與所述第一基極配線重疊的部位，所述第一基極層的邊緣在從所述第一方向偏移的方向延伸，設置在所述第一基極層的邊緣的階差在所述第一基極配線的兩側是倒台面型，在與所述第一基極配線重疊的位置垂直或者設為正台面型，藉此構成所述斷線防止構造。
形成在與第一基極配線重疊的部位的階差垂直或者為正台面型，因此能夠獲得第一基極配線不易斷線這樣的效果。
根據本發明的第六觀點的半導體裝置，除了根據第五觀點的半導體裝置的構成以外，還具有如下特徵，即，還具有：直線狀的第一基極電極，配置在所述第一基極層上，在所述第二方向延伸，在所述第一基極電極的兩側分別配置有構成所述第一射極層的半導體部分，所述第一基極電極於所述第二方向延伸至配置有所述第一射極層的區域的外側，所述第一基極電極包含擴寬部，所述擴寬部隨著在所述第二方向遠離所 述第一射極層，寬度呈倒錐形狀變寬，
所述第一基極配線與所述第一基極電極的所述擴寬部連接。
若第一基極電極的寬度不連續地急劇變寬，則第一射極層的角部分配置在由窄的部分的邊緣與寬的部分的邊緣構成的大約90°的夾角之中。在這樣的構成中，電流容易集中在第一射極層的角部分，其結果是，破壞耐受量下降。通過將擴寬部設為錐形狀，從而能夠減輕電流的集中，能夠抑制破壞耐受量的下降。
根據本發明的第七觀點的半導體裝置，除了根據第一觀點至第六觀點的半導體裝置的構成以外，還具有如下特徵，即，還具有：第二雙極性電晶體，包含在所述半導體基板上磊晶生長的第二集極層、第二基極層以及第二射極層；以及第二基極配線，與所述第二基極層連接，在所述第二基極層的邊緣設置有階差，所述第二基極配線在俯視下與所述第二基極層的在所述第二方向延伸的邊緣交叉，並從所述第二基極層的內側引出至外側。
在第二基極層的在第二方向延伸的邊緣形成有正台面型的階差，因此不易產生第二基極配線的斷線。第一基極配線的引出方向與第二基極配線的引出方向相互交叉。能夠將在相互正交的方向引出了基極配線的兩種雙極性電晶體形成在一片公共的半導體基板。如此，能夠提高將雙極性電晶體的面內方向的朝向也考慮在內的布局的自由度。
在第一基極層的邊緣與第一基極配線交叉的部位，不易產生第一基極配線的斷線。因此，能夠通過第一基極配線將相對於第一雙極性電晶體在與第一方向交叉的方向配置的電路元件與第一雙極性電晶體直線連接。此外，能夠在相對於第一雙極性電晶體在與第一方向交叉的方向偏移的位置配置與基極連接的電路元件，因此布局的自由度提高。
20‧‧‧半導體基板
21‧‧‧子集極層
22‧‧‧絕緣性區域
25‧‧‧異質接合雙極性電晶體(HBT)
26‧‧‧輸入電容器
27‧‧‧鎮流電阻
30‧‧‧集極層
31‧‧‧基極層
31A、31B‧‧‧基極層的邊緣
32‧‧‧射極層
33‧‧‧射極接觸層
35‧‧‧射極層的角部
41‧‧‧集極電極
42‧‧‧基極電極
42A‧‧‧基極電極的擴寬部
43‧‧‧射極電極
45‧‧‧凹部
51‧‧‧第一層的集極配線
52‧‧‧第一層的基極配線
53‧‧‧第一層的射極配線
55‧‧‧第一層的金屬配線
56‧‧‧第一層的金屬圖案
61‧‧‧第二層的集極配線
63‧‧‧第二層的射極配線
65、66‧‧‧第二層的金屬配線
70‧‧‧斷線防止構造
71‧‧‧第一台面部分
72‧‧‧第二台面部分
75‧‧‧台面部分
76‧‧‧台面部分
77‧‧‧第一台面部分
77B‧‧‧第一台面部分的邊緣
78‧‧‧第二台面部分
85‧‧‧異質接合雙極性電晶體(HBT)
86‧‧‧基極層
87‧‧‧基極配線
88‧‧‧集極電極
91、92‧‧‧焊墊
95‧‧‧構裝基板
96‧‧‧半導體裝置
97‧‧‧控制IC
98‧‧‧第一連接盤
99‧‧‧第二連接盤
Pin1、Pin2‧‧‧輸入端子
Pout1、Pout2‧‧‧輸出端子
圖1A是根據第一實施例的HBT的俯視圖，圖1B是圖1A的一點鏈線1B-1B處的剖面圖。
圖2A是根據第二實施例的半導體裝置的等效電路圖，圖2B是根據第二實施例的半導體裝置的俯視圖。
圖3A以及圖3B分別是圖2B的一點鏈線3A-3A以及一點鏈線3B-3B處的剖面圖。
圖4是根據參考例的半導體裝置的俯視圖。
圖5A以及圖5B分別是圖4的一點鏈線5A-5A以及一點鏈線5B-5B處的剖面圖。
圖6是根據第三實施例的半導體裝置的俯視圖。
圖7A以及圖7B分別是圖6的一點鏈線7A-7A以及一點鏈線7B-7B處的剖面圖。
圖8是根據第四實施例的半導體裝置的俯視圖。
圖9是圖8的一點鏈線9-9處的剖面圖。
圖10是根據第五實施例的半導體裝置的俯視圖。
圖11A以及圖11B分別是圖10的一點鏈線11A-11A以及一點鏈線11B-11B處的剖面圖。
圖12是根據第六實施例的半導體裝置的俯視圖。
圖13A以及圖13B分別是圖12的一點鏈線13A-13A以及一點鏈線13B-13B處的剖面圖。
圖14A是實施例類似樣品的示意性的俯視圖，圖14B是參考例樣品的示意性的俯視圖。
圖15是示出實施例類似樣品(圖14A)與參考例樣品(圖14B)的安全動作區域(SOA)評價試驗的結果的曲線圖。
圖16是根據第七實施例的半導體裝置的概略俯視圖。
圖17A是使用了根據第七實施例的半導體裝置的功率放大器模組的方塊圖，圖17B是該功率放大器模組的概略俯視圖。
[第一實施例]
參照圖1A以及圖1B，以異質接合雙極性電晶體(HBT)為例對根據第一實施例的半導體裝置進行說明。
圖1A是根據第一實施例的HBT的俯視圖，圖1B是圖1A的一點鏈線1B-1B處的剖面圖。在半絕緣性的單晶的半導體基板20上形成有HBT25。作為半導體基板20，使用具有如下性質的半導體基板，即，在使用蝕刻率依賴於晶面取向的異向性蝕刻進行了台面蝕刻時，倒台面型的階差在上表面的第一方向延伸，正台面型的階差在第二方向延伸。在此，“倒台面型的階差”意味著由傾斜為法線方向朝向下方(基板側)的側面構成的階差。“正台面型的階差”意味著由傾斜為法線方向朝向上方的側面構成的階差。
若作為半導體基板20而使用(100)GaAs基板，則倒台面型的階差在[011]方向延伸，正台面型的階差在[01-1]方向延伸。在此，關於表示單晶內的方向的密勒指數的應標注上劃線的要素，標注負號來表示。[011]方向相當於第一方向，[01-1]方向相當於第二方向。
在半導體基板20上磊晶生長有導電性的子集極層21。在子集極層21的一部分的區域通過絕緣離子注入形成有絕緣性區域22。子集極層21被絕緣性區域22劃分為複數個導電性的區域。以下，有時僅將導電性的區域稱為子集極層21。
在子集極層21上磊晶生長有集極層30、基極層31、以及射極層32，被台面蝕刻為給定的形狀。例如，集極層30由n型GaAs形成，基極層31由p型GaAs形成，射極層32由n型InGaP形成。在子集極層21，以比集極層30高的濃度摻雜了摻雜劑。在射極層32上配置有射極接觸層33。射極接觸層33例如具有包含n型GaAs的層與包含n型InGaAs的層的兩層構造。
在[011]方向夾著集極層30的位置配置有構成集極電極41的一對導體部分。射極層32配置在基極層31上，由在[011]方向分離配置的一對半導體部分構成。在構成射極層32的一對半導體部分之間配置有基極電極42。在射極接觸層33上配置有射極電極43。集極電極41、基極電極42、以及射極電極43分別與子集極層21、基極層31、以及射極接觸層33進行歐姆連接。
在集極電極41、基極電極42、以及射極電極43上分別配置有第一層的集極配線51、第一層的基極配線52、以及第一層的射極配線53。在第一層的集極配線51上配置有第二層的集極配線61。在第一層的射極配線53上配置有第二層的射極配線63。第二層的射極配線63在[011]方向通過基極配線52的上方，並經由射極配線53將構成射極層32的一對半導體部分相互連接。
在基極層31的邊緣設置有階差，在集極層30的邊緣也設置有階差。在集極層30的在[011]方向延伸的邊緣形成有倒台面型的階差，在[01-1]方向延伸的邊緣形成有正台面型的階差。
基極配線52在俯視下在與[011]方向交叉的方向、例如[0-11]方 向(在圖1A中為上方向)上從基極層31的內側引出至外側。基極配線52與基極層31的邊緣交叉的部位設置有防止起因於階差的基極配線52的斷線的斷線防止構造70。
接著，對斷線防止構造70的各種具體例進行說明。
在第一具體例中，在基極層31的外側也配置由集極層30構成的集極台面。在從基極層31到集極台面的上表面的蝕刻中，使用蝕刻率不依賴於晶面取向的乾式蝕刻。藉此，在基極層31的在[011]方向延伸的邊緣形成的階差不成為倒台面型，相對於半導體基板20的上表面大致垂直或者成為正台面型。因此，不易產生橫穿該邊緣的基極配線52的斷線。
在第二具體例中，使基極層31的在[011]方向延伸的邊緣中的、與基極配線52重疊的部分從[011]方向偏移而使得不形成倒台面型的階差。例如，使基極層31的在[011]方向延伸的邊緣中的、與基極配線52重疊的部分局部地與[010]方向或[001]方向平行。
在第一實施例中，即使在與在形成倒台面型的階差的方向延伸的邊緣交叉地配置基極配線52的情況下，也能夠通過將交叉部位設為斷線防止構造70，從而抑制起因於基極配線52的斷線的良率的下降。
[第二實施例]
接著，參照圖2A、圖2B、圖3A以及圖3B對根據第二實施例的半導體裝置進行說明。在第二實施例中，更具體地示出了根據第一實施例的半導體裝置的斷線防止構造70(圖1A)。以下，對於與根據第一實施例的半導體裝置共通的構成，省略說明。
圖2A是根據第二實施例的半導體裝置的等效電路圖。根據第二實施例的半導體裝置包含HBT25、輸入電容器26、以及鎮流電阻27。高頻輸入訊號經由輸入電容器26輸入到HBT25的基極。偏置電流經由鎮流電阻27提供給HBT25的基極。在HBT25的集極施加集極電壓Vcc，射極被接地。
圖2B是根據第二實施例的半導體裝置的俯視圖。圖3A以及圖3B分別是圖2B的一點鏈線3A-3A以及一點鏈線3B-3B處的剖面圖。以下，參照圖2B、圖3A、以及圖3B進行說明。在圖3A以及圖3B的剖面圖中，未明示層間絕緣膜，僅將層間絕緣膜表示為間隙。在圖2B的俯視圖中，未顯示設定在層間絕緣膜的接觸孔。
在半絕緣性的半導體基板20上形成有n+型的子集極層21。子集極層21被絕緣性區域22劃分為複數個導電性區域。通過對基極層31以及集極層30的表層部分進行台面蝕刻，從而形成有第二台面部分72。通過對集極層30的下層部分進行台面蝕刻，從而形成有第一台面部分71。通過集極層30以及基極層31，形成包含下級的第一台面部分71與上級的第二台面部分72的兩級台面構造。在俯視下比第二台面部分72更靠外側的集極層30通過絕緣離子注入而設為絕緣性區域22。
在用於形成第二台面部分72的台面蝕刻中，應用蝕刻率不依賴於晶面取向的乾式蝕刻。因此，形成在第二台面部分72的邊緣的階差由大致垂直地豎立的側面構成。在用於形成第一台面部分71的台面蝕刻中，應用蝕刻率依賴於晶面取向的濕式蝕刻。因此，在第一台面部分71的在[011]方向延伸的邊緣形成倒台面型的階差(圖3B)，在第一台面部分71的在[01-1]方向延伸的邊緣形成正台面型的階差(圖3A)。
配置在基極層31上的射極層32、射極接觸層33、基極電極42、射極電極43、基極配線52、射極配線53、以及射極配線63的構成與根據第一實施例的半導體裝置的這些構成相同。配置在子集極層21上的集極電極41、第一層的集極配線51、以及第二層的集極配線61的構成與根據第一實施例的半導體裝置的這些構成相同。
第二層的射極配線63在俯視下在[01-1]方向引出至第一台面部分71的外側，並與配置在絕緣性區域22上的第一層的金屬配線55連接。一對第二層的集極配線61在俯視下從導電性的子集極層21引出至外側的絕緣性區域22，並在絕緣性區域22的上方相互連續。
基極配線52在俯視下與第二台面部分72的邊緣、即基極層31的邊緣交叉，並在[0-11]方向從基極層31的內側引出至外側。即，基極配線52在與若進行異向性蝕刻則倒台面型的階差延伸的方向([011]方向)交叉的方向被引出。引出至基極層31的外側的基極配線52經由層間絕緣膜配置在第一台面部分71的上表面上。另外，引出至基極層31的外側的基極配線52的下方的集極層30設為絕緣性區域22。
此外，基極配線52包含從基極層31的邊緣朝向基極層31的內側呈直線狀延伸的直線部分。該直線部分配置在基極電極42的正上方，經由層間絕緣膜的接觸孔內而與基極電極42連接。
引出至基極層31的外側的基極配線52在第一台面部分71的上方與第二層的金屬配線65、66交叉。在基極配線52與第二層的金屬配線65的交叉部位配置有鎮流電阻27，在基極配線52與第二層的金屬配線66的交叉部位配置有輸入電容器26。
鎮流電阻27包含在基極配線52下的層間絕緣膜的上表面形成的包含高電阻材料的高電阻配線。高電阻配線的一端與基極配線52連接，另一端經由第一層的金屬圖案56與第二層的金屬配線65連接。
輸入電容器26由基極配線52的一部分、第二層的金屬配線66的一部分、以及兩者之間的層間絕緣膜構成。基極配線52在構成輸入電容器26的部分與其它部分相比在[011]方向被擴寬。通過對基極配線52進行擴寬，從而基極配線52與金屬配線66重疊的區域變寬，可確保所需的靜電電容。
接著，對根據第二實施例的半導體裝置具有的優異的效果進行說明。在第二實施例中，與基極配線52連接的輸入電容器26以及鎮流電阻27等電路元件在俯視下配置在第二台面部分72的外側且配置在第一台面部分71的內側。因此，對HBT25的基極電極42與電路元件進行連接的基極配線52與基極層31的在[011]方向延伸的邊緣交叉，但是不與產生了倒台面型的階差的第一台面部分71的邊緣交叉。在基極配線52所交叉的第二台面部分72的邊緣形成的階差由大致垂直的側面構成。
進而，與除去配置電路元件的區域的集極層30並在子集極層21的絕緣性區域22上經由層間絕緣膜配置電路元件的構成相比，基極配線52所交叉的階差變低。例如，較佳為將形成在第二台面部分72的邊緣的階差的高度設為基極層31的厚度以上且0.7μm以下，並將基極配線52的厚度設為0.8μm以上且1.5μm以下。
通過將階差的形狀以及階差的高度設為上述的構成，從而能夠抑制由基極配線52的斷線造成的良率的下降。為了使基極配線52的斷線不易產生，較佳為使形成在第二台面部分72的邊緣的階差的高度方向的尺寸小於基極配線52的高度方向的尺寸。此外，因為能夠將基極配線52在與形成倒台面型的階差的邊緣交叉的方向引出，所以能夠相對於半導體基板20的上表面內的晶軸的取向提高HBT25的布局的自由度。
若僅使用乾式蝕刻對基極層31以及集極層30這兩者進行台面蝕刻直至子集極層21的上表面，則垂直的階差變大，基極配線52的引出變得困難。在第二實施例中，在從基極層31到集極層30的表層部分為止的台面蝕刻中應用乾式蝕刻，並在集極層30的下層部分的台面蝕刻中應用濕式蝕刻。因此，與將基極層31以及集極層30這兩者進行乾式蝕刻直至子集極層21的上表面相比，能夠緩和垂直且大的階差。其結果是，基極配線52的引出變得容易。
接著，與圖4、圖5A以及圖5B所示的參考例相比較，對根據第二實施例的半導體裝置具有的優異的效果進行說明。
圖4是根據參考例的半導體裝置的俯視圖。圖5A以及圖5B分別是圖4的一點鏈線5A-5A以及一點鏈線5B-5B處的剖面圖。在第二實施例中，通過集極層30與基極層31這兩層形成了第一台面部分71以及第二台面部分72(圖3A)的兩級構造的台面。在本參考例中，通過集極層30與基極層31這兩層形成了一級的台面部分75。
此外，在第二實施例中，基極電極42是在[01-1]方向延伸的直線形狀。在參考例中，基極電極42具有T字形的平面形狀，該T字形的平面形狀包含在[011]方向延伸的直線形狀的部分(引出部)與從其中點起在[01-1]方向延伸的直線形狀的部分(主部)。基極配線52與基極電極42的引出部連接，在[0-1-1]方向從台面部分75的內側引出至外側。
在台面部分75的在[011]方向延伸的邊緣形成倒台面型的階差(圖5A)。若使基極配線52與台面部分75的在[011]方向延伸的邊緣交叉，則變得容易產生基極配線52的斷線。在參考例中，為了抑制基極配線52的斷線，使基極配線52與形成正台面型的階差(圖5B)的在[01-1]方向延伸的邊緣交叉。即，基極配線52在集極電極41與射極電極43排列的方向被引出。
關於鎮流電阻27以及輸入電容器26，在與集極電極41與射極電極43排列的方向正交的方向相對於基極電極42分離地配置是高效的。若設為這樣的配置，則為了將基極配線52與鎮流電阻27以及輸入電容器26連接，不得不使基極配線52彎曲為L字形。若使基極配線52彎曲為L字形，則基極配線52的配線長度變長，因此寄生電阻會增大。
相對於此，在第二實施例中，無需使基極配線52(圖2B)彎曲，能夠呈直線地以最短距離從基極電極42連接至鎮流電阻27以及輸入電容器 26。因此，能夠抑制基極配線52的寄生電阻的增大。
此外，在圖4所示的參考例中，關於基極電極42的主部，基極配線52不是線對稱的。例如，從基極配線52與基極層31的邊緣的交叉部位到基極電極42的引出部的右端為止的距離比到引出部的左端為止的距離長。因此，從基極配線52與基極層31的邊緣的交叉部位到基極電極42的引出部的右端為止的寄生電阻比到左端為止的寄生電阻高。其結果是，流過基極層31的基極電流的分佈變得左右非對稱。
相對於此，在第二實施例中，基極配線52(圖2B)關於基極電極42是左右對稱的。因此，流過基極層31的基極電流的分佈成為左右對稱，接近於均勻。其結果是，能夠抑制HBT25的破壞耐受量的下降。
此外，在圖4所示的參考例中，在基極電極42的引出部連接有基極配線52，但是在構成射極層32的一對半導體部分所夾著的基極電極42的主部未連接基極配線52。相對於此，在第二實施例中，在構成射極層32的一對半導體部分所夾著的基極電極42(圖3A)連接有基極配線52。因此，在第二實施例中，與圖4所示的參考例相比較，能夠降低HBT25的基極寄生電阻。
[第三實施例]
接著，參照圖6、圖7A、以及圖7B對根據第三實施例的半導體裝置進行說明。以下，對於與根據第二實施例的半導體裝置(圖2A、圖2B、圖3A、圖3B)共通的構成，省略說明。
圖6是根據第三實施例的半導體裝置的俯視圖。圖7A以及圖7B分別是圖6的一點鏈線7A-7A以及一點鏈線7B-7B處的剖面圖。在第二實施例中，通過對基極層31以及集極層30進行台面蝕刻，從而形成了第一台面部分71以及第二台面部分72(圖3A)。
第三實施例與第二實施例的共通點在於，對基極層31以及集極 層30的表層部進行台面蝕刻而形成第二台面部分72。在第二實施例中，對集極層30的下層部分進行台面蝕刻而形成了第一台面部分71(圖3A、圖3B)，而在第三實施例中，在應配置集極電極41的區域形成到達子集極層21的上表面的凹部45。因此，在應絕緣的區域殘存集極層30。通過對殘存在應絕緣的區域的集極層30、以及子集極層21進行絕緣離子注入，從而形成有絕緣性區域22。
例如，在第二實施例中，在圖3A所示的剖面中，在比配置了集極電極41的區域更靠外側，除去了集極層30。相對於此，在第三實施例中，如圖7A所示，在比配置了集極電極41的區域更靠外側，也配置有集極層30。進而，在第二實施例中，在配置了第一層的金屬配線55(圖2B、圖3B)的區域中，除去了集極層30。相對於此，在第三實施例中，第一層的金屬配線55(圖7B)配置在被設為絕緣性區域22的集極層30上。
在第三實施例中，鎮流電阻27以及輸入電容器26等電路元件配置在集極層30上。在將這些電路元件與基極電極42連接的基極配線52所交叉的第二台面部分72的邊緣形成的階差的形狀以及尺寸與第二實施例的情況相同。因此，在第二實施例中，也可獲得與第一實施例的情況同樣的優異的效果。
[第四實施例]
接著，參照圖8以及圖9對根據第四實施例的半導體裝置進行說明。以下，對於與根據第二實施例的半導體裝置共通的構成，省略說明。
圖8是根據第四實施例的半導體裝置的俯視圖。圖9是圖8的一點鏈線9-9處的剖面圖。在第二實施例中，鎮流電阻27、輸入電容器26(圖2B、圖3B)等電路元件配置在第一台面部分71上，而在第四實施例中，這些電路元件配置在第一台面部分71的外側。即，這些電路元件配置在子集極層21被絕緣化的絕緣性區域22上。
與第二實施例同樣地，基極配線52在[0-11]方向從基極層31的內 側引出至外側。引出至基極層31的外側的基極配線52在第一台面部分71上向[0-1-1]方向折彎，與第一台面部分71的在[01-1]方向延伸的邊緣交叉並引出至第一台面部分71的外側。在第一台面部分71的外側，基極配線52向[0-11]方向折彎，並與鎮流電阻27以及輸入電容器26連接。
在第四實施例中，基極配線52與第一台面部分71的形成有正台面型的階差的邊緣交叉，因此可獲得抑制基極配線52的斷線的產生的效果。此外，基極配線52折彎的部位是基極層31的外側，若著眼於基極層31的內側，則基極電極42、基極配線52、以及射極層32的相對的位置關係與第二實施例(圖2B)的這些相對位置關係相同。因此，電流的分佈不會像圖4所示的參考例那樣成為左右非對稱性，而是與第二實施例的情況同樣地成為左右對稱。因此，能夠與第二實施例同樣地抑制HBT25的破壞耐受量的下降。
[第五實施例]
接著，參照圖10、圖11A、以及圖11B對根據第五實施例的半導體裝置進行說明。以下，對於與根據第二實施例的半導體裝置(圖2A、圖2B、圖3A、圖3B)共通的構成，省略說明。
圖10是根據第五實施例的半導體裝置的俯視圖。圖11A以及圖11B分別是圖10的一點鏈線11A-11A以及一點鏈線11B-11B處的剖面圖。在第二實施例中，通過對基極層31以及集極層30進行台面蝕刻，從而形成了第一台面部分71以及第二台面部分72(圖3A)。設置在基極層31的邊緣的階差具有到達集極層30的底面的高度。
相對於此，在第五實施例中，將基極層31以及集極層30進行台面蝕刻直至子集極層21的上表面，從而形成一級構造的台面部分76。鎮流電阻27以及輸入電容器26配置在比台面部分76更靠外側的子集極層21的絕緣性區域22(圖11B)上。
在基極電極42的兩側配置有分別構成射極電極43的一對導體部分。第一層的射極配線53通過基極電極42的上方並將構成射極電極43的一對導體部分相互連接。
基極電極42在[0-11]方向從配置有射極層32的區域、以及配置有第一層的射極配線53的區域的內側引出至外側。基極電極42包含寬度隨著在[0-11]方向遠離射極層32以及第一層的射極配線53而呈倒錐形狀變寬的擴寬部42A。基極配線52在擴寬部42A與基極電極42連接。基極配線52與台面部分76的邊緣(即，基極層31的邊緣)交叉，並在[0-11]方向引出至基極層31的外側。
基極層31的邊緣31A從基極層31的邊緣與基極配線52交叉的部位起在[011]方向以及[0-1-1]方向延伸。在基極層31的邊緣與基極配線52重疊的部位，基極層31的邊緣31B在從[011]方向偏移的方向、例如在相對於[011]方向構成45°的角度的方向延伸。在基極層31的邊緣31A形成倒台面型的階差。在基極層31的邊緣31B形成相對於半導體基板20的上表面大致垂直的階差，或者正台面型的階差76A(圖11B)。
在第五實施例中，能夠不應用乾式蝕刻而僅通過異向性的濕式蝕刻來形成台面部分76。在對應於與基極配線52延伸的方向正交的基極層31的邊緣31A的位置形成倒台面型的階差，但是在對應於與基極配線52重疊的邊緣31B的位置形成大致垂直的階差或者正台面型的階差76A(圖11B)。因此，能夠獲得不易產生基極配線52的斷線這樣的效果。
[第六實施例]
接著，參照圖12、圖13A、以及圖13B對根據第六實施例的半導體裝置進行說明。以下，對於與根據第五實施例的半導體裝置(圖10、圖11A、圖11B)共通的構成，省略說明。
圖12是根據第六實施例的半導體裝置的俯視圖。圖13A以及圖13B分別是圖12的一點鏈線13A-13A以及一點鏈線13B-13B處的剖面圖。在第五實施例中，通過對基極層31以及集極層30進行台面蝕刻，從而形成了一級構造的台面部分76(圖11A、圖11B)。相對於此，在第六實施例中，形成包含第一台面部分77以及第二台面部分78的兩級構造的台面部分。
在下級的第一台面部分77上設置上級的第二台面部分78。第二台面部分78通過對基極層31以及集極層30的表層部分進行乾式蝕刻而形成。第一台面部分77通過對集極層30的下層部分進行濕式蝕刻而形成。在第二台面部分78的邊緣形成大致垂直的階差。
基極配線52與第一台面部分77的邊緣的交叉部位的構造與第五實施例的基極配線52與台面部分76的邊緣(圖10、圖11B)的交叉部位的構造相同。即，在基極配線52與第一台面部分77的邊緣77B的交叉部位設置大致垂直的階差或正台面型的階差。
基極配線52在從基極層31的內側起與第二台面部分78的形成了大致垂直的階差的邊緣交叉之後，與第一台面部分77的形成了大致垂直或正台面型的階差的邊緣交叉，並引出至第一台面部分77的外側。在第六實施例中，基極配線52通過的階差成為兩級構造，因此每一級的階差的高度與第五實施例的情況相比變低。因此，更不易產生基極配線52的斷線。
接著，參照圖14A、圖14B、以及圖15，與參考例進行比較來對根據第五實施例以及第六實施例的半導體裝置具有的優異的效果進行說明。對與根據第五實施例以及第六實施例的半導體裝置類似的樣品(以下，稱為實施例類似樣品。)與根據參考例的半導體裝置的樣品(以下，稱為參考例樣品。)進行了HBT的安全動作區域(SOA)的評價。
圖14A是實施例類似樣品的示意性的俯視圖。在構成射極層32 的一對導體部分之間配置有基極電極42。在基極電極42的一個端部設置有寬度比其它區域寬的擴寬部42A。在第五實施例(圖10)以及第六實施例(圖12)中，擴寬部42A的寬度隨著在[0-11]方向遠離射極層32而逐漸變寬。相對於此，在實施例類似樣品中，基極配線52的寬度從某個位置起不連續地變寬。實施例類似樣品的擴寬部42A的最大寬度與根據第五實施例(圖10)以及第六實施例(圖12)的半導體裝置的擴寬部42A的最大寬度大致相等。
圖14B是參考例樣品的示意性的俯視圖。在參考例樣品中，與實施例類似樣品(圖14A)相比，擴寬部42A的[011]方向的寬度寬。具體地，擴寬部42A關於[011]方向擴展至射極層32的一對半導體部分的兩端的邊緣的附近。
在參考例樣品(圖14B)中，在基極電極42的主部與擴寬部42A的連接部位的附近，從主部與擴寬部42A這兩者向基極層31流入基極電流。因此，在基極電極42的主部與擴寬部42A的連接部位的附近，基極電阻相對變小。在與基極電阻變小的區域對應的射極層32的角部35，集極電流密度相對變大。集極電流密度相對變大的區域變得比其它區域更高溫，因此在角部35的附近容易產生由熱造成的破壞。
相對於此，在實施例類似樣品(圖14A)中，擴寬部42A的寬度比參考例樣品(圖14B)窄，因此基極電阻下降的程度小，集極電流密度相對變大的程度也低。因此，與參考例樣品相比，破壞耐受量提高。
圖15是示出實施例類似樣品(圖14A)與參考例樣品(圖14B)的安全動作區域(SOA)評價試驗的結果的曲線圖。橫軸以單位“V”表示集極電壓，縱軸以單位“A”表示HBT破壞時的集極電流。圖15的曲線圖中的圓圈符號以及三角符號分別示出實施例類似樣品(圖14A)以及參考例樣品(圖14B)的評價結果。確認了實施例類似樣品的SOA比參考例樣品的SOA寬。
在實施例類似樣品(圖14A)中，通過調整基極電極42的擴寬部42A的寬度，從而抑制了基極電阻的局部下降。像第五實施例(圖10)以及第六實施例(圖12)那樣，通過設為擴寬部42A的寬度隨著在[0-11]方向遠離射極層32而呈倒錐形狀逐漸變寬的構成，從而也能夠抑制基極電阻的局部下降。其結果是，能夠使破壞耐受量提高。
[第七實施例]
接著，參照圖16、圖17A、以及圖17B對根據第七實施例的半導體裝置進行說明。以下，對於與根據第一實施例~第六實施例的半導體裝置共通的構成，省略說明。
圖16是根據第七實施例的半導體裝置的概略俯視圖。在半導體基板20上形成有屬於第一組的複數個HBT25以及屬於第二組的複數個HBT85。在屬於第一組的HBT25中，與根據第一實施例~第六實施例中的任一者的半導體裝置同樣地，基極配線52在[0-11]方向或其相反方向從基極層31的內側引出到外側。在HBT25的各個基極配線52與基極層31的邊緣的交叉部位設置有與第一實施例至第六實施例中的任一者的半導體裝置同樣的斷線防止構造。屬於第一組的HBT25的集極電極41與複數個焊墊91連接。複數個焊墊91在比半導體基板20的與[01-1]方向平行的邊緣稍微靠內側沿著邊緣進行排列。
屬於第二組的複數個HBT85的布局等同於使屬於第一組的複數個HBT25在保持相對位置關係的狀態下旋轉了90°的布局。因此，在HBT85中，基極配線87在[011]方向或其相反方向從基極層86的內側引出到外側。在與基極配線87交叉的基極層86的邊緣形成有正台面型的階差。因此，在該交叉部位，即使不採用特別的斷線防止構造，也不易產生基極配線87的斷線。屬於第二組的HBT85的集極電極88與複數個焊墊92連接。HBT25、85與與其連接的焊墊91、92的相對位置關係較佳為在設計上相同。因此，與HBT85連接的複數個焊 墊92沿著半導體基板20的在[011]方向延伸的邊緣而排列。
在以往的半導體裝置中，第一組的HBT25的基極配線52通過倒台面型的階差，因此容易產生斷線。為了使得不產生基極配線52的斷線，第一組的HBT25也不得不配置為與第二組的HBT85相同的朝向。
相對於此，在第七實施例中，能夠以從第二組的HBT85的朝向旋轉了90°的朝向來配置第一組的HBT25。進而，能夠將與屬於第一組的HBT25連接的複數個焊墊91與與屬於第二組的HBT85連接的複數個焊墊92分別沿著相互正交的兩個邊緣進行配置。
圖17A是使用了根據第七實施例的半導體裝置的功率放大器模組的方塊圖，圖17B是該功率放大器模組的概略俯視圖。在構裝基板95(圖17B)構裝有根據第七實施例的半導體裝置96以及控制IC97。
如圖17A所示，該功率放大器模組具有兩個系統的放大電路。第一系統的放大電路對從輸入端子Pin1輸入的訊號進行放大並輸出到輸出端子Pout1。第二系統的放大電路對從輸入端子Pin2輸入的訊號進行放大並輸出到輸出端子Pout2。這兩個系統的放大電路由根據第七實施例的半導體裝置96實現。例如，一個系統的放大電路由第一組的HBT25(圖16)構成，另一個系統的放大電路由第二組的HBT85(圖16)構成。輸出端子Pout1以及Pout2分別與焊墊91以及焊墊92對應。
複數個焊墊91通過接合線與構裝基板95的第一連接盤98連接，複數個焊墊92通過接合線與構裝基板95的第二連接盤99連接。第一連接盤98與第二連接盤99在與半導體裝置96的相互正交的兩個邊緣對應的位置沿著邊緣進行配置。
如此，通過作為放大電路而使用根據第七實施例的半導體裝置96，從而能夠與半導體裝置96的相互正交的兩個邊緣對應地配置用於取出兩個 系統的輸出訊號的兩個第一連接盤98以及第二連接盤99。藉此，構裝基板95的設計的自由度提高。
上述的各實施例係例示，能夠進行在不同的實施例中示出的構成的部分置換或組合，這是不言而喻的。對於複數個實施例的同樣的構成所產生的同樣的作用效果，不在每個實施例中逐次提及。進而，本發明並不限制於上述的實施例。例如，能夠進行各種變更、改良、組合等，這對於本發明所屬技術領域中具有通常知識者而言是顯而易見的。

Claims (8)

  1. 一種半導體裝置，具有：單晶的半導體基板，具有上表面，該上表面包含在進行了蝕刻率依賴於晶面取向的異向性蝕刻時倒台面型的階差延伸的第一方向與正台面型的階差延伸的第二方向；第一雙極性電晶體，包含在所述半導體基板上磊晶生長的第一集極層、第一基極層以及第一射極層；以及第一基極配線，與所述第一基極層連接，在所述第一基極層的邊緣設置有階差，所述第一基極配線在俯視下在與所述第一方向交叉的方向從所述第一基極層的內側引出至外側，所述第一基極層的邊緣與所述第一基極配線的交叉部位設為斷線防止構造，還具有：子集極層，摻雜劑的濃度比所述第一集極層高，並配置在所述半導體基板與所述第一集極層之間，在所述第一集極層的邊緣設置有高度到達所述子集極層的階差，所述半導體裝置還具有：第一集極電極，與所述第一集極層的外側的所述子集極層進行歐姆連接；以及電路元件，所述第一集極層擴展至比所述第一基極層更靠外側，所述電路元件配置在比所述第一基極層更靠外側的所述第一集極層上，並與所述第一基極配線連接，在所述第一集極層的在所述第一方向延伸的邊緣形成有倒台面型的階差，在所述第一基極層的在所述第一方向延伸的邊緣形成的階差相對於所述半導體基板的上表面垂直或設為正台面型，藉此構成所述斷線防止構造。
  2. 如請求項1所述之半導體裝置，其中，還具有：第一基極電極，與所述第一基極層進行歐姆連接，所述第一基極配線包含在俯視下從所述第一基極層的邊緣朝向所述第一基極層的內側呈直線狀延伸的直線部分，所述第一基極電極包含與所述第一基極配線的直線部分重疊的直線部分，所述第一基極配線的直線部分與所述第一基極電極的直線部分連接，在所述第一基極電極的兩側分別配置有構成所述第一射極層的半導體部分。
  3. 如請求項1或2所述之半導體裝置，其中，設置在所述第一基極層的邊緣的階差的高度方向的尺寸小於所述第一基極配線的厚度方向的尺寸。
  4. 如請求項1或2所述之半導體裝置，其中，還具有：第二雙極性電晶體，包含在所述半導體基板上磊晶生長的第二集極層、第二基極層以及第二射極層；以及第二基極配線，與所述第二基極層連接，在所述第二基極層的邊緣設置有階差，所述第二基極配線在俯視下與所述第二基極層的在所述第二方向延伸的邊緣交叉，並從所述第二基極層的內側引出至外側。
  5. 如請求項3所述之半導體裝置，其中，還具有：第二雙極性電晶體，包含在所述半導體基板上磊晶生長的第二集極層、第二基極層以及第二射極層；以及第二基極配線，與所述第二基極層連接，在所述第二基極層的邊緣設置有階差，所述第二基極配線在俯視下與所述第二基極層的在所述第二方向延伸的邊緣交叉，並從所述第二基極層的內側引出至外側。
  6. 一種半導體裝置，具有：單晶的半導體基板，具有上表面，該上表面包含在進行了蝕刻率依賴於晶面取向的異向性蝕刻時倒台面型的階差延伸的第一方向與正台面型的階差延伸的第二方向；第一雙極性電晶體，包含在所述半導體基板上磊晶生長的第一集極層、第一基極層以及第一射極層；以及第一基極配線，與所述第一基極層連接，在所述第一基極層的邊緣設置有階差，所述第一基極配線在俯視下在與所述第一方向交叉的方向從所述第一基極層的內側引出至外側，所述第一基極層的邊緣與所述第一基極配線的交叉部位設為斷線防止構造，設置在所述第一基極層的邊緣的階差具有到達所述第一集極層的底面的高度，所述第一基極層的邊緣從所述第一基極層的邊緣與所述第一基極配線交叉的部位起在所述第一方向延伸，在所述第一基極層的邊緣與所述第一基極配線重疊的部位，所述第一基極層的邊緣在從所述第一方向偏移的方向延伸，設置在所述第一基極層的邊緣的階差在所述第一基極配線的兩側是倒台面型，在與所述第一基極配線重疊的位置垂直或者設為正台面型，藉此構成所述斷線防止構造。
  7. 如請求項6所述之半導體裝置，其中，還具有：直線狀的第一基極電極，配置在所述第一基極層上，在所述第二方向延伸，在所述第一基極電極的兩側分別配置有構成所述第一射極層的半導體部分，所述第一基極電極於所述第二方向延伸至配置有所述第一射極層的區域的外側，所述第一基極電極包含擴寬部，所述擴寬部隨著在所述第二方向遠離所述第一射極層，寬度呈倒錐形狀變寬，所述第一基極配線與所述第一基極電極的所述擴寬部連接。
  8. 如請求項6或7所述之半導體裝置，其中，還具有：第二雙極性電晶體，包含在所述半導體基板上磊晶生長的第二集極層、第二基極層以及第二射極層；以及第二基極配線，與所述第二基極層連接，在所述第二基極層的邊緣設置有階差，所述第二基極配線在俯視下與所述第二基極層的在所述第二方向延伸的邊緣交叉，並從所述第二基極層的內側引出至外側。
TW107121722A 2017-08-09 2018-06-25 半導體裝置 TWI671822B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017154054A JP2019033199A (ja) 2017-08-09 2017-08-09 半導体装置
JPJP2017-154054 2017-08-09

Publications (2)

Publication Number Publication Date
TW201911420A TW201911420A (zh) 2019-03-16
TWI671822B true TWI671822B (zh) 2019-09-11

Family

ID=65360712

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107121722A TWI671822B (zh) 2017-08-09 2018-06-25 半導體裝置

Country Status (4)

Country Link
US (1) US10910484B2 (zh)
JP (1) JP2019033199A (zh)
CN (1) CN109390319B (zh)
TW (1) TWI671822B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019121735A (ja) * 2018-01-10 2019-07-22 株式会社村田製作所 半導体装置
JP2021048250A (ja) * 2019-09-18 2021-03-25 株式会社村田製作所 半導体装置
JP2021052150A (ja) * 2019-09-26 2021-04-01 株式会社村田製作所 パワーアンプ単位セル及びパワーアンプモジュール
JP7444622B2 (ja) * 2020-01-29 2024-03-06 古河電気工業株式会社 光半導体素子および集積型半導体レーザ
JP2021132100A (ja) * 2020-02-19 2021-09-09 株式会社村田製作所 高周波電力増幅素子
JP2021158641A (ja) * 2020-03-30 2021-10-07 株式会社村田製作所 電力増幅素子
JP2022051054A (ja) * 2020-09-18 2022-03-31 株式会社村田製作所 半導体装置
WO2022118560A1 (ja) * 2020-12-04 2022-06-09 株式会社村田製作所 電力増幅器
CN113921598B (zh) * 2021-08-25 2023-06-20 厦门市三安集成电路有限公司 一种hbt器件的金属连线方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040016941A1 (en) * 2002-05-13 2004-01-29 Masaki Yanagisawa Hetero-junction bipolar transistor and a manufacturing method of the same
TW200425506A (en) * 2003-04-24 2004-11-16 Sony Corp Semiconductor device and method of producing same
US6933545B2 (en) * 2003-06-04 2005-08-23 Sumitomo Electric Industries, Ltd. Hetero-bipolar transistor having the base interconnection provided on the normal mesa surface of the collector mesa
TW201505175A (zh) * 2013-07-31 2015-02-01 Murata Manufacturing Co 雙極性電晶體及半導體裝置、以及雙極性電晶體之製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3229185B2 (ja) * 1995-12-26 2001-11-12 シャープ株式会社 半導体チップ、その製造方法、半導体素子、および半導体装置
JP2002083815A (ja) * 2000-09-07 2002-03-22 Nec Corp 半導体装置及びその製造方法
US7655529B1 (en) * 2004-08-20 2010-02-02 Hrl Laboratories, Llc InP based heterojunction bipolar transistors with emitter-up and emitter-down profiles on a common wafer
JP2006114698A (ja) 2004-10-14 2006-04-27 Matsushita Electric Ind Co Ltd バイポーラトランジスタ
JP2009088194A (ja) * 2007-09-28 2009-04-23 Renesas Technology Corp 半導体装置および半導体集積回路装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040016941A1 (en) * 2002-05-13 2004-01-29 Masaki Yanagisawa Hetero-junction bipolar transistor and a manufacturing method of the same
TW200425506A (en) * 2003-04-24 2004-11-16 Sony Corp Semiconductor device and method of producing same
US6933545B2 (en) * 2003-06-04 2005-08-23 Sumitomo Electric Industries, Ltd. Hetero-bipolar transistor having the base interconnection provided on the normal mesa surface of the collector mesa
TW201505175A (zh) * 2013-07-31 2015-02-01 Murata Manufacturing Co 雙極性電晶體及半導體裝置、以及雙極性電晶體之製造方法

Also Published As

Publication number Publication date
JP2019033199A (ja) 2019-02-28
CN109390319B (zh) 2022-06-28
CN109390319A (zh) 2019-02-26
TW201911420A (zh) 2019-03-16
US10910484B2 (en) 2021-02-02
US20190058054A1 (en) 2019-02-21

Similar Documents

Publication Publication Date Title
TWI671822B (zh) 半導體裝置
US11329146B2 (en) Semiconductor device
US11830917B2 (en) Unit cell and power amplifier module
CN109390331A (zh) 半导体装置
US20240014296A1 (en) Semiconductor device and semiconductor module
TWI757801B (zh) 半導體裝置
TWI774413B (zh) 半導體裝置
TWI744839B (zh) 半導體裝置
JP2020150250A (ja) 半導体装置
US11631758B2 (en) Semiconductor device
US11710735B2 (en) Semiconductor device
TWI787909B (zh) 半導體裝置
CN118369766A (zh) 双极晶体管和半导体装置