CN109390331A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN109390331A
CN109390331A CN201810743704.6A CN201810743704A CN109390331A CN 109390331 A CN109390331 A CN 109390331A CN 201810743704 A CN201810743704 A CN 201810743704A CN 109390331 A CN109390331 A CN 109390331A
Authority
CN
China
Prior art keywords
layer
electrode
base
emitter
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810743704.6A
Other languages
English (en)
Other versions
CN109390331B (zh
Inventor
佐佐木健次
大部功
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN109390331A publication Critical patent/CN109390331A/zh
Application granted granted Critical
Publication of CN109390331B publication Critical patent/CN109390331B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/067—Lateral bipolar transistor in combination with diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供半导体装置，其包括双极晶体管和保护二极管且具有适合小型化的结构。在基板上配置有子集电极层和双极晶体管，该双极晶体管包括由载流子浓度比子集电极层的载流子浓度低的半导体构成的集电极层、基极层、发射极层。肖特基电极在集电极层的上表面的一部分的区域中与集电极层肖特基接触。包括该肖特基电极的保护二极管与基极层以及发射极层中的一方连接。在集电极层中，与基极层接合的部分和与肖特基电极接合的部分经由集电极层电连接。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
为了保护双极晶体管免受静电放电(ESD)的破坏，而将保护二极管连接在集电极与发射极之间或者集电极与基极之间。
专利文献1公开了一种半导体装置，其中集成了异质结双极晶体管(HBT)和反向浪涌吸收用的pn二极管。在该半导体装置中，在半导体基板划分有HBT区域和pn二极管区域，且两者被形成在半导体基板的表面的槽分离。
专利文献2公开了具有针对过电压施加的保护功能的双极晶体管。在该半导体装置中，使用肖特基二极管作为具有保护功能的二极管。在n+型的子集电极层上配置有包括n－型的集电极层、p型的基极层、以及n型的发射极层的HBT。在配置有HBT的区域的外侧的子集电极层的上表面配置有肖特基电极。
在专利文献3公开了防止过大的浪涌电流流入双极晶体管的半导体装置。在该半导体装置中，在半绝缘性的基板上配置有n型的集电极接触(子集电极)层，并在其上配置有包括集电极层、基极层、以及发射极层的HBT。在配置有HBT的区域的外侧的集电极接触层上形成有使集电极层和金属布线接触的肖特基二极管。在HBT的集电极层与肖特基二极管的集电极层之间的集电极接触层上配置有HBT的集电极电极。
专利文献4公开了防止由电感器中产生的反电动势破坏晶体管的半导体装置。在该半导体装置中，在连接HBT的集电极和电源的仅DC信号通过的线路并联连接有二极管。在HBT的结构的旁边配置有二极管。
专利文献1：日本特开平3－64929号公报
专利文献2：日本特开2005－123221号公报
专利文献3：日本特开2001－144097号公报
专利文献4：日本特开2006－324267号公报
发明内容
期望包括双极晶体管和保护二极管的半导体装置的小型化。本发明的目的在于提供一种半导体装置，包括双极晶体管和保护二极管且具有适合小型化的结构。
本发明的第一观点所涉及的半导体装置具有：
子集电极层，配置在基板上且由半导体构成；
双极晶体管，包括：集电极层，配置在上述子集电极层上且由载流子浓度比上述子集电极层的载流子浓度低的半导体构成；基极层，配置在上述集电极层上且由半导体构成；以及发射极层，配置在上述基极层上且由半导体构成；以及
第一保护二极管，包括第一肖特基电极，该第一肖特基电极在上述集电极层的上表面的一部分的区域中与上述集电极层肖特基接触，并且与上述基极层以及上述发射极层中的一方连接，
在上述集电极层中，与上述基极层接合的部分和与上述第一肖特基电极接合的部分经由上述集电极层电连接。
第一保护二极管配置于双极晶体管的集电极发射极间以及集电极基极间的一方。由此，能够保护双极晶体管免受施加于集电极发射极间的过电压以及施加于集电极基极间的过电压的一方的破坏。由于双极晶体管的集电极层还被用作第一保护二极管的半导体层，所以与和双极晶体管用的集电极层单独设置第一保护二极管用的半导体层的结构相比，能够实现半导体装置的小型化。
本发明的第二观点所涉及的半导体装置在第一观点所涉及的半导体装置的结构的基础上，还具有如下的特征，即：
上述集电极层的至少一部分构成配置在上述子集电极层上的台面形状的第一台面部分，
上述基极层构成配置在上述第一台面部分上的第二台面部分的至少上层部分，
上述第一肖特基电极与上述第一台面部分的上表面肖特基接触。
在被第一台面部分的外周线包围的区域配置有双极晶体管的集电极层、基极层、以及发射极层，并且第一保护二极管也配置于该区域内。因此，能够实现半导体装置的小型化。
本发明的第三观点所涉及的半导体装置在第一或者第二观点所涉及的半导体装置的结构的基础上，
还具有包括第二肖特基电极的第二保护二极管，该第二肖特基电极在与上述集电极层肖特基接触有上述第一肖特基电极的区域不同的区域中与上述集电极层肖特基接触，并且与上述基极层以及上述发射极层中未与上述第一肖特基电极连接的层连接。
由于在双极晶体管的集电极发射极间和集电极基极间双方连接有保护二极管，所以能够保护双极晶体管免受施加于集电极发射极间的过电压以及施加于集电极基极间的过电压双方的破坏。
本发明的第四观点所涉及的半导体装置在第一至第三观点所涉及的半导体装置的结构的基础上，还具有：
集电极电极，与上述子集电极层欧姆连接；
基极电极，与上述基极层欧姆连接；以及
发射极电极，与上述发射极层欧姆连接，
上述集电极电极包括在俯视时夹着或者包围一个区域的一个或者多个导体部分，在被上述集电极夹着或者包围的基极-发射极配置区域配置有上述第一保护二极管的第一肖特基接触区域、上述基极电极、以及上述发射极电极。
由于在配置有双极晶体管的基极电极以及发射极电极的基极-发射极配置区域配置有第一保护二极管的第一肖特基接触区域，所以不需要在配置有双极晶体管的区域外确保第一保护二极管用的区域。因此，能够实现半导体装置的小型化。
本发明的第五观点所涉及的半导体装置在第四观点所涉及的半导体装置的结构的基础上，还具有如下的特征，即：
上述第一肖特基接触区域、上述发射极电极、以及上述基极电极分别包括在第一方向上长的部分，上述第一肖特基接触区域、上述发射极电极、以及上述基极电极的在上述第一方向上长的部分在与上述第一方向正交的方向排列配置。
容易将双极晶体管和第一保护二极管局限配置在狭窄的区域。
本发明的第六观点所涉及的半导体装置在第四观点所涉及的半导体装置的结构的基础上，还具有如下的特征，即：
上述发射极电极以及上述基极电极分别包括在第一方向上长的部分，上述发射极电极以及上述基极电极的在上述第一方向上长的部分在与上述第一方向正交的方向排列配置，上述第一肖特基接触区域配置在与上述发射极电极以及上述基极电极中的至少一方的电极在上述第一方向上分离的位置。
能够抑制双极晶体管的尺寸向与第一方向正交的方向增大。
本发明的第七观点所涉及的半导体装置在第五或者第六观点所涉及的半导体装置的结构的基础上，具有如下的特征，
上述半导体装置还具有：
层间绝缘膜，配置在上述发射极电极以及上述基极电极上，与上述发射极电极以及上述基极电极分别对应地设置有接触孔；以及
发射极布线和基极布线，配置在上述层间绝缘膜上，分别经由上述接触孔内部与上述发射极电极以及上述基极电极连接，
上述接触孔包括分别沿着上述发射极电极以及上述基极电极的在上述第一方向上长的部分配置的部分。
能够减少发射极电极以及基极电极的寄生电阻。
发明效果
第一保护二极管配置在双极晶体管的集电极发射极间以及集电极基极间中的一方。由此，能够保护双极晶体管免受施加于集电极发射极间的过电压以及施加于集电极基极间的过电压中的一方的破坏。由于双极晶体管的集电极层还被用作第一保护二极管的半导体层，所以与和双极晶体管用的集电极层单独设置第一保护二极管用的半导体层的结构相比，能够实现半导体装置的小型化。
附图说明
图1A是内置第一实施例所涉及的半导体装置的功率放大器模块的框图，图1B是输出级放大电路的等效电路图。
图2是使用了第一实施例所涉及的半导体装置的输出级放大电路的俯视图。
图3是第一实施例所涉及的半导体装置的俯视图。
图4A以及图4B分别是图3的点划线4A－4A以及点划线4B－4B处的剖视图。
图5是第二实施例所涉及的半导体装置的俯视图。
图6A以及图6B分别是图5的点划线6A－6A以及点划线6B－6B处的剖视图。
图7是第三实施例所涉及的半导体装置的俯视图。
图8A以及图8B分别是图7的点划线8A－8A以及点划线8B－8B处的剖视图。
图9是包括第四实施例所涉及的半导体装置的功率放大器模块的输出级放大电路的等效电路图。
图10是第四实施例所涉及的半导体装置的俯视图。
图11A以及图11B分别是图10的点划线11A－11A以及点划线11B－11B处的剖视图。
图12是第五实施例所涉及的半导体装置的俯视图。
图13A以及图13B分别是图12的点划线13A－13A以及点划线13B－13B处的剖视图。
图14是第六实施例所涉及的半导体装置的俯视图。
图15A以及图15B分别是图14的点划线15A－15A以及点划线15B－15B处的剖视图。
图16是第七实施例所涉及的半导体装置的俯视图。
图17A以及图17B分别是图16的点划线17A－17A以及点划线17B－17B处的剖视图。
图18是包括第八实施例所涉及的半导体装置的功率放大器模块的输出级放大电路的等效电路图。
图19是第八实施例所涉及的半导体装置的俯视图。
图20A以及图20B分别是图19的点划线20A－20A以及点划线20B－20B处的剖视图。
图21是第九实施例所涉及的半导体装置的俯视图。
图22A以及图22B分别是图21的点划线22A－22A以及点划线22B－22B处的剖视图。
图23是第十实施例所涉及的半导体装置的俯视图。
图24A以及图24B分别是图23的点划线24A－24A以及点划线24B－24B处的剖视图。
图25A是表示第十一实施例所涉及的半导体装置的电极的布局的图，图25B是图25A的点划线25B－25B处的剖视图。
图26是比较例所涉及的半导体装置的俯视图。
图27是比较例所涉及的半导体装置的剖视图。
图28是另一比较例所涉及的半导体装置的剖视图。
图29是又一比较例所涉及的半导体装置的剖视图。
附图标记说明
30...匹配电路；31...输入级放大电路；32...匹配电路；33...输出级放大电路；35、36...偏置电路；41...异质双极晶体管(HBT)；42...输入电容器；43...镇流电阻；44...保护二极管；45...电路单元；46...保护二极管；47...开口；48...导通孔；50...半导体基板；51...子集电极层；52...集电极层；53...基极层；54...发射极层；55...发射极接触层；56...绝缘区域；57...槽；61...第一台面部分；62...第二台面部分；63...二极管用台面部分；65...集电极电极；66...基极电极；66A...主部；66B...引出部；67...发射极电极；68...阳极电极；69...阴极电极；70...层间绝缘膜；71、72、73、74...接触孔；A1...第一层的导电层；A2...第二层的导电层；B1...第一层的基极布线；C1...第一层的集电极布线；C2...第二层的集电极布线；E1...第一层的发射极布线；I1...高频输入布线；M1...偏置布线；P2...衬垫；RFi...高频输入端子；RFo...高频输出端子；SA1、SB1...肖特基电极；Vbat...偏置电压端子；Vb1、Vb2...偏置控制端子；Vcc1、Vcc2...电源端子。
具体实施方式
[第一实施例]
参照图1A到图4B的附图对第一实施例所涉及的半导体装置进行说明。
图1A是表示内置第一实施例所涉及的半导体装置的功率放大器模块的框图。从高频输入端子RFi输入的输入信号经由匹配电路30输入到输入级放大电路31。被输入级放大电路31放大后的信号经由匹配电路32输入到输出级放大电路33。被输出级放大电路33放大后的输出信号从高频输出端子RFo输出。
从偏置电压端子Vbat向偏置电路35、36施加偏置用的电压。基于从偏置控制端子Vb1输入的信号，偏置电路35向输入级放大电路31供给偏置电流。基于从偏置控制端子Vb2输入的信号，偏置电路36向输出级放大电路33供给偏置电流。从电源端子Vcc1向输入级放大电路31施加电源电压，从电源端子Vcc2向输出级放大电路33施加电源电压。
图1B是输出级放大电路33(图1A)的等效电路图。高频输入信号经由输入电容器42输入到异质结双极晶体管(HBT)41的基极。经由镇流电阻43向HBT41的基极供给偏置电流。HBT41的发射极接地。HBT41的集电极与电源端子Vcc2连接，并且与高频输出端子RFo连接。在HBT41的发射极与集电极之间，在将从发射极朝向集电极的方向作为正向的方向上连接有保护二极管44。保护二极管44在相对于HBT41的发射极向集电极施加负电压时导通，具有保护HBT41免受过电压的破坏的功能。
HBT41、输入电容器42、镇流电阻43以及保护二极管44构成了一个电路单元45。通过并联连接多个电路单元45而构成输出级放大电路33。
输入级放大电路31(图1A)的基本结构与输出级放大电路33的结构相同。偏置电路35、36也使用HBT。也能够在偏置电路35、36的HBT连接保护二极管。
图2是输出级放大电路33(图1A)的俯视图。例如，16个电路单元45被配置成4行4列的矩阵状。在每一个电路单元45的区域内配置有HBT41、输入电容器42、镇流电阻43、以及保护二极管44(图1B)。
HBT41包括集电极电极、发射极电极、以及基极电极。在这些电极上配置有双层的金属布线层。集电极电极经由第一层的集电极布线C1与第二层的集电极布线C2连接。发射极电极与第一层的发射极布线E1连接。基极电极与第一层的基极布线B1连接。
与第一列以及第二列的多个电路单元45的HBT41的集电极连接的第二层的集电极布线C2与配置在第一列的电路单元45与第二列的电路单元45之间的第二层的导电层A2相连。相同地，与第三列以及第四列的多个电路单元45的HBT41的集电极连接的第二层的集电极布线C2与配置在第三列的电路单元45与第四列的电路单元45之间的第二层的导电层A2相连。
与第一列以及第二列的多个电路单元45的HBT41的发射极连接的第一层的发射极布线E1与配置在第一列的电路单元45与第二列的电路单元45之间的第一层的导电层A1相连。相同地，与第三列以及第四列的多个电路单元45的HBT41的发射极连接的第一层的发射极布线E1与配置在第三列的电路单元45与第四列的电路单元45之间的第一层的导电层A1相连。
第二层的2个导电层A2与由第二层的金属布线层构成的衬垫P2相连。在第二层的金属布线层上配置有保护膜。在该保护膜设置有多个开口47。衬垫P2的上表面在开口47内露出。第一层的导电层A1经由设置在半导体基板的导通孔48内部与设置在半导体基板的背面的接地面连接。
高频输入布线I2配置于第二层的金属布线层，偏置布线M1配置于第一层的金属布线层。高频输入布线I2具备具有4根梳齿的梳形形状，4根梳齿部分分别沿着电路单元45的各列配置。高频输入布线I2与基极布线B1交叉，且该交叉处作为输入电容器42动作。基极布线B1经由镇流电阻43与偏置布线M1连接。
图3是一个HBT41的俯视图，图4A以及图4B分别是图3的点划线4A－4A以及点划线4B－4B处的剖视图。在图3、图4A以及图4B中，示出了第一层的金属布线层以及其下方的结构，未示出第二层的金属布线层，例如集电极布线C2(图2)。以下，参照图3、图4A以及图4B进行说明。
在由半绝缘性的GaAs构成的半导体基板50的上表面形成有由n+型的GaAs构成的子集电极层51。子集电极层51的一部分通过H或者He的绝缘注入而成为绝缘性。通过该绝缘性的区域，子集电极层51被划分成多个n+型的导电性的区域。以下，将n+型的导电性的区域简单地称为子集电极层51。在图2所示的列方向排列的4个HBT41配置在被绝缘性的区域划分的一个子集电极层51内。
在子集电极层51上，依次外延生长了集电极层52、基极层53、发射极层54、以及发射极接触层55。集电极层52由载流子浓度比子集电极层51的载流子浓度低的n－型的GaAs形成。基极层53由p型的GaAs形成。发射极层54由n型的InGaP形成。发射极接触层55具有n型的GaAs层和n型的InGaAs层的双层结构。
集电极层52和基极层53的双层部分被加工成2级的台面形状。下级的第一台面部分61包括集电极层52的下层部分。在第一台面部分61上形成的第二台面部分62包括集电极层52的上层部分以及基极层53。发射极层54以及发射极接触层55在第二台面部分62的一部分的区域上形成。
在子集电极层51上配置有集电极电极65。集电极电极65由分别配置在第一台面部分61的两侧的2个导体部分构成。构成集电极电极65的导体部分具有AuGe层、Ni层以及Au层的3层结构，与子集电极层51欧姆连接。在第二台面部分62的基极层53上配置有基极电极66。基极电极66具有Ti层、Pt层以及Au层的3层结构，与基极层53欧姆连接。在发射极接触层55上配置有发射极电极67。发射极电极67具有Mo层、Ti层、Pt层以及Au层的4层结构，与发射极接触层55欧姆连接。
构成集电极电极65的一对导体部分以及发射极电极67分别具有在一个方向(在图3中相当于纵向，以下称为x方向(第一方向)。)上长的平面形状。基极电极66具有L字形的平面形状，L字的一条直线部分(以下称为主部66A。)与x方向平行地配置，另一条直线部分(以下称为引出部66B。)沿与x方向81正交的方向(以下称为y方向(第二方向)。)延伸。
由氮化硅构成的层间绝缘膜70覆盖子集电极层51、集电极层52、基极层53、发射极层54、发射极接触层55、集电极电极65、基极电极66、以及发射极电极67。与构成集电极电极65的一对导体部分对应地在层间绝缘膜70设置有接触孔71。与基极电极66的引出部66B以及发射极电极67对应地在层间绝缘膜70设置有接触孔72、73。并且，在第一台面部分61的上表面中的未设置有第二台面部分62的区域的层间绝缘膜70设置有接触孔74。
在层间绝缘膜70上配置有集电极布线C1、基极布线B1、发射极布线E1、以及第一肖特基电极SA1作为第一层的金属布线层。对于这些布线可以使用Au。此外，也可以使这些布线为Ti层和Au层的双层结构、Mo层和Au层的双层结构。集电极布线C1经由接触孔71内部与集电极电极65连接。基极布线B1经由接触孔72内部与基极电极66连接。发射极布线E1经由接触孔73内部与发射极电极67连接。
第一肖特基电极SA1经由接触孔74内部与集电极层52肖特基接触。通过第一肖特基电极SA1和集电极层52形成肖特基接触型的保护二极管44。在图3中，对保护二极管44的肖特基接触区域标注点图案。集电极层52作为保护二极管44的阴极侧的半导体区域发挥作用。第一肖特基电极SA1与发射极布线E1相连。第一肖特基电极SA1以及发射极布线E1由配置于第一层的金属布线层内的连续的膜构成。第一肖特基电极SA1也可以为发射极布线E1的一部分。
保护二极管44具有在与发射极电极67以及集电极电极65的长边方向平行的方向上长的平面形状。
发射极电极67、基极电极66的主部66A、以及保护二极管44在y方向上排列配置。在俯视时，保护二极管44、基极电极66、以及发射极电极67配置于在y方向上被构成集电极电极65的一对导体部分夹着的区域(以下称为基极-发射极配置区域。)。另外，HBT41的集电极层52和成为保护二极管44的阴极的半导体区域包含于共用的第一台面部分61内，在两者之间未设置有绝缘性区域。
第一肖特基电极SA1通过基极电极66的主部66A的上方并与发射极布线E1相连，所以不能在基极电极66的主部66A上配置第一层的基极布线B1。因此，在与基极电极66的引出部66B对应的位置设置有接触孔72，基极布线B1与基极电极66的引出部66B连接。
接下来，参照图4A以及图4B对第一实施例所涉及的半导体装置的制造方法简单地进行说明。
首先，在由半绝缘性的GaAs构成的半导体基板50上通过有机金属化学气相外延(MOVPE)法依次外延生长从子集电极层51到发射极接触层55的各层。半导体基板50的上表面的面方位例如是(001)，偏差角度为±4°以下。
使用一般的半导体工序形成HBT41以及保护二极管44。用于形成第二台面部分62的蚀刻在蚀刻到比基极层53与集电极层52的界面深的位置的时刻通过时间控制停止。也可以在集电极层52与基极层53之间配置InGaP等蚀刻停止层，使蚀刻停止在蚀刻停止层。使蚀刻停止在蚀刻停止层之后，选择性地除去蚀刻停止层。该情况下，第一台面部分61的上表面和集电极层52与基极层53的界面几乎一致。
然后，形成层间绝缘膜70以及第一层的集电极布线C1、基极布线B1、发射极布线E1以及第一肖特基电极SA1。并且，形成层间绝缘膜、第二层的金属布线层以及保护膜。然后，在保护膜上使用蜡等粘贴蓝宝石基板。该状态下，从半导体基板50的背面形成导通孔48(图2)。在形成导通孔48之后，在半导体基板50的背面形成接地膜。在从半导体基板50取下蜡以及蓝宝石基板之后，进行切割等分离成每个芯片。
接下来，与图26至图29的附图所示的比较例进行比较而对第一实施例所涉及的半导体装置具有的优异效果进行说明。
图26以及图27分别是比较例所涉及的半导体装置的俯视图以及剖视图。以下，对与第一实施例所涉及的半导体装置不同的结构进行说明，对共用的结构省略说明。在第一实施例中，在构成HBT41的集电极电极65的一对导体部分之间的基极-发射极配置区域配置有保护二极管44(图3、图4B)。换言之，保护二极管44组装于HBT41的内部。
与此相对，在图26以及图27所示的比较例中，在与配置有HBT41的区域不同的区域配置有保护二极管44。通过集电极层52与基极层53的界面的pn结而构成保护二极管44(图27)。HBT41的集电极层52和基极层53具有1级的台面形状。
在保护二极管44的基极层53上形成有阳极电极68。在与保护二极管44的集电极层52连接的子集电极层51上形成有阴极电极69。
与发射极布线E1相连的第一层的导电层A1延伸到二极管用台面部分63上，与阳极电极68连接。并且，第一层的集电极布线C1与保护二极管44的阴极电极69连接。
配置有HBT41的子集电极层51和配置有保护二极管44的子集电极层51通过利用绝缘注入形成的绝缘区域56(图27)相互电绝缘。
如图28所示，也有成为仅对配置集电极电极65以及阴极电极69的区域的集电极层52进行蚀刻而使子集电极层51露出的构成的情况。该情况下，绝缘区域56形成于集电极层52和子集电极层51这两个层。
如图29所示，也有形成将配置有HBT41的子集电极层51和配置有保护二极管44的子集电极层51隔离的槽57的情况。
在第一实施例中，由于将HBT41以及保护二极管44在共用的第一台面部分61内形成，所以不需要确保配置二极管用台面部分63(图27)的区域。并且，不需要配置将配置有HBT41的子集电极层51和配置有保护二极管44的子集电极层51分离的绝缘区域56(图27、图28)或者槽57(图29)。因此，能够实现半导体装置的小型化。
接下来，对第一实施例的变形例进行说明。在第一实施例中，对每个HBT41配置了保护二极管44，但也可以仅对16个HBT41中的一部分的HBT41配置保护二极管44。
在第一实施例中，如图4A以及图4B所示，在配置有HBT41以及保护二极管44的区域形成了包括集电极层52的第一台面部分61。作为其他结构，也可以例如如图28所示，除去应当形成集电极电极65的区域的集电极层52，并在其他区域残留集电极层52。对残留的集电极层52中应当成为绝缘性的区域进行绝缘注入即可。
在第一实施例中，HBT41的集电极层52以及基极层53使用了GaAs，发射极层54使用了InGaP，但也可以使用其他的半导体。另外，也可以将HBT41替换成通常的双极晶体管。并且，在第一实施例中，使HBT41为npn型，但也可以为pnp型。并且，也可以在半导体基板50与子集电极层51之间附加设置源极与漏极的欧姆接触层和沟道层，构成BiFET。
[第二实施例]
接下来，参照图5、图6A以及图6B对第二实施例所涉及的半导体装置进行说明。以下，对与第一实施例所涉及的半导体装置共用的结构省略说明。
图5是第二实施例所涉及的半导体装置的一个HBT41的俯视图，图6A以及图6B分别是图5的点划线6A－6A以及点划线6B－6B处的剖视图。
若比较第一实施例和第二实施例，则发射极电极67、基极电极66、以及保护二极管44的布局不同。在第一实施例中，如图3所示，发射极电极67、基极电极66的主部66A、以及保护二极管44在y方向上排列。并且，发射极电极67、基极电极66、以及保护二极管44配置在被一对集电极65夹着的基极-发射极配置区域。
在第二实施例中，发射极电极67由在y方向上分离配置的一对导体部分构成。导体部分分别具有在x方向上长的平面形状。在构成发射极电极67的一对导体部分之间配置有基极电极66的主部66A。构成发射极电极67的一对导体部分通过被配置为跨基极电极66的发射极布线E1(图6B)相互连接。包括第一肖特基电极SA1的保护二极管44配置在与发射极电极67的一个导体部分(在图5中是右侧的导体部分)在x方向上分离的位置。基极电极66与基极布线B1(图6A)的连接处和保护二极管44在x方向上排列。第一肖特基电极SA1与发射极布线E1相连。
在第二实施例中，也与第一实施例相同地，在HBT41组装有保护二极管44，所以得到了将半导体装置小型化的效果。另外，在第二实施例中，基极电极66相对于发射极接触层55(图6B)与发射极电极67(图6B)的接触面积(发射极面积)的所占面积的比变小。在使第一实施例所涉及的半导体装置的全部的电路单元45(图1B)的合计的发射极面积和第二实施例所涉及的半导体装置的全部的电路单元45的合计的发射极面积相等的情况下，基极集电极接合的寄生电容在第二实施例中变得更小。因此，通过采用第二实施例所涉及的半导体装置的结构，能够实现半导体装置的性能的提高。
[第三实施例]
接下来，参照图7、图8A以及图8B对第三实施例所涉及的半导体装置进行说明。以下，对与第二实施例所涉及的半导体装置共用的结构省略说明。
图7是第三实施例所涉及的半导体装置的一个HBT41的俯视图，图8A以及图8B分别是图7的点划线8A－8A以及点划线8B－8B处的剖视图。
在第二实施例中，基极电极66(图5)具有包括主部66A和引出部66B的L字形的平面形状，引出部66B和保护二极管44在y方向上排列。
与此相对，在第三实施例中，基极电极66具有T字形的平面形状。具体而言，主部66A从y方向上长的直线状的引出部66B的几乎中央沿直角方向(x方向)延伸。在主部66A的两侧配置有构成发射极电极67的一对导体部分。将配置有发射极电极67以及主部66A的区域作为基准，在引出部66B的相反侧配置有保护二极管44。即，基极电极66与基极布线B1的连接处(引出部66B)、发射极电极67、以及保护二极管44在x方向上依次配置。
发射极电极67上的发射极布线E1经由第一肖特基电极SA1(图8B)与第一层的导电层A1(图2)相连。
在第三实施例中，也与第一实施例以及第二实施例相同地，能够实现半导体装置的小型化。并且，在第三实施例中，基极电极66与基极布线B1的连接处和保护二极管44不在x方向上排列，所以能够使基极电极66与基极布线B1的连接区域在x方向上变长。相同地，能够使保护二极管44的肖特基接触区域在x方向上变长。
[第四实施例]
接下来，参照图9至图11B的附图对第四实施例所涉及的半导体装置进行说明。以下，对与第一实施例所涉及的半导体装置共用的结构省略说明。
图9是包括第四实施例所涉及的半导体装置的功率放大器模块的输出级放大电路33(图1A)的等效电路图。在第一实施例中，在HBT41的发射极与集电极之间连接有保护二极管44(图1B)，但在第四实施例中，在HBT41的基极与集电极之间连接有保护二极管46。保护二极管46在相对于HBT41的基极向集电极施加负电压时导通，具有保护HBT41的功能。
图10是第四实施例所涉及的半导体装置的一个HBT41的俯视图，图11A以及图11B分别是图10的点划线11A－11A以及点划线11B－11B处的剖视图。在第一台面部分61的集电极层52的上表面肖特基接触有第二肖特基电极SB1。通过第二肖特基电极SB1和集电极层52形成肖特基接触型的保护二极管46。在图10中，对肖特基接触的区域标注点图案。
第二肖特基电极SB1在图11A所示的剖面中与基极布线B1相连。在图11B所示的剖面中，在基极层53上配置有基极电极66，但在其上未配置有基极布线B1(图11A)。基极电极66在引出部66B中与基极布线B1连接。发射极电极67、基极电极66的主部66A、以及保护二极管46在y方向上排列。在发射极电极67与保护二极管46之间配置有基极电极66的主部66A。
接下来，对第四实施例所涉及的半导体装置具有的优异效果进行说明。在第四实施例中，由于也在HBT41组装有保护二极管46，所以能够实现半导体装置的小型化。
[第五实施例]
接下来，参照图12、图13A以及图13B对第五实施例所涉及的半导体装置进行说明。以下，对与第四实施例所涉及的半导体装置共用的结构省略说明。
图12是第五实施例所涉及的半导体装置的一个HBT41的俯视图，图13A以及图13B分别是图12的点划线13A－13A以及点划线13B－13B处的剖视图。在第四实施例中，L字状的基极电极66在引出部66B中与基极布线B1(图10、图11A)连接。在基极电极66的主部66A(图11B)上未配置有基极布线B1。
与此相对，在第五实施例中，在基极电极66的主部66A(图13B)上也配置有基极布线B1。用于连接基极电极66和基极布线B1的接触孔72沿着主部66A以及引出部66B配置，与基极电极66的形状对应地具有L字形的平面形状。由此，基极电极66的引出部66B(图13A)以及主部66A(图13B)双方与其正上方的基极布线B1连接。
此外，用于连接发射极电极67和发射极布线E1的接触孔73也沿着在x方向上长的发射极电极67配置。
第五实施例所涉及的半导体装置除了第四实施例所涉及的半导体装置具有的优异效果以外，还具有HBT41的基极寄生电阻减小这样的效果。
[第六实施例]
接下来，参照图14、图15A以及图15B对第六实施例所涉及的半导体装置进行说明。以下，对与第四实施例(图10)所涉及的半导体装置共用的结构省略说明。
图14是第六实施例所涉及的半导体装置的一个HBT41的俯视图，图15A以及图15B分别是图14的点划线15A－15A以及点划线15B－15B处的剖视图。在第四实施例(图10)中，在基极电极66的主部66A的一侧配置有发射极电极67，在另一侧配置有保护二极管46。与此相对，在第六实施例中，在基极电极66的主部66A(图14、图15B)的两侧分别配置有构成发射极电极67的导体部分。
保护二极管46配置于将基极电极66的引出部66B沿y方向延长的延长线与将发射极电极67的一个导体部分沿x方向延长的延长线交叉的交叉处。
在第六实施例所涉及的半导体装置中，与第四实施例所涉及的半导体装置相比，基极电极66相对于发射极面积的所占面积的比变小。因此，与第二实施例(图5)的情况相同地，每单位发射极面积的基极集电极接合的寄生电容变小。因此，通过采用第六实施例所涉及的半导体装置的结构，能够实现性能的提高。
[第七实施例]
接下来，参照图16、图17A以及图17B对第七实施例所涉及的半导体装置进行说明。以下，对与第六实施例(图14)所涉及的半导体装置共用的结构省略说明。
图16是第七实施例所涉及的半导体装置的一个HBT41的俯视图，图17A以及图17B分别是图16的点划线17A－17A以及点划线17B－17B处的剖视图。在第六实施例(图14)中，L字形的基极电极66的引出部66B和保护二极管46在y方向上排列配置。
与此相对，在第六实施例中，基极电极66具有T字形的平面形状。主部66A从y方向上长的直线状的引出部66B的几乎中央向直角方向(x方向)延伸。将引出部66B作为基准，在与主部66A延伸的方向相反的侧配置有保护二极管46。在主部66A(图17B)的两侧分别配置有构成发射极电极67的导体部分。与基极电极66的引出部66B连接的基极布线B1经由保护二极管46的第二肖特基电极SB1与输入电容器42(图2)连接。
在第七实施例中，与第六实施例(图14)相比，能够增大基极电极66与基极布线B1的接触面积。并且，能够增大保护二极管46的肖特基接触区域的面积。
[第八实施例]
接下来，参照图18到图20B的附图对第八实施例所涉及的半导体装置进行说明。以下，对与第一实施例所涉及的半导体装置共用的结构省略说明。
图18是包括第八实施例所涉及的半导体装置的功率放大器模块的输出级放大电路33(图1A)的等效电路图。在第一实施例中，在HBT41的发射极与集电极之间连接有保护二极管44(图1B)，但在第八实施例中，除了保护二极管44以外，在HBT41的基极与集电极之间连接有其他的保护二极管46。保护二极管46在相对于HBT41的基极向集电极施加负电压时导通，具有保护HBT41的功能。
图19是第八实施例所涉及的半导体装置的一个HBT41的俯视图，图20A以及图20B分别是图19的点划线20A－20A以及点划线20B－20B处的剖视图。以基极电极66的主部66A为中心，在一侧配置有发射极电极67，在另一侧配置有保护二极管44和46。即，一个保护二极管44配置于与第一实施例所涉及的半导体装置的保护二极管44(图3)对应的位置，另一个保护二极管46配置于与第四实施例所涉及的半导体装置的保护二极管46(图10)对应的位置。
一个保护二极管44和另一个保护二极管46在x方向上排列配置。对于x方向，保护二极管46配置于引出部66B侧，保护二极管44配置于主部66A的前端侧。
保护二极管46(图20A)的第二肖特基电极SB1与连接于引出部66B的基极布线B1相连。保护二极管44(图20B)的第一肖特基电极SA1与连接于发射极电极67的发射极布线E1相连。
在第八实施例中，能够保护HBT41免受HBT41的发射极－集电极间的过电压以及基极－集电极间的过电压的影响。并且，在HBT41组装有2个保护二极管44、46，所以能够使半导体装置小型化。
[第九实施例]
接下来，参照图21、图22A以及图22B对第九实施例所涉及的半导体装置进行说明。以下，对与第八实施例(图18)所涉及的半导体装置共用的结构省略说明。
图21是第九实施例所涉及的半导体装置的一个HBT41的俯视图，图22A以及图22B分别是图21的点划线22A－22A以及点划线22B－22B处的剖视图。在第八实施例(图19)中，仅在基极电极66的主部66A的一侧配置有发射极电极67，但在第九实施例中，在主部66A的两侧分别配置有构成发射极电极67的导体部分。
一个保护二极管44配置于与发射极电极67以及基极电极66在x方向上分离的位置。即，基极电极66、发射极电极67和保护二极管44的位置关系与第三实施例所涉及的半导体装置(图7)中的它们的位置关系相同。图22B所示的剖面结构与第三实施例的图8B所示的剖面结构相同。
另一个保护二极管46配置于将基极电极66的引出部66B沿y方向延长的延长线与将发射极电极67的一个导体部分沿x方向延长的延长线交叉的交叉处。即，基极电极66、发射极电极67和保护二极管46的位置关系与第六实施例所涉及的半导体装置(图14)中的它们的位置关系相同。图22A所示的剖面结构与第六实施例的图15A所示的剖面结构相同。
在第九实施例中，与第八实施例相比，基极电极66相对于发射极面积的所占面积的比变小。因此，与第二实施例(图5)的情况相同地，每单位发射极面积的基极集电极接合的寄生电容变小。因此，通过采用第九实施例所涉及的半导体装置的结构，能够实现性能的提高。
[第十实施例]
接下来，参照图23、图24A以及图24B对第十实施例所涉及的半导体装置进行说明。以下，对与第九实施例(图21)所涉及的半导体装置共用的结构省略说明。
图23是第十实施例所涉及的半导体装置的一个HBT41的俯视图，图24A以及图24B分别是图23的点划线24A－24A以及点划线24B－24B处的剖视图。在第九实施例(图21)中，L字形的基极电极66的引出部66B和保护二极管46在y方向上排列配置。
与此相对，在第十实施例中，基极电极66是T字形。即，在第九实施例(图21)中，基极电极66的引出部66B延伸到配置有保护二极管46的区域。因此，保护二极管46配置于以引出部66B为基准的发射极电极67的相反侧。基极电极66、发射极电极67和保护二极管46的位置关系与第七实施例所涉及的半导体装置(图16)中的它们的位置关系相同。图24A所示的剖面结构与第七实施例的图17A所示的剖面结构相同。
基极电极66、发射极电极67和保护二极管44的位置关系与第九实施例所涉及的半导体装置(图21)中的它们的位置关系相同。图24B所示的剖面结构与第九实施例的图22B所示的剖面结构相同。
在第十实施例中，与第九实施例相比，能够扩大基极电极66与基极布线B1的接触面积。并且，能够扩大保护二极管46的肖特基接触区域。
[第十一实施例]
接下来，参照图25A以及图25B对第十一实施例所涉及的半导体装置进行说明。以下，对与第一实施例所涉及的半导体装置(图1A到图4B)共用的结构省略说明。
图25A是第十一实施例所涉及的半导体装置的俯视图，图25B是图25A的点划线25B－25B处的剖视图。在第一实施例所涉及的半导体装置中，集电极电极65由在y方向上分离配置的一对导体部分构成，在一对导体部分之间的基极-发射极配置区域配置有基极电极66、发射极电极67、以及保护二极管44。
与此相对，在第十一实施例中，在子集电极层51上配置有缺少一部分的环状的集电极电极65。在被集电极电极65包围的区域配置有第一台面部分61。在第一台面部分61的上表面的一部分设置有第二台面部分62。在第二台面部分62的几乎中心配置有基极电极66。将环状的发射极层54以及发射极接触层55这两个层配置为围绕基极电极66。在发射极接触层55上配置有缺少一部分的环状的发射极电极67。
在集电极电极65上配置有第一层的集电极布线C1。与基极电极66连接的第一层的基极布线B1向环状的集电极电极65的半径方向延伸，被引出到集电极电极65的外侧。基极布线B1例如通过集电极电极65以及发射极电极67的缺少的一部分。此外，也可以使集电极电极65以及发射极电极67的平面形状为封闭的环状。但是，在通过剥离法形成这些电极的情况下，考虑到工序的容易性，优选为缺少一部分的环状。
在比第一台面部分61的外周线靠内侧，包括第一层的发射极布线E1以及第一肖特基电极SA1的金属膜被配置为不与基极布线B1重叠。第一肖特基电极SA1在比第二台面部分62靠外侧处与第一台面部分61的上表面的集电极层52肖特基接触。在第一肖特基电极SA1与集电极层52的肖特基接触区域形成保护二极管44。
在第十一实施例中，也与第一实施例相同地，HBT41的集电极层52与成为保护二极管44的阴极的半导体部分共用，在两者之间未设置有绝缘区域。因此，能够实现半导体装置的小型化。
在第一实施例中，集电极电极65(图3)由隔开间隔平行地配置的直线状(带状)的一对导体部分构成。在第十一实施例中，集电极电极65由具有缺少一部分的环状的平面形状或者封闭的环状的平面形状的导体部分构成。也可以作为其中间形态，使集电极电极65的平面形状为沿着长方形或者圆角的长方形的3个边的U字形等。
例如，也可以为集电极电极65将基极电极66、发射极电极67、保护二极管44或者46分布的基极-发射极配置区域从两个方向夹着的结构、从三个方向包围的结构或者从四个方向包围的结构。集电极电极65从两个方向挟着的结构相当于从第一实施例到第十实施例的半导体装置。集电极电极65从四个方向包围的结构相当于第十一实施例的半导体装置。从三个方向包围的结构相当于使集电极电极65为U字形的例子。
上述的各实施例都是示例，当然能够进行不同的实施例所示出的结构的局部替换或者组合。对于多个实施例的相同的结构所起到的相同的作用效果，不对每个实施例依次言及。并且，本发明并不被上述的实施例限制。例如，能够进行各种变更、改进、组合等对本领域技术人员而言是显而易见的。

Claims (7)

1.一种半导体装置，具有：
子集电极层，配置在基板上且由半导体构成；
双极晶体管，包括：集电极层，配置在所述子集电极层上且由载流子浓度比所述子集电极层的载流子浓度低的半导体构成；基极层，配置在所述集电极层上且由半导体构成；以及发射极层，配置在所述基极层上且由半导体构成；以及
第一保护二极管，包括第一肖特基电极，该第一肖特基电极在所述集电极层的上表面的一部分的区域中与所述集电极层肖特基接触，并且与所述基极层以及所述发射极层中的一方连接，
在所述集电极层中，与所述基极层接合的部分和与所述第一肖特基电极接合的部分经由所述集电极层电连接。
2.根据权利要求1所述的半导体装置，其中，
所述集电极层的至少一部分构成配置在所述子集电极层上的台面形状的第一台面部分，
所述基极层构成配置在所述第一台面部分上的第二台面部分的至少上层部分，
所述第一肖特基电极与所述第一台面部分的上表面肖特基接触。
3.根据权利要求1或者2所述的半导体装置，其中，
还具有包括第二肖特基电极的第二保护二极管，该第二肖特基电极在与所述集电极层肖特基接触有所述第一肖特基电极的区域不同的区域中与所述集电极层肖特基接触，并且与所述基极层以及所述发射极层中未与所述第一肖特基电极连接的层连接。
4.根据权利要求1至3中任意一项所述的半导体装置，还具有：
集电极电极，与所述子集电极层欧姆连接；
基极电极，与所述基极层欧姆连接；以及
发射极电极，与所述发射极层欧姆连接，
所述集电极电极包括在俯视时夹着或者包围一个区域的一个或者多个导体部分，在被所述集电极夹着或者包围的基极-发射极配置区域配置有所述第一保护二极管的第一肖特基接触区域、所述基极电极、以及所述发射极电极。
5.根据权利要求4所述的半导体装置，其中，
所述第一肖特基接触区域、所述发射极电极、以及所述基极电极分别包括在第一方向上长的部分，所述第一肖特基接触区域、所述发射极电极、以及所述基极电极的在所述第一方向上长的部分在与所述第一方向正交的方向排列配置。
6.根据权利要求4所述的半导体装置，其中，
所述发射极电极以及所述基极电极分别包括在第一方向上长的部分，所述发射极电极以及所述基极电极的在所述第一方向上长的部分在与所述第一方向正交的方向排列配置，所述第一肖特基接触区域配置在与所述发射极电极以及所述基极中的至少一方的电极在所述第一方向上分离的位置。
7.根据权利要求5或者6所述的半导体装置，还具有：
层间绝缘膜，配置在所述发射极电极以及所述基极电极上，与所述发射极电极以及所述基极电极分别对应地设置有接触孔；以及
发射极布线和基极布线，配置在所述层间绝缘膜上，并且分别经由所述接触孔内部与所述发射极电极以及所述基极连接，
所述接触孔包括分别沿着所述发射极电极以及所述基极的在所述第一方向上长的部分配置的部分。
CN201810743704.6A 2017-08-08 2018-07-09 半导体装置 Active CN109390331B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-153337 2017-08-08
JP2017153337A JP2019033180A (ja) 2017-08-08 2017-08-08 半導体装置

Publications (2)

Publication Number Publication Date
CN109390331A true CN109390331A (zh) 2019-02-26
CN109390331B CN109390331B (zh) 2023-09-01

Family

ID=65274272

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810743704.6A Active CN109390331B (zh) 2017-08-08 2018-07-09 半导体装置

Country Status (4)

Country Link
US (1) US10840236B2 (zh)
JP (1) JP2019033180A (zh)
CN (1) CN109390331B (zh)
TW (1) TWI731250B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112531022A (zh) * 2019-09-18 2021-03-19 株式会社村田制作所 半导体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019031036A1 (ja) * 2017-08-10 2019-02-14 株式会社村田製作所 Ｅｓｄ保護デバイス、および、信号伝送線路
WO2022202370A1 (ja) * 2021-03-26 2022-09-29 株式会社村田製作所 半導体装置
WO2023133107A1 (en) * 2022-01-06 2023-07-13 Qorvo Us, Inc. Compact esd structure

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5225359A (en) * 1990-08-17 1993-07-06 National Semiconductor Corporation Method of fabricating Schottky barrier diodes and Schottky barrier diode-clamped transistors
US5298437A (en) * 1990-12-13 1994-03-29 National Semiconductor Corporation Fabrication process for Schottky barrier diodes on a single poly bipolar process
JP2001230260A (ja) * 2000-02-14 2001-08-24 Nec Corp 半導体装置及び半導体装置の製造方法
US6525388B1 (en) * 1999-11-11 2003-02-25 Nec Compound Semiconductor Devices, Ltd. Compound semiconductor device having diode connected between emitter and collector of bipolar transistor
US20050001233A1 (en) * 2003-05-28 2005-01-06 Kabushiki Kaisha Toshiba Semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0364929A (ja) 1989-08-03 1991-03-20 Honda Motor Co Ltd 半導体装置
US5614755A (en) * 1993-04-30 1997-03-25 Texas Instruments Incorporated High voltage Shottky diode
US6406965B1 (en) * 2001-04-19 2002-06-18 Trw Inc. Method of fabricating HBT devices
JP2003243527A (ja) * 2002-02-15 2003-08-29 Hitachi Ltd 半導体装置の製造方法
JP2005123221A (ja) 2003-10-14 2005-05-12 Sumitomo Chemical Co Ltd バイポーラトランジスタ及びその製造方法
JP2006324267A (ja) 2005-05-17 2006-11-30 Matsushita Electric Ind Co Ltd 半導体装置
US7339209B2 (en) * 2005-09-07 2008-03-04 The Boeing Company Integrated semiconductor structure including a heterojunction bipolar transistor and a Schottky diode
US9461153B2 (en) * 2011-11-16 2016-10-04 Skyworks Solutions, Inc. Devices and methods related to a barrier for metallization of a gallium based semiconductor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5225359A (en) * 1990-08-17 1993-07-06 National Semiconductor Corporation Method of fabricating Schottky barrier diodes and Schottky barrier diode-clamped transistors
US5298437A (en) * 1990-12-13 1994-03-29 National Semiconductor Corporation Fabrication process for Schottky barrier diodes on a single poly bipolar process
US6525388B1 (en) * 1999-11-11 2003-02-25 Nec Compound Semiconductor Devices, Ltd. Compound semiconductor device having diode connected between emitter and collector of bipolar transistor
JP2001230260A (ja) * 2000-02-14 2001-08-24 Nec Corp 半導体装置及び半導体装置の製造方法
US20050001233A1 (en) * 2003-05-28 2005-01-06 Kabushiki Kaisha Toshiba Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112531022A (zh) * 2019-09-18 2021-03-19 株式会社村田制作所 半导体装置

Also Published As

Publication number Publication date
TWI731250B (zh) 2021-06-21
JP2019033180A (ja) 2019-02-28
TW201911525A (zh) 2019-03-16
US10840236B2 (en) 2020-11-17
US20190051645A1 (en) 2019-02-14
CN109390331B (zh) 2023-09-01

Similar Documents

Publication Publication Date Title
KR101394913B1 (ko) 트렌치 소자분리를 사용한 래치업 없는 버티컬 ｔｖｓ 다이오드 어레이 구조
CN109390331A (zh) 半导体装置
CN109390319B (zh) 半导体装置
US9997510B2 (en) Semiconductor device layout structure
US8368167B1 (en) Schottky diode with extended forward current capability
CN102844863B (zh) 用作静电放电保护措施的晶体管组件
US7030447B2 (en) Low voltage transient voltage suppressor
CN107316900B (zh) 双载流子接面晶体管布局结构
US8933513B2 (en) Semiconductor device
US6683334B2 (en) Compound semiconductor protection device for low voltage and high speed data lines
JP3902040B2 (ja) 半導体保護装置
US8410572B2 (en) Bipolar transistor with emitter and/or collector contact structure forming a Schottky contact and method of production
US7586720B1 (en) Electrostatic discharge protection device
US10325905B2 (en) Semiconductor device and semiconductor circuit device
CN115621303A (zh) 一种集成辅助耗尽栅的低功耗rc-igbt器件
JPS60263461A (ja) 高耐圧縦形トランジスタ装置およびその製造方法
TW202042307A (zh) 半導體裝置
US20220375923A1 (en) Conductivity reducing features in an integrated circuit
US11631758B2 (en) Semiconductor device
US20240055507A1 (en) Electrostatic discharge protection circuit
TWI714297B (zh) 靜電放電保護裝置
JP2001144097A (ja) 半導体装置
JP2003007714A (ja) バイポーラトランジスタ及びその製造方法
JP2665820B2 (ja) ラテラルトランジスタ
KR20230138422A (ko) 트렌치 접촉부를 갖는 과전압 보호 디바이스

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant