JPH0364929A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0364929A JPH0364929A JP20189689A JP20189689A JPH0364929A JP H0364929 A JPH0364929 A JP H0364929A JP 20189689 A JP20189689 A JP 20189689A JP 20189689 A JP20189689 A JP 20189689A JP H0364929 A JPH0364929 A JP H0364929A
- Authority
- JP
- Japan
- Prior art keywords
- crystal layer
- semiconductor
- layer
- semiconductor crystal
- hbt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 239000013078 crystal Substances 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 abstract description 5
- 238000010521 absorption reaction Methods 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 241001139376 Allas Species 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はへテロ接合バイポーラトランジスタ（ＨＢ Ｔ
）と逆サージ吸収用のｐｎダイオードを集積した半導体
装置に関する。
）と逆サージ吸収用のｐｎダイオードを集積した半導体
装置に関する。
化合物半導体技術の進歩に伴ない、単一の電子回路にお
いてＨＢＴとｐｎダイオードが組み合わせて用いられる
ことが多くなってきた。このような場合、従来はＨＢＴ
とｐｎダイオードは基板上に別々に形成され、配線によ
って相互接続されていた。一方、内燃機関用のイグナイ
タやスタータのようなインダクタンスを有する装置にお
いてＨＢＴを用いるときには、逆サージを吸収するため
の工夫を施すことが必要になる。
いてＨＢＴとｐｎダイオードが組み合わせて用いられる
ことが多くなってきた。このような場合、従来はＨＢＴ
とｐｎダイオードは基板上に別々に形成され、配線によ
って相互接続されていた。一方、内燃機関用のイグナイ
タやスタータのようなインダクタンスを有する装置にお
いてＨＢＴを用いるときには、逆サージを吸収するため
の工夫を施すことが必要になる。
しかしながら、このように別々に素子を形成していたの
では、工程が著しく複雑かつ多様化し、回路設計上の自
由度が小さくなる。また、半導体基板におけるパターン
占有面積も大きくなりがちで、高集積化に適しないとい
う欠点があった。この点に関し、たとえば特開昭６４−
３９０７３号などでは、ＭＥＳＦＥＴとショットキーダ
イオードをＧ’ａ Ａｓ基板上で集積する技術が示され
ている。しかし、ＨＢＴとｐｎダイオードの組み合わせ
については、かかる試みはなされていない。
では、工程が著しく複雑かつ多様化し、回路設計上の自
由度が小さくなる。また、半導体基板におけるパターン
占有面積も大きくなりがちで、高集積化に適しないとい
う欠点があった。この点に関し、たとえば特開昭６４−
３９０７３号などでは、ＭＥＳＦＥＴとショットキーダ
イオードをＧ’ａ Ａｓ基板上で集積する技術が示され
ている。しかし、ＨＢＴとｐｎダイオードの組み合わせ
については、かかる試みはなされていない。
本発明はかかる従来技術の欠点を解決することを課題と
している。
している。
本発明に係る半導体装置は、半導体基板上に複数の異種
の半導体結晶層を成長させることで形成され、下側の前
記半導体結晶層をベース部分とし上側の半導体結晶層を
エミッタ部分とし、半導体基板をコレクタ部分とするヘ
テロ接合バイポーラトランジスタと、半導体基板上に形
成され、ベース部分として用いられた半導体結晶層をア
ノード部分とし、コレクタ部分として用いられた半導体
基板をカソード部分とする逆サージ吸収用のｐｎダイオ
ードとを備えることを特徴とする。
の半導体結晶層を成長させることで形成され、下側の前
記半導体結晶層をベース部分とし上側の半導体結晶層を
エミッタ部分とし、半導体基板をコレクタ部分とするヘ
テロ接合バイポーラトランジスタと、半導体基板上に形
成され、ベース部分として用いられた半導体結晶層をア
ノード部分とし、コレクタ部分として用いられた半導体
基板をカソード部分とする逆サージ吸収用のｐｎダイオ
ードとを備えることを特徴とする。
本発明によれば、半導体基板上に形成された下側の半導
体結晶層はＨＢＴのベースおよびｐｎダイオードのアノ
ードとして働き、半導体基板はＨＢＴのコレクタおよび
ｐｎダイオードのカソードとして働く。そして、ｐｎダ
イオードはＨＢＴに印加される逆サージをバイパスする
作用を奏する。
体結晶層はＨＢＴのベースおよびｐｎダイオードのアノ
ードとして働き、半導体基板はＨＢＴのコレクタおよび
ｐｎダイオードのカソードとして働く。そして、ｐｎダ
イオードはＨＢＴに印加される逆サージをバイパスする
作用を奏する。
以下、添付図面により本発明の詳細な説明する。
第１図は実施例に係る半導体装置の断面図である。図示
の通り、ｎ型Ｇａ Ａｓからなる半導体基板１の上には
、下側からそれぞれｐ型Ｇ ａ Ａ ｓ ｓｎ型Ｇａ
ＡＩ Ａｓおよびｎ型Ｇａ Ａｓからなる第１、第２お
よび第３の半導体結晶層２，３．４がエピタキシャル成
長されている。ＨＢＴ領域とｐｎダイオード領域は半導
体基板１まで至る溝６をエツチングにより形成すること
で分離され、半導体基板１の裏面にはコレクタおよびカ
ソード電極５Ｃ（Ｋ）がオーミック接触して形成されて
いる。
の通り、ｎ型Ｇａ Ａｓからなる半導体基板１の上には
、下側からそれぞれｐ型Ｇ ａ Ａ ｓ ｓｎ型Ｇａ
ＡＩ Ａｓおよびｎ型Ｇａ Ａｓからなる第１、第２お
よび第３の半導体結晶層２，３．４がエピタキシャル成
長されている。ＨＢＴ領域とｐｎダイオード領域は半導
体基板１まで至る溝６をエツチングにより形成すること
で分離され、半導体基板１の裏面にはコレクタおよびカ
ソード電極５Ｃ（Ｋ）がオーミック接触して形成されて
いる。
ＨＢＴ領域において第１の半導体結晶層２は一部が露出
され、この上面にベース電極５Ｂがオーミック接触して
形成されている。第１の半導体結晶層２の表面はｐｎダ
イオード領域においても露出され、ここにアノード電極
５Ａがオーミック接触して形成されている。第２の半導
体結晶層３はＨＢＴ領域においてエミツタ層となり、こ
の上の第３の半導体結晶層４はエミッタキャップ層とな
り、この上にエミッタ電極５Ｅがオーミック接触して形
成されている。第２および第３の半導体結晶層３．４は
ｐｎダイオード領域において除去されている。
され、この上面にベース電極５Ｂがオーミック接触して
形成されている。第１の半導体結晶層２の表面はｐｎダ
イオード領域においても露出され、ここにアノード電極
５Ａがオーミック接触して形成されている。第２の半導
体結晶層３はＨＢＴ領域においてエミツタ層となり、こ
の上の第３の半導体結晶層４はエミッタキャップ層とな
り、この上にエミッタ電極５Ｅがオーミック接触して形
成されている。第２および第３の半導体結晶層３．４は
ｐｎダイオード領域において除去されている。
第１図の半導体装置は次のようにして作製される。
まず、ｎ型Ｇａ Ａｓからなる基板１が用意され、表面
が研磨されてエピタキシャル成長法によりｐ全Ｇａ Ａ
ｓの結晶層２、ｎ型ＧａＡρＡｓの結晶ＪＷ３およびｎ
型Ｇａ Ａｓの結晶層４が順次に形成される。次に、フ
ォトリソグラフィ技術を用いてレジストパターンを形成
し、ｐｎダイオード領域でｎ型Ｇａ Ａｓ層４とｎ型°
Ｇａ ＡｌｌＡｓ層３の全部が除去され、かつＨＢＴの
ベース電極領域およびｐｎダイオードとＨＢＴの間のア
イソレーション領域において、ｎ型Ｇａ Ａｓ層４とｎ
型ＧａＡｌ Ａｓ層３が除去され、ｐ全Ｇａ Ａｓ層２
が露出される。次に、別のレジストパターンが形成され
て、ＨＢＴとｐｎダイオードの間でｐ型ＧａＡｓ層２の
全部とｎ型Ｇａ Ａｓ基板１の一部が除去され、アイソ
レーション用の溝６が形成される。
が研磨されてエピタキシャル成長法によりｐ全Ｇａ Ａ
ｓの結晶層２、ｎ型ＧａＡρＡｓの結晶ＪＷ３およびｎ
型Ｇａ Ａｓの結晶層４が順次に形成される。次に、フ
ォトリソグラフィ技術を用いてレジストパターンを形成
し、ｐｎダイオード領域でｎ型Ｇａ Ａｓ層４とｎ型°
Ｇａ ＡｌｌＡｓ層３の全部が除去され、かつＨＢＴの
ベース電極領域およびｐｎダイオードとＨＢＴの間のア
イソレーション領域において、ｎ型Ｇａ Ａｓ層４とｎ
型ＧａＡｌ Ａｓ層３が除去され、ｐ全Ｇａ Ａｓ層２
が露出される。次に、別のレジストパターンが形成され
て、ＨＢＴとｐｎダイオードの間でｐ型ＧａＡｓ層２の
全部とｎ型Ｇａ Ａｓ基板１の一部が除去され、アイソ
レーション用の溝６が形成される。
その後、リフトオフ法でオーミック電極５Ａ。
５Ｅ、５Ｂ、５Ｃ（Ｋ）を形成することで、第１図のデ
バイス構造が完成される。
バイス構造が完成される。
上記の構成によれば、逆サージ吸収用のｐｎダイオード
の内蔵化を実現できる。
の内蔵化を実現できる。
第２図はその回路構成図である。同図（ａ）は、逆サー
ジ吸収用のｐｎダイオードＤをＨＢＴのエミッタ・コレ
クタ間に内蔵した状態を示している。
ジ吸収用のｐｎダイオードＤをＨＢＴのエミッタ・コレ
クタ間に内蔵した状態を示している。
この回路によれば、ＨＢＴのエミッタ・コレクタ間に逆
サージ電圧が加わったときに、ｐｎダイオ−ドＤ−の降
伏電圧を越えた分がサージ吸収電流１８ｏとして流れる
ことになる。同図（ｂ）は、ＨＢＴのベース・コレクタ
間にｐｎダイオードＤを介挿した例を示している。これ
によれば、ベース・コレクタ間の逆サージはｐｎダイオ
ードＤの逆方向降伏電流ＩＳＯとして流れる。このよう
に、逆サージ電流はｐｎ接合ダイオードでバイパスされ
るので、ＨＢＴに過大電力が加わることがなくなる。
サージ電圧が加わったときに、ｐｎダイオ−ドＤ−の降
伏電圧を越えた分がサージ吸収電流１８ｏとして流れる
ことになる。同図（ｂ）は、ＨＢＴのベース・コレクタ
間にｐｎダイオードＤを介挿した例を示している。これ
によれば、ベース・コレクタ間の逆サージはｐｎダイオ
ードＤの逆方向降伏電流ＩＳＯとして流れる。このよう
に、逆サージ電流はｐｎ接合ダイオードでバイパスされ
るので、ＨＢＴに過大電力が加わることがなくなる。
本発明は実施例にものに限定されず、種々の変形が可能
である。
である。
例えば、化合物半導体の材料はＧ ａ Ａ ｓ ｓＧａ
Ａ、１？ Ａｓに限らず、ＩｎＰなど各種のものを用
い得る。また、半導体基板を半絶縁性の基板で構成し、
第１の半導体結晶層２との間に別の半導体結晶層を形成
してもよい。この場合には、当該半導体結晶層がＨＢＴ
のコレクタ層およびｐｎダイオードのカソードとなり、
コレクタおよびカソード電極５Ｃ（Ｋ）はこの半導体結
晶層上に形成されることになる。
Ａ、１？ Ａｓに限らず、ＩｎＰなど各種のものを用
い得る。また、半導体基板を半絶縁性の基板で構成し、
第１の半導体結晶層２との間に別の半導体結晶層を形成
してもよい。この場合には、当該半導体結晶層がＨＢＴ
のコレクタ層およびｐｎダイオードのカソードとなり、
コレクタおよびカソード電極５Ｃ（Ｋ）はこの半導体結
晶層上に形成されることになる。
以上、詳細に説明した通り本発明では、半導体基板に形
成された下側の半導体結晶層はＨＢＴのベースおよびｐ
ｎダイオードのアノードとして働き、半導体基板はＨＢ
Ｔのコレクタおよびｐｎダイオードのカソードとして働
く。このため、ＨＢＴと逆サージ吸収用のｐｎダイオー
ドの双方を集積化た半導体装置において、回路設計の自
由度を著しく向上できる。また、製造工程も簡略化し、
配線も少なくできるので、製造上の歩留りを大幅に向上
できる効果がある。
成された下側の半導体結晶層はＨＢＴのベースおよびｐ
ｎダイオードのアノードとして働き、半導体基板はＨＢ
Ｔのコレクタおよびｐｎダイオードのカソードとして働
く。このため、ＨＢＴと逆サージ吸収用のｐｎダイオー
ドの双方を集積化た半導体装置において、回路設計の自
由度を著しく向上できる。また、製造工程も簡略化し、
配線も少なくできるので、製造上の歩留りを大幅に向上
できる効果がある。
第１図は本発明の一実施例に係る半導体装置の断面図、
第２図は実施例が適用される回路の構成図である。 １・・・半導体基板、２・・・第１の半導体結晶層、３
・・・第２の半導体結晶層、４・・・第３の半導体結晶
層、５Ａ・・・アノード電極、５Ｂ・・・ベース電極、
５Ｅ・・・エミッタ電極、５Ｃ（Ｋ）・・・コレクタお
よびカソード電極、６・・・溝。
第２図は実施例が適用される回路の構成図である。 １・・・半導体基板、２・・・第１の半導体結晶層、３
・・・第２の半導体結晶層、４・・・第３の半導体結晶
層、５Ａ・・・アノード電極、５Ｂ・・・ベース電極、
５Ｅ・・・エミッタ電極、５Ｃ（Ｋ）・・・コレクタお
よびカソード電極、６・・・溝。
Claims (1)
- 【特許請求の範囲】 半導体基板上に複数の異種の半導体結晶層を成長させる
ことで形成され、下側の前記半導体結晶層をベース部分
とし上側の前記半導体結晶層をエミッタ部分とし、前記
半導体基板をコレクタ部分とするヘテロ接合バイポーラ
トランジスタと、前記半導体基板上に形成され、前記ベ
ース部分として用いられた前記半導体結晶層をアノード
部分とし、前記コレクタ部分として用いられた前記半導
体基板をカソード部分とする逆サージ吸収用のｐｎダイ
オードと を備えることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20189689A JPH0364929A (ja) | 1989-08-03 | 1989-08-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20189689A JPH0364929A (ja) | 1989-08-03 | 1989-08-03 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0364929A true JPH0364929A (ja) | 1991-03-20 |
Family
ID=16448620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20189689A Pending JPH0364929A (ja) | 1989-08-03 | 1989-08-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0364929A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001035464A1 (fr) * | 1999-11-10 | 2001-05-17 | Hitachi, Ltd. | Amplificateur de puissance, dispositif de communication et procede de fabrication associe |
| US6507089B1 (en) * | 1999-06-16 | 2003-01-14 | Nec Corporation | Semiconductor device, semiconductor integrated circuit, and method for manufacturing semiconductor device |
| US6525388B1 (en) | 1999-11-11 | 2003-02-25 | Nec Compound Semiconductor Devices, Ltd. | Compound semiconductor device having diode connected between emitter and collector of bipolar transistor |
| US10840236B2 (en) | 2017-08-08 | 2020-11-17 | Murata Manufacturing Co., Ltd. | Semiconductor device |
-
1989
- 1989-08-03 JP JP20189689A patent/JPH0364929A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6507089B1 (en) * | 1999-06-16 | 2003-01-14 | Nec Corporation | Semiconductor device, semiconductor integrated circuit, and method for manufacturing semiconductor device |
| WO2001035464A1 (fr) * | 1999-11-10 | 2001-05-17 | Hitachi, Ltd. | Amplificateur de puissance, dispositif de communication et procede de fabrication associe |
| US6525388B1 (en) | 1999-11-11 | 2003-02-25 | Nec Compound Semiconductor Devices, Ltd. | Compound semiconductor device having diode connected between emitter and collector of bipolar transistor |
| US10840236B2 (en) | 2017-08-08 | 2020-11-17 | Murata Manufacturing Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5407842A (en) | Enhanced performance bipolar transistor process | |
| US4228448A (en) | Bipolar integrated semiconductor structure including I2 L and linear type devices and fabrication methods therefor | |
| JP3393152B2 (ja) | 静電放電保護装置および製造方法 | |
| JPH06163567A (ja) | Ｐｎ接合拡散障壁体 | |
| KR100316040B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH0364929A (ja) | 半導体装置 | |
| US20020195620A1 (en) | Compound semiconductor device having heterojunction bipolar transister and other component integrated together and process for fabrication thereof | |
| JP2686827B2 (ja) | 半導体装置 | |
| JPS55125663A (en) | Semiconductor integrated circuit | |
| EP0592084B1 (en) | Process for fabricating a retrograde nwell cathode Schottky transistor and fabrication process | |
| JP2007005616A (ja) | 半導体装置及びその製造方法 | |
| JP2724204B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| US4249192A (en) | Monolithic integrated semiconductor diode arrangement | |
| JP3041908B2 (ja) | 半導体装置 | |
| EP0126879B1 (en) | Integrated circuit arrangement | |
| JPH0474478A (ja) | ダイオード | |
| KR100340927B1 (ko) | 이종접합 쌍극자 트랜지스터 제조방법 | |
| KR100333634B1 (ko) | 턴-온 전압이 서로 다른 3개의 피엔 접합 다이오드가 집적화된화합물반도체소자 제조방법 | |
| JPH09181335A (ja) | 半導体装置 | |
| KR100270316B1 (ko) | 이종접합 쌍극자 트랜지스터를 이용한 집적화된 주입논리 소자제조 방법 | |
| CN116741787A (zh) | 半导体器件及其制造方法 | |
| JPS61150383A (ja) | 半導体装置 | |
| JPS6084878A (ja) | 負性抵抗特性をもつ半導体装置およびその製造方法 | |
| JPS6116569A (ja) | 半導体集積回路装置 | |
| JP2006120733A (ja) | ダイオードとその製造方法、半導体装置 |