TW202101723A - 半導體裝置及相關方法 - Google Patents

半導體裝置及相關方法 Download PDF

Info

Publication number
TW202101723A
TW202101723A TW109115878A TW109115878A TW202101723A TW 202101723 A TW202101723 A TW 202101723A TW 109115878 A TW109115878 A TW 109115878A TW 109115878 A TW109115878 A TW 109115878A TW 202101723 A TW202101723 A TW 202101723A
Authority
TW
Taiwan
Prior art keywords
substrate
module
electronic device
stack
terminal
Prior art date
Application number
TW109115878A
Other languages
English (en)
Inventor
翰古文
班文貝
李祖亨
張民華
朴東久
金進勇
金傑雲
洪詩煌
余祥傑
舒恩 布爾
林基泰
卓炳武
周名佳
李秀碧
Original Assignee
新加坡商安靠科技新加坡控股私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商安靠科技新加坡控股私人有限公司 filed Critical 新加坡商安靠科技新加坡控股私人有限公司
Publication of TW202101723A publication Critical patent/TW202101723A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1052—Wire or wire-like electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1088—Arrangements to limit the height of the assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

在一個實例中，一種半導體裝置可以包括基板、裝置堆疊、第一內部互連和第二內部互連以及囊封物。所述基板可以包括：彼此相對的第一基板側和第二基板側；基板外側壁，所述基板外側壁位於所述第一基板側與所述第二基板側之間；以及基板內側壁，所述基板內側壁在所述第一基板側與所述第二基板側之間限定空腔。所述裝置堆疊可以位於所述空腔中並且可以包括第一電子裝置和堆疊在所述第一電子裝置上的第二電子裝置。所述第一內部互連可以耦接到所述基板和所述裝置堆疊。所述第二內部互連可以耦接到所述第二電子裝置和所述第一電子裝置。所述囊封物可以覆蓋所述基板內側壁和所述裝置堆疊並且可以填充所述空腔。本文公開了其它實例和相關方法。

Description

半導體裝置及相關方法
本公開總體上涉及電子裝置，並且更具體地涉及半導體裝置和用於製造半導體裝置的方法。
現有半導體封裝和用於形成半導體封裝的方法存在不足之處，例如造成成本過多、可靠性降低、性能相對較低或封裝尺寸太大。對於本領域的技術人員來說，通過將常規和傳統方法與本公開進行比較並且參照附圖，此類方法的另外的局限性和缺點將變得明顯。
在一個具體實例中，本發明提供一種半導體裝置，其包括：基板，所述基板包括：第一基板側，第二基板側，所述第二基板側與所述第一基板側相對，基板外側壁，所述基板外側壁位於所述第一基板側與所述第二基板側之間，以及基板內側壁，所述基板內側壁在所述第一基板側與所述第二基板側之間界定空腔；裝置堆疊，所述裝置堆疊位於所述空腔中並且包括：第一電子裝置；以及第二電子裝置，所述第二電子裝置堆疊於所述第一電子裝置上；第一內部互連，所述第一內部互連耦接到所述基板和所述裝置堆疊；第二內部互連，所述第二內部互連耦接到所述第二電子裝置和所述第一電子裝置；以及囊封物，所述囊封物覆蓋所述基板內側壁和所述裝置堆疊並且填充所述空腔。
在另一具體實例中，本發明提供一種方法，其包括：接收基板，所述基板包括：第一基板側，第二基板側，所述第二基板側與所述第一基板側相對，基板外側壁，所述基板外側壁位於所述第一基板側與所述第二基板側之間，以及基板內側壁，所述基板內側壁在所述第一基板側與所述第二基板側之間界定空腔；在所述空腔中提供裝置堆疊，並且所述裝置堆疊包括：第一電子裝置；以及第二電子裝置，所述第二電子裝置堆疊於所述第一電子裝置上；提供第一內部互連，所述第一內部互連耦接到所述基板和所述裝置堆疊；提供第二內部互連，所述第二內部互連耦接到所述第二電子裝置和所述第一電子裝置；以及提供囊封物，所述囊封物覆蓋所述基板內側壁和所述裝置堆疊並且填充所述空腔。
以下討論提供了半導體裝置和製造半導體裝置的方法的各個實例。此類實例是非限制性的，並且所附權利要求的範圍不應限於所公開的特定實例。在以下討論中，術語“實例”和“例如”是非限制性的。
附圖展示了一般的構造方式，並且可以省略公知特徵和技術的描述和細節，以避免不必要地模糊本公開。另外，附圖中的元件不一定按比例繪製。例如，附圖中的元件中的一些元件的尺寸可能相對於其它元件而被放大以有助於改善對本公開中所討論的實例的理解。不同附圖中的相同附圖標記表示相同的元件。
術語“或”意指由“或”連接的列表中的項目中的任何一個或多個項目。作為實例，“x或y”意指三元素集合{(x), (y), (x, y)}中的任何元素。作為另一個實例，“x、y或z”意指七元素集合{(x), (y), (z), (x, y), (x, z), (y, z), (x, y, z)}中的任何元素。
術語“包括（comprises）”、“包括（comprising）”、“包含（includes）”或“包含（including）”是“開放式”術語並且指定存在所陳述的特徵，但不排除存在或添加一個或多個其它特徵。
術語“第一”、“第二”等在本文中可以用於描述各種元件，並且這些元件不應受這些術語的限制。這些術語僅用於將一個元件與另一個元件進行區分。例如，在不脫離本公開的教導的情況下，本公開中所討論的第一元件可以被稱為第二元件。
除非另外指定，否則術語“耦接”可以用於描述彼此直接接觸的兩個元件或描述通過一個或多個其它元件間接連接的兩個元件。例如，如果元件A耦接到元件B，則元件A可以直接接觸元件B或通過中間元件C間接連接到元件B。類似地，術語“之上”或“上”可以用於描述彼此直接接觸的兩個元件或描述通過一個或多個其它元件間接連接的兩個元件。
在一個實例中，一種半導體裝置可以包括基板、裝置堆疊、第一內部互連、第二內部互連和囊封物。所述基板可以包括：第一基板側；第二基板側，所述第二基板側與所述第一基板側相對；基板外側壁，所述基板外側壁位於所述第一基板側與所述第二基板側之間；以及基板內側壁，所述基板內側壁在所述第一基板側與所述第二基板側之間界定空腔。所述裝置堆疊可以位於所述空腔中並且可以包括第一電子裝置和堆疊在所述第一電子裝置上的第二電子裝置。所述第一內部互連可以耦接到所述基板和所述裝置堆疊。所述第二內部互連可以耦接到所述第二電子裝置和所述第一電子裝置。所述囊封物可以覆蓋所述基板內側壁和所述裝置堆疊並且可以填充所述空腔。
在一個實例中，一種方法可以包括：（a）接收基板，所述基板包括：第一基板側；第二基板側，所述第二基板側與所述第一基板側相對；基板外側壁，所述基板外側壁位於所述第一基板側與所述第二基板側之間；以及基板內側壁，所述基板內側壁在所述第一基板側與所述第二基板側之間界定空腔；（b）在所述空腔中提供裝置堆疊，所述裝置堆疊包括第一電子裝置和堆疊在所述第一電子裝置上的第二電子裝置；（c）提供第一內部互連，所述第一內部互連耦接到所述基板和所述裝置堆疊；（d）提供第二內部互連，所述第二內部互連耦接到所述第二電子裝置和所述第一電子裝置；以及（e）提供囊封物，所述囊封物覆蓋所述基板內側壁和所述裝置堆疊並且填充所述空腔。
本公開中包含其它實例。此類實例可以存在於本公開的附圖中、權利要求中或說明書中。
圖1A-1B示出了示例半導體裝置100和100'的橫截面視圖。在本公開中，對半導體裝置100或其元件的提及也可以是對半導體裝置100'或其對應的元件的提及。
在圖1所示的實例中，半導體裝置100可以包括基板110、裝置堆疊120、內部互連130、囊封物140以及外部互連150。在一些實例中，半導體裝置100可以包括或被稱為模塊101。
基板110可以包括空腔111、內部端子112和外部端子113。裝置堆疊120可以包括電子裝置121、122、123和124。另外，電子裝置121、122、123和124可以分別包括裝置端子121a、122a、123a和124a。
基板110、內部互連130、囊封物140和外部互連150可以包括或被稱為半導體封裝，並且可以為裝置堆疊120提供保護，使其免受外部元件或環境曝露的影響。另外，所述半導體封裝可以在外部組件與裝置堆疊120之間提供電耦接。
圖2A到2H示出了用於製造示例半導體裝置的示例方法的橫截面視圖。圖2A示出了處於早期製造階段的半導體裝置100的橫截面視圖。
在圖2A所示的實例中，可以將基板110附接到載體10的頂部部分。儘管在圖4A中示出了單個基板110附接到載體10，但是可以將多個基板110排列在載體10上以同時產生多個模塊101。在一些實例中，所述多個基板110可以由較大的條帶或基板單一化而來並且在單一化後排列在載體10上，同時在鄰近的基板110之間留下間隙空間。在一些實例中，所述多個基板110可以在單一化前，在仍然呈條帶或較大基板的形式下，在鄰近的基板110之間無間隙空間的情況下附接到載體10。
載體10可以包括基底層11和可拆卸層12。在一些實例中，基底層11可以包括金屬、玻璃或半導體材料。在一些實例中，載體10或基底層11可以包括如面板或條帶等矩形形狀或如晶圓等圓盤形狀。可拆卸層12可以包括臨時黏結帶或膜、revalpha膠帶、熱剝離帶、黏合帶或黏合膜。在一些實例中，可以通過熱量、通過化學材料、通過光輻射或通過物理力去除可拆卸層12。
基板110可以包括空腔111、基板介電結構114和基板導電結構115。基板空腔111可以由基板介電結構114的內側壁110i界定。基板介電結構114可以包括一個或多個電介質，並且基板導電結構115可以包括一個或多個導體，所述一個或多個導體堆疊在介電結構114的對應電介質之間或嵌入在所述對應電介質中。基板導電結構115可以包括如內部端子112和外部端子113等基板端子，所述基板端子通過基板導體115a穿過基板110在內部彼此電連接。
在一些實例中，基板介電結構114可以包括或被稱為一個或多個電介質、介電材料、介電層、鈍化層、絕緣層或保護層。在一些實例中，基板介電結構114可以包括電絕緣材料，如聚合物、聚醯亞胺（PI）、苯並環丁烯（BCB）、聚苯並惡唑（PBO）、雙馬來醯亞胺三嗪（BT）、模製材料、酚醛樹脂、環氧樹脂、矽酮或丙烯酸酯聚合物。在一些實例中，基板介電結構114可以通過各種製程中的任何一種製程來形成，如通過旋塗、噴塗、印刷、氧化、PVD（物理氣相沉積）、CVD（化學氣相沉積）、MOCVD（金屬有機化學氣相沉積）、ALD（原子層沉積）、LPCVD（低壓化學氣相沉積）或PECVD（等離子增強化學氣相沉積）來形成。基板介電結構114的相應電介質或層的厚度可以在大約1 μm（微米）到大約20 μm的範圍內。
在一些實例中，基板導電結構115可以包括或被稱為一個或多個導體、導電材料、導電路徑、導電層、重新分佈層（RDL）、佈線圖案、跡線圖案或電路圖案。在一些實例中，基板導電結構115包括各種導電材料中的任何一種導電材料，如銅、金或銀。基板導電結構115可以通過各種製程中的任何一種製程來形成，如通過濺射、無電鍍、電鍍、PVD、CVD、MODVD、ALD、LPCVD或PECVD來形成。在一些實例中，基板導電結構115的相應導體或層的厚度可以在大約5 μm到大約50 μm的範圍內。
在一些實例中，基板110可以包括多層印刷電路板（PCB）、預先形成的基板、RDL（重新分佈層）基板、中介層、引線框架或微引線框架。在一些實例中，基板110的厚度可以在大約90 μm到大約110 μm的範圍內。
在一些實例中，空腔111可以形成於基板110中並且可以被形成為穿過基板110。例如，可以通過去除基板110的某一區域來形成空腔111。在一些實例中，可以通過使用雷射或刀片切割基板110的一部分來形成空腔111。在一些實例中，當在基板110中形成空腔111時，基板110可以被形成為具有中空區段的基本上矩形的框架。在一些實例中，基板110可以包括端部開放的平行框架，其中空腔111可以在平行的相對側由基板110定界，但是在其它地方可以是端部開放的或不受基板110定界。空腔111的寬度可以在約8500 μm到約9500 μm的範圍內。在一些實例中，空腔111可以提供可以安裝裝置堆疊120的空間。另外，空腔111可以用於減小半導體裝置100的尺寸，特別是高度。
在一些實例中，內部端子112可以包括或被稱為焊盤、接合焊盤、電路圖案、佈線層或金屬層。內部端子112可以包括例如導電材料，如鋁、銅、鋁合金或銅合金。內部端子112可以通過例如電鍍製程或物理氣相沉積（PVD）製程來形成。內部端子112可以形成於基板110的第一側（頂側）110a上並且曝露於基板110的上部部分上。在一些實例中，內部端子112可以以用於來往於基板110和裝置堆疊120提供電信號的電觸點的形式提供。
在一些實例中，外部端子113可以被稱為焊盤、電路圖案、佈線層或金屬層。外部端子113可以包括例如導電材料，如金屬材料、鋁、銅、鋁合金或銅合金。內部端子113可以通過例如電鍍製程或物理氣相沉積（PVD）製程來形成。外部端子113可以形成於基板110的第二側（底側）110b上並且曝露於基板110的下部部分。在一些實例中，外部端子113可以以用於來往於基板110和外部電子裝置提供電信號的電觸點的形式提供。
在一些實例中，基板110可以是重新分佈層（“RDL”）基板。RDL基板可以包括一個或多個導電重新分佈層和一個或多個介電層，所述一個或多個導電重新分佈層和一個或多個介電層（a）可以在RDL基板要電耦接到的電子裝置之上逐層形成，或者（b）可以在載體之上逐層形成，所述載體可以在將電子裝置和RDL基板耦接在一起之後被完全去除或至少部分地去除。RDL基板可以在圓形晶圓上以晶圓級製程逐層製造為晶圓級基板，或者在矩形或方形面板載體上以面板級製程逐層製造為面板級基板。RDL基板可以藉由添加劑堆積製程而形成，所述RDL基板可包含與一個或多個導電層交替堆疊的一個或多個介電層，其界定相應的導電重新分佈圖案或跡線，所述導電重新分佈圖案或跡線被配置成共同（a）將電跡線扇出電子裝置的佔用空間外，或者（b）將電跡線扇入電子裝置的佔用空間內。可以使用鍍覆製程，例如電鍍製程或無電鍍製程來形成導電圖案。導電圖案可以包括導電材料，例如銅或其它可鍍覆金屬。可以使用光圖案化製程，例如光學微影製程和用於形成光學微影遮罩的光阻材料來製作導電圖案的位置。RDL基板的介電層可以利用可以包含光學微影遮罩的光圖案化製程來圖案化，通過所述光學微影遮罩，光曝露到光圖案期望的特徵，如介電層中的通孔中。介電層可以由光可界定的有機介電材料，例如聚醯亞胺（PI）、苯並環丁烯（BCB）或聚苯並惡唑（PBO）製成。此類介電材料可以以液體形式旋塗或以其它方式塗覆，而不是以預先形成的膜的形式附接。為了允許適當地形成期望的光界定的特徵，此類光可界定的介電材料可以省略結構增強劑，或者可以是不含填料的，沒有可能會干擾來自光圖案化製程的光的線、織造物或其它顆粒。在一些實例中，不含填料的介電材料的此類不含填料的特性可以允許減小所得的介電層的厚度。儘管上文描述的光可界定的介電材料可以是有機材料，但是在其它實例中，RDL基板的介電材料可以包括一個或多個無機介電層。一個或多個無機介電層的一些實例可以包括氮化矽（Si3 N4 ）、氧化矽（SiO2 ）或SiON。所述一個或多個無機介電層可以通過使用氧化或氮化製程而不是使用光限定的有機介電材料來生長無機介電層來形成。此類無機介電層可以是不含填料的，沒有線、織造物或其它不同的無機顆粒。在一些實例中，RDL基板可以省略永久性核心結構或載體，例如包括雙馬來醯亞胺三嗪（BT）或FR4的介電材料，並且這些類型的RDL基板可以被稱為無核心基板。本公開中的其它基板也可以包括RDL基板。
在一些實例中，基板110可以是預先形成的基板。預先形成的基板可以在附接到電子裝置之前製造並且可以包括位於相應的導電層之間的介電層。導電層可以包括銅並且可以使用電鍍製程形成。介電層可以是可以以預先形成的膜的形式而不是以液體的形式附接的相對較厚的非光可界定層，並且可以包含用於剛性或結構性支撐的具有如線、織造物或其它無機顆粒等填料的樹脂。由於介電層是非光可界定的，因此可以通過使用鑽孔或雷射來形成如通孔或開口等特徵。在一些實例中，介電層可以包括預浸材料或味之素增層膜（ABF）。預先形成的基板可以包含永久性核心結構或載體，例如包括雙馬來醯亞胺三嗪（BT）或FR4的介電材料，並且介電層和導電層可以形成於永久性核心結構上。在其它實例中，預先形成的基板可以是省略永久性核心結構的無核心基板，並且介電層和導電層可以形成于在形成介電層和導電層之後並且在附接到電子裝置之前被去除的犧牲載體上。預先形成的基板可以被稱為印刷電路板（PCB）或層壓基板。此類預先形成的基板可以通過半加成製程(semi-additive process)或經改進的半加成製程來形成。本公開中的其它基板也可以包括預先形成的基板。
圖2B示出了處於稍後製造階段的半導體裝置100的橫截面視圖。在圖2B所示的實例中，可以在空腔111中形成裝置堆疊120。裝置堆疊120可以包括第一電子裝置121、第二電子裝置122、第三電子裝置123和第四電子裝置124。儘管在圖2B中顯示裝置堆疊120包括四個電子裝置121、122、123和124，但是這不是對本公開的限制。在一些實例中，裝置堆疊120可以包括多於四個電子裝置或少於四個電子裝置。在一些實例中，可以將第一電子裝置121附接到載體10的位於空腔111中的頂側，並且可以使用黏合劑20附接第二電子裝置122以覆蓋第一電子裝置121的大部分頂側，以便使第一電子裝置121的頂側的包括裝置端子121a的一部分曝露。可以使用黏合劑20附接第三電子裝置123以覆蓋第二電子裝置122的大部分頂側，以便使第二電子裝置122的頂側的包括裝置端子122a的一部分曝露，並且可以使用黏合劑20附接第四電子裝置124以覆蓋第三電子裝置123的大部分頂側，以便使第三電子裝置123的頂側的包括裝置端子123a的一部分曝露。在一些實例中，裝置堆疊120可以以偏移配置堆疊，如以階梯配置或以交錯或之字形配置堆疊。在一些實例中，偏移配置可以使電子裝置121-124對齊，以使相應裝置端子121a、122a、123a、124a朝半導體裝置100的同一側曝露。裝置堆疊120的高度可以在約110 μm到約130 μm的範圍內。
在一些實例中，當裝置堆疊120位於空腔111中時，電子裝置121的頂側可以低於基板110的頂側。在一些實例中，電子裝置122的頂側也可以低於基板110的頂側。在一些實例中，電子裝置123或124的頂側可以高於基板110的頂側。在一些實例中，裝置堆疊120的大多數電子裝置可以低於基板110的頂側。在一些實例中，電子裝置122-124中的每個電子裝置的厚度可以相同。在一些實例中，電子裝置121的厚度可以大於電子裝置122、123或124中的任何電子裝置的厚度，以便為裝置堆疊120提供增加的結構支撐或完整性。在一些實例中，即使電子裝置121的厚度大於電子裝置122的厚度，電子裝置121的整合電路也可以與電子裝置122的整合電路相同。
在一些實例中，第一到第四電子裝置121、122、123和124可以包括或被稱為半導體晶粒、半導體晶片或半導體封裝，如晶片級封裝。電子裝置121、122、123和124可以包括例如半導體材料，如矽（Si）。電子裝置121、122、123和124可以包括被動電子電路元件或主動電子電路元件，如電晶體。在一些實例中，電子裝置121、122、123或124可以包括例如電路，如數位信號處理器（DSP）、微處理器、網絡處理器、電源管理處理器、音頻處理器、RF電路、無線基帶晶片上系統（SoC）處理器、傳感器或特殊應用積體電路（ASIC）。電子裝置121、122、123或124可以分別包括裝置端子121a、122a、123a或124a。在一些實例中，相應的裝置端子121a、122a、123a或124a可以包括或被稱為用於來往於電子裝置121、122、123或124和基板110或相鄰的電子裝置121、122、123或124接收或提供電信號的晶粒焊盤、接合焊盤、凸塊或電觸點。
圖2C示出了處於稍後製造階段的半導體裝置100的橫截面視圖。在圖2C所示的實例中，內部互連130可以將基板110與相應的電子裝置121、122、123或124電連接或與裝置堆疊120電連接。在一些實例中，內部互連130中的一個或多個內部互連可以將裝置端子121a、122a、123a或124a中的一個或多個裝置端子與裝置端子121a、122a、123a或124a中的一個或多個裝置端子連接。
在一些實例中，內部互連130中的一個或多個內部互連可以將基板110的內部端子112與裝置端子121a、122a、123a或124a中的一個或多個裝置端子連接。在一些實例中，互連130的第一端可以耦接到基板110的內部端子112，並且互連130的第二端可以耦接到例如位於空腔111內的裝置堆疊120，其中第一端的高度可以高於互連130的第二端的高度。
在一些實例中，內部互連130可以包括或被稱為導線、導電線或接合線。內部互連130可以包括例如導電材料，如金屬材料、金、銀、鋁或銅。在一些實例中，內部互連130可以通過引線接合耦接。內部互連130可以在基板110與裝置堆疊120之間或在相應的電子裝置121、122、123或124之間提供電耦接。
圖2D和2E示出了處於稍後製造階段的半導體裝置100的橫截面視圖。在圖2D所示的實例中，囊封物140可以囊封裝置堆疊120和內部互連130。另外，還可以在裝置堆疊120與基板110的內側壁110i之間提供囊封物140，以填充空腔111。如圖2D所示，囊封物140可以包覆模製裝置堆疊120和內部互連130，並且可以如圖2E所示被磨削得更薄。在一些實例中，可以通過在形成期間控制囊封物140的高度來省略磨削。
在一些實例中，如圖1A關於半導體裝置100所示出的，基板110的外側壁110s可以保持不被囊封物140覆蓋，或者可以與所述囊封物基本上共面。這種配置可以通過先前描述的用於在載體10上排列多個基板110的單一化前選擇方案產生，其中在鄰近排列的基板110之間不存在間隙空間。
在一些實例中，如圖1B關於半導體裝置100'所示出的，基板110的外側壁110s可以被囊封物140'覆蓋。這種配置可以通過先前描述的用於在載體10上排列多個基板110的單一化後選擇方案產生，其中鄰近排列的基板110之間存在間隙空間，並且此間隙空間由囊封物140填充。
在一些實例中，囊封物140可以包括或被稱為保護材料、電介質、模製化合物或封裝體。囊封物140可以包括各種囊封材料或模製材料（例如，樹脂、高分子化合物、具有填料的聚合物、環氧樹脂、具有填料的環氧樹脂、具有填料的環氧丙烯酸酯或矽樹脂）。囊封物140可以通過各種製程例如壓縮模製製程、液相囊封物模製製程、真空層壓製程、膏印刷製程或膜輔助模製製程來形成。囊封物140的高度可以在約100 μm到約200 μm的範圍內。囊封物140可以保護裝置堆疊120和內部互連130免受外部環境的影響。
圖2F示出了處於稍後製造階段的半導體裝置100的橫截面視圖。在圖2F所示的實例中，可以去除定位在基板110下方的載體10。在一些實例中，當去除載體10時，基板底側110b從囊封物140露出、曝露。在一些實例中，當去除載體10時，電子裝置121的底部或裝置堆疊120的底部從囊封物140露出、曝露。在一些實例中，當去除載體10時，基板底側110b可以與裝置堆疊120的底部或與囊封物140的底部共面。在一些實例中，在可拆卸層12由於施加的熱量、化學物質或輻射而失去黏合性時，載體10可以與基板110分離。在一些實例中，還可以通過物理力使載體10與基板110分離。因此，基板110的第二側（底側）110b和裝置堆疊120的底側120b可以被曝露。
圖2G顯示處於稍後製造階段的半導體裝置100的橫截面視圖，並且圖2H顯示處於稍後製造階段的所述半導體裝置的透視圖。在圖2G所示的實例中，可以將外部互連150連接到基板110的外部端子113。外部互連150可以包括導電凸塊、球或柱（如杆或導線），並且可以包括例如焊料體、銅體或焊料蓋。外部互連150可以包括錫（Sn）、銀（Ag）、鉛（Pb）、銅（Cu）、Sn-Pb、Sn37-Pb、Sn95-Pb、Sn-Pb-Ag、Sn-Cu、Sn-Ag、Sn-Au、Sn-Bi或Sn-Ag-Cu。外部互連150可以通過例如落球（ball drop）製程、絲網印刷製程或電鍍製程形成。外部互連150的高度可以在約20 μm到約50 μm的範圍內。外部互連150可以在半導體裝置100與外部組件之間提供電連接路徑。另外，在連接外部互連150之後，可以執行用於將排列的基板110彼此分離的單一化製程。因此，如圖2H所示，可以完成半導體裝置100。
圖3示出了示例半導體裝置200的橫截面視圖。在圖3所示的實例中，半導體裝置200可以包括具有模塊101（來自圖1的半導體裝置100）和模塊201的模塊堆疊290以及外部互連150和250。半導體裝置200可以被形成為具有包括模塊101和201的模塊堆疊。
第一模塊101可以包括基板110、裝置堆疊120、內部互連130和囊封物140。第二模塊201可以包括基板210、裝置堆疊220、內部互連230、囊封物240和垂直互連260。基板210可以包括空腔211、內部端子212和外部端子213。裝置堆疊220可以包括裝置221、222、223和224。另外，裝置221、222、223和224可以分別包括裝置端子221a、222a、223a和224a。
在一些實例中，模塊201可以包括與先前描述的模塊101的元件、特徵、材料或形成製程類似的對應的元件、特徵、材料或形成製程。例如，模塊201的項目210、211、212、213、220、221、221a、222、222a、223、223a、224、224a、230、240、250可以分別對應于或類似於先前描述的模塊101的項目110、111、112、113、120、121、121a、122、122a、123、123a、124、124a、130、140、150。模塊201還包括耦接到基板210的內部端子212的垂直互連260。
在一些實例中，基板210、內部互連230、囊封物240和外部互連250可以包括或被稱為半導體封裝，並且可以為裝置堆疊220提供保護，使其免受外部元件或環境曝露的影響。另外，所述半導體封裝可以在外部組件與裝置堆疊220之間提供電耦接。在一些實例中，模塊201可以包括或被稱為半導體封裝。在一些實例中，具有堆疊的模塊101和201的半導體裝置200可以包括或被稱為層疊封裝（Package On Package，POP）裝置。
圖4A到4G示出了用於製造示例半導體裝置的示例方法的橫截面視圖。圖4A示出了處於早期製造階段的半導體裝置200的橫截面視圖。
在圖4A所示的實例中，可以將基板210附接到載體10的頂部部分，並且可以在基板210上形成垂直互連260或將所述垂直互連附接到所述基板。儘管在圖4A中示出了單個基板10附接到載體10，但是可以將多個基板210彼此緊鄰地排列在載體10上以同時產生多個模塊101。載體10可以包括基底層11和可拆卸層12。
基板210可以包括空腔211、內部端子212和外部端子213。內部端子212和外部端子213可以通過基板導體或內部電路系統穿過基板210在內部彼此電連接。空腔211可以完全穿過基板210。
垂直互連260可以形成於基板210的內部端子212上或耦接到所述內部端子。在一些實例中，垂直互連260可以包括與先前描述的互連150的元件、特徵、材料或形成製程類似的對應的元件、特徵、材料或形成製程。在一些實例中，垂直互連260的高度可以在約50 μm到約100 μm的範圍內。垂直互連260可以在第一模塊101與第二模塊201之間提供電連接路徑。在一些實例中，垂直互連260可以提供被配置成允許將模塊進行堆疊的端子。
圖4B示出了處於稍後製造階段的半導體裝置200的橫截面視圖。在圖4B所示的實例中，可以在空腔211中形成裝置堆疊220，並且形成內部互連230。裝置堆疊220可以包括電子裝置221-224。儘管在圖4B中示出了裝置堆疊220包括四個電子裝置221-224，但是這不是對本公開的限制。在一些實例中，裝置堆疊220可以包括多於四個電子裝置或少於四個電子裝置。在一些實例中，可以將第一電子裝置221附接到載體10的位於空腔211中的頂側，並且可以使用黏合劑20將第二電子裝置222附接到第一電子裝置221的頂側，以便使第一電子裝置221的頂側的包括裝置端子221a的一部分曝露。可以使用黏合劑20附接第三電子裝置223以覆蓋第二電子裝置222的頂側，以便使第二電子裝置222的頂側的包括裝置端子222a的一部分曝露，並且可以使用黏合劑20附接第四電子裝置224以覆蓋第三電子裝置223的頂側，以便使第三電子裝置223的頂側的包括裝置端子223a的一部分曝露。在一些實例中，內部互連230可以將基板210與相應的電子裝置221-224中的一個或多個電子裝置電耦接，或者可以將裝置端子221a、222a、223a或224a彼此耦接。在一些實例中，裝置堆疊220可以傾斜地堆疊，如以階梯配置堆疊，其中電子裝置221-224使鄰近的電子裝置221-224的對應裝置端子221a、222a、223a、224a朝半導體裝置200的同一側曝露。裝置堆疊220的高度可以在約110 μm到約130 μm的範圍內。
圖4C示出了處於稍後製造階段的半導體裝置200的橫截面視圖。在圖4C所示的實例中，囊封物240可以囊封裝置堆疊220、內部互連230和垂直互連260。另外，還可以在裝置堆疊220與基板之間的空腔211中形成囊封物240。在一些實例中，囊封物240可以包覆模製裝置堆疊220、內部互連130和垂直互連260，並且可以將所述囊封物的頂側磨削。囊封物240的高度可以在約100 μm到約200 μm的範圍內。囊封物240可以保護裝置堆疊220、內部互連230和垂直互連260免受外部環境的影響。
圖4D示出了處於稍後製造階段的半導體裝置200的橫截面視圖。在圖4D所示的實例中，可以去除定位在基板210下方的載體10。因此，基板210的第二側（底側）210b和裝置堆疊220的底側可以被曝露。
圖4E示出了處於稍後製造階段的半導體裝置200的橫截面視圖。在圖4E所示的實例中，可以通過囊封物240的相應開口或通孔241使垂直互連260曝露。在一些實例中，開口241可以通過借助於鋸切製程、磨削製程、雷射製程或蝕刻製程去除囊封物240的一部分來形成。在一些實例中，垂直互連260部分延伸穿過囊封物240，使得垂直互連260的頂端低於囊封物240的頂側或相對於所述頂側下沉。在一些實例中，垂直互連260完全延伸穿過囊封物240，使得垂直互連260的頂端與囊封物240的頂側基本上共面或凸出超過所述頂側。在一些實例中，通孔241與垂直互連260的形狀或側壁接觸或相符，而無論是部分還是完全穿到囊封物240的頂側。
圖4F示出了處於稍後製造階段的半導體裝置200的橫截面視圖。在圖4F所示的實例中，可以將外部互連250連接到基板210的外部端子213。
圖4G示出了處於稍後製造階段的半導體裝置200的橫截面視圖。在圖4G所示的實例中，半導體裝置200可以包括彼此堆疊的模塊101和201。儘管示出了兩個堆疊的模塊，但是這不是對本公開的限制。在一些實例中，半導體裝置500可以包括多於兩個堆疊的模塊或少於兩個堆疊的模塊。模塊201和101可以被堆疊成使得垂直互連260和150彼此電連接。在一些實例中，可以將模塊201的所形成的垂直互連260和模塊101的互連150熔化或回流在一起，從而將所述模塊彼此電連接。儘管示出了半導體裝置200包括模塊101和201，但是可以存本公開的其它模塊或電子裝置可以代替此類模塊101或201中的一個或多個模塊的實例。
圖4H示出了示例半導體裝置200'的橫截面視圖。在圖4H所示的實例中，半導體裝置200'可以包括半導體裝置200、基底基板310、囊封物340、基底互連350和底部填料345。垂直互連260在圖4H中被示出為柱（先前描述的用於垂直互連260的選擇方案之一），但是其可以包括其它互連260選擇方案中的任何選擇方案。在本實例中，垂直互連260的頂端與囊封物240的頂側基本上共面。在一些實例中，包括封裝半導體裝置200的半導體裝置200'可以包括或被稱為內嵌封裝（Package-In-Package，PIP）裝置。
在一些實例中，基底基板310可以包括與先前描述的基板110的元件、特徵、材料或形成製程類似的對應的元件、特徵、材料或形成製程。在本實例中，基板310不包括和基板110的空腔111一樣的空腔。在一些實例中，囊封物340可以包括與先前描述的囊封物140的元件、特徵、材料或形成製程類似的對應的元件、特徵、材料或形成製程。
在一些實例中，可以在模塊201與基板310之間或模塊101與模塊201之間提供底部填料345。在一些實例中，底部填料345可以覆蓋模塊201的側壁。在一些實例中，底部填料345可以覆蓋模塊101的側壁。在一些實例中，模塊101的頂側或模塊101的側壁的頂部部分可以保持不被底部填料345覆蓋。底部填料345在一些實例中可以省略，或者可以被視為囊封物340的一部分。在一些實例中，底部填料345和囊封物340可以包括不同的材料層。在一些實例中，底部填料345可以類似于囊封物340，或者底部填料345和囊封物340可以包括同一材料層。在一些實例中，底部填料345可以被稱為電介質、絕緣膏或非導電膏。在一些實例中，底部填料345可以是不具有無機填料的樹脂或電介質。在一些實例中，可以使用毛細管作用將底部填料345插入基板310與模塊201之間，或者插入模塊201與模塊101之間。在一些實例中，可以在將模塊201與基板310耦接之前或在將模塊101與模塊201耦接之前應用底部填料180。本公開中的其它實例可以包括位於相應的基板或模塊之間或周圍的類似於底部填料345的底部填料。
圖5示出了示例半導體裝置300的橫截面視圖。在圖5所示的實例中，半導體裝置300可以包括基底基板310、模塊堆疊390、囊封物340和基底互連350。模塊堆疊390可以包括本公開中描述的模塊中的兩個或兩個以上模塊的堆疊，如模塊101的堆疊。基底基板310可以包括內部基底端子312和外部基底端子313。在一些實例中，包括模塊101的封裝的半導體裝置300可以包括或被稱為內嵌封裝（PIP）裝置。
圖6A到6C示出了用於製造示例半導體裝置的示例方法的橫截面視圖。圖6A示出了處於早期製造階段的半導體裝置300的橫截面視圖。
在圖6A所示的實例中，可以提供基底基板310。在一些實例中，基底基板310可以包括與先前描述的基板110的元件、特徵、材料或形成製程類似的對應的元件、特徵、材料或形成製程。例如，基板310包括可以對應地類似於基板110的基板導電結構115、內部端子112、外部端子113和基板導體115a的基板導電結構315、內部基底端子312、外部基底端子313和基板導體315a。在本實例中，基板310不包括和基板110的空腔111一樣的空腔。
圖6B示出了處於稍後製造階段的半導體裝置300的橫截面視圖。在圖6B所示的實例中，可以添加模塊堆疊390，其中模塊101堆疊於基底基板310上，並且模塊互連330可以將模塊堆疊390與基底基板310電連接。可以使用黏合劑將模塊堆疊390附接到基底基板310的頂側，使得基板110的側110b面朝上。因此，基板110的外部端子113可以被曝露。在一些實例中，模塊101可以以之字形配置堆疊於基底基板310的頂側上。儘管半導體裝置300在圖6B中被示出為包括四個模塊101，但是這不是對本公開的限制。在一些實例中，半導體裝置300可以包括多於四個模塊101或少於四個模塊101。儘管半導體裝置300在圖6B中被示出為包括具有模塊101的模塊堆疊390，但是可以存在本公開的其它模塊或電子裝置可以代替此類模塊101中的一個或多個模塊的實例。
模塊互連330可以電連接在模塊101的外部端子113與基底基板310的內部基底端子312之間，或者電連接在不同模塊101的外部端子113之間。在一些實例中，模塊互連330可以被稱為導線、導電線或接合線。模塊互連330可以包括例如導電材料，如金屬材料、金、銀、鋁或銅。在一些實例中，模塊互連330可以通過引線接合電連接在模塊101的外部端子113與基底基板310的內部基底端子312之間。模塊互連330可以在模塊101與基底基板310之間或在模塊101中的不同模塊之間提供電耦接。
圖6C示出了處於稍後製造階段的半導體裝置300的橫截面視圖。在圖6C所示的實例中，囊封物340可以覆蓋模塊堆疊390、模塊互連330和基底基板310。基底互連350可以連接到基底基板310的外部基底端子313。在一些實例中，囊封物340可以包括與先前描述的囊封物140的元件、特徵、材料或形成製程類似的對應的元件、特徵、材料或形成製程。囊封物340可以保護模塊堆疊390和模塊互連330免受外部環境的影響。
在一些實例中，基底互連350可以包括與先前描述的互連150的元件、特徵、材料或形成製程類似的對應的元件、特徵、材料或形成製程。基底互連350可以在半導體裝置300與如主板或PCB板等外部組件之間提供電連接路徑。
模塊堆疊390的模塊可以包括彼此不同的朝向。在一些實例中，模塊堆疊390的模塊可以通過模塊互連330耦接到基底基板310的不同側或邊緣。
基底基板310可以包括未被模塊堆疊390的覆蓋區覆蓋的基底邊緣316和317。基底基板310的基底邊緣316和317可以分別鄰近模塊堆疊390的模塊堆疊側396和397。在一些實例中，模塊堆疊390的模塊可以在其相應的模塊頂側處包括其相應的基板110的相應的模塊端子113。在本實例中，模塊堆疊390的模塊101可以包括向上堆疊於基底基板310上的模塊3011、3012、3013和3014。模塊3011和3013在第一方向上朝向，使得其相應的模塊端子113與模塊堆疊側397或基底邊緣317相比鄰近或更靠近模塊堆疊側396或基底邊緣316。相反，模塊3012和3014在第二方向上朝向，使得其相應的模塊端子113與模塊堆疊側396或基底邊緣316相比鄰近或更靠近模塊堆疊側397或基底邊緣317。模塊互連330從模塊3011和3013的模塊端子113延伸到基板310的鄰近基底邊緣316。相反，模塊互連330從模塊3012和3014的模塊端子113延伸到基板310的鄰近基底邊緣317。
與所有模塊都具有同一朝向並且耦接到基板310的同一基底邊緣的情形相比，模塊堆疊390的模塊的此類不同朝向允許信號在基底基板310周圍更均勻地分佈。與所有模塊都具有同一朝向並且模塊互連330中的一些模塊互連反而需要路由到基板310的更遠基底邊緣的情形相比，模塊堆疊390的模塊的此類不同朝向允許模塊互連330的信號路徑更短、更快。
圖7示出了示例半導體裝置300'的橫截面視圖。在圖7所示的實例中，半導體裝置300'可以包括基底基板310、模塊堆疊390'、模塊互連330、囊封物340和基底互連350。在一些實例中，半導體裝置300'可以包括與先前描述的半導體裝置300的元件、特徵、材料或形成製程類似的對應的元件、特徵、材料或形成製程。在一些實例中，模塊可以以偏移配置堆疊以使鄰近的模塊101的對應外部端子113曝露。例如，圖5-6所示的模塊堆疊390包括呈交錯或之字形圖案的偏移模塊配置，並且圖7所示的模塊堆疊390'包括呈階梯圖案的偏移模塊配置。
圖8示出了示例半導體裝置400的橫截面視圖。在圖8所示的實例中，半導體裝置400可以包括基板110、裝置堆疊420、內部互連130、囊封物440a和440b以及互連450a和450b。
裝置堆疊420可以包括電子裝置421、422、423和424。另外，電子裝置421、422、423和424可以分別包括裝置端子421a、422a、423a和424a。
圖9A到9G示出了用於製造示例半導體裝置的示例方法的橫截面視圖。圖9A示出了處於早期製造階段的半導體裝置400的橫截面視圖。
在圖9A所示的實例中，可以將基板110以及電子裝置421和422附接到載體10的頂部部分。基板110可以包括空腔111、內部端子112和外部端子113。在一些實例中，電子裝置421或422可以包括與先前描述的電子裝置121-124的元件、特徵、材料或形成製程類似的對應的元件、特徵、材料或形成製程。裝置421和422可以分別包括裝置端子421a和422a。可以將裝置421和422依次堆疊於空腔111中。在一些實例中，可以將第一電子裝置421附接到載體10的位於空腔111中的頂側，並且可以使用黏合劑20將第二電子裝置422附接到第一電子裝置421的頂側，以便使第一電子裝置421的頂側的包括裝置端子421a的一部分曝露。另外，電子裝置421和422可以被形成為使得電子裝置421和422的高度之和小於基板110的高度。
圖9B示出了處於稍後製造階段的半導體裝置400的橫截面視圖。在圖9B所示的實例中，可以將互連450a電連接到基板110的第一側110a上的內部端子112。內部互連130可以將基板110與電子裝置421和422的裝置端子421a和422a電連接，或者可以將裝置端子421a和422a彼此電連接。在一些實例中，互連450a可以包括與先前描述的互連150或260的元件、特徵、材料或形成製程類似的對應的元件、特徵、材料或形成製程。
圖9C示出了處於稍後製造階段的半導體裝置400的橫截面視圖。在圖9C所示的實例中，囊封物440a可以囊封電子裝置421和422以及內部互連130。另外，囊封物440a可以覆蓋基板110的第一側（頂側）110a，並且可以囊封互連450a的一部分。還可以在電子裝置421-422與基板110之間的空腔111中形成囊封物440a。在一些實例中，囊封物440a可以包括與先前描述的囊封物140的元件、特徵、材料或形成製程類似的對應的元件、特徵、材料或形成製程。囊封物440a的高度可以在約120 μm到約150 μm的範圍內。囊封物440a可以保護電子裝置421和422以及內部互連130免受外部環境的影響。
圖9D示出了處於稍後製造階段的半導體裝置400的橫截面視圖。在圖9D所示的實例中，可以去除定位在基板110下方的載體10。可以將基板110翻轉，使得其第二側（底側）110b面朝上。在去除了載體10的情況下，可以將電子裝置423堆疊於電子裝置421上，使得電子裝置422和423堆疊在電子裝置421的相對側處。電子裝置423從囊封物440a凸出，使其側壁和其（背離電子裝置421的）頂側從囊封物440a曝露。
在一些實例中，電子裝置424可以作為裝置堆疊420的一部分堆疊於電子裝置423上。電子裝置423和424可以分別包括裝置端子423a和424a。在一些實例中，可以使用黏合劑20將第三電子裝置423附接到第一電子裝置421的頂部部分，並且可以使用黏合劑20將第四電子裝置424附接到第三電子裝置423的頂部部分，以便使第三電子裝置423的頂側的包括裝置端子423a的一部分曝露。裝置堆疊420可以被堆疊成使得第一電子裝置421的裝置端子421a和第二電子裝置422的裝置端子422a面向第一方向，並且第三電子裝置423的裝置端子423a和第四電子裝置424的裝置端子424a面向與第一方向相反的第二方向。
圖9E示出了處於稍後製造階段的半導體裝置400的橫截面視圖。在圖9E所示的實例中，可以將互連450b電連接到基板110的外部端子113。內部互連130可以將基板110與電子裝置423和424的裝置端子423a和424a電連接，或者可以將裝置端子423a和424a彼此電連接。在一些實例中，互連450b可以包括與先前描述的互連150、260或40a的元件、特徵、材料或形成製程類似的對應的元件、特徵、材料或形成製程。在一些實例中，互連450b可以在半導體裝置400與堆疊於半導體裝置400上的另一個半導體裝置或封裝之間提供電連接路徑。
圖9F示出了處於稍後製造階段的半導體裝置400的橫截面視圖。在圖9F所示的實例中，囊封物440b可以囊封電子裝置423和424、內部互連130以及互連450b。在一些實例中，囊封物440b可以包括與先前描述的囊封物440a的元件、特徵、材料或形成製程類似的對應的元件、特徵、材料或形成製程。囊封物440b可以接觸囊封物440a，並且可以覆蓋基板110的第二側110b。囊封物440b的高度可以在約120 μm到約150 μm的範圍內。囊封物440b可以保護電子裝置423和424、內部互連130以及外部互連440b免受外部環境的影響。
圖9G示出了處於稍後製造階段的半導體裝置400的橫截面視圖。在圖9G所示的實例中，可以通過在囊封物440b中形成相應的開口或通孔441來使互連450b曝露。在一些實例中，開口441可以通過借助於鋸切製程、磨削製程、雷射製程或蝕刻製程去除囊封物440b的一部分來形成。在一些實例中，互連450b部分延伸穿過囊封物440b，使得互連450b的頂端低於囊封物440b的頂側或相對於所述頂側下沉。在一些實例中，互連450b完全延伸穿過囊封物440b，使得互連450b的頂端與囊封物440b的頂側基本上共面或凸出超過所述頂側。在一些實例中，通孔441與互連450b的形狀或側壁接觸或相符，而無論是部分還是完全穿到囊封物440b的頂側。
圖10示出了示例半導體裝置500的橫截面視圖。在圖10所示的實例中，半導體裝置500可以包括具有彼此堆疊的半導體裝置400的模塊堆疊590。在一些實例中，半導體裝置400可以通過圖9A到9G所示的方法來製造。彼此堆疊的半導體裝置400中的每個半導體裝置可以被稱為模塊。儘管示出了三個彼此堆疊的模塊400，但是這不是對本公開的限制。在一些實例中，半導體裝置500可以包括多於三個堆疊的模塊或少於三個堆疊的模塊。模塊400可以被堆疊成使得互連450a和450b彼此電連接。在一些實例中，可以使形成於模塊400的空腔441中的互連450b和形成於另一個模塊的基板的第一側上的互連450a熔化或回流在一起，從而將模塊400彼此電連接。儘管顯示半導體裝置500包括模塊400，但是可以存在本公開的其它模塊或電子裝置可以代替此類模塊400中的一個或多個模塊的實例。
圖11示出了示例半導體裝置600的橫截面視圖。在圖11所示的實例中，半導體裝置600可以包括基板610、裝置堆疊120、內部互連130、囊封物140以及外部互連150。在一些實例中，半導體裝置600可以包括或被稱為模塊601。
基板610可以包括基板突出部（ledge）部分6101和基板垂直部分6102。基板突出部部分6101可以包括突出部615。另外，基板610可以包括空腔611、內部端子612和外部端子613。裝置堆疊120可以包括電子裝置121、122、123和124。另外，電子裝置121、122、123和124可以分別包括裝置端子121a、122a、123a和124a。
基板610、內部互連130、囊封物140和外部互連150可以包括或被稱為半導體封裝，並且可以為裝置堆疊120提供保護，使其免受外部元件或環境曝露的影響。另外，所述半導體封裝可以在外部組件與裝置堆疊120之間提供電耦接。
圖12A到12D示出了用於製造示例半導體裝置的示例方法的橫截面視圖。圖12A示出了處於早期製造階段的半導體裝置600的橫截面視圖。
在圖12A所示的實例中，可以在載體10的頂部部分上形成基板610或者將其附接到所述頂部部分。基板610可以包括空腔611。在一些實例中，空腔611可以包括具有第一寬度d1並且穿過基板610的第一側610a和第二側610b的孔口610d1，以及之後形成並穿過基板610的一部分的具有第二寬度d2的孔口610d2。第一寬度d1可以小於第二寬度d2（d1＜d2）。在一些實例中，第一寬度d1可以由基板突出部部分6101定界或限定，並且第二寬度d2可以由基板垂直部6102定界或限定。在一些實例中，空腔611可以通過形成具有第二寬度d2的孔口610d2並形成具有第一寬度d1的孔口610d1來形成。在一些實例中，可以使用雷射、刀片或衝壓工具來形成空腔611。在一些實例中，基板突出部部分6101和基板垂直部分6102可以是耦接在一起作為單一基板的不同基板。在一些實例中，可以形成基板突出部部分6101（具有或不具有孔口610d1）或基板垂直部分6102（具有或不具有孔口610d2）中的第一部分，並且可以將第二部分形成於所述第一部分上。在一些實例中，空腔611可以提供可以安裝裝置堆疊120的空間。
基板610可以包括具有突出部615的基板突出部部分6101以及基板垂直部分6102。基板突出部部分6101可以限定基板610的底部，並且可以包括比基板垂直部分6102朝空腔611側向凸出得更遠的突出部615。基板垂直部分6102可以限定基板610的頂部，並且可以定位在基板突出部部分6101上。
在一些實例中，基板610可以包括內部端子612和外部端子613。內部端子612可以形成於突出部615上。在一些實例中，內部端子612或外部端子613可以包括與先前描述的內部端子112或外部端子113的元件、特徵、材料或形成製程類似的對應的元件、特徵、材料或形成製程。在一些實例中，內部端子612可以以用於來往於基板610和裝置堆疊120路由電信號的電觸點的形式提供。
外部端子613可以定位於基板610的第一側（頂側）610a和第二側（底側）610b上。定位於第一側610a上的外部端子613和定位於第二側610b上的外部端子613可以通過內部電路系統或基板導體615a穿過基板610在內部彼此電連接。另外，外部端子613可以通過內部電路系統或基板導體615a穿過基板610在內部電連接到內部端子612。在一些實例中，外部端子613可以以用於來往於基板610和如主板或PCB板等外部組件路由電信號的電觸點的形式提供。
圖12B示出了處於稍後製造階段的半導體裝置600的橫截面視圖。在圖12B所示的實例中，可以在空腔611中形成裝置堆疊120，並且內部互連130可以將基板610和裝置堆疊120或電子裝置121、122、123和124中的每個電子裝置電連接。在一些實例中，裝置堆疊120的高度可以比基板610的高度小。
在一些實例中，內部互連130可以將基板610的突出部615上的內部端子612與電子裝置121-124的裝置端子121a-124a中的任何裝置端子電連接。在一些實例中，結合突出部615可以減小半導體裝置600的尺寸，特別是高度。在一些實例中，內部互連130可以將裝置端子121a、122a、123a或124a彼此電耦接。
圖12C示出了處於稍後製造階段的半導體裝置600的橫截面視圖。在圖12C所示的實例中，囊封物140可以囊封裝置堆疊120和內部互連130。在一些實例中，囊封物140可以形成於空腔611中並且可以使基板610的第一側610a曝露於外部。囊封物140可以保護裝置堆疊120和內部互連130免受外部環境的影響。
圖12D示出了處於稍後製造階段的半導體裝置600的橫截面視圖。在圖12D所示的實例中，可以將定位在基板610下方的載體10去除，並且可以將外部互連150連接到外部端子613。在一些實例中，可以將載體10與基板610分離，從而使定位在基板610的第二側610b上的外部端子613曝露。外部互連150可以電連接到定位在基板610的第二側610b上的外部端子613。外部互連150可以在半導體裝置600與如主板或PCB板等外部組件之間提供電連接路徑。
圖13示出了示例半導體裝置700的橫截面視圖。在圖13所示的實例中，半導體裝置700可以包括具有彼此堆疊的模塊601的模塊堆疊790、接口結構730和外部互連150。在一些實例中，可以通過堆疊圖11-12的模塊601來形成半導體裝置700。儘管示出了四個模塊601，但這不是對本公開的限制。在其它實例中，可以通過堆疊多於四個模塊601或少於四個模塊601來形成半導體裝置700。儘管示出了半導體裝置700包括模塊601，但是可以存在本公開的其它模塊或電子裝置可以代替此類模塊601中的一個或多個模塊的實例。
模塊601可以使用接口結構730而耦接在一起並且彼此電連接。在一些實例中，接口結構730可以包括導電黏合劑，如各向異性導電膜（anisotropic conductive film，ACF）。導電黏合劑730可以包括絕緣層和分散在絕緣層中的導電顆粒，如金屬顆粒或塗覆有金屬的聚合物顆粒。在一些實例中，導電黏合劑730可以插置在模塊601之間並且經受加熱和壓力，從而利用導電顆粒將外部端子613彼此電連接。導電黏合劑730的不具有外部端子613的部分可以通過絕緣層彼此電絕緣。在一些實例中，導電黏合劑730或其導電顆粒可以包括或被稱為互連。外部互連150可以連接到半導體裝置700的最底部模塊的外部端子613。可以存在接口結構730可以包括類似于互連150的互連，而無論是附加於導電黏合劑還是代替導電黏合劑，以耦接半導體裝置700的不同模塊的實例。
圖14示出了示例半導體裝置700'的橫截面視圖。在圖14所示的實例中，半導體裝置700'可以包括基底基板310、具有堆疊模塊601的模塊堆疊790、導電黏合劑730、囊封物340和外部互連350。基底基板310可以包括位於其第一側（頂側）上的內部基底端子312以及位於其第二側（底側）上的外部基底端子313，所述第二側與所述基底基板的第一側相對。在一些實例中，包括模塊601的封裝的半導體裝置700'可以包括或被稱為內嵌封裝（PIP）裝置。
在一些實例中，可以通過將模塊601堆疊於基底基板310上來形成半導體裝置700'。在一些實例中，可以使用導電黏合劑730將模塊601彼此堆疊。在一些實例中，可以使用相應的互連150將模塊601彼此堆疊。囊封物340可以囊封模塊601和基底基板310的頂部，並且外部互連350可以電連接到基底基板310的外部基底端子313。儘管示出了半導體裝置700'包括模塊601，但是可以存在本公開的其它模塊或電子裝置可以代替此類模塊601中的一個或多個模塊的實例。
本公開包含對某些實例的引用，然而，本領域的技術人員應理解的是，在不脫離本公開的範圍的情況下，可以作出各種改變並且可以取代等同物。另外，在不脫離本公開的範圍的情況下，可以對所公開的實例進行修改。因此，意圖在於：本公開不受限於所公開的實例，而是本公開將包含落入所附申請專利範圍的範疇內的所有實施例。
10:載體 11:基底層 12:可拆卸層 20:黏合劑 100、100’:半導體裝置 101:模塊 110:基板 110a:基板110的第一側（頂側） 110b:基板110的第二側（底側） 110i:內側壁 110s:外側壁 111:空腔 112:內部端子 113:外部端子 114:基板介電結構 115:基板導電結構 115a:基板導體 120:裝置堆疊 121:電子裝置/第一電子裝置 121a:裝置端子 122:電子裝置/第二電子裝置 122a:裝置端子 123:電子裝置/第三電子裝置 123a:裝置端子 124:電子裝置/第四電子裝置 124a:裝置端子 130:內部互連 140、140’:囊封物 150:外部互連 200、200’:半導體裝置 201:第二模塊 210:基板 210a:基板210的第一側（頂側） 210b:基板210的第二側（底側） 211:空腔 212:內部端子 213:外部端子 220:裝置堆疊 221:裝置 221a:裝置端子 222:裝置 222a:裝置端子 223:裝置 223a:裝置端子 224:裝置 224a:裝置端子 230:內部互連 240:囊封物 241:開口或通孔 250:外部互連 260、260’:垂直互連 290:模塊堆疊 300、300’:半導體裝置 310:基底基板 312:內部基底端子 313:外部基底端子 315:基板導電結構 315a:基板導體 316:基底邊緣 317:基底邊緣 330:模塊互連 340:囊封物 345:底部填料 350:基底互連 390、390’:模塊堆疊 396:模塊堆疊側 397:模塊堆疊側 400:半導體裝置 420:裝置堆疊 421:電子裝置/第一電子裝置 421a:裝置端子 422:電子裝置/第二電子裝置 422a:裝置端子 423:電子裝置/第三電子裝置 423a:裝置端子 424:電子裝置/第四電子裝置 424a:裝置端子 440a:囊封物 440b:囊封物 441:開口或通孔 450a:互連 450b:互連 500:半導體裝置 590:模塊堆疊 600:半導體裝置 601:模塊 610:基板 610a:基板610的第一側 610b:基板610的第二側 610d1:具有第一寬度d1的孔口 610d2:具有第二寬度d2的孔口 611:空腔 612:內部端子 613:外部端子 615:突出部 700、700’:半導體裝置 730:接口結構/導電黏合劑 790:模塊堆疊 3011:模塊 3012:模塊 3013:模塊 3014:模塊 6101:基板突出部部分 6102:基板垂直部分
[圖1A到1B]示出了示例半導體裝置的橫截面視圖。
[圖2A到2H]示出了用於製造示例半導體裝置的示例方法的橫截面視圖。
[圖3]示出了示例半導體裝置的橫截面視圖。
[圖4A到4H]示出了用於製造示例半導體裝置的示例方法的橫截面視圖。
[圖5]示出了示例半導體裝置的橫截面視圖。
[圖6A到6C]示出了用於製造示例半導體裝置的示例方法的橫截面視圖。
[圖7]示出了示例半導體裝置的橫截面視圖。
[圖8]示出了示例半導體裝置的橫截面視圖。
[圖9A到9G]示出了用於製造示例半導體裝置的示例方法的橫截面視圖。
[圖10]示出了示例半導體裝置的橫截面視圖。
[圖11]示出了示例半導體裝置的橫截面視圖。
[圖12A到12D]示出了用於製造示例半導體裝置的示例方法的橫截面視圖。
[圖13]示出了示例半導體裝置的橫截面視圖。
[圖14]示出了示例半導體裝置的橫截面視圖。
100:半導體裝置
101:模塊
110:基板
110i:內側壁
110s:外側壁
111:空腔
112:內部端子
113:外部端子
120:裝置堆疊
121:電子裝置/第一電子裝置
121a:裝置端子
122:電子裝置/第二電子裝置
122a:裝置端子
123:電子裝置/第三電子裝置
123a:裝置端子
124:電子裝置/第四電子裝置
130:內部互連
140:囊封物
150:外部互連

Claims (20)

  1. 一種半導體裝置，其包括： 基板，所述基板包括： 第一基板側， 第二基板側，所述第二基板側與所述第一基板側相對， 基板外側壁，所述基板外側壁位於所述第一基板側與所述第二基板側之間，以及 基板內側壁，所述基板內側壁在所述第一基板側與所述第二基板側之間限定空腔； 裝置堆疊，所述裝置堆疊位於所述空腔中並且包括： 第一電子裝置；以及 第二電子裝置，所述第二電子裝置堆疊於所述第一電子裝置上； 第一內部互連，所述第一內部互連耦接到所述基板和所述裝置堆疊； 第二內部互連，所述第二內部互連耦接到所述第二電子裝置和所述第一電子裝置；以及 囊封物，所述囊封物覆蓋所述基板內側壁和所述裝置堆疊並且填充所述空腔。
  2. 根據請求項1所述的半導體裝置，其中： 所述裝置堆疊的底部從所述囊封物曝露。
  3. 根據請求項1所述的半導體裝置，其中： 所述第二基板側與所述囊封物的底部和所述裝置堆疊的底部共面。
  4. 根據請求項1所述的半導體裝置，其中： 所述囊封物覆蓋所述第一基板側。
  5. 根據請求項1所述的半導體裝置，其中： 所述第一電子裝置的頂側低於所述第一基板側；並且 所述第二電子裝置的頂側低於所述第一基板側。
  6. 根據請求項5所述的半導體裝置，其中： 所述裝置堆疊包括堆疊於所述第二電子裝置上的第三電子裝置；並且 所述第三電子裝置的頂側高於所述第一基板側。
  7. 根據請求項1所述的半導體裝置，其中： 所述裝置堆疊包括堆疊於所述第二電子裝置上的第三電子裝置； 所述第一電子裝置的頂側包括第一裝置端子； 所述第二電子裝置的頂側包括第二裝置端子； 所述第三電子裝置的頂側包括第三裝置端子； 所述第一基板側包括第一基板端子； 所述裝置堆疊包括偏移配置，其中： 所述第二電子裝置覆蓋所述第一電子裝置的大部分頂側，但是使所述第一裝置端子曝露；並且 所述第三電子裝置覆蓋所述第二電子裝置的大部分頂側，但是使所述第二裝置端子曝露； 所述第一內部互連耦接到所述第一裝置端子中的第一個第一裝置端子和所述第一基板端子； 所述第二內部互連耦接到所述第二裝置端子中的第一個第二裝置端子和所述第一裝置端子中的第二個第一裝置端子；並且 第三內部互連耦接到所述第三裝置端子中的第一個第三裝置端子和所述第二裝置端子中的第二個第二裝置端子。
  8. 根據請求項1所述的半導體裝置，其中： 所述囊封物覆蓋所述基板外側壁。
  9. 根據請求項1所述的半導體裝置，其中： 所述第一內部互連包括耦接到所述基板的第一端和耦接到所述裝置堆疊的第二端；並且 所述第一端的高度高於所述第二端的高度。
  10. 根據請求項1所述的半導體裝置，其中： 所述裝置堆疊包括堆疊於所述第二電子裝置上的第三電子裝置； 所述第一電子裝置的厚度大於所述第二電子裝置的厚度；並且 所述第二電子裝置的厚度與所述第三電子裝置的厚度相同。
  11. 根據請求項1所述的半導體裝置，其包括： 垂直互連，所述垂直互連耦接到所述第一基板側並且由所述囊封物定界， 其中所述囊封物包括囊封物頂側，所述囊封物頂側具有使所述垂直互連曝露的開口。
  12. 根據請求項1所述的半導體裝置，其中： 所述第二電子裝置堆疊於所述第一電子裝置的第一側上； 所述裝置堆疊包括堆疊於所述第一電子裝置的第二側上的第三電子裝置；並且 所述第三電子裝置包括： 從所述囊封物曝露的側壁；以及 背離所述第一電子裝置並且從所述囊封物曝露的側。
  13. 根據請求項1所述的半導體裝置，其中： 所述基板包括： 基板垂直部分，其包括所述第一基板側；以及 基板突出部部分，其包括所述第二基板側的；並且 所述基板突出部部分包括界定所述空腔的第一寬度的突出部； 所述基板垂直部分界定所述空腔的第二寬度，所述第二寬度大於所述第一寬度；並且 所述第一內部互連耦接到所述基板突出部。
  14. 根據請求項1所述的半導體裝置，其中： 所述第一基板側從所述囊封物曝露。
  15. 根據請求項1所述的半導體裝置，其包括： 基底基板； 模塊堆疊，所述模塊堆疊包括： 第一模塊，所述第一模塊位於所述基底基板上並且包括所述基板、所述裝置堆疊、所述第一內部互連和所述第二內部互連以及所述囊封物；以及 第二模塊，所述第二模塊位於所述第一模塊上並且包括具有第二空腔的第二基板、位於所述第二空腔中的第二裝置堆疊，以及覆蓋所述第二裝置堆疊並且填充所述第二空腔的第二囊封物；以及 基底囊封物，所述基底囊封物覆蓋所述基底基板和所述模塊堆疊。
  16. 根據請求項15所述的半導體裝置，其中： 所述基底基板包括鄰近所述模塊堆疊的第一側的第一基底邊緣和鄰近所述模塊堆疊的第二側的第二基底邊緣； 所述第一模塊的所述基板包括第一模塊端子，所述第一模塊端子位於所述第一模塊的頂側處並且與所述第二基底邊緣相比更靠近所述第一基底邊緣； 所述第二模塊的所述第二基板包括第二模塊端子，所述第二模塊端子位於所述第二模塊的頂側處並且與所述第一基底邊緣相比更靠近所述第二基底邊緣； 第一模塊互連從所述第一模塊端子延伸到所述基底基板的所述第一基底邊緣；並且 第二模塊互連從所述第二模塊端子延伸到所述基底基板的所述第二基底邊緣。
  17. 根據請求項15所述的半導體裝置，其中： 所述模塊堆疊包括： 第三模塊，所述第三模塊位於所述第二模塊上並且包括具有第三空腔的第三基板、位於所述第三空腔中的第三裝置堆疊，以及覆蓋所述第三裝置堆疊並且填充所述第三空腔的第三囊封物； 所述模塊堆疊包括偏移配置，其中： 所述第二模塊使所述第一模塊的頂側的一部分曝露；並且 所述第三模塊使所述第二模塊的頂側的一部分曝露； 並且 所述第二模塊的所述第二基板鄰近所述第二模塊的所述頂側並且在所述第二模塊的所述頂側的所曝露部分處包括端子。
  18. 一種方法，其包括： 接收基板，所述基板包括： 第一基板側， 第二基板側，所述第二基板側與所述第一基板側相對， 基板外側壁，所述基板外側壁位於所述第一基板側與所述第二基板側之間，以及 基板內側壁，所述基板內側壁在所述第一基板側與所述第二基板側之間界定空腔； 在所述空腔中提供裝置堆疊，並且所述裝置堆疊包括： 第一電子裝置；以及 第二電子裝置，所述第二電子裝置堆疊於所述第一電子裝置上； 提供第一內部互連，所述第一內部互連耦接到所述基板和所述裝置堆疊； 提供第二內部互連，所述第二內部互連耦接到所述第二電子裝置和所述第一電子裝置；以及 提供囊封物，所述囊封物覆蓋所述基板內側壁和所述裝置堆疊並且填充所述空腔。
  19. 根據請求項18所述的方法，其包括： 將所述基板附接到載體； 將所述裝置堆疊的所述第一電子裝置附接到所述載體； 將所述第一內部互連提供成耦接到所述第一基板側處的端子； 將所述囊封物提供成囊封所述第一內部互連；以及 去除所述載體以露出與所述囊封物的底部和所述裝置堆疊的底部共面的所述第二基板側。
  20. 根據請求項18所述的方法，其包括： 提供基底基板； 提供模塊堆疊，所述模塊堆疊包括： 第一模塊，所述第一模塊位於所述基底基板上並且包括所述基板、所述裝置堆疊、所述第一內部互連和所述第二內部互連、所述囊封物以及位於所述第一模塊的頂側處的第一模塊端子； 第二模塊，所述第二模塊位於所述第一模塊上並且包括具有第二空腔的第二基板、位於所述第二空腔中的第二裝置堆疊、覆蓋所述第二裝置堆疊並且填充所述第二空腔的第二囊封物以及位於所述第二模塊的頂側處的第二模塊端子； 第三模塊，所述第三模塊位於所述第二模塊上並且包括具有第三空腔的第三基板、位於所述第三空腔中的第三裝置堆疊、覆蓋所述第三裝置堆疊並且填充所述第三空腔的第三囊封物以及位於所述第三模塊的頂側處的第三模塊端子；以及 偏移配置，其中： 所述第二模塊使第一模塊端子曝露；並且 所述第三模塊使所述第二模塊端子曝露； 提供第一模塊互連，所述第一模塊互連將所述基底基板與所述模塊堆疊耦接； 提供第二模塊互連，所述第二模塊互連將所述第一模塊端子、所述第二模塊端子或所述第三模塊端子中的一個模塊端子耦接到所述第一模塊端子、所述第二模塊端子或所述第三模塊端子中的另一個模塊端子；以及 提供基底囊封物，所述基底囊封物覆蓋所述基底基板、所述模塊堆疊、所述第一模塊互連和所述第二模塊互連以及所述第一模塊端子、所述第二模塊端子和所述第三模塊端子。
TW109115878A 2019-06-03 2020-05-13 半導體裝置及相關方法 TW202101723A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/429,553 US11398455B2 (en) 2019-06-03 2019-06-03 Semiconductor devices and related methods
US16/429,553 2019-06-03

Publications (1)

Publication Number Publication Date
TW202101723A true TW202101723A (zh) 2021-01-01

Family

ID=73550392

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109115878A TW202101723A (zh) 2019-06-03 2020-05-13 半導體裝置及相關方法

Country Status (4)

Country Link
US (1) US11398455B2 (zh)
KR (1) KR20200139088A (zh)
CN (1) CN112038328A (zh)
TW (1) TW202101723A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210036061A (ko) * 2019-09-25 2021-04-02 에스케이하이닉스 주식회사 적층 반도체 칩을 포함하는 반도체 패키지
DE102020114141B4 (de) * 2019-10-18 2024-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Integriertes schaltungspackage und verfahren

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3512657B2 (ja) * 1998-12-22 2004-03-31 シャープ株式会社 半導体装置
US6265771B1 (en) 1999-01-27 2001-07-24 International Business Machines Corporation Dual chip with heat sink
JP2001077301A (ja) 1999-08-24 2001-03-23 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
JP2002343899A (ja) 2001-05-17 2002-11-29 Sharp Corp 半導体パッケージ用基板、半導体パッケージ
US20050156322A1 (en) * 2001-08-31 2005-07-21 Smith Lee J. Thin semiconductor package including stacked dies
TWI234253B (en) 2002-05-31 2005-06-11 Fujitsu Ltd Semiconductor device and manufacturing method thereof
JP4520355B2 (ja) 2005-04-19 2010-08-04 パナソニック株式会社 半導体モジュール
KR101686553B1 (ko) * 2010-07-12 2016-12-14 삼성전자 주식회사 반도체 패키지 및 패키지 온 패키지
KR101692441B1 (ko) * 2010-08-25 2017-01-03 삼성전자주식회사 반도체 패키지
US8409922B2 (en) 2010-09-14 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming leadframe interposer over semiconductor die and TSV substrate for vertical electrical interconnect
US9263374B2 (en) * 2010-09-28 2016-02-16 Dai Nippon Printing Co., Ltd. Semiconductor device and manufacturing method therefor
KR102063794B1 (ko) * 2013-06-19 2020-01-08 삼성전자 주식회사 적층형 반도체 패키지
US11296052B2 (en) * 2017-09-30 2022-04-05 Intel Corporation TSV-less die stacking using plated pillars/through mold interconnect
KR102509052B1 (ko) * 2018-08-31 2023-03-10 에스케이하이닉스 주식회사 브리지 다이를 포함하는 스택 패키지

Also Published As

Publication number Publication date
KR20200139088A (ko) 2020-12-11
US11398455B2 (en) 2022-07-26
CN112038328A (zh) 2020-12-04
US20200381395A1 (en) 2020-12-03

Similar Documents

Publication Publication Date Title
US20160043041A1 (en) Semiconductor packages and methods of packaging semiconductor devices
TW201742203A (zh) 整合扇出型封裝及其製造方法
US11990411B2 (en) Device chip scale package including a protective layer
US11075188B2 (en) Package structure and assembly structure
US20220181265A1 (en) Semiconductor devices and methods of manufacturing semiconductor devices
TW202121608A (zh) 半導體裝置及製造半導體裝置的方法
US20230386990A1 (en) Wiring structure and method for manufacturing the same
TW202209570A (zh) 半導體裝置及製造半導體裝置的方法
TW202139403A (zh) 半導體裝置及製造半導體裝置的方法
TW202101723A (zh) 半導體裝置及相關方法
US20220293482A1 (en) Semiconductor device and manufacturing method thereof
US11961775B2 (en) Semiconductor devices and related methods
US20230117746A1 (en) Semiconductor devices and methods of manufacturing semiconductor devices
TW202211422A (zh) 半導體裝置和相關方法
US11482496B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
US20210257324A1 (en) Semiconductor package
TW202114092A (zh) 半導體裝置和製造半導體裝置的方法
US11996369B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
US11670623B2 (en) Semiconductor package
KR20230024224A (ko) 반도체 디바이스들 및 반도체 디바이스들을 제조하는 방법들
TW202403983A (zh) 電子裝置及製造電子裝置的方法
TW202226479A (zh) 半導體裝置及製造半導體裝置的方法
TW202406017A (zh) 電子裝置及製造電子裝置的方法