TW202403983A - 電子裝置及製造電子裝置的方法 - Google Patents

電子裝置及製造電子裝置的方法 Download PDF

Info

Publication number
TW202403983A
TW202403983A TW112120727A TW112120727A TW202403983A TW 202403983 A TW202403983 A TW 202403983A TW 112120727 A TW112120727 A TW 112120727A TW 112120727 A TW112120727 A TW 112120727A TW 202403983 A TW202403983 A TW 202403983A
Authority
TW
Taiwan
Prior art keywords
dam
electronic component
substrate
interface material
top side
Prior art date
Application number
TW112120727A
Other languages
English (en)
Inventor
洋道 權
Original Assignee
新加坡商安靠科技新加坡控股私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商安靠科技新加坡控股私人有限公司 filed Critical 新加坡商安靠科技新加坡控股私人有限公司
Publication of TW202403983A publication Critical patent/TW202403983A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1616—Cavity shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/1631—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/16315—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/1632—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/164—Material
    • H01L2924/165—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/164—Material
    • H01L2924/1659—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一種電子裝置包含基板和連接到所述基板的第一電子組件，所述第一電子組件包含第一電子組件頂側。第二電子連接到所述基板，與所述第一電子組件橫向間隔開，且包含第二電子組件頂側。蓋連接到所述基板，且包含蓋頂板以及從所述蓋頂板延伸且界定蓋周邊的蓋壁。壩連接到第一電子裝置頂側和所述蓋周邊內的所述蓋頂板。第一界面材料在所述第一電子組件上方且包含於所述壩內。第二界面材料在所述第二電子組件上方且連接到所述蓋頂板。所述壩使所述第一界面材料與所述第二界面材料分離。所述第一界面材料具有比所述第二界面材料高的熱導率。

Description

電子裝置及製造電子裝置的方法
本揭示內容大體上涉及電子裝置，且更特定地，涉及電子裝置和製造電子裝置的方法。
現有的電子封裝和形成電子封裝的方法是不適當的，例如導致成本過量、可靠性降低、性能相對低或封裝大小過大。通過比較此類方法與本揭示內容並參考圖式，所屬領域的技術人員將清楚常規和傳統方法的其它限制和缺點。
在電子行業中，電晶體裝置和積體電路（IC）裝置的功率密度要求在增加，而節點大小在減小。鑒於這些趨勢，電子封裝的散熱特性已變得更重要。封裝熱阻是電子封裝的從電子晶粒（即，接合點）到指定參考點的散熱能力的量度，所述指定參考點例如殼體、板或環境。電子封裝的常見熱關係包含接合點至空氣熱阻（θ-JA）和接合點至殼體熱阻（θ JC）。θ JA是電子組件從電子晶粒的表面通過所有路徑向環境散熱的能力的量度。θ JC是θ JA的部分，且是電子組件從電子晶粒的表面向電子晶粒包含於其內的封裝的頂部或底部散熱的能力的量度。
本說明書包含涉及電子裝置的結構和相關方法以及其它特徵，所述電子裝置包含例如經配置於尤其具有改進的θ JC性能的多晶片模塊中的半導體裝置。在一些實例中，多個半導體在減少的間隔和不同的散熱要求下裝置放置於基板上。需要較高熱性能的半導體裝置可被配置有較高熱導率界面材料，且需要較低熱性能的半導體裝置可被配置有較低熱導率界面材料。在一些實例中，提供壩結構以分離或減少不同界面材料的互混，且減少較高熱導率界面材料在固化過程期間的任何溢流。所述壩結構可包含被定位以控制溢流界面材料（例如）遠離其它電子組件的排氣口。此外，所述結構和方法促進較高密度整合，改進頭部耗散，且改進可靠性。
在一實例中，電子裝置包含基板，所述基板具有基板頂側、與基板頂側相對的基板底側。第一電子組件連接到基板頂側且具有在基板頂側的遠端的第一電子組件頂側。第二電子組件連接到基板頂側，與第一電子組件橫向間隔開，且具有在基板頂側的遠端的第二電子組件頂側。蓋連接到基板頂側，覆蓋第一電子組件和第二電子組件。所述蓋包含蓋頂板；以及從蓋頂板延伸且界定蓋周邊的蓋壁。壩結構連接到第一電子組件頂側和蓋周邊內的蓋頂板且具有排氣口。第一界面材料在第一電子組件頂側上方且包含於所述壩結構內。第二界面材料在第二電子組件頂側上方且連接到蓋頂板，其中壩結構使第一界面材料與第二界面材料分離。第一界面材料具有比第二界面材料高的熱導率。在一些實例中，第一界面材料是金屬界面材料且第二界面材料是聚合物熱界面材料。
在一實例中，電子裝置包含基板，所述基板具有基板頂側、與基板頂側相對的基板底側且包括基板介電質結構，以及基板導電結構。第一電子組件在基板頂側處連接到基板導電結構且具有在基板頂側的遠端的第一電子組件頂側。第二電子組件在基板頂側處連接到基板導電結構，與第一電子組件橫向間隔開，且具有在基板頂側的遠端的第二電子組件頂側。組件壩連接到第一電子組件頂側且界定組件壩空腔。連接到基板且在第一電子組件和第二電子組件上方的封殼包含：封殼頂板；封殼壁，其從封殼頂板延伸且界定封殼周邊；以及封殼壩，其在封殼周邊內且連接到封殼頂板和組件壩且界定封殼壩空腔。第一界面材料在第一電子組件頂側上方且在組件壩空腔和封殼壩空腔內。第二界面材料在第二電子組件頂側上方，其中組件壩和封殼壩的部分插入於第一界面材料與第二界面材料之間。
在一實例中，製造電子裝置的方法包含提供基板，所述基板具有基板頂側、與基板頂側相對的基板底側且包括基板介電質結構，以及基板導電結構。所述方法包含在基板頂側處將第一電子組件連接到基板導電結構，所述第一電子組件具有在基板頂側的遠端的第一電子組件頂側和耦合到第一電子組件頂側的組件壩，所述組件壩界定組件壩空腔。所述方法包含在基板頂側處將第二電子組件連接到基板導電結構，所述第二電子組件與第一電子組件橫向間隔開且具有在基板頂側的遠端的第二電子組件頂側。所述方法包含在第一電子組件頂側上方且在組件壩空腔內提供第一界面材料。所述方法包含在第二電子組件頂側上方提供第二界面材料。所述方法包含提供封殼，所述封殼包含：封殼頂板；封殼壁，其從封殼頂板延伸且界定封殼周邊；以及封殼壩，其在封殼周邊內且耦合到封殼頂板和組件壩且界定封殼壩空腔。所述方法包含在第一電子組件和第二電子組件上方將封殼連接到基板，其中組件壩和封殼壩使第一界面材料與第二界面材料分離。
以下論述提供電子裝置和製造電子裝置的方法的各種實例。此類實例是非限制性的，且所附申請專利範圍的範疇不應限於公開的特定實例。在以下論述中，術語“實例”和“例如”是非限制性的。
各圖說明一般構造方式，且可能省略熟知特徵和技術的描述和細節以避免不必要地混淆本揭示內容。另外，繪製圖中的元件未必按比例繪製。舉例來說，各圖中的一些元件的尺寸可能相對於其它元件放大，以幫助改進對本揭示內容中論述的實例的理解。不同圖中的相同參考標號表示相同元件。
術語“或”表示由“或”連接的列表中的項目中的任何一或多個項目。作為實例，“x或y”表示三元素集合{(x), (y), (x, y)}中的任一元素。作為另一實例，“x、y或z”表示七元素集合{(x), (y), (z), (x, y), (x, z), (y, z), (x, y, z)}中的任一元素。
術語“包括（comprises/comprising）”和/或“包含（includes/including）”是“開放”術語，且指定所陳述特徵的存在，但不排除一個或多個其它特徵的存在或添加。
術語“第一”、“第二”等可以在本文中用於描述各種元件，並且這些元件不應受這些術語限制。這些術語僅用於將一個元件與另一個元件相區分。因此，例如，在不脫離本揭示內容的教示的情況下，可將本揭示內容中論述的第一元件稱為第二元件。
除非另外指定，否則術語“耦合”可用於描述彼此直接接觸的兩個元件或描述通過一個或多個其它元件間接耦合的兩個元件。舉例來說，如果元件A耦合到元件B，則元件A可直接接觸元件B或通過介入元件C間接耦合到元件B。類似地，術語“在……之上”或“在……上”可用於描述彼此直接接觸的兩個元件或描述通過一個或多個其它元件間接耦合的兩個元件。
本揭示內容還包含其它實例。在附圖、申請專利範圍和/或本揭示內容的描述內容中可以找到此類實例。
圖1A、1B和1C示出實例電子裝置100的橫截面圖和俯視圖。圖1A是沿著圖1C中的線A-A'所取的橫截面視圖，圖1B是沿著圖1C中的線B-B'所取的橫截面視圖，且圖1C是沿圖1A和1B中的線C-C'所取的俯視圖。
在圖1A到1C所示的實例中，電子裝置100可包括基板110、電子組件120、130、140和160、蓋150和外部端子170。
基板110可包括介電質結構111和導電結構112。電子組件120、130、140和160可包括組件端子121、131、141和161。電子組件120可包括組件壩122，且蓋150可包括蓋壩151。組件壩122可包括壩排氣口122d。電子組件120和130可分別包括界面材料129和139。組件壩122、蓋壩151及其組合是壩結構的實例。
基板110、蓋150和外部端子170可包括或稱為電子封裝101或封裝101。電子封裝101可保護電子組件120不受外部元件和/或環境暴露的影響。電子封裝101可提供外部組件或其它電子封裝與電子組件120、130、140和160之間的電耦合。
圖2A、2B-A、2B-B、2C-A、2C-B、2D-A、2D-B、2E-A、2E-B、2F-A和2F-B示出用於製造實例電子裝置100的實例方法的橫截面圖。圖3A、3B和3C示出實例電子裝置100的俯視圖。圖2A和圖2B-A到2F-A是示出沿著圖1C中示出的半導體裝置100的線A-A'所取的橫截面的方法的橫截面圖。圖2B-B到2F-B是示出沿著圖1C中示出的半導體裝置100的線B-B'所取的橫截面的方法的橫截面圖。
圖2A示出在製造的早期階段的電子裝置100的橫截面圖。基板110可包括介電質結構111和導電結構112。
在一些實例中，介電質結構111可以包括或稱為一個或多個介電質層。舉例來說，所述一個或多個介電質層可包括一個或多個介電質層，例如堆疊於彼此上的核心層、聚合物層、預浸料層或焊料遮罩層。導電結構112的一個或多個層或元件可插入或嵌入於介電質結構111的所述一個或多個層之間。介電質結構111的上側和下側可分別為基板110的上側110x和下側110y。在一些實例中，介電質結構111可包括環氧樹脂、酚系樹脂、玻璃環氧樹脂、聚醯亞胺、聚酯、環氧模製化合物或陶瓷。在一些實例中，介電質結構111的厚度的範圍可以是從近似0.02毫米（mm）到近似0.05 mm。
導電結構112可包括一個或多個導電層，且界定具有例如跡線、襯墊、通孔和佈線圖案等元件的導電路徑。導電結構112可包括提供於介電質結構111的上側110x上的向內端子112a、提供於介電質結構111的下側110y上的向外端子112b，和延伸通過介電質結構111的導電路徑112c。
向內端子112a和向外端子112b可以分別具有行和/或列的矩陣形式分別提供於介電質結構111的上側110x和下側110y上。在一些實例中，向內端子112a或向外端子112b可包括或稱為導體、導電材料、基板連接盤、導電連接盤、基板襯墊、佈線襯墊、連接襯墊、微襯墊或凸塊下金屬（under-bump-metallurgy，UBM）。向內端子112a或向外端子112b的厚度的範圍可以是從近似10 μm到近似25 μm。
導電路徑112c可形成於介電質結構111中以耦合向內端子112a與向外端子112b。導電路徑112c可以由一個或多個導電層形成。在一些實例中，導電路徑112c可包括或稱為一個或多個導體、導電材料、通孔、電路圖案、跡線或佈線圖案。在一些實例中，向內端子112a、向外端子112b和導電路徑112c可包括銅、鐵、鎳、金、銀、鈀或錫。
在一些實例中，基板110可包括或稱為印刷電路板、多層基板、層壓基板或模製引線框。在一些實例中，基板110可包括或稱為重新分佈層（redistribution layer，RDL）基板、堆積基板或無核心基板。
在一些實例中，基板110可以是預成型基板。預成型基板可以在附接到電子裝置之前製造並且可以包括在相應導電層之間的介電質層。導電層可以包括銅，並且可以使用電鍍工藝形成。介電質層可以是可以以預先形成的膜的形式而不是以液體的形式附接的相對較厚的不可光成像層，並且可以包含具有用於剛性和/或結構性支撐的股線、織造物和/或其它無機顆粒等填料的樹脂。由於介電質層是不可光成像的，因此可通過使用鑽孔或雷射來形成通孔或開口等特徵。在一些實例中，介電質層可包括預浸材料或味之素堆積膜（Ajinomoto Buildup Film，ABF）。預先形成的基板可包含永久性核心結構或載體，例如包括雙馬來醯亞胺三嗪（bismaleimide triazine，BT）或FR4的介電質材料，且介電質層和導電層可形成於永久性核心結構上。在其它實例中，預先形成的基板可為省略永久性核心結構的無核心基板，且介電質層及導電層可形成於犧牲載體上，所述犧牲載體在形成介電質層及導電層之後且在附接至電子裝置之前移除。預成形基板可又被稱為印刷電路板（printed circuit board，PCB）或層壓基板。此類預成型基板可通過半加成工藝或修改後的半加成工藝來形成。本揭示內容中的其它基板還可以包括預成型基板。
在一些實例中，基板110可為RDL基板。RDL基板可包括一個或多個導電重新分佈層和一個或多個介電質層，且（a）可逐層形成於RDL基板將耦合的電子裝置上方，或（b）可逐層形成於載體上方，且可在電子裝置和RDL基板耦合在一起之後完全移除或至少部分地移除。RDL基板可在圓形晶片上以晶片級工藝逐層製造為晶片級基板，和/或在矩形或方形面板載體上以面板級工藝逐層製造為面板級基板。RDL基板可以增材積層工藝形成，並且可包含與一個或多個導電層交替堆疊的一個或多個介電質層，且限定相應導電重新分佈圖案或跡線，所述導電重新分佈圖案或跡線被配置成共同地（a）將電跡線扇出電子裝置的佔用空間之外，和/或（b）將電跡線扇入電子裝置的佔用空間內。可使用電鍍工藝或無電極鍍覆工藝等鍍覆工藝來形成導電圖案。導電圖案可包括導電材料，例如銅或其它可鍍覆金屬。可使用光圖案化工藝，例如光微影工藝及用於形成光微影遮罩的光阻劑材料來製作導電圖案的位置。RDL基板的介電質層可用光圖案化工藝來圖案化，且可包含光微影遮罩，其中光暴露於光圖案所需特徵，例如介電質層中的通孔。介電質層可以由例如聚醯亞胺（polyimide，PI）、苯並環丁烯（benzocyclobutene，BCB）或聚苯並惡唑（polybenzoxazole，PBO）的光可限定（photo-definable）的有機介電質材料製成。此類介電質材料可以液體形式旋塗或以其它方式塗布，而非以預成型的膜的形式附接。為了准許恰當地形成所要光限定特徵，此類光可限定的介電質材料可省略結構增強劑，或可為無填充物的，沒有股線、織物或其它粒子，並且可干擾來自光圖案化工藝的光。在一些實例中，無填料介電質材料的此類無填料特性可使得所得介電質層的厚度減小。儘管上文描述的可光成像的介電質材料可以是有機材料，但在一些實例中，RDL基板的介電質材料可包括一或多個無機介電質層。無機介電質層的一些實例可以包括氮化矽（Si 3N 4）、氧化矽（SiO 2）和/或SiON。無機介電質層可以通過使用氧化或氮化工藝，而不是使用光限定的有機介電質材料生長無機介電質層來形成。此類無機介電質層可以是無填料的，而無股線、織造物或其它不同的無機顆粒。在一些實例中，RDL基板可以省略永久性核心結構或載體，例如包括雙馬來醯亞胺三嗪（BT）或FR4的介電質材料，並且這些類型的RDL基板可以包括稱為無核心基板。本揭示內容中的其它基板還可以包括RDL基板。
圖2B-A和2B-B示出橫截面圖且圖3A示出在製造的較晚階段的電子裝置100的俯視圖。在圖2B-A、2B-B和3A所示的實例中，電子組件120、130或140可設置成與基板110的相應向內端子112a耦合。
在一些實例中，拾放設備可分別拾取電子組件120、130和140，且將它們放置於基板110的向內端子112a上。在一些實例中，電子組件120、130和140可通過大規模回焊、熱壓縮或雷射輔助接合工藝分別緊固到基板110的向內端子112a。
在一些實例中，電子組件120可包括或稱為半導體晶粒、半導體晶片、半導體封裝或連接盤側電容器（land side capacitor，LSC）。在一些實例中，電子組件130可包括或稱為主動或被動組件。組件端子121可提供於電子組件120的下側上，在行和/或列方向上彼此間隔開。在一些實例中，組件端子121可包括或被稱作襯墊、凸塊、支柱、導電柱或焊料球。組件端子121可以包括導電材料，例如金屬材料、鋁、銅、鋁合金、銅合金或焊料。
組件端子121可包括低熔點材料並且可連接到基板110的向內端子112a。舉例來說，組件端子121的低熔融點材料可包括選自Sn、Ag、Pb、Cu、Sn-Pb、Sn37-Pb、Sn95-Pb、Sn-Pb-Ag、Sn-Cu、Sn-Ag、Sn-Au、Sn-Bi、Sn-Ag-Cu和等效物中的任一種。電子組件120的組件端子121和基板110的向內端子112a可通過組件端子121的低熔點材料彼此電連接。電子組件120的總厚度的範圍可以是從近似100 μm到近似800 μm。
電子組件120可具有四個側。舉例來說，電子組件120可具有四個橫向側120a、120b、120c和120d。四個橫向側120a、120b、120c和120d垂直於電子組件120的頂側。此處，橫向側120a與橫向側120b相對，橫向側120c與橫向側120d相對，且橫向側120c和120d可連接橫向側120a和120b的末端。
在一些實例中，電子組件120可具備組件金屬化物128以均勻地覆蓋上側120x。組件金屬化物128可接觸且附接到電子組件120的上側120x。在一些實例中，組件金屬化物128可包括或稱為背側金屬化物、鍍層或導電膜。舉例來說，組件金屬化物128可包括金、金合金或類似可焊材料。在一些實例中，組件金屬化物128可通過無電電鍍、電解電鍍、濺鍍或物理氣相沉積（physical vapor deposition，PVD）形成。在一些實例中，組件金屬化物128的厚度的範圍可以是從近似0.3 μm到近似30 μm。
組件端子131可提供於電子組件130的下側上。電子組件130可包括類似於先前描述的電子組件120的那些的對應元件、特徵、材料或製造方法。舉例來說，電子組件130的組件端子131可類似於電子組件120的組件端子121。在當前的實例中，電子組件130無需包括組件金屬化物128。與電子組件120相比，電子組件130可為低功率裝置。在一些實例中，電子組件130可以包括或稱為半導體晶粒、半導體晶片或半導體封裝。在一些實例中，電子組件130可包括或稱為主動或被動組件。
在一些實例中，電子組件130可包括一個或多個電子組件。在一些實例中，在基板110上可提供少於或多於六個電子組件130。電子組件130可安置於基板110的上側110x上，與電子組件120的至少一個橫向側間隔開。舉例來說，電子組件130可分別安置於基板110的上側110x上，與具有四個側的電子組件120的三個側間隔開。電子組件130可安放在基板110的上側110x上，使得電子組件130的相應橫向側面對電子組件120的橫向側120a、120b或120c。在一些實例中，電子組件130的橫向側與電子組件120的橫向側之間的距離的範圍可以是從近似50 μm到近似200 μm。在一些實例中，電子組件130的總厚度可較薄或類似於電子組件的厚度。舉例來說，電子組件130的總厚度的範圍可以是從近似100 μm到近似800 μm。
在一些實例中，底部填充物123可插入於電子組件120與基板110之間或電子組件130與基板110之間。底部填充物123可包括或稱為介電質層或非導電膏，並且可為沒有無機填充劑的樹脂。在一些實例中，底部填充物123可在電子組件120和電子組件130耦合到基板110之後固化並且可在電子組件120與基板110之間分配。底部填充物123也可插入於電子組件120與電子組件130之間。底部填充物123可防止電子組件120和電子組件130從基板110電學去耦而免於物理影響或化學影響。
電子組件140可在其下側上具備多個組件端子141。電子組件140可包括類似於先前描述的電子組件120的那些的對應元件、特徵、材料或製造方法。舉例來說，電子組件140的組件端子141可類似於電子組件120的組件端子121。在當前的實例中，電子組件140無需包括組件金屬化物128，並且可為被動裝置。
電子組件140可包括與電子組件120的橫向側和電子組件130的橫向側間隔開安置的一個或多個電子組件。電子組件140可以具有行和/或列的矩陣形式佈置以與電子組件120和130的橫向側間隔開。
電子組件130可定位於電子組件140與電子組件120之間。與電子組件120的橫向側120d間隔開的電子組件140的橫向側可面對電子組件120的橫向側120d。電子組件140與電子組件120之間的距離可大於電子組件130與電子組件120之間的距離。在一些實例中，相應電子組件120、130或140之間的距離的範圍可以是從近似50 μm到近似200 μm。
圖2C-A和2C-B示出橫截面圖且圖3B示出在製造的較晚階段的電子裝置100的俯視圖。在圖2C-A、2C-B和3B所示的實例中，組件壩122可提供於電子組件120的上側120x上。在一些實例中，組件壩122可具有從電子組件120的上側120x的邊緣區向上的預定高度。在一些實例中，組件壩122可設置成與電子組件120的組件金屬化物128接觸。
舉例來說，組件壩122可包括組件壩壁122a、122b和122c且鄰近於矩形電子組件120的上側120x的相應邊緣區向上延伸。電子組件120的上側120x的邊緣區可為鄰近於橫向側120a、120b、120c或120d的上部末端的區。組件壩壁122a、122b、122c可分別提供於鄰近於電子組件120的橫向側120a、120b和120c的上部末端的區中。組件壩壁122a、122b、122c的外側可分別與電子組件120的橫向側120a、120b、120c共面。組件壩壁122a、122b、122c可具有面向彼此的組件壩壁122a的內側和組件壩壁122b的內側。組件壩壁122c可連接組件壩壁122a和組件壩壁122b的末端。組件壩122可保持一側打開，例如呈“C”形狀。組件壩122可界定壩壁122a、122b、122c之間的空腔122z。在一些實例中，組件壩122可包括或稱為聚合物或介電質。在一些實例中，組件壩122可通過分配或印刷來施加，或可以膜的形式附接。在一些實例中，組件壩122的厚度的範圍可以是從近似50 μm到近似200 μm。在一些實例中，組件壩壁122a、122b和122c中的每一個的寬度的範圍可以是從近似50 μm到近似500 μm。
在組件壩122中，壩排氣口122d可鄰近於電子組件120的橫向側120d的上部末端界定。在電子組件120的上側120x中，鄰近於橫向側120d的區可由壩排氣口122d暴露。在一些實例中，壩排氣口122d可被定義為面向彼此的組件壩壁122a與組件壩壁122b之間的間隙。
蓋黏合劑152可鄰近於基板110的上側110x的邊緣提供。電子組件120、130和140可定位在蓋黏合劑152的周邊內。蓋黏合劑152可為正方形環且部分地覆蓋基板110的上側110x。在一些實例中，蓋黏合劑152可具有範圍從近似50 μm到近似250 μm的厚度。在一些實例中，蓋黏合劑152可通過分配而施加到基板110的上側110x。
在一些實例中，蓋黏合劑152可包括或稱為聚合物或介電質。舉例來說，組件壩122和蓋黏合劑152可包括相似或相同材料。在一些實例中，組件壩122和蓋黏合劑152可通過分配工具分別同時施加到電子組件120和基板110。在一些實例中，蓋黏合劑152可包括導電材料，例如焊料或焊膏。
圖2D-A和2D-B示出橫截面圖且圖3C示出在製造的較晚階段的電子裝置100的俯視圖。在圖2D-A、2D-B和3C所示的實例中，界面材料129可提供於電子組件120的上側120x上，且界面材料139可提供於電子組件130的上側130x上。更特定地，根據本說明書，用於界面材料129或界面材料139的界面材料的類型是由電子裝置100內的電子組件（例如，電子組件120和電子組件130）的散熱要求決定的。舉例來說，對於其中電子裝置的接合點溫度預期不超過40攝氏度的電子裝置，可選擇具有小於約5 W/mK的熱導率的界面材料。此類熱界面材料的實例包含聚合物類型熱界面材料，例如矽樹脂、環氧樹脂或具有高度導熱填充劑的氨基甲酸酯，所述高度導熱填充劑例如石墨、氮化硼、銀、鋁或氧化鋁。此類聚合物界面材料可呈黏合劑、凝膠、片材或潤滑脂製劑的形式。對於其中電子裝置的接合點溫度預期超過約90攝氏度或更高的電子裝置，可選擇具有大於約15 W/mK的熱導率的界面材料。此類熱界面材料的實例包含金屬合金材料，例如鎵、鎵合金（例如，具有銦、錫和鋅的合金）、銀合金、錫-銀、銦和銦合金。此類金屬界面材料可呈固體金屬或室溫液體金屬製劑的形式。
在一些實例中，界面材料129可包括或稱為熱界面材料（TIM）或金屬TIM。在一些實例中，界面材料129可包括金屬材料。舉例來說，界面材料129可包括導熱材料，例如比如焊料或焊膏的金屬材料。界面材料129可由導熱材料製成，且因此從具有高功率的電子組件120產生的熱可更容易地傳遞。在一些實例中，界面材料129具有大於約20 W/mK的熱導率。在一些實例中，界面材料129具有大於約50 W/mK的熱導率。在一些實例中，界面材料139可包括或稱為熱界面材料（TIM）或聚合物TIM。在一些實例中，界面材料139具有小於約10 W/mK的熱導率。在一些實例中，界面材料139具有小於約5 W/mK的熱導率。在一些實例中，界面材料129是銦合金熱界面材料且界面材料139是聚合物界面材料。在其中電子組件120是例如半導體功率電晶體、二極體或閘流電晶體（thyristor）等功率裝置且電子組件130是例如記憶體裝置等更低功率裝置的當前實例中，界面材料129具有比界面材料139高的熱導率。
在一些實例中，當界面材料129是金屬或金屬合金熱界面材料時，界面材料129可與電子組件120的組件金屬化物128接觸以減少電子組件120與界面材料129之間的接觸電阻來改進散熱。舉例來說，界面材料129可提供於組件金屬化物128上以填充組件壩122的空腔122z。界面材料129可與組件壩122的組件壩壁122a、122b、122c中的每一個的內側接觸。在一些實例中，界面材料129可通過分配或印刷而施加到組件金屬化物128的上側。在一些實例中，界面材料129的厚度可設置為大於組件壩壁122a、122b和122c中的每一個的厚度。舉例來說，界面材料129的厚度的範圍可以是從近似30 μm到近似300 μm。
在一些實例中，界面材料139可提供於電子組件130的上側130x中的每一個上。舉例來說，界面材料139可接觸電子組件130的上側130x且可接觸組件壩122的組件壩壁122a、122b或122c的外側。組件壩122可防止界面材料129和界面材料139在固化之前或之後混合。在一些實例中，界面材料139可通過多分配或印刷而施加到電子組件130的上側130x。在一些實例中，界面材料139的厚度可類似於界面材料129的厚度。
圖2E-A和2E-B示出在製造的較晚階段的電子裝置100的橫截面圖。在圖2E-A和2E-B所示的實例中，蓋150可附接到基板110的上側110x以覆蓋電子組件120、130和140。圖4示出在蓋150附接到基板110之前的蓋150的仰視圖。蓋150可包括蓋頂板150a和從蓋頂板150a的邊緣向下延伸的蓋壁150b。蓋150可在蓋150的下部部分處包括蓋頂板150a和封殼150c，其中電子組件120、130和140被蓋壁150b包圍。蓋壁150b的下側可通過蓋黏合劑152附接到基板110的上側110x。蓋150可具有其中蓋頂板150a和蓋壁150b通過封殼150c包圍電子組件120、130和140的結構。蓋150可由具有高熱導率和輻射的金屬製成。在一些實例中，蓋150可包括鋁、鋼或銅。在一些實例中，蓋150可被稱為或包括散熱器、帽、罩蓋、囊封單元或保護單元。在一些實例中，蓋150可保護基板110的上側110x和電子組件120、130和140免於外部元件和/或外部暴露的影響。在一些實例中，蓋150可耗散由電子組件120和130產生的熱。蓋150的厚度的範圍可以是從近似0.5 mm到5 mm。
蓋150可具備從蓋頂板150a的下側150y向下突出的蓋壩151。在一些實例中，蓋金屬化物158可提供於定位於蓋壩151內部的蓋頂板150a的下側150y上。當界面材料129是金屬或金屬合金熱熱界面材料時，提供蓋金屬化物158以減少界面材料129與蓋150之間的接觸電阻來改進散熱。蓋金屬化物158可包括類似於先前描述的組件金屬化物128的那些的對應元件、特徵、材料或製造方法。在當前的實例中，蓋金屬化物158可具有比組件金屬化物128大的面積。舉例來說，蓋金屬化物158的面積或周長可大於電子組件120的上側120x的面積或周長。
在一些實例中，蓋壩151可以矩形環形從蓋頂板150a的下側150y突出。當蓋150附接到基板110時蓋壩151可接觸電子組件120的組件壩122的上側。在一些實例中，蓋壩151可包括類似於先前描述的組件壩122的那些的製造的對應元件、特徵、材料或方法。蓋壩151可包括蓋壩壁151a、151b、151c和151d。在當前的實例中，蓋壩151不包括對應於壩排氣口122d的蓋排氣口。在當前的實例中，蓋壩151可施加或附接到蓋頂板150a的下側150y，並且接著通過熱處理硬化。蓋壩151可通過分配或印刷而施加，或可以膜的形式附接並且可通過熱處理固化。
蓋壩151可呈矩形環形。蓋壩151可包括四個蓋壩壁151a、151b、151c和151d且從蓋頂板150a的下側150y向下延伸。蓋壩151可在其中具有由蓋壩壁151a、151b、151c和151d提供的空腔151z。蓋壩壁151a、151b、151c和151d中的每一個可對準以對應於組件壩122的組件壩壁122a、122b、122c和壩排氣口122d。在一些實例中，蓋壩壁151a、151b和151c可接觸且接合組件壩壁122a、122b和122c的上側，且蓋壩壁151d可位於壩排氣口122d的頂部上。在一些實例中，與組件壩122相比，蓋壩151可具有更大的平面尺寸、面積或周長。舉例來說，鄰近於蓋壩壁151a、151b和151c中的每一個的下側的內側的區可接觸且耦合到鄰近於組件壩壁122a、122b和122c中的每一個的上側的外側的區。
在一些實例中，拾放設備可拾取蓋150，且在提供於基板110上的蓋黏合劑152上對準且安放蓋壁150b的下側。蓋壩151的蓋壩壁151a、151b和151c可對準且安放在組件壩122的組件壩壁122a、122b和122c的頂部上。由於蓋壩151的平面大小大於組件壩122的平面大小，因此在組件壩122的空腔122z中提供的界面材料129可插入到蓋壩151的空腔151z中。隨後，當蓋黏合劑152通過使用熱、光或紫外光的固化過程固化時，蓋150可緊固到基板110。在一些實例中，通過固化過程，組件壩122在固化的同時黏附且緊固到蓋壩151。包括介電質的界面材料139可通過固化過程黏附且緊固於蓋150與電子組件130之間。
隨後，可通過例如大規模回焊、熱壓縮或雷射輔助接合等金屬固化過程而回焊或固化界面材料129以接合且固定蓋150和電子組件120。界面材料129可在金屬固化過程期間回焊的同時以黏性液體狀態填充組件壩122與蓋壩151之間的空腔122z和151z。在回焊的同時，界面材料129可通過組件壩122的壩排氣口122d部分地排出溢流。當界面材料129回焊且固化時，組件壩122的壩排氣口122d可防止界面材料129由於空腔122z和151z的空間限制而斷裂或空隙化。
由於界面材料129包含於組件壩122和蓋壩151內，因此可控制界面材料129的溢流。通過遠離電子組件130安置的壩排氣口122d，接近於電子組件130的界面材料129的溢流受限制，進而減少可靠性問題的可能性。即，壩排氣口122d置於其中界面材料129的任何溢流對其它組件的影響最小化的位置中。另外，界面材料129在回焊的同時黏附到可潤濕的組件金屬化物128和蓋金屬化物158，進而減少接觸電阻且改進散熱。此外，組件壩122和蓋壩151減少或防止界面材料129與界面材料139之間的接觸或互混，進而防止產生空隙或其它不希望的缺陷。此類空隙和缺陷降低了界面材料的熱導率，進而使電子組件與蓋之間的散熱降級。
本說明書的一個優點在於所述結構和方法促進了具有根據特定電子組件的功率密度和熱要求選擇的導熱率的界面材料的使用。舉例來說，具有較高散熱要求的那些電子組件可使用較高熱導率界面材料（例如，大於10 W/mK），且具有較低頭部耗散要求的那些電子組件可使用較低熱導率材料（例如，小於約5 W/mK）。通過較高熱導率材料，例如金屬熱界面材料，所述結構和方法提供壩結構以在固化過程期間限制流動且排出界面材料的溢流。另外，提供組件金屬化物和蓋金屬化物來改進可焊接性且減少與金屬熱界面材料的接觸電阻，進而改進散熱。此外，當與較低功率裝置一起使用例如聚合物熱界面材料等較低熱導率材料時，在此類裝置上或上方不需要壩結構來容納聚合物熱界面材料的流動，且不需要組件和蓋金屬化物。這減少了製造成本且改進了設計靈活性。
圖2F-A和2F-B示出在製造的較晚階段的電子裝置100的橫截面圖。在圖2F-A和2F-B所示的實例中，電子組件160和外部端子170可設置為耦合到基板110的向外端子112b。
電子組件160可包括類似於先前描述的電子組件140、130、120中的任一個的那些的對應元件、特徵、材料或製造方法。
在一些實例中，外部端子170可通過基板110的導電結構112耦合到電子組件120、130、140或160。電子組件120、130、140、160可通過基板110彼此耦合或耦合到外部端子170。在一些實例中，外部端子170可以包括錫（Sn）、銀（Ag）、鉛（Pb）、銅（Cu）、Sn-Pb、Sn37-Pb、Sn95-Pb、Sn-Pb-Ag、Sn-Cu、Sn-Ag、Sn-Au、Sn-Bi或Sn-Ag-Cu。舉例來說，可通過球滴方法在基板110的向外端子112b的下側上形成包含焊料的導電材料之後通過回焊過程形成外部端子170。外部端子170可包括或稱為例如焊料球的導電球、例如銅柱的導電柱，或具有形成於銅柱上的焊料蓋的導電柱。在一些實例中，外部端子170的寬度或高度的範圍可以是從近似50 μm到250 μm。在一些實例中，外部端子170可包括或稱為電子裝置100的外部輸入/輸出端子。
在一些實例中，可通過鋸切基板110而執行將基板110分離為個別電子裝置100的單粒化過程。電子裝置100可包括基板110、電子組件120、130、140和160、蓋150以及外部端子170。
本揭示內容包含對某些實例的引用，然而，所屬領域的技術人員應理解，在不脫離本揭示內容的範圍的情況下，可做出各種改變且可取代等效物。另外，在不脫離本揭示內容的範圍的情況下可對公開的實例作出修改。因此，希望本揭示內容不限於公開的實例，但本揭示內容將包含屬於所附申請專利範圍的範疇內的所有實例。
100:實例電子裝置/電子裝置/半導體裝置 101:電子封裝/封裝 110:基板 110x:上側 110y:下側 111:介電質結構 112:導電結構 112a:向內端子 112b:向外端子 112c:導電路徑 120:電子組件 120a:橫向側 120b:橫向側 120c:橫向側 120d:橫向側 120x:上側 121:組件端子 122:組件壩 122a:組件壩壁 122b:組件壩壁 122c:組件壩壁 122d:壩排氣口 122z:空腔 123:底部填充物 128:組件金屬化物 129:界面材料 130:電子組件 130x:上側 131:組件端子 139:界面材料 140:電子組件 141:組件端子 150:蓋 150a:蓋頂板 150b:蓋壁 150c:封殼 150y:下側 151:蓋壩 151a:蓋壩壁 151b:蓋壩壁 151c:蓋壩壁 151d:蓋壩壁 151z:空腔 152:黏合劑 158:蓋金屬化物 160:電子組件 161:組件端子 170:外部端子 A-A':線 B-B':線 C-C':線
[圖1A、1B和1C]示出實例電子裝置的橫截面圖。
[圖2A、2B-A、2B-B、2C-A、2C-B、2D-A、2D-B、2E-A、2E-B、2F-A和2F-B]示出用於製造實例電子裝置的實例方法的橫截面圖。
[圖3A、3B和3C]示出用於製造圖2B-A到2D-B中示出的實例電子裝置的實例方法的平面圖。
[圖4]示出實例封殼的仰視圖。
100:實例電子裝置/電子裝置/半導體裝置
101:電子封裝/封裝
110:基板
111:介電質結構
112:導電結構
120:電子組件
121:組件端子
122:組件壩
123:底部填充物
128:組件金屬化物
129:界面材料
130:電子組件
131:組件端子
139:界面材料
140:電子組件
141:組件端子
150:蓋
151:蓋壩
158:蓋金屬化物
160:電子組件
161:組件端子
170:外部端子
C-C':線

Claims (20)

  1. 一種電子裝置，其包括： 基板，其包括基板頂側、與所述基板頂側相對的基板底側； 第一電子組件，其耦合到所述基板頂側且包括在所述基板頂側的遠端的第一電子組件頂側； 第二電子組件，其耦合到所述基板頂側，與所述第一電子組件橫向間隔開，且包括在所述基板頂側的遠端的第二電子組件頂側； 蓋，其耦合到所述基板頂側，覆蓋所述第一電子組件和所述第二電子組件，且包括： 蓋頂板；以及 蓋壁，其從所述蓋頂板延伸且界定蓋周邊； 壩結構，其耦合到所述第一電子組件頂側和所述蓋周邊內的所述蓋頂板且具有排氣口； 第一界面材料，其在所述第一電子組件頂側上方且包含於所述壩結構內；以及 第二界面材料，其在所述第二電子組件頂側上方且耦合到所述蓋頂板； 其中： 所述壩結構使所述第一界面材料與所述第二界面材料分離。
  2. 根據請求項1所述的電子裝置，其中： 所述壩結構包括： 組件壩，其耦合到所述第一電子組件頂側且在所述組件壩的橫向側處具有所述排氣口；以及 蓋壩，其在所述蓋周邊內耦合到所述蓋頂板；以及 所述蓋壩耦合到所述組件壩。
  3. 根據請求項2所述的電子裝置，其中： 所述蓋壩包括第一材料；且 所述組件壩包括第二材料。
  4. 根據請求項3所述的電子裝置，其中： 所述第一材料和所述第二材料是不同材料。
  5. 根據請求項2所述的電子裝置，其中： 所述組件壩包括壁；且 所述排氣口由兩個相對的壁之間的間隙界定。
  6. 根據請求項1所述的電子裝置，其進一步包括： 蓋金屬化物，其在所述第一界面材料與所述蓋頂板之間；以及 組件金屬化物，其在所述第一電子組件頂側上在所述第一電子組件與所述第一界面材料之間。
  7. 根據請求項6所述的電子裝置，其中： 所述第一界面材料是銦合金熱界面材料；且 所述第二電子組件頂側不含任何組件金屬化物。
  8. 根據請求項1所述的電子裝置，其中： 所述壩結構是印刷結構。
  9. 根據請求項1所述的電子裝置，其中： 所述第一界面材料具有第一熱導率； 所述第二界面材料具有第二熱導率；且 所述第一熱導率大於所述第二熱導率。
  10. 根據請求項1所述的電子裝置，其中： 所述排氣口位於在所述第二電子組件頂側的遠端的所述壩結構的第一側處；且 所述壩結構具有接近於所述第二電子組件的第二側，所述第二側使所述第一界面材料與所述第二界面材料分離。
  11. 根據請求項10所述的電子裝置，其中： 所述第二界面材料接觸所述壩結構的所述第二側。
  12. 根據請求項1所述的電子裝置，其中： 所述第一界面材料包括金屬熱界面材料；且 所述第二界面材料包括聚合物熱界面材料。
  13. 一種電子裝置，其包括： 基板，其具有基板頂側、與所述基板頂側相對的基板底側且包括基板介電質結構和基板導電結構； 第一電子組件，其在所述基板頂側處耦合到所述基板導電結構且具有在所述基板頂側的遠端的第一電子組件頂側； 第二電子組件，其在所述基板頂側處耦合到所述基板導電結構，與所述第一電子組件橫向間隔開，且具有在所述基板頂側的遠端的第二電子組件頂側； 組件壩，其耦合到所述第一電子組件頂側且界定組件壩空腔； 封殼，其耦合到所述基板且在所述第一電子組件和所述第二電子組件上方，所述封殼包括： 封殼頂板； 封殼壁，其從所述封殼頂板延伸且界定封殼周邊；以及 封殼壩，其在所述封殼周邊內且耦合到所述封殼頂板和所述組件壩且界定封殼壩空腔； 第一界面材料，其在所述第一電子組件頂側上方且在所述組件壩空腔和所述封殼壩空腔內；以及 第二界面材料，其在所述第二電子組件頂側上方； 其中： 所述組件壩和所述封殼壩的部分插入於所述第一界面材料與所述第二界面材料之間。
  14. 根據請求項13所述的電子裝置，其中： 所述組件壩具有與所述第二電子組件間隔開的橫向側；且 所述組件壩在所述橫向側中包括排氣口。
  15. 根據請求項13所述的電子裝置，其進一步包括： 封殼金屬化物，其在所述封殼壩空腔內；以及 組件金屬化物，其在所述第一電子組件頂側上在所述第一電子組件與所述第一界面材料之間，其中： 所述第二電子組件頂側不含任何組件金屬化物。
  16. 根據請求項13所述的電子裝置，其中： 所述第一界面材料具有大於10 W/mK的第一熱導率；且 所述第二界面材料具有小於5 W/mK的第二熱導率。
  17. 一種製造電子裝置的方法，其包括： 提供基板，所述基板包括基板頂側、與所述基板頂側相對的基板底側且包括基板介電質結構和基板導電結構； 在所述基板頂側處將第一電子組件耦合到所述基板導電結構，所述第一電子組件包括在所述基板頂側的遠端的第一電子組件頂側和耦合到所述第一電子組件頂側的組件壩，所述組件壩界定組件壩空腔； 在所述基板頂側處將第二電子組件耦合到所述基板導電結構，所述第二電子組件與所述第一電子組件橫向間隔開且具有在所述基板頂側的遠端的第二電子組件頂側； 在所述第一電子組件頂側上方且在所述組件壩空腔內提供第一界面材料； 在所述第二電子組件頂側上方提供第二界面材料； 提供封殼，所述封殼包括： 封殼頂板； 封殼壁，其從所述封殼頂板延伸且界定封殼周邊；以及 封殼壩，其在所述封殼周邊內且耦合到所述封殼頂板和所述組件壩且界定封殼壩空腔；以及 在所述第一電子組件和所述第二電子組件上方將所述封殼耦合到所述基板； 其中： 所述組件壩和所述封殼壩使所述第一界面材料與所述第二界面材料分離。
  18. 根據請求項17所述的方法，其進一步包括： 固化所述第一界面材料和所述第二界面材料； 其中： 所述組件壩和所述封殼壩減少了在所述固化期間所述第一界面材料和所述第二界面材料的互混。
  19. 根據請求項17所述的方法，其中： 耦合所述第一電子組件包括提供所述組件壩，所述組件壩在所述組件壩的橫向側中包括排氣口。
  20. 根據請求項17所述的方法，其中： 耦合所述第一電子組件包括耦合在所述第一電子組件頂側上方具有組件金屬化物的所述第一電子組件； 耦合所述第二電子組件包括耦合在所述第二電子組件頂側上方不含任何組件金屬化物的所述第二電子組件； 提供所述第一界面材料包括提供包括大於10 W/mK的第一熱導率的所述第一界面材料； 提供所述第二界面材料包括提供包括小於5 W/mK的第二熱導率的所述第二界面材料；以及 提供所述封殼包括在所述封殼壩空腔內提供封殼金屬化物。
TW112120727A 2022-06-29 2023-06-02 電子裝置及製造電子裝置的方法 TW202403983A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/853,776 2022-06-29
US17/853,776 US20240006393A1 (en) 2022-06-29 2022-06-29 Electronic devices and methods of manufacturing electronic devices

Publications (1)

Publication Number Publication Date
TW202403983A true TW202403983A (zh) 2024-01-16

Family

ID=89241463

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112120727A TW202403983A (zh) 2022-06-29 2023-06-02 電子裝置及製造電子裝置的方法

Country Status (3)

Country Link
US (1) US20240006393A1 (zh)
CN (1) CN117316941A (zh)
TW (1) TW202403983A (zh)

Also Published As

Publication number Publication date
CN117316941A (zh) 2023-12-29
US20240006393A1 (en) 2024-01-04

Similar Documents

Publication Publication Date Title
US20220223424A1 (en) Package structure and method of manufacturing the same
US10068853B2 (en) Integrated fan-out package and method of fabricating the same
US20220208638A1 (en) Semiconductor device and method of manufacturing a semiconductor device
US11521918B2 (en) Semiconductor device having component mounted on connection bar and lead on top side of lead frame and method of manufacturing semiconductor device thereof
US11990411B2 (en) Device chip scale package including a protective layer
US11749654B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20220367211A1 (en) Semiconductor Device and Methods of Manufacture
TW202139403A (zh) 半導體裝置及製造半導體裝置的方法
TW202101723A (zh) 半導體裝置及相關方法
US20230117746A1 (en) Semiconductor devices and methods of manufacturing semiconductor devices
US20220093576A1 (en) Semiconductor devices and methods of manufacturing semiconductor devices
TWI760725B (zh) 半導體裝置和製造半導體裝置的方法
TW202403983A (zh) 電子裝置及製造電子裝置的方法
TW202226470A (zh) 半導體裝置和製造半導體裝置的方法
TW202211422A (zh) 半導體裝置和相關方法
TW202236536A (zh) 半導體裝置及製造半導體裝置的方法
TW202129897A (zh) 半導體裝置以及製造半導體裝置的方法
US20240079282A1 (en) Electronic devices and method of manufacturing an electronic devices
US20220352129A1 (en) Semiconductor device and method of manufacturing semiconductor device
US20230178466A1 (en) Semiconductor structure and circuit structure
TW202401666A (zh) 電子裝置及製造電子裝置的方法
CN117524995A (zh) 电子装置及制造电子装置的方法
TW202406017A (zh) 電子裝置及製造電子裝置的方法
CN118099105A (zh) 电子装置及制造电子装置的方法
TW202135262A (zh) 半導體裝置及製造半導體裝置的方法