TW202401666A - 電子裝置及製造電子裝置的方法 - Google Patents

電子裝置及製造電子裝置的方法 Download PDF

Info

Publication number
TW202401666A
TW202401666A TW112120729A TW112120729A TW202401666A TW 202401666 A TW202401666 A TW 202401666A TW 112120729 A TW112120729 A TW 112120729A TW 112120729 A TW112120729 A TW 112120729A TW 202401666 A TW202401666 A TW 202401666A
Authority
TW
Taiwan
Prior art keywords
metal coating
top side
electronic device
substrate
encapsulation
Prior art date
Application number
TW112120729A
Other languages
English (en)
Inventor
秋斗 吉田
格倫 蕭
柳東秀
孔閔傑
裴朱翰
Original Assignee
新加坡商安靠科技新加坡控股私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商安靠科技新加坡控股私人有限公司 filed Critical 新加坡商安靠科技新加坡控股私人有限公司
Publication of TW202401666A publication Critical patent/TW202401666A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Casings For Electric Apparatus (AREA)

Abstract

一種電子裝置包含基板，所述基板具有上側、與所述上側相對的下側和導電結構。電子組件在所述基板上側處耦合到所述導電結構。囊封物覆蓋所述電子組件的橫向側和所述基板上側，且包含囊封物頂側和囊封物橫向側。所述電子裝置包含第一金屬塗層，所述第一金屬塗層具有第一金屬塗層頂側、第一金屬塗層側壁和第一金屬塗層厚度。所述電子裝置包含第二金屬塗層，所述第二金屬塗層具有大於所述第一金屬塗層厚度的第二金屬塗層厚度。在當前的實例中，所述第一金屬塗層頂側在所述囊封物頂側上方，所述第一金屬塗層側壁在所述囊封物橫向側上方，且所述第二金屬塗層在所述囊封物頂側上方。

Description

電子裝置及製造電子裝置的方法
本公開大體上涉及電子裝置，且更特定地，涉及電子裝置和製造電子裝置的方法。
現有的電子封裝和形成電子封裝的方法是不適當的，例如導致成本過量、可靠性降低、性能相對低或封裝大小過大。通過比較此類方法與本公開並參考圖式，所屬領域的技術人員將清楚常規和傳統方法的其它限制和缺點。
本說明書包含涉及電子裝置的結構和相關方法以及其它特徵，所述電子裝置包含例如被配置有電磁干擾（EMI）屏蔽件結構和熱增強結構的半導體裝置。在一些實例中，EMI屏蔽件是薄保形導體，且熱增強結構是厚保形導體。在一些實例中，薄保形導體在厚保形導體下方。在其它實例中，厚保形導體在薄保形導體下方。在一些實例中，薄保形導體和厚保形導體是使用不同過程或施加技術形成的。此外，所述結構和方法通過減少EMI的易感性，通過改進熱性能，且通過改進保形導體之間的黏附力，來提供具有改進的性能和可靠性的電子封裝。
在一實例中，電子裝置包含基板，所述基板具有上側、與上側相對的下側、將上側連接到下側的橫向側，以及導電結構。第一電子組件在基板的上側處耦合到導電結構。囊封物覆蓋第一電子組件的橫向側和基板的上側，且具有囊封物頂側和囊封物橫向側。所述電子裝置包含第一金屬塗層，所述第一金屬塗層具有第一金屬塗層頂側、第一金屬塗層側壁和第一金屬塗層厚度。所述電子裝置包含第二金屬塗層，所述第二金屬塗層具有大於第一金屬塗層厚度的第二金屬塗層厚度。根據本實例，第一金屬塗層頂側在囊封物頂側上方，第一金屬塗層側壁在囊封物橫向側上方，且第二金屬塗層在囊封物頂側上方。
在一實例中，電子裝置包含基板，所述基板包括介電質結構、在介電質結構內的導電結構、基板上側、基板下側和基板橫向側。第一電子組件在基板上側處耦合到導電結構。囊封物覆蓋第一電子組件和基板上側，且具有囊封物頂側和囊封物橫向側。第一保形導體具有第一保形導體頂側和第一保形導體側壁，其中第一保形導體頂側在囊封物頂側上方、囊封物橫向側上方和基板橫向側上方延伸。具有第二保形導體頂側的第二保形導體在囊封物頂側上方。根據本實例，第一保形導體具有第一厚度；第二保形導體具有大於第一厚度的第二厚度；第一保形導體是用於電子裝置的電磁干擾屏蔽件；且第二保形導體是用於電子裝置的散熱器。
在一實例中，製造電子組件的方法包含提供基板，所述基板具有上側、與上側相對的下側、將上側連接到下側的橫向側，以及導電結構。所述方法包含在基板的上側處將第一電子組件耦合到導電結構。所述方法包含提供囊封物，所述囊封物覆蓋第一電子組件的橫向側和基板的上側，且具有囊封物頂側和囊封物橫向側。所述方法包含以任一次序在囊封物頂側和囊封物橫向側上方提供第一金屬塗層，所述第一金屬塗層具有第一金屬塗層頂側、第一金屬塗層側壁和第一金屬塗層厚度；以及在囊封物頂側上方提供第二金屬塗層。第二金屬塗層具有大於第一金屬塗層厚度的第二金屬塗層厚度。
本公開還包含其它實例。此類實例可見於各圖中、申請專利範圍中或本公開的描述中。
圖1示出實例電子裝置10的橫截面圖。在圖1所示的實例中，電子裝置10可包括基板11、電子組件12或13、囊封物14、薄金屬塗層15、厚金屬塗層16、垂直互連件18和外部互連件17。
基板11可包括導電結構111和介電質結構112。電子組件12或13可分別包括組件互連件121和131。薄金屬塗層15可包括薄塗層頂側151和薄塗層側壁152。
薄金屬塗層15可覆蓋囊封物14的頂部，且厚金屬塗層16可覆蓋薄金屬塗層15的部分。在一些實例中，囊封物14可露出電子組件12或13的頂側，且薄金屬塗層15可接觸此類所露出的頂側。
基板11、囊封物14、外部互連件17、薄金屬塗層15和厚金屬塗層16可包括或稱為電子封裝101或封裝101。電子封裝101可保護電子組件12或13免於外部元件或環境曝露的影響。電子封裝101可提供外部組件或其它電子封裝與電子組件12或13之間的電耦合。
圖2A、2B、2C、2D、2E和2F示出用於製造實例電子裝置10的實例方法的橫截面圖。
圖2A示出在製造的早期階段的電子裝置10的橫截面圖。在圖2A所示的實例中，基板11可包括導電結構111和介電質結構112。
在一些實例中，介電質結構112可以包括或稱為一個或多個介電質層。舉例來說，所述一個或多個介電質層可包括堆疊於彼此上的核心層、一個或多個聚合物層、一個或多個預浸料層，或一個或多個焊料遮罩層。導電結構111的一個或多個層或元件可插入或嵌入於介電質結構112的所述一個或多個層之間。介電質結構112的上側和下側可分別為基板11的上側11x和下側11y。橫向側將上側11x連接到下側11y。在一些實例中，介電質結構112可包括環氧樹脂、酚系樹脂、玻璃環氧樹脂、聚醯亞胺、聚酯、環氧模製化合物或陶瓷。在一些實例中，介電質結構112的厚度的範圍可以是從近似20 μm（微米）到500 μm。
導電結構111可包括一個或多個導電層，且界定具有例如跡線、襯墊、通孔和佈線圖案等元件的導電路徑。導電結構111可包括提供於介電質結構112的上側11x上的向內端子1111、提供於介電質結構112的下側11y上的向外端子1112，以及延伸通過介電質結構112的導電路徑1113。
向內端子1111和向外端子1112可分別以具有行或列的矩陣形式分別提供於介電質結構112的上側11x和下側11y上。在一些實例中，向內端子1111或向外端子1112可包括或稱為導體、導電材料、基板連接盤、導電連接盤、基板襯墊、佈線襯墊、連接襯墊、微襯墊或凸塊下金屬（UBM）。在一些實例中，向內端子1111或向外端子1112的厚度的範圍可以是從近似10 μm到25 μm。
導電路徑1113可在介電質結構112中路由以耦合向內端子1111與向外端子1112。導電路徑1113可由一個或多個導電層的部分界定。在一些實例中，導電路徑1113可包括或稱為一個或多個導體、導電材料、通孔、電路圖案、跡線或佈線圖案。在一些實例中，向內端子1111、向外端子1112和導電路徑1113可包括銅（Cu）、鐵（Fe）、鎳（Ni）、金（Au）、銀（Ag）、鈀（Pd）或錫（Sn）。
在一些實例中，基板11可包括或稱為印刷電路板、多層基板、層壓基板或模製引線框。在一些實例中，基板11可包括或稱為重布層（RDL）基板、堆積基板或無核心基板。在一些實例中，基板11可具有根據電子組件12的面積變化的面積，且可具有近似2 mm（毫米）× 2 mm到近似50 mm × 50 mm的面積。在一些實例中，基板11可具有根據電子組件12的厚度變化的厚度，且可具有近似0.05 mm到近似2 mm的厚度。
在一些實例中，基板11可為RDL基板。RDL基板可包括一個或多個導電重布層和一個或多個介電質層，且（a）可逐層形成於RDL基板將耦合的電子裝置上方，或（b）可逐層形成于載體上方，且可在電子裝置和RDL基板耦合在一起之後完全移除或至少部分地移除。RDL基板可在圓形晶片上以晶片級製程逐層製造為晶片級基板，或在矩形或正方形面板載體上以面板級製程逐層製造為面板級基板。RDL基板可以增材積層製程形成，並且可包含與一個或多個導電層交替堆疊的一個或多個介電質層，且限定相應導電重新分佈圖案或跡線，所述導電重新分佈圖案或跡線被配置成共同地（a）將電跡線扇出電子裝置的佔用空間之外，或（b）將電跡線扇入電子裝置的佔用空間內。可使用電鍍製程或無電極鍍覆製程等鍍覆製程來形成導電圖案。導電圖案可包括導電材料，例如銅或其它可鍍覆金屬。可使用光圖案化製程，例如微影製程及用於形成微影遮罩（photolithographic mask）的光阻材料來製作導電圖案的位置。RDL基板的介電質層可用光圖案化製程來圖案化，且可包含微影遮罩，其中光通過該微影遮罩曝光以光圖案化所需特徵，例如介電質層中的通孔。介電質層可以由例如聚醯亞胺（PI）、苯並環丁烯（BCB）或聚苯並惡唑（PBO）的光可限定（photo-definable）的有機介電質材料製成。此類介電質材料可以液體形式旋塗或以其它方式塗布，而非以預成型的膜的形式附接。為了准許恰當地形成所要光限定特徵，此類光可限定的介電質材料可省略結構增強劑，或可為無填料的，沒有股線、織物或其它粒子，並且可干擾來自光圖案化製程的光。在一些實例中，無填料介電質材料的此類無填料特性可使得所得介電質層的厚度減小。儘管上文描述的可光成像的介電質材料可以是有機材料，但在一些實例中，RDL基板的介電質材料可包括一個或多個無機介電質層。無機介電質層的一些實例可包含氮化矽（Si 3N 4）、氧化矽（SiO 2）或SiON。無機介電質層可以通過使用氧化或氮化製程，而不是使用光限定的有機介電質材料生長無機介電質層來形成。此類無機介電質層可以是無填料的，而無股線、織造物或其它不同的無機顆粒。在一些實例中，RDL基板可以省略永久性核心結構或載體，例如包括雙馬來醯亞胺三嗪（BT）或FR4的介電質材料，並且這些類型的RDL基板可以包括稱為無核心基板。本公開中的其它基板還可以包括RDL基板。
在一些實例中，基板11可以是預成型基板。預成型基板可以在附接到電子裝置之前製造並且可以包括在相應導電層之間的介電質層。導電層可以包括銅，並且可以使用電鍍製程形成。介電質層可以是相對較厚的非光可限定層且可以以預成型膜形式而不是以液體形式附接，並且可以包含具有用於剛性或結構支撐的股線、織造物或其它無機顆粒等填料的樹脂。由於介電質層是不可光成像的，因此可通過使用鑽孔或雷射來形成通孔或開口等特徵。在一些實例中，介電質層可包括預浸材料或味之素堆積膜（Ajinomoto Buildup Film，ABF）。預成型基板可包含永久性核心結構或載體，例如包括雙馬來醯亞胺三嗪（BT）或FR4的介電質材料，且介電質層和導電層可形成於永久性核心結構上。在其它實例中，預成型基板可以是無核心基板並且省略永久性核心結構，並且可以在犧牲載體上形成介電質層和導電層，所述犧牲載體在形成介電質層和導電層之後且在附接到電子裝置之前移除。預成型基板可又被稱為印刷電路板（PCB）或層壓基板。此類預成型基板可通過半加成製程或修改後的半加成製程來形成。本公開中的其它基板還可以包括預成型基板。
圖2B示出在製造的較晚階段的電子裝置10的橫截面圖。在圖2B所示的實例中，電子組件12或13可提供於基板11上，與向內端子1111耦合。任選地，垂直互連件18可提供於基板11上，與相應向內端子1111或其它端子耦合。
在一些實例中，拾放設備可拾取電子組件12或13且將其放置於基板11的上側11x上。在一些實例中，電子組件12或13可通過大規模回焊、熱壓縮或雷射輔助接合而緊固到基板11的向內端子1111。在一些實例中，電子組件12或13可被配置成用於通過線接合或所屬領域的技術人員已知的其它互連結構與向內端子1111耦合。在一些實例中，電子組件12或13可包括或稱為一個或多個半導體晶粒、半導體晶片或半導體封裝。雖然示出兩個電子組件12和13，但電子組件的數目可小於或大於二。例如，電子組件12或13可包括被動或主動裝置。
電子組件12或13可分別包括組件互連件121和131。組件互連件121和131可在行或列方向上彼此間隔開提供。在一些實例中，組件互連件121和131可包括或稱為襯墊、凸塊、支柱、導電柱或焊料球。在一些實例中，組件互連件121或131可表示從組件12或13的頂側到基板11的向內端子1111的線接合連接。組件互連件121和131可包括導電材料，例如鋁（Al）、銅、鋁合金或銅合金。組件互連件121和131可分別為電子組件12或13的輸入/輸出端子或電力端子。
組件互連件121和131可包括低熔點材料並且可耦合到基板11的向內端子1111。例如，所述低熔點材料可包括Sn、Ag、鉛（Pb）、Cu、Sn-Pb、Sn37-Pb、、Sn95-Pb、Sn-Pb-Ag、Sn-Cu、Sn-Ag、Sn-Au、Sn-鉍（Bi）、或Sn-Ag-Cu中的一個或多個。組件互連件121和131可通過低熔點材料耦合到基板11的向內端子1111。在一些實例中，電子組件12或13的總體厚度的範圍可以是從近似50 μm到800 μm，或其相應面積的範圍可以是從近似0.5 mm × 0.5 mm到近似40 mm × 40 mm。在一些實例中，組件互連件121和131的寬度或高度的範圍可以是從近似10 μm到80 μm，或間距的範圍可以是從近似20 μm到15 μm。
任選地，垂直互連件18可提供於基板11上方。垂直互連件18可被配置成在薄金屬塗層15或厚金屬塗層16中的任一個或兩個與基板11之間運載一個或多個電壓，例如電力電壓、接地電壓或共同電壓。在一些實例中，垂直互連件可被配置成界定電子裝置10的一個或多個EMI屏蔽隔室。舉例來說，在電子組件12或13之間延伸的垂直互連件18可界定電子組件12或13之間的相應EMI隔室或屏蔽的單獨邊界。在一些實施方案中，若干垂直互連件18可成行對準，例如在進入圖1的頁的“Z”軸線中延伸的行，以界定隔室邊界。在一些實例中，垂直互連件18可包括垂直線接合或垂直支柱。在一些實例中，垂直互連件18可通過線接合、電鍍或焊接來提供。
雖然電子組件12或13示出為面向下或以倒裝晶片配置耦合到向內端子1111，但可存在電子組件12或13可面向上或以線接合或其它互連配置耦合到向內端子1111的實例。
圖2C示出在製造的較晚階段的電子裝置10的橫截面圖。在圖2C所示的實例中，可提供囊封物14以覆蓋基板11的上側11x和電子組件12或13。在一些實例中，囊封物14可接觸基板11的頂側，以及電子組件12或13的頂側和橫向側。在一些實例中，囊封物14可覆蓋組件12或13的橫向側，但可露出電子組件12或13的頂側。
在一些實例中，囊封物14可包括或稱為主體、模製件或蓋。在一些實例中，當囊封物14是模製件時，囊封物14可包括有機樹脂、無機填充劑、固化劑、催化劑、耦合劑（coupling agent）、著色劑或阻燃劑，並且可通過壓縮模製、轉移模製、液體囊封物模製、真空層壓、膏印刷或膜輔助模製來形成。在一些實例中，囊封物14可初始覆蓋電子組件12或13的頂側，或垂直互連件18的頂側，且可隨後被研磨或薄化以露出此類頂側。在一些實例中，電子組件12或13或垂直互連件18的頂側的部分也可例如在研磨囊封物14的同時被薄化，以減小電子組件12或13或垂直互連件18的高度。
在一些實例中，當囊封物14是蓋時，囊封物14可通過黏合劑固定到基板11的頂側。在一些實例中，囊封物14的面積可基本上對應於基板11的面積。在一些實例中，囊封物14的厚度的範圍可以是從近似0.1mm到1mm。囊封物14可保護基板11和電子組件12或13免於外部元件的影響。
圖2D示出在製造的較晚階段的電子裝置10的橫截面圖。在圖2D所示的實例中，外部端子17可設置為耦合到基板11的向外端子1112。
在一些實例中，外部端子17可通過基板11的導電結構111耦合到電子組件12或13。電子組件12或13可通過基板11耦合到外部端子17。在一些實例中，外部端子17可包括Sn、Ag、Pb、Cu、Sn-Pb、Sn37-Pb、Sn95-Pb、Sn-Pb-Ag、Sn-Cu、Sn-Ag、Sn-Au、Sn-Bi或Sn-Ag-Cu。舉例來說，可通過球滴方法在基板11的向外端子1112的下側上形成包含焊料的導電材料之後通過回焊過程形成外部端子17。外部端子17可包括或稱為例如焊料球的導電球、例如銅柱的導電柱，或具有形成於銅柱上的焊料蓋的導電柱。在一些實例中，外部端子17的寬度或高度的範圍可以是從近似50 μm到250 μm。在一些實例中，外部端子17可包括或稱為電子裝置10的外部輸入/輸出端子。
在一些實例中，可通過鋸切穿過基板11和囊封物13來執行將基板11分離為個別電子裝置10A的單分過程。個別電子裝置10A可包括基板11、電子組件12或13、囊封物14和外部端子17。
圖2E示出在製造的較晚階段的電子裝置10的橫截面圖。在圖2E所示的實例中，可提供薄金屬塗層15以覆蓋個別電子裝置10A的頂側和橫向側。薄金屬塗層15可接觸囊封物14的頂側和橫向側以及基板11的橫向側。在囊封物14露出電子組件12或13的頂側或垂直互連件18的頂側的實例中，薄金屬塗層15可接觸此類頂側。薄金屬塗層15可包括一個或多個金屬層。薄金屬塗層15可包括覆蓋個別電子裝置10A的頂側的薄塗層頂側151和覆蓋個別電子裝置10A的橫向側的薄塗層側壁152。薄塗層側壁152與薄塗層頂側151是連續的，且從薄塗層頂側151的邊緣向下延伸。薄塗層頂側151可接觸囊封物14的頂側，且薄塗層側壁152可接觸囊封物14的橫向側和基板11的橫向側。
在一些實例中，薄塗層側壁152可與基板11的導電結構111接觸。在一些實例中，與薄塗層側壁152接觸的導電結構111可包括或稱為接地引線、接地襯墊或接地端子。薄金屬塗層15可由導電材料製成以屏蔽去往或來自電子組件12或13的電磁干擾。在一些實例中，薄金屬塗層15可為被施加且符合囊封物14和基板11的輪廓並且接著固化的保形塗層。在一些實例中，薄金屬塗層15可包括或稱為保形屏蔽件、保形導體、蓋、屏蔽件或EMI屏蔽件。在一些實例中，薄金屬塗層15可包括Ni、Pd、Cu、不銹鋼（SUS）、Au或Al。在一些實例中，薄金屬塗層15可通過濺鍍、印刷、塗覆、噴塗或電鍍形成。薄塗層頂側151的厚度可類似于薄塗層側壁152的厚度。在一些實例中，薄塗層頂側151的厚度可為近似3 μm到5 μm，且薄塗層側壁152的厚度可為近似2 μm到3 μm。
圖2F示出在製造的較晚階段的電子裝置10的橫截面圖。在圖2F所示的實例中，可提供厚金屬塗層16以覆蓋薄塗層頂側151的頂側。厚金屬塗層16具備均勻厚度以便覆蓋薄塗層頂側151的整個上側。這在圖5（A）中進一步示出。厚金屬塗層16可包括一個或多個金屬層並且可與薄塗層頂側151接觸。在一些實例中，厚金屬塗層16可為被施加且符合薄塗層頂側151的輪廓並且接著固化的保形塗層。在一些實例中，厚金屬塗層16可被稱為或包括保形導體、保形散熱器、蓋或散熱器。
在例如圖3A中示出的一些實例中，在通過使用夾具固定電子裝置10之後，可通過噴塗、分配、沉積或網版印刷在薄塗層頂側151上提供厚金屬塗層16。所述夾具可露出薄塗層頂側151，同時覆蓋電子裝置10的橫向側。
在例如圖3B中示出的一些實例中，厚金屬塗層16呈金屬膜或箔的形式。在通過使用具有膠帶的框架固定電子裝置10之後，厚金屬塗層16可由拾放設備拾取以隨後對準且放置于薄塗層頂側151上。具有膠帶的框架可黏附到電子裝置10的下側以固定電子裝置10。隨後，厚金屬塗層16可通過黏合劑黏附且固定到薄塗層頂側151。此處，黏合劑可施加在厚金屬塗層16的下側上或薄塗層頂側151的上側上。
在例如圖3C中示出的一些實例中，在通過使用具有膠帶的框架固定電子裝置10之後，可提供噴塗、分配、沉積或網版印刷在薄塗層頂側151上提供厚金屬塗層16。兩個或更多個電子裝置10可佈置於具有膠帶的框架上以便在一個方向上彼此間隔開，且通過隨著噴嘴移動在薄塗層頂側151上選擇性地施加金屬材料，可在電子裝置10中的每一個的上側上提供厚金屬塗層16。具有膠帶的框架可黏附到電子裝置10的下側以固定電子裝置10。
在一些實例中，厚金屬塗層16可由具有高熱導率的金屬材料製成以促進散熱。舉例來說，厚金屬塗層16可包括Al、Ag、SUS、Cu或Ni。在一些實例中，厚金屬塗層16的面積可基本上對應于薄塗層頂側151的面積。厚金屬塗層16的厚度可比薄金屬塗層15的厚度厚5倍以增強熱傳導或耗散性能。在一些實例中，厚金屬塗層16的厚度可為近似20 μm到50 μm。
完成的電子裝置10可包括基板11、電子組件12或13、囊封物14、薄金屬塗層15、厚金屬塗層16和外部互連件17。電子裝置10可包括覆蓋側壁和上側的具有較小厚度的薄金屬塗層15，且可包括覆蓋電子裝置10的上側的具有較大厚度的厚金屬塗層16。電子裝置10可經由薄金屬塗層15提供EMI屏蔽，且可經由厚金屬塗層16提供增強散熱。
圖4示出實例電子裝置20的橫截面圖。在圖4所示的實例中，電子裝置20可包括基板11、電子組件12或13、垂直互連件18、囊封物14、外部互連件17、薄金屬塗層15和厚金屬塗層26。電子裝置20可類似於先前描述的電子裝置10。電子裝置20的電子基板11、電子組件12或13、囊封物14、外部互連件17和薄金屬塗層15可類似於電子裝置10的對應元件。在當前的實例中，厚金屬塗層26與薄金屬塗層15的薄塗層頂側151相比可具有更小的面積。薄塗層頂側151的頂側的一部分可從厚金屬塗層26露出。在一些實例中，厚金屬塗層26的面積可為近似2 × 2 mm到近似11 × 11 mm。
在例如圖5（B）中示出的一些實例中，可提供厚金屬塗層26以覆蓋薄塗層頂側151的一部分。厚金屬塗層26可露出沿著薄塗層頂側151的邊緣的一些區。厚金屬塗層26可露出薄塗層頂側151的至少一個側邊緣。厚金屬塗層26可以各種方式改變露出薄塗層頂側151的區的形狀。
在例如圖5（C）和圖5（E）中示出的一些實例中，厚金屬塗層26可露出薄塗層頂側151的中心的一些區。厚金屬塗層26可覆蓋薄塗層頂側151的整個邊緣區，且露出中心區的區的形狀可以不同方式不同，以便對應於電子裝置的熱點或組件的一個或多個位置。
在例如圖5（D）和圖5（G）中示出的一些實例中，厚金屬塗層26可露出薄塗層頂側151的中心區的部分，且露出區可劃分成多於一個分區。厚金屬塗層26可完全覆蓋薄塗層頂側151的邊緣區。金屬塗層26可被佈置成界定露出薄塗層頂側151的部分的狹縫或溝槽，且所述狹縫或溝槽的形狀、方向或數目可以不同方式變化。
在例如圖5（F）中示出的一些實例中，可提供厚金屬塗層26以覆蓋薄塗層頂側151的中心，進而露出薄塗層頂側151的邊緣區。在一些實例中，厚金屬塗層26可具有各種圖案。
在例如圖5（H）中示出的一些實例中，厚金屬塗層26可被分割成露出薄塗層頂側151的中心區或邊緣區的部分的鰭片或突起。金屬塗層26可被佈置成界定覆蓋薄塗層頂側151的部分的鰭片或突起，且所述鰭片或突起的形狀、方向或數目可以不同方式變化。
製造厚金屬塗層26的方法可類似於圖3A、3B和3C中示出的厚金屬塗層16的製造的方法。如圖6A和圖6C所示，在形成遮罩圖案以覆蓋薄塗層頂側151的上側的一部分之後，可通過噴塗、分配、沉積或網版印刷提供厚金屬塗層26。如圖6B所示，厚金屬塗層26呈具有圖案的金屬膜的形式並且可附接在薄塗層頂側151上。
圖7示出實例電子裝置30的橫截面圖。在圖7所示的實例中，電子裝置30可包括基板11、電子組件12或13、囊封物14、金屬塗層15和36以及外部互連件17。電子裝置30可類似於先前描述的電子裝置10。電子裝置30的電子基板11、電子組件12或13、囊封物14、外部互連件17和薄金屬塗層15可類似於電子裝置10的對應元件。
在當前的實例中，厚金屬塗層36可包括覆蓋薄塗層頂側151的厚塗層頂側361和覆蓋薄塗層側壁152的厚塗層側壁362。厚塗層側壁362可從厚塗層頂側361的邊緣向下延伸。在一些實例中，厚塗層側壁362可覆蓋薄塗層側壁152的上部區，同時露出薄塗層側壁152的下部區。舉例來說，厚塗層側壁362可露出覆蓋基板11的橫向側的薄塗層側壁152的區。在一些實例中，厚金屬塗層36可形成為均勻厚度。
在一些實例中，厚塗層頂側361可具有等於或小於薄金屬塗層15的薄塗層頂側151的面積。厚塗層頂側361可包括類似于厚金屬塗層16或厚金屬塗層26的對應元件、特徵或製造方法。
製造厚金屬塗層36的方法可類似於圖3A和3C中示出的厚金屬塗層16的製造的方法。如圖8A和8B所示，具有膠帶的框架的夾具可覆蓋電子裝置30的橫向側和下側的下部部分。在電子裝置30中，電子裝置30的上側和橫向側的上部部分可通過夾具或具有膠帶的框架而露出。可通過噴塗、分配、沉積或網版印刷對電子裝置30的露出上側和橫向側提供厚金屬塗層36。在電子裝置30中，薄塗層頂側151的上側可由厚塗層頂側361覆蓋，且薄塗層側壁152的上部區可由厚塗層側壁362覆蓋。
圖9示出實例電子裝置40的橫截面圖。在圖9所示的實例中，電子裝置40可包括基板11、電子組件12或13、囊封物14、薄金屬塗層45、金屬塗層46、垂直互連件18和外部互連件17。電子裝置40可類似於先前描述的電子裝置10。電子裝置40的電子基板11、電子組件12或13、囊封物14、垂直互連件18和外部互連件17可類似於電子裝置10的對應元件。
金屬塗層46可覆蓋囊封物14的頂部，且薄金屬塗層45可覆蓋金屬塗層46的部分。在一些實例中，囊封物14可露出電子組件12或13的頂側和垂直互連件18的頂側，且金屬塗層46可接觸此類露出頂側。
在一些實例中，金屬塗層46可充當如關於厚金屬塗層16所描述的散熱器。在一些實例中，金屬塗層46可被稱為黏附金屬塗層46，且可充當用於增加薄金屬塗層45到囊封物14的頂側或在電子組件12或13的頂側由囊封物14露出的實例中到所述頂側的黏附力的黏附促進劑。金屬塗層46可類似於電子裝置10的厚金屬塗層16，且可包括類似材料、功能或製造方法。舉例來說，金屬塗層46可包括銀材料，可包括噴塗材料，例如噴塗銀材料，或可包括範圍從近似3 μm到近似5 μm的厚度。
在當前的實例中，金屬塗層46可插入于薄金屬塗層45的薄塗層頂側451與囊封物14之間。薄金屬塗層45可包括覆蓋金屬塗層46的上側的薄塗層頂側451和從薄塗層頂側451的邊緣向下延伸的薄塗層側壁452。
圖9A示出電子裝置40A的橫截面圖。在圖9A所示的實例中，電子裝置40A類似於圖9的電子裝置40，其中囊封物14露出電子組件12或13的頂側和垂直互連件18的頂側，且金屬塗層46可接觸此類露出頂側。
在一些實例中，電子裝置40A可通過類似於下文關於圖10A到10B所描述的製造方法提供，其中電子組件12或13的頂側和垂直互連件18的頂側由囊封物14露出。舉例來說，可類似于如下相對於圖10A所述例如通過噴塗來提供金屬塗層46，且隨後可類似于如下相對於圖10B所述例如通過濺鍍來提供薄金屬塗層45。
圖9B示出電子裝置40B的橫截面圖。在圖9B所示的實例中，電子裝置40B可類似於圖9的電子裝置40或圖4的電子裝置20。囊封物14露出電子組件12或13的頂側和垂直互連件18的頂側。金屬塗層46可覆蓋囊封物14的頂側的部分，使其它部分露出。金屬塗層46可接觸電子組件12或13的露出頂側或垂直互連件18的露出頂側。薄金屬塗層45的塗層頂側451可覆蓋金屬塗層46的頂側和橫向側，以及囊封物14的頂側的由金屬塗層46保持露出的部分。塗層頂側451可接觸垂直互連件18的一個或多個露出頂側。
在一些實例中，電子裝置40B可通過類似於下文關於圖10A到10B所描述的製造方法提供，其中電子組件12或13的頂側和垂直互連件18的頂側由囊封物14露出。舉例來說，可類似于如下相對於圖10A所述例如通過噴塗來提供金屬塗層46，且隨後可類似于如下相對於圖10B所述例如通過濺鍍來提供薄金屬塗層45。
圖9C示出電子裝置40C的橫截面圖。在圖9C所示的實例中，電子裝置40C可類似於圖9B的電子裝置40B。囊封物14露出電子組件12或13的頂側和垂直互連件18的頂側。金屬塗層46可覆蓋囊封物14的頂側的部分，任選地使一些部分露出。金屬塗層46可接觸電子組件12或13的露出頂側或垂直互連件18的露出頂側。
在一些實例中，電子裝置40C可通過類似於下文關於圖10A所描述的製造方法提供，其中電子組件12或13的頂側和垂直互連件18的頂側由囊封物14露出。舉例來說，可類似于如下相對於圖10A所述例如通過噴塗來提供金屬塗層46。
圖10A到10B示出用於製造圖9的實例電子裝置40的實例方法的橫截面圖。
圖10A示出在製造的早期階段的電子裝置40的橫截面圖。在圖10A所示的實例中，可在通過圖2A到2D中示出的方法製造的電子裝置10A上提供金屬塗層46。可在通過鋸切過程將電子裝置40分離成個別電子裝置40A之前提供金屬塗層46。在一些實例中，在通過鋸切過程將陣列單分成個別電子裝置40A之前，可初始提供金屬塗層46作為覆蓋電子裝置10A的陣列的單個片。
可提供金屬塗層46以覆蓋囊封物14的上側。在囊封物14露出電子組件12或13的頂側的實例中，金屬塗層46可接觸此類露出頂側。在一些實例中，金屬塗層46的面積可基本上對應于囊封物14的面積。金屬塗層46可包含類似于厚金屬塗層16的那些的對應元件、特徵、材料或製造方法。
在一些實例中，可通過鋸切基板11、囊封物14和金屬塗層46來執行將基板11分離成個別電子裝置40A的單分過程。個別電子裝置40A可包括基板11、電子組件12或13、囊封物14、金屬塗層46和外部端子17。
圖10B示出在製造的較晚階段的電子裝置40的橫截面圖。在圖10B所示的實例中，可提供薄金屬塗層45以覆蓋金屬塗層46、囊封物14的側壁和基板11的側壁。薄金屬塗層45可包括覆蓋金屬塗層46的上側的薄塗層頂側451，以及覆蓋金屬塗層46的側壁、囊封物14的側壁和基板11的側壁的薄塗層側壁452。薄金屬塗層45可包含類似于薄金屬塗層15的那些的對應元件、特徵、材料或製造方法。
在圖11中示出的一些實例中，在通過使用具有膠帶的框架固定電子裝置40之後，可通過濺鍍提供薄金屬塗層45以覆蓋金屬塗層46、囊封物14的側壁和基板11的側壁。具有膠帶的框架可黏附到電子裝置40的下側以固定電子裝置40。兩個或更多個電子裝置40可佈置於具有膠帶的框架上以便在一個方向上彼此間隔開，且可通過濺鍍靶提供薄金屬塗層45以覆蓋電子裝置40的上側和橫向側。
本公開包含對某些實例的參考；然而，所屬領域的技術人員將理解，在不脫離本公開的範圍的情況下可以進行各種改變且可以取代等效物。另外，在不脫離本公開的範圍的情況下可對公開的實例作出修改。因此，希望本公開不限於公開的實例，但本公開將包含屬所附申請專利範圍的範疇內的所有實例。
10:電子裝置 10A:電子裝置 11:基板 11x:上側 11y:下側 12:電子組件 13:電子組件 14:囊封物 15:薄金屬塗層 16:厚金屬塗層 17:外部互連件 18:垂直互連件 20:電子裝置 26:金屬塗層 30:電子裝置 36:金屬塗層 40:電子裝置 40A:電子裝置 40B:電子裝置 40C:電子裝置 45:金屬塗層 46:金屬塗層 101:封裝 111:導電結構 112:介電質結構 113:導電路徑 121:組件互連件 131:組件互連件 151:薄塗層頂側 152:薄塗層側壁 361:塗層頂側 362:塗層側壁 451:塗層頂側 452:塗層側壁 1111:向內端子 1112:向外端子
[圖1]示出實例電子裝置的橫截面圖。
[圖2A、2B、2C、2D、2E和2F]示出用於製造實例電子裝置的實例方法的橫截面圖。
[圖3A、3B和3C]示出用於提供圖2F中示出的薄金屬塗層的方法的一些實例。
[圖4]示出實例電子裝置的橫截面圖。
[圖5（A）、5（B）、5（C）、5（D）、5（E）、5（F）、5（G）和5（H）]示出圖2F和圖4中示出的電子裝置的實例俯視圖。
[圖6A、6B和6C]示出用於提供圖4中示出的薄金屬塗層的方法的一些實例。
[圖7]示出實例電子裝置的橫截面圖。
圖[8A和8B]示出用於提供圖7中示出的薄金屬塗層的方法的一些實例。
[圖9、9A、9B和9C]示出實例電子裝置的橫截面圖。
[圖10A和10B]示出用於製造實例電子裝置的實例方法的橫截面圖。
[圖11]示出用於提供圖10B中示出的薄金屬塗層的方法的一些實例。
以下論述提供電子裝置和製造電子裝置的方法的各種實例。此類實例是非限制性的，且所附申請專利範圍的範疇不應限於公開的特定實例。在以下論述中，術語“實例”和“例如”是非限制性的。
各圖說明一般構造方式，且可能省略熟知特徵和技術的描述和細節以避免不必要地混淆本公開。另外，繪製圖中的元件未必按比例繪製。舉例來說，各圖中的一些元件的尺寸可能相對於其它元件放大，以幫助改進對本公開中論述的實例的理解。不同圖中的相同參考標號表示相同元件。
術語“或”表示由“或”連接的列表中的項目中的任何一或多個項目。作為實例，“x或y”表示三元素集合{(x), (y), (x, y)}中的任一元素。作為另一實例，“x、y或z”表示七元素集合{(x), (y), (z), (x, y), (x, z), (y, z), (x, y, z)}中的任一元素。
術語“包括（comprises/comprising）”或“包含（includes/including）”是“開放”術語，且指定所陳述特徵的存在，但不排除一個或多個其它特徵的存在或添加。
術語“第一”、“第二”等可以在本文中用於描述各種元件，並且這些元件不應受這些術語限制。這些術語僅用於將一個元件與另一個元件相區分。因此，例如，在不脫離本公開的教示的情況下，可將本公開中論述的第一元件稱為第二元件。
除非另外指定，否則術語“耦合”可用於描述彼此直接接觸的兩個元件或描述通過一個或多個其它元件間接耦合的兩個元件。舉例來說，如果元件A耦合到元件B，則元件A可直接接觸元件B或通過介入元件C間接耦合到元件B。類似地，術語“在……之上”或“在……上”可用於描述彼此直接接觸的兩個元件或描述通過一個或多個其它元件間接耦合的兩個元件。
10:電子裝置
11:基板
12:電子組件
13:電子組件
14:囊封物
15:薄金屬塗層
16:厚金屬塗層
17:外部互連件
18:垂直互連件
101:封裝
111:導電結構
112:介電質結構
121:組件互連件
131:組件互連件
151:薄塗層頂側
152:薄塗層側壁

Claims (20)

  1. 一種電子裝置，其包括： 基板，其具有上側、與所述上側相對的下側、將所述上側連接到所述下側的橫向側，以及導電結構； 第一電子組件，其在所述基板的所述上側處耦合到所述導電結構； 囊封物，其覆蓋所述第一電子組件的橫向側和所述基板的所述上側，且具有囊封物頂側和囊封物橫向側； 第一金屬塗層，其具有第一金屬塗層頂側、第一金屬塗層側壁和第一金屬塗層厚度；以及 第二金屬塗層，其具有大於所述第一金屬塗層厚度的第二金屬塗層厚度； 其中： 所述第一金屬塗層頂側在所述囊封物頂側上方； 所述第一金屬塗層側壁在所述囊封物橫向側上方；且 所述第二金屬塗層在所述囊封物頂側上方。
  2. 根據請求項1所述的電子裝置，其中： 所述第一金屬塗層頂側插入於所述囊封物頂側與所述第二金屬塗層之間。
  3. 根據請求項2所述的電子裝置，其中： 所述第一金屬塗層的一部分從所述第二金屬塗層露出。
  4. 根據請求項2所述的電子裝置，其中： 所述第二金屬塗層具有覆蓋所述第一金屬塗層側壁的一部分的第二金屬塗層側壁。
  5. 根據請求項1所述的電子裝置，其中： 所述第二金屬塗層插入於所述囊封物頂側與所述第一金屬塗層之間；且 所述第一金屬塗層側壁覆蓋所述第二金屬塗層的橫向側。
  6. 根據請求項5所述的電子裝置，其中： 所述第二金屬塗層包括金屬箔。
  7. 根據請求項1所述的電子裝置，其中： 所述第一金屬塗層包括濺鍍層； 所述第二金屬塗層包括噴塗層；以及 所述第二金屬塗層厚度大於所述第一金屬塗層厚度的近似五（5）倍。
  8. 根據請求項1所述的電子裝置，其中： 所述第一金屬塗層包括電磁干擾（EMI）屏蔽件；且 所述第二金屬塗層包括散熱器。
  9. 根據請求項1所述的電子裝置，其中： 所述第一電子組件的頂側從所述囊封物頂側露出。
  10. 根據請求項1所述的電子裝置，其進一步包括： 第一垂直互連件，其耦合到所述基板的所述上側且接觸所述第一金屬塗層。
  11. 根據請求項10所述的電子裝置，其進一步包括： 第二垂直互連件，其耦合到所述基板的所述上側且接觸所述第二金屬塗層。
  12. 一種電子裝置，其包括： 基板，其包括介電質結構、在所述介電質結構內的導電結構、基板上側、基板下側和基板橫向側； 第一電子組件，其在所述基板上側處耦合到所述導電結構； 囊封物，其覆蓋所述第一電子組件和所述基板上側，且具有囊封物頂側和囊封物橫向側； 第一保形導體，其具有第一保形導體頂側和第一保形導體側壁，其中所述第一保形導體頂側在所述囊封物頂側上方、所述囊封物橫向側上方和所述基板橫向側上方延伸；以及 第二保形導體，其具有在所述囊封物頂側上方的第二保形導體頂側； 其中： 所述第一保形導體具有第一厚度； 所述第二保形導體具有大於所述第一厚度的第二厚度； 所述第一保形導體是用於所述電子裝置的電磁干擾屏蔽件；且 所述第二保形導體是用於所述電子裝置的散熱器。
  13. 根據請求項12所述的電子裝置，其中： 所述第一保形導體插入於所述囊封物頂側與所述第二保形導體之間。
  14. 根據請求項13所述的電子裝置，其中： 所述第二保形導體具有開口，所述開口延伸穿過所述第二保形導體以從所述開口露出所述第一保形導體的一部分。
  15. 根據請求項12所述的電子裝置，其中： 所述第一電子組件具有組件頂側；且 所述組件頂側從所述囊封物頂側露出。
  16. 根據請求項12所述的電子裝置，其進一步包括： 第二電子組件，其在所述基板上側處耦合到所述導電結構且與所述第一電子組件橫向間隔開；以及 一個或多個垂直互連件，其在所述第一電子組件與所述第二電子組件之間，其中所述一個或多個垂直互連件在所述囊封物頂側處耦合到所述基板上側且耦合到所述第一保形導體或所述第二保形導體中的一個或多個。
  17. 根據請求項12所述的電子裝置，其中： 所述第二保形導體插入於所述囊封物頂側與所述第一保形導體頂側之間；且 所述第二保形導體是包括銅的金屬箔。
  18. 一種製造電子組件的方法，其包括：  提供基板，所述基板具有上側、與所述上側相對的下側、將所述上側連接到所述下側的橫向側，以及導電結構； 在所述基板的所述上側處將第一電子組件耦合到所述導電結構； 提供囊封物，所述囊封物覆蓋所述第一電子組件的橫向側和所述基板的所述上側且具有囊封物頂側和囊封物橫向側；以及 以任一次序： 在所述囊封物頂側和所述囊封物橫向側上方提供第一金屬塗層，所述第一金屬塗層具有第一金屬塗層頂側、第一金屬塗層側壁和第一金屬塗層厚度；以及 在所述囊封物頂側上方提供第二金屬塗層，所述第二金屬塗層具有大於所述第一金屬塗層厚度的第二金屬塗層厚度。
  19. 根據請求項18所述的方法，其中： 提供所述第一金屬塗層發生在提供所述第二金屬塗層之前；且 提供所述第二金屬塗層包括噴塗所述第二金屬塗層； 其中所述第一金屬塗層的一部分從所述第二金屬塗層露出。
  20. 根據請求項18所述的方法，其中： 提供所述第二金屬塗層發生在提供所述第一金屬塗層之前；且 所述第二金屬塗層是金屬箔。
TW112120729A 2022-06-29 2023-06-02 電子裝置及製造電子裝置的方法 TW202401666A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/853,581 US20240006337A1 (en) 2022-06-29 2022-06-29 Electronic devices and methods of manufacturing electronic devices
US17/853,581 2022-06-29

Publications (1)

Publication Number Publication Date
TW202401666A true TW202401666A (zh) 2024-01-01

Family

ID=89236111

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112120729A TW202401666A (zh) 2022-06-29 2023-06-02 電子裝置及製造電子裝置的方法

Country Status (3)

Country Link
US (1) US20240006337A1 (zh)
CN (1) CN117316928A (zh)
TW (1) TW202401666A (zh)

Also Published As

Publication number Publication date
CN117316928A (zh) 2023-12-29
US20240006337A1 (en) 2024-01-04

Similar Documents

Publication Publication Date Title
KR20230116761A (ko) 반도체 장치 및 그 제조 방법
US11749654B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20220375873A1 (en) Semiconductor devices including shielding layer and methods of manufacturing semiconductor devices
TW202109827A (zh) 半導體裝置及製造半導體裝置的方法
US20240162131A1 (en) Semiconductor devices and methods of manufacturing semiconductor devices
US11978687B2 (en) Semiconductor device and method of manufacturing a semiconductor device
US20200381395A1 (en) Semiconductor devices and related methods
TW202401666A (zh) 電子裝置及製造電子裝置的方法
CN113192922A (zh) 半导体装置和制造半导体装置的方法
US20240079282A1 (en) Electronic devices and method of manufacturing an electronic devices
US20240145369A1 (en) Electronic devices and methods of manufacturing electronic devices
US20240113090A1 (en) Electronic devices and methods of manufacturing electronic devices
US20240006279A1 (en) Electronic devices and methods of manufacturing electronic devices
US11908761B2 (en) Electronic devices with a redistribution layer and methods of manufacturing electronic devices with a redistribution layer
US20220352129A1 (en) Semiconductor device and method of manufacturing semiconductor device
US11688657B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
TWI836377B (zh) 半導體裝置和製造半導體裝置的方法
US20220230967A1 (en) Semiconductor devices and methods of manufacturing semiconductor devices
TW202416469A (zh) 電子裝置及製造電子裝置的方法
TW202414714A (zh) 堆疊式混合基板的半導體裝置及方法