TW202043776A - 測試系統及其操作方法 - Google Patents

測試系統及其操作方法 Download PDF

Info

Publication number
TW202043776A
TW202043776A TW108127260A TW108127260A TW202043776A TW 202043776 A TW202043776 A TW 202043776A TW 108127260 A TW108127260 A TW 108127260A TW 108127260 A TW108127260 A TW 108127260A TW 202043776 A TW202043776 A TW 202043776A
Authority
TW
Taiwan
Prior art keywords
test
test core
dut
devices
core device
Prior art date
Application number
TW108127260A
Other languages
English (en)
Other versions
TWI706137B (zh
Inventor
劉明賢
黃信瑋
Original Assignee
德律科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 德律科技股份有限公司 filed Critical 德律科技股份有限公司
Application granted granted Critical
Publication of TWI706137B publication Critical patent/TWI706137B/zh
Publication of TW202043776A publication Critical patent/TW202043776A/zh

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834Automated test systems [ATE]; using microprocessors or computers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0416Connectors, terminals
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本發明提出一種測試系統包含多個測試核心設備以及多條第一匯流排。多個測試核心設備電性連接到待測件(DUT),多條第一匯流排電性連接多個測試核心設備,其中至少一組測試核心設備係選自於多個測試核心設備,至少一組測試核心設備通過多條第一匯流排中的至少一者合併為一合併的測試核心設備。

Description

測試系統及其操作方法
本發明是有關於一種測試系統及其操作方法。
待測件(DUT),也稱為被測設備(EUT)或被測單元(UUT),是在第一次製造時或在其生命週期的後期進行功能測試和校準檢查的製造產品。這可以包括修復後的測試,以確定產品是否按照原始產品規格執行。在電子工業中,待測件(DUT)可以是任何被測電子組件。
在傳統技術中,需要額外的導線用來手動連接兩個測試模塊。然而,這種方式不甚方便。
本發明提出一種測試系統及其操作方法,改善先前技術的問題。
在本發明的一實施例中,本發明所提出的一種測試系統包含多個測試核心設備以及多條第一匯流排。多個測試核心設備電性連接到待測件(DUT),多條第一匯流排電性連接多個測試核心設備,其中至少一組測試核心設備係選自於多 個測試核心設備,至少一組測試核心設備通過多條第一匯流排中的至少一者合併為一合併的測試核心設備。
在本發明的一實施例中,合併的測試核心設備與多個測試核心設備中之其餘者平行測試待測件。
在本發明的一實施例中,多個測試核心設備中之任一者包含至少一開關裝置與一控制器。至少一開關裝置電性連接到多條第一匯流排中的至少一者,控制器電性連接至少一開關裝置。
在本發明的一實施例中,多個測試核心設備中之任一者更包含多條第二匯流排。多條第二匯流排電性連接控制器與開關裝置。
在本發明的一實施例中,多個測試核心設備包含第一測試核心設備、第二測試核心設備、第三測試核心設備與第四測試核心設備,第一測試核心設備、第二測試核心設備、第三測試核心設備與第四測試核心設備合併為一個合併的測試核心設備以測試待測件,第一測試核心設備發送一電信號至待測件,第四測試核心設備透過待測件以接收電信號,第四測試核心設備的輸出被切換以透過多條第一匯流排中的至少一者電性連接至第一測試核心設備,使第一測試核心設備得以透過待測件量測一測試信號。
在本發明的一實施例中,第二測試核心設備與第三測試核心設備分別電性連接待測件的兩端,第二測試核心設備的輸出與第三測試核心設備的輸出被切換以透過多條第一匯流排中的至少一者電性連接至第一測試核心設備,使第一測 試核心設備得以透過待測件量測一測試電信號。
在本發明的一實施例中,多個測試核心設備中至少一組測試核心設備的數量係取決於待測件的測試點的數量。
在本發明的一實施例中,待測件包含多個子器件,多個測試核心設備分別平行測試多個子器件。
在本發明的一實施例中,本發明所提出的一種測試系統的操作方法包含以下步驟:從測試系統的多個測試核心設備中選擇至少一組測試核心設備;通過多條第一匯流排中的至少一者,將至少一組測試核心設備合併為一合併的測試核心設備,以測試待測件。
在本發明的一實施例中,選擇至少一組測試核心設備的步驟包含:接收合併信號;根據合併信號,選擇至少一組測試核心設備。
在本發明的一實施例中,選擇至少一組測試核心設備的步驟包含:取得待測件的多個測試點的數量;基於待測件的多個測試點的數量,決定合併數量;根據合併數量,選擇至少一組測試核心設備。
綜上所述,本發明之技術方案與現有技術相比具有明顯的優點和有益效果。本發明的測試系統及其操作方法可以自動且彈性地測試待測件,無需額外的導線。
以下將以實施方式對上述之說明作詳細的描述,並對本發明之技術方案提供更進一步的解釋。
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂,所附符號之說明如下:
100、200、400‧‧‧測試系統
110、120、130、140‧‧‧測試核心設備
112、122、132、142‧‧‧控制器
150‧‧‧背板
190、490‧‧‧待測件
214、224、234、244‧‧‧開關裝置
280‧‧‧治具
292‧‧‧電阻器
310‧‧‧電阻器
320‧‧‧放大器
330‧‧‧電信號源
350‧‧‧電壓計
491、492、493、494‧‧‧子器件
AP、AS、BP、BS、GP、GS‧‧‧第二匯流排
AP1、AS1、BP1、BS1、GP1、GS1、AP2、AS2、BP2、BS2、GP2、GS2‧‧‧第一匯流排
500‧‧‧操作方法
S510、S520‧‧‧步驟
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂,所附圖式之說明如下:第1圖是依照本發明一實施例之一種測試系統的方塊圖;第2圖是依照本發明另一實施例之一種測試系統的方塊圖;第3圖是依照本發明一實施例之一種放大器的電路圖;第4圖是依照本發明又一實施例之一種測試系統的方塊圖;以及第5圖是依照本發明一實施例之一種測試系統的操作方法的流程圖。
為了使本發明之敘述更加詳盡與完備,可參照所附之圖式及以下所述各種實施例,圖式中相同之號碼代表相同或相似之元件。另一方面,眾所週知的元件與步驟並未描述於實施例中,以避免對本發明造成不必要的限制。
於實施方式與申請專利範圍中,涉及『連接』之描述,其可泛指一元件透過其他元件而間接耦合至另一元件,或是一元件無須透過其他元件而直接連結至另一元件。
於實施方式與申請專利範圍中,除非內文中對於冠詞有所特別限定,否則『一』與『該』可泛指單一個或複數個。
本文中所使用之『約』、『大約』或『大致』係用以修飾任何可些微變化的數量,但這種些微變化並不會改變 其本質。於實施方式中若無特別說明,則代表以『約』、『大約』或『大致』所修飾之數值的誤差範圍一般是容許在百分之二十以內,較佳地是於百分之十以內,而更佳地則是於百分五之以內。
第1圖是依照本發明一實施例之一種測試系統100的方塊圖。如第1圖所示,製造系統100包含背板150、多個測試核心設備(test core device)110、120、130、140以及多條第一匯流排(bus)AP1、AS1、BP1、BS1、GP1、GS1、AP2、AS2、BP2、BS2、GP2、GS2,例如:全通匯流排(global bus)。應瞭解到,全通匯流排用以連接不同的測試核心設備。在架構上,多個測試核心設備電性連接到待測件190,多條第一匯流排AP1、AS1、BP1、BS1、GP1、GS1、AP2、AS2、BP2、BS2、GP2、GS2電性連接多個測試核心設備110、120、130、140,其中至少一組測試核心設備係選自於多個測試核心設備110、120、130、140,至少一組測試核心設備通過多條第一匯流排AP1、AS1、BP1、BS1、GP1、GS1、AP2、AS2、BP2、BS2、GP2、GS2中的至少一者合併為一個合併的測試核心設備。
關於上述至少一組測試核心設備,舉一例而言,一組測試核心設備120、140通過第一匯流排AP1、AS1、BP1、BS1、GP1、GS1合併為一個合併的測試核心設備。合併的測試核心設備與其餘的測試核心設備110、130平行測試待測件190。
關於上述至少一組測試核心設備,舉另一例而 言,一組測試核心設備130、110通過第一匯流排AP1、AS1、BP1、BS1、GP1、GS1合併為一個合併的測試核心設備。合併的測試核心設備與其餘的測試核心設備120、140平行測試待測件190。
關於上述至少一組測試核心設備,舉又一例而言,一組測試核心設備110、120、130、140通過第一匯流排AP2、AS2、BP2、BS2、GP2、GS2合併為一個合併的測試核心設備。
第2圖是依照本發明另一實施例之一種測試系統200的方塊圖。如第2圖所示,多個測試核心設備110、120、130、140透過治具(fixture)280電性連接待測件190。舉例而言,治具280可為測試治具或測試裝置。
測試核心設備110包含至少一開關裝置214(如:切換電路板(switching circuit board))、控制器112(如:類比測試控制器(analog test controller)、數位測試控制器(digital test controller)或類似的控制器)與第二匯流排AP、AS、BP、BS、GP、GS,例如:區域匯流排(local bus)。應瞭解到,每個測試核心設備具有它自己的區域匯流排用以內連接。舉例而言,測試核心設備110具有它自己的第二匯流排AP、AS、BP、BS、GP、GS做為區域匯流排以內連接控制器112與開關裝置214。在架構上,至少一開關裝置214電性連接到多條第一匯流排AP2、AS2、BP2、BS2、GP2、GS2中的至少一者,控制器112電性連接至少一開關裝置214,多條第二匯流排AP、AS、BP、BS、GP、GS電性連接控制器112與 開關裝置214。
測試核心設備120包含至少一開關裝置224(如:切換電路板)、控制器122(如:類比測試控制器、數位測試控制器或類似的控制器)與第二匯流排AP、AS、BP、BS、GP、GS(如:區域匯流排)。應瞭解到,每個測試核心設備具有它自己的區域匯流排用以內連接。舉例而言,測試核心設備120具有它自己的第二匯流排AP、AS、BP、BS、GP、GS做為區域匯流排以內連接控制器122與開關裝置224。在架構上,至少一開關裝置224電性連接到多條第一匯流排AP2、AS2、BP2、BS2、GP2、GS2中的至少一者,控制器122電性連接至少一開關裝置224,多條第二匯流排AP、AS、BP、BS、GP、GS電性連接控制器122與開關裝置224。
測試核心設備130包含至少一開關裝置234(如:切換電路板)、控制器132(如:類比測試控制器、數位測試控制器或類似的控制器)與第二匯流排AP、AS、BP、BS、GP、GS(如:區域匯流排)。應瞭解到,每個測試核心設備具有它自己的區域匯流排用以內連接。舉例而言,測試核心設備130具有它自己的第二匯流排AP、AS、BP、BS、GP、GS做為區域匯流排以內連接控制器132與開關裝置234。在架構上,至少一開關裝置234電性連接到多條第一匯流排AP2、AS2、BP2、BS2、GP2、GS2中的至少一者,控制器132電性連接至少一開關裝置234,多條第二匯流排AP、AS、BP、BS、GP、GS電性連接控制器132與開關裝置234。
測試核心設備140包含至少一開關裝置244(如: 切換電路板)、控制器142(如:類比測試控制器、數位測試控制器或類似的控制器)與第二匯流排AP、AS、BP、BS、GP、GS(如:區域匯流排)。應瞭解到,每個測試核心設備具有它自己的區域匯流排用以內連接。舉例而言,測試核心設備140具有它自己的第二匯流排AP、AS、BP、BS、GP、GS做為區域匯流排以內連接控制器142與開關裝置244。在架構上,至少一開關裝置244電性連接到多條第一匯流排AP2、AS2、BP2、BS2、GP2、GS2中的至少一者,控制器142電性連接至少一開關裝置244,多條第二匯流排AP、AS、BP、BS、GP、GS電性連接控制器142與開關裝置244。
於使用時,測試核心設備110、120、130、140合併為一個合併的測試核心設備以測試待測件190。測試核心設備110發送一電信號至待測件190,測試核心設備140透過待測件190以接收電信號,測試核心設備140的輸出被切換以透過第一匯流排BP2電性連接至測試核心設備110,使測試核心設備110得以透過待測件190量測一測試信號。舉例而言,測試核心設備110透過待測件190的電阻器292以量測該測試信號(如:測試電流)。
為了對上述量測測試信號的方式做更進一步的闡述,請參照第3圖,第3圖是依照本發明一實施例之一種放大器320的電路圖。於使用時,電信號源330將電信號發送到電阻器292,電壓計350可以測量電阻器310兩端的電信號。由於電阻器310的電阻值已記錄在測試核心設備110中,所以通過電阻器310的電信號除以電阻器310的電阻值等於通過電阻器 292和電阻器310的測試信號。另外,通過電阻器292兩端的電信號除以電源信號330的電信號等於電阻器292的電阻值。
於第2圖中,測試核心設備120與測試核心設備130分別電性連接待測件190的兩端,測試核心設備120的輸出與測試核心設備130的輸出被切換以透過第一匯流排AS2、BS2電性連接至測試核心設備110,使測試核心設備110得以透過待測件190量測一測試電信號。舉例而言,測試核心設備110透過待測件190的電阻器292以量測該測試電信號(如:測試電壓)。
在本發明的一實施例中,多個測試核心設備中至少一組測試核心設備的數量係取決於待測件190的測試點的數量。舉例而言,若待測件190的測試點的數量大於第一數值(如:2048),測試核心設備110、120、130、140合併為一個合併的測試核心設備以測試待測件190。若待測件190的測試點的數量小於第二數值(如:1024),測試核心設備110、120、130、140可以各別平行測試待測件190。若待測件190的測試點的數量介於第二數值與第一數值之間,測試核心設備140、120合併為一個第一合併的測試核心設備,測試核心設備130、110合併為一個第二合併的測試核心設備,使第一合併的測試核心設備與第二合併的測試核心設備得以各別平行測試待測件190。
第4圖是依照本發明又一實施例之一種測試系統400的方塊圖。除了待測件490包含多個子器件491、492、493、494(如:低壓降調節器或其他電路)以外,測試系統 400在結構上與測試系統200實質相同。
於第4圖中,舉例而言,若待測件490的測試點的數量大於第一數值(如:2048),測試核心設備110、120、130、140合併為一個合併的測試核心設備以測試待測件490。此時,測試核心設備110、120、130、140仍能分別平行測試子器件491、492、493、494。
在架構上,開關裝置214電性連接子器件491,開關裝置224電性連接子器件492,開關裝置234電性連接子器件493,開關裝置244電性連接子器件494。
於使用時,控制器112透過開關裝置214與第二匯流排AP量測測試子器件491的電性特徵(如:電壓)。控制器122透過開關裝置224與第二匯流排BP量測測試子器件492的電性特徵(如:電壓)。控制器132透過開關裝置234與第二匯流排AS量測測試子器件493的電性特徵(如:電壓)。控制器142透過開關裝置244與第二匯流排BS量測測試子器件494的電性特徵(如:電壓)。
為了對上述測試系統100、200、400的操作方法做更進一步的闡述,請同時參照第1~5圖,第5圖是依照本發明一實施例之一種測試系統的操作方法500的流程圖。如第5圖所示,操作方法500包含步驟S510、S520(應瞭解到,在本實施例中所提及的步驟,除特別敘明其順序者外,均可依實際需要調整其前後順序,甚至可同時或部分同時執行)。
操作方法500可以採用計算機可讀存儲介質上的計算機程序產品的形式,該計算機可讀存儲介質具有包含在介 質中的計算機可讀指令。可以使用任何合適的存儲介質,包括非揮發性存儲器,例如唯讀存儲器(ROM),可編程唯讀存儲器(PROM),可擦除可編程唯讀存儲器(EPROM),以及電可擦除可編程唯讀存儲器(EEPROM)器件;揮發性存儲器,如SRAM,DRAM和DDR-RAM;光存儲設備,如CD-ROM和DVD-ROM;磁存儲設備,如硬碟驅動器和軟碟驅動器。
於步驟S510,從測試系統100、200與/或400的多個測試核心設備110、120、130、140中選擇至少一組測試核心設備。於步驟S520,通過多條第一匯流排AP1、AS1、BP1、BS1、GP1、GS1、AP2、AS2、BP2、BS2、GP2、GS2中的至少一者,將至少一組測試核心設備合併為一個合併的測試核心設備,以測試待測件190。
在本發明的一實施例中,步驟S510包含:接收合併信號;根據合併信號,選擇至少一組測試核心設備。舉例而言,合併信號係由電腦發送的,該電腦電性連接測試系統100,合併信號指定至少一組測試核心設備以做為合併的測試核心設備。
在本發明的另一實施例中,步驟S510包含:取得待測件190的多個測試點的數量;基於待測件190與/或490的多個測試點的數量,決定合併數量;根據合併數量,選擇至少一組測試核心設備。舉例而言,測試系統100可透過治具280取得待測件190的多個測試點的數量。
綜上所述,本發明之技術方案與現有技術相比具 有明顯的優點和有益效果。本發明的測試系統100、200、400及其操作方法500可以自動且彈性地測試待測件,無需額外的導線。
雖然本發明已以實施方式揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧測試系統
110、120、130、140‧‧‧測試核心設備
112、122、132、142‧‧‧控制器
150‧‧‧背板
190‧‧‧待測件
AP、AS、BP、BS、GP、GS‧‧‧第二匯流排
AP1、AS1、BP1、BS1、GP1、GS1、AP2、AS2、BP2、BS2、GP2、GS2‧‧‧第一匯流排

Claims (11)

  1. 一種測試系統,包含:多個測試核心設備(test core device),電性連接到一待測件(DUT);以及多條第一匯流排(bus),電性連接該些測試核心設備,其中至少一組測試核心設備係選自於該些測試核心設備,該至少一組測試核心設備通過該些第一匯流排中的至少一者合併為一合併的測試核心設備。
  2. 如請求項1所述之測試系統,其中該合併的測試核心設備與該些測試核心設備中之其餘者平行測試該待測件。
  3. 如請求項1所述之測試系統,其中該些測試核心設備中之任一者包含:至少一開關裝置,電性連接到該些第一匯流排中的該至少一者;以及一控制器,電性連接該至少一開關裝置。
  4. 如請求項3所述之測試系統,其中該些測試核心設備中之任一者更包含:多條第二匯流排,電性連接該控制器與該至少一開關裝置。
  5. 如請求項1所述之測試系統,其中該些測 試核心設備包含一第一測試核心設備、一第二測試核心設備、一第三測試核心設備與一第四測試核心設備,該第一測試核心設備、該第二測試核心設備、該第三測試核心設備與該第四測試核心設備合併為該合併的測試核心設備以測試該待測件,該第一測試核心設備發送一電信號至該待測件,該第四測試核心設備透過該待測件以接收該電信號,該第四測試核心設備的輸出被切換以透過該些第一匯流排中的該至少一者電性連接至該第一測試核心設備,使該第一測試核心設備得以透過該待測件量測一測試信號。
  6. 如請求項5所述之測試系統,其中該第二測試核心設備與該第三測試核心設備分別電性連接該待測件的兩端,該第二測試核心設備的輸出與該第三測試核心設備的輸出被切換以透過該些第一匯流排中的該至少一者電性連接至該第一測試核心設備,使該第一測試核心設備得以透過該待測件量測一測試電信號。
  7. 如請求項1所述之測試系統,其中該些測試核心設備中該至少一組測試核心設備的數量係取決於該待測件的測試點的數量。
  8. 如請求項1所述之測試系統,其中該待測件包含多個子器件,該些測試核心設備分別平行測試該些子器件。
  9. 一種測試系統的操作方法,該操作方法包含以下步驟:從該測試系統的多個測試核心設備中選擇至少一組測試核心設備;以及通過多個第一匯流排中的至少一者,將該至少一組測試核心設備合併為一合併的測試核心設備,以測試一待測件。
  10. 如請求項9所述之操作方法,其中選擇該至少一組測試核心設備的步驟包含:接收一合併信號;以及根據該合併信號,選擇該至少一組測試核心設備。
  11. 如請求項9所述之操作方法,其中選擇該至少一組測試核心設備的步驟包含:取得該待測件的多個測試點的數量;基於該待測件的該些測試點的該數量,決定一合併數量;以及根據該合併數量,選擇該至少一組測試核心設備。
TW108127260A 2019-05-19 2019-07-31 測試系統及其操作方法 TWI706137B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/416,260 US11067623B2 (en) 2019-05-19 2019-05-19 Test system and method of operating the same
US16/416,260 2019-05-19

Publications (2)

Publication Number Publication Date
TWI706137B TWI706137B (zh) 2020-10-01
TW202043776A true TW202043776A (zh) 2020-12-01

Family

ID=73228075

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108127260A TWI706137B (zh) 2019-05-19 2019-07-31 測試系統及其操作方法

Country Status (3)

Country Link
US (1) US11067623B2 (zh)
CN (1) CN111965392B (zh)
TW (1) TWI706137B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI760157B (zh) * 2021-03-24 2022-04-01 德律科技股份有限公司 多核並行測試單一待測物的系統及方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000074997A (ja) * 1998-09-01 2000-03-14 Advantest Corp Ic試験装置及び複合ic試験装置
US6449742B1 (en) * 1999-08-11 2002-09-10 Intel Corporation Test and characterization of source synchronous AC timing specifications by trace length modulation of accurately controlled interconnect topology of the test unit interface
US6996758B1 (en) * 2001-11-16 2006-02-07 Xilinx, Inc. Apparatus for testing an interconnecting logic fabric
US7290192B2 (en) * 2003-03-31 2007-10-30 Advantest Corporation Test apparatus and test method for testing plurality of devices in parallel
US7362089B2 (en) * 2004-05-21 2008-04-22 Advantest Corporation Carrier module for adapting non-standard instrument cards to test systems
JP2005285092A (ja) * 2004-12-28 2005-10-13 Advantest Corp 試験エミュレート装置
US7685487B1 (en) * 2005-03-22 2010-03-23 Advanced Micro Devices, Inc. Simultaneous core testing in multi-core integrated circuits
US20060282735A1 (en) * 2005-05-24 2006-12-14 Texas Instruments Incorporated Fasttest module
US7450449B2 (en) * 2005-09-29 2008-11-11 Yamaha Corporation Semiconductor memory device and its test method
ATE436029T1 (de) * 2005-10-26 2009-07-15 Nxp Bv Analog-ic mit testanordnung und testverfahren für ein solches ic
CN2881652Y (zh) * 2005-11-21 2007-03-21 洛阳卓航测控设备有限责任公司 一种通用测试接口设备及其通用测试系统
US7774590B2 (en) * 2006-03-23 2010-08-10 Intel Corporation Resiliently retaining state information of a many-core processor
TW201031937A (en) 2009-02-20 2010-09-01 Aiconn Technology Corp Batch testing method for a SIP device and batch testing system thereof
US20120242357A1 (en) * 2011-03-23 2012-09-27 Hamilton Sundstrand Corporation Automatic fault insertion, calibration and test system
US10048304B2 (en) * 2011-10-25 2018-08-14 Teradyne, Inc. Test system supporting simplified configuration for controlling test block concurrency
US20140070831A1 (en) * 2012-08-27 2014-03-13 Advantest Corporation System and method of protecting probes by using an intelligent current sensing switch
JP5737445B2 (ja) * 2013-03-05 2015-06-17 ダイキン工業株式会社 電力変換器制御装置
CN104808133B (zh) * 2014-01-24 2018-02-06 矽创电子股份有限公司 自动测试设备和升级自动测试设备的集成电路测试界面
CN104656632B (zh) * 2014-11-06 2017-05-31 中国运载火箭技术研究院 飞行器半物理仿真试验的集成接口测试系统及检测方法
TWI559325B (zh) * 2015-10-22 2016-11-21 力成科技股份有限公司 高頻記憶體之測試裝置及測試方法
US10156606B2 (en) * 2016-01-05 2018-12-18 Test Research, Inc. Multi-chassis test device and test signal transmission apparatus of the same
WO2018128699A1 (en) * 2016-11-08 2018-07-12 Xcerra Corporation Multi-node testing system and method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI760157B (zh) * 2021-03-24 2022-04-01 德律科技股份有限公司 多核並行測試單一待測物的系統及方法

Also Published As

Publication number Publication date
US20200363465A1 (en) 2020-11-19
US11067623B2 (en) 2021-07-20
TWI706137B (zh) 2020-10-01
CN111965392A (zh) 2020-11-20
CN111965392B (zh) 2023-04-28

Similar Documents

Publication Publication Date Title
US9423460B2 (en) Systems and methods mitigating temperature dependence of circuitry in electronic devices
JP4767048B2 (ja) 変流器のレシオ比及び極性判定方法、並びにその装置
KR20180137945A (ko) 피시험 디바이스를 테스트하기 위한 프로세서 기반의 계측 방법 및 이를 이용한 계측 장치
TWI706137B (zh) 測試系統及其操作方法
CN103913660B (zh) 大电流、智能数字焊接系统检定校准方法
KR101348425B1 (ko) 자동 테스트 장비의 타이밍 보정 장치
JP7537084B2 (ja) シミュレーションシステム、シミュレーション方法、および、プログラム
JP3127111U (ja) 複数のチップを同時にテストできるテストシステムおよびシングルチップテスター
CN101387696A (zh) 数字式交直流测试仪的校准系统及方法
CN101493497B (zh) 一种可提高测试效率的应力迁移测试方法
JP6143617B2 (ja) 回路基板検査装置
JP2003107135A (ja) バーンイン装置
JP4061533B2 (ja) Icテスタ
JP6143295B2 (ja) 回路基板検査装置
JP5367045B2 (ja) 制御回路点検装置及び制御回路点検方法
JP2004340899A (ja) 半導体集積回路の試験方法と、半導体集積回路の試験装置と、半導体集積回路の試験方法の実施に用いる標準回路基板と、半導体集積回路の試験方法の実施に用いるdc系中継手段
TW201443464A (zh) 用於測試待測裝置的電壓驟降的測試方法
JP6798834B2 (ja) 検査装置、検査システム、検査方法、及び検査プログラム
JPH04190175A (ja) Ic試験装置
JP5202401B2 (ja) 試験装置およびキャリブレーション方法
JP2002299460A (ja) 半導体集積回路
JPH10221402A (ja) Icテスタ用電源電流測定回路
JP2020016564A (ja) 処理装置、測定装置、検査装置および処理方法
KR101044257B1 (ko) 전압/전류 발생장치
JP2002122632A (ja) 半導体検査装置