TW202032519A - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TW202032519A
TW202032519A TW108106718A TW108106718A TW202032519A TW 202032519 A TW202032519 A TW 202032519A TW 108106718 A TW108106718 A TW 108106718A TW 108106718 A TW108106718 A TW 108106718A TW 202032519 A TW202032519 A TW 202032519A
Authority
TW
Taiwan
Prior art keywords
substrate
transistors
source
drain
extension
Prior art date
Application number
TW108106718A
Other languages
English (en)
Other versions
TWI694427B (zh
Inventor
李長紘
郭威宏
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW108106718A priority Critical patent/TWI694427B/zh
Priority to CN201910789372.XA priority patent/CN110703523B/zh
Application granted granted Critical
Publication of TWI694427B publication Critical patent/TWI694427B/zh
Publication of TW202032519A publication Critical patent/TW202032519A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本發明實施例提供一種顯示裝置，包括第一與第二基板、第一與第二電晶體、第一與第二資料線以及第一與第二閘極線。第一與第二基板在垂直投影方向彼此交疊。第一電晶體、第一資料線與第一閘極線設置於第一基板。第二電晶體、第二資料線與第二閘極線設置於第二基板。第一閘極線與第二閘極線在垂直投影方向上彼此交疊，且第一電晶體與第二電晶體在垂直投影方向上交疊。

Description

顯示裝置
本發明是有關於一種顯示裝置，且特別是有關於一種具有雙層主動陣列基板的顯示裝置。
提高顯示裝置的解析度一直是發展顯示技術的重要目標之一。一般而言，可藉由提高畫素密度（pixel per inch，PPI）的方法來提高顯示裝置的解析度。提高畫素密度伴隨著增加主動陣列中主動元件的數量，此將縮短相鄰主動元件之間的間距以及主動元件中相鄰構件之間的間距。如此一來，對於將主動陣列設置於同一基板的顯示裝置而言，提高畫素密度會導致難以精準地控制相鄰主動元件之間或主動元件的相鄰構件之間的間距。
本發明提供一種顯示裝置，具有雙層主動陣列基板。
本發明實施例的顯示裝置包括第一基板、第二基板、多個第一電晶體、多條第一資料線、多條第一閘極線、多個第二電晶體、多條第二資料線以及多條第二閘極線。第一基板與第二基板彼此於垂直投影方向上交疊設置。多個第一電晶體設置於第一基板，且多個第一電晶體沿著第一方向與第二方向而陣列排列，其中第一方向與第二方向交錯。多條第一資料線設置於第一基板。多條第一閘極線設置於第一基板，且多條第一資料線實質上沿第一方向延伸且多條第一閘極線實質上沿第二方向延伸，各第一資料線電性連接於多個第一電晶體的沿第一方向排列的一行第一電晶體，且各第一閘極線電性連接於多個第一電晶體的沿第二方向排列的一列第一電晶體。多個第二電晶體設置於第二基板，且多個第二電晶體分別沿著第一方向與第二方向而陣列排列。多條第二資料線設置於第二基板。多條第二閘極線設置於第二基板，且多條第二資料線實質上沿第一方向延伸且多條第二閘極線實質上沿第二方向延伸，各第二資料線電性連接於多個第二電晶體的沿第一方向排列的一行第二電晶體，且各第二閘極線電性連接於多個第二電晶體的沿第二方向排列的一列第二電晶體。多條第一閘極線與多條第二閘極線在垂直投影方向上彼此交疊，且多個第一電晶體與多個第二電晶體在垂直投影方向上交疊。
在一些實施例中，各第一電晶體包括第一汲極、第一源極以及第一通道結構，第一通道結構電性連接於第一汲極與第一源極，且各第一閘極線與第一通道結構在垂直投影方向上彼此交疊。各該第二電晶體包括第二汲極、第二源極以及第二通道結構，第二通道結構電性連接於第二汲極與第二源極，且各第二閘極線與第二通道結構在垂直投影方向上彼此交疊。
在一些實施例中，各第一通道結構包括第一汲極延伸部、第一源極延伸部以及第一連接部，第一汲極延伸部連接於第一汲極，第一源極延伸部連接於第一源極，第一連接部電性連接於第一汲極延伸部與第一源極延伸部，且各第一閘極線在垂直投影方向上交疊於各第一汲極延伸部與各第一源極延伸部。第二通道結構更包括第二汲極延伸部、第二源極延伸部以及第二連接部，第二汲極延伸部連接於第二汲極，第二源極延伸部連接於第二源極，第二連接部電性連接於第二汲極延伸部與第二源極延伸部，且各第二閘極線在垂直投影方向上交疊於各第二汲極延伸部與各第二源極延伸部。
在一些實施例中，各第一通道結構與各第二通道結構沿第二方向延伸。
在一些實施例中，多條第一資料線與多條第二資料線在垂直投影方向上彼此不交疊，且多條第一資料線與多條第二資料線分別沿第二方向交替排列。
在一些實施例中，多個第一電晶體與多個第二電晶體部分重疊。
在一些實施例中，多條第一資料線與多條第二資料線在垂直投影方向上彼此交疊，且多個第一電晶體實質上完全地與多個第二電晶體於垂直投影方向上交疊。
在一些實施例中，顯示裝置更包括多個遮光條，沿第一方向延伸且設置於第一基板或第二基板上，其中各遮光條位於兩相鄰的第一資料線之間或兩相鄰的第二資料線之間。
在一些實施例中，顯示裝置更包括多個第一畫素電極與多個第二畫素電極。多個第一畫素電極設置於第一基板的一側上且電性連接於多個第一電晶體，其中多個第一畫素電極位於遮光條與兩相鄰的第一資料線之間，或位於遮光條與兩相鄰的第二資料線之間。多個第二畫素電極設置於該第二基板的一側上且電性連接於多個第二電晶體。
在一些實施例中，多條第一資料線與多條第二資料線於垂直投影方向上重疊，且多條第一閘極線與多條第二閘極線於垂直投影方向上部分重疊。
在一些實施例中，顯示裝置更包括多個遮光條，沿第二方向延伸且設置於第一基板或第二基板上，其中各遮光條位於兩相鄰的第一閘極線或兩相鄰的第二閘極線之間。
在一些實施例中，各第二電晶體的通道結構包括第二汲極延伸部以及第二源極延伸部，第二汲極延伸部連接於各第二電晶體的汲極，第二源極延伸部連接於各第二電晶體的源極，第二汲極延伸部與第二源極延伸部相交，且各第二閘極線在垂直投影方向上交疊於各第二汲極延伸部與各第二源極延伸部。各第一電晶體的通道結構包括第一汲極延伸部、第一源極延伸部以及第一連接部，第一汲極延伸部連接於各第一電晶體的汲極，第一源極延伸部連接於各第一電晶體的源極，第一連接部電性連接於第一汲極延伸部與第一源極延伸部，且各第一閘極線在垂直投影方向上交疊於各第一汲極延伸部與各第一源極延伸部。
在一些實施例中，各第二閘極線包括主體部與多個延伸部，主體部沿第二方向延伸，多個延伸部自主體部朝第一方向延伸，多個主體部在垂直投影方向上與多個第一閘極線交疊，且各延伸部在垂直投影方向交疊於各第二汲極延伸部。
在一些實施例中，各第二閘極線位於交疊於各第二閘極線的多個第二電晶體的多個汲極與交疊於各第二閘極線的多個第一電晶體的多個汲極之間。
基於上述，本發明實施例的顯示裝置具有在垂直投影方向上彼此交疊的第一基板與第二基板。一部分的主動陣列形成於第一基板上，而另一部分的主動陣列形成於第二基板上。此兩部分的主動陣列可至少部分地相互交疊。因此，在一些實施例中，可縮短顯示裝置中相鄰主動元件之間的間距，且更可放寬單一基板上相鄰主動元件之間的間距以及主動元件中相鄰構件之間的間距。如此一來，可提高畫素密度，也可提升製程裕度。在一些實施例中，分別形成於第一基板與第二基板上的閘極線可彼此交疊，且可同時接收一組訊號而控制位於閘極線相對兩側的兩個子畫素區。如此一來，可提高顯示裝置的畫面更新率（frame rate）。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1C是依照本發明一些實施例的顯示裝置10的分解以及組合示意圖。具體而言，圖1A為顯示裝置10之第一基板100的示意圖。圖1B為顯示裝置10之第二基板200的示意圖。圖1C為顯示裝置10之第一基板100與第二基板200的組合示意圖。
請參照圖1至圖1C，本發明實施例的顯示裝置10包括第一基板100與第二基板200。在一些實施例中，第一基板100與第二基板200分別為透明基板，例如是玻璃基板。第一基板100與第二基板200於垂直投影方向上彼此交疊設置。在本文中，第一基板100的面對第二基板200的表面稱為內表面IS1，而第一基板100的相對於第二基板200的表面稱為外表面OS1。另一方面，第二基板200的面對第一基板100的表面稱為內表面IS2，而第二基板200的相對於第一基板100的表面稱為外表面OS2。在一些實施例中，主動陣列的一部分可形成於第一基板100的內表面IS1上，而主動陣列的另一部分可形成於第二基板200的內表面IS2上。將第一基板100的內表面IS1與第二基板200的內表面IS2相互結合之後，形成於第一基板100上的主動陣列的一部分與形成於第二基板200的主動陣列的另一部分組合而形成完整的主動陣列。在一些實施例中，可在。第一基板100與第二基板200之間形成絕緣層（省略繪示），以電性隔離主動陣列的上述兩個部分。此外，在一些實施例中，背光源（未繪示）可設置於第一基板100的外側，而使光線自第一基板100的外表面OS1依序穿過第一基板100與第二基板200。
請參照圖1A，形成於第一基板100的內表面IS1上的主動陣列包括多個第一電晶體T1、多條第一資料線DL1與多條第一閘極線GL1。多個第一電晶體T1沿第一方向D1與第二方向D2陣列排列，而形成沿第一方向D1延伸的多數行以及沿第二方向D2延伸的多數列。以簡潔起見，圖1A僅繪示出單行的第一電晶體T1。第一方向D1與第二方向D2實質上平行於第一基板100的內表面IS1，且相互交錯。在一些實施例中，第一方向D1與第二方向D2實質上相互垂直。此外，多個第一電晶體T1所形成的陣列可為矩形或非矩形，例如是圓形、菱形等。另一方面，多條第一資料線DL1實質上沿第一方向D1延伸，而各第一資料線DL1電性連接於單行的第一電晶體T1。本文所述的電性連接意指兩構件之間能夠電性導通，且包括結構上的直接連接以及結構上的間接連接。以簡潔起見，圖1A僅繪示出單條的第一資料線DL1。此外，多條第一閘極線GL1實質上沿第二方向D2延伸，而各第一閘極線GL1電性連接於單列的第一電晶體T1。在一些實施例中，第一資料線DL1可呈鋸齒狀地沿第一方向D1延伸，而第一閘極線GL1可交錯於鋸齒狀的第一資料線DL1的轉折部分。在其他實施例中，第一資料線DL1也可為直線或斜線。所屬領域中具有通常知識者可依據設計需求調整資料線的圖案，本發明並不以此為限。
在一些實施例中，第一電晶體T1包括第一汲極DR1、第一源極SR1以及第一通道結構CH1。第一通道結構CH1電性連接於第一汲極DR1與第一源極SR1之間。在一些實施例中，各第一資料線DL1可電性連接於同一行的第一電晶體T1的第一源極SR1。在一些實施例中，第一汲極DR1、第一源極SR1以及第一通道結構CH1的材料可包括非晶矽、低溫多晶矽（low temperature polysilicon，LTPS）、氧化物半導體或其類似者。此外，第一汲極DR1、第一源極SR1與第一通道結構CH1可經摻雜為第一導電型或互補於第一導電型的第二導電型。舉例而言，第一導電型可為n型且第二導電型可為p型，但本發明並不以此為限。在一些實施例中，第一汲極DR1與第一源極SR1的摻雜濃度可分別高於第一通道結構CH1的摻雜濃度。
在一些實施例中，第一通道結構CH1包括第一汲極延伸部DE1、第一源極延伸部SE1以及第一連接部C1。第一汲極延伸部DE1連接於第一汲極DR1，而第一源極延伸部SE1連接於第一源極SR1。第一連接部C1電性連接於第一汲極延伸部DE1與第一源極延伸部SE1之間。在一些實施例中，第一汲極延伸部DE1與第一源極延伸部SE1實質上沿第一方向D1延伸，而第一連接部C1實質上沿第二方向D2延伸於第一汲極延伸部DE1與第一源極延伸部SE1之間。在此些實施例中，第一通道結構CH1的上視圖形可類似於倒U形（以下稱U形通道結構）。此外，在一些實施例中，第一源極延伸部SE1的長度可大於第一汲極延伸部DE1的長度。另一方面，第一閘極線GL1在垂直投影方向上交疊於第一通道結構CH1的第一汲極延伸部DE1與第一源極延伸部SE1。第一閘極線GL1與第一通道結構CH1之間可形成有閘介電層（省略繪示）。如此一來，各第一閘極線GL1與下伏的第一汲極DR1、第一源極SR1與第一通道結構CH1可形成場效電晶體。
在一些實施例中，可在第一基板100的內表面IS1上形成多個第一畫素電極PE1。在一些實施例中，第一畫素電極PE1電性連接於第一電晶體T1的第一汲極DR1。如此一來，第一閘極線GL1與第一資料線DL1可分別接受訊號而控制第一電晶體T1的開關狀態以及輸出電壓，進而控制第一畫素電極PE1的電位。
在一些實施例中，更可在第一電晶體T1與第一基板100之間形成遮光層（未繪示）。遮光層可在垂直投影方向交疊於第一通道結構CH1的至少一部分。舉例而言，遮光層可交疊於第一閘極線GL1與下覆的第一通道結構CH1的一部分。藉由設置遮光層，可避免由設置於第一基板100的外側的背光源直接照射到第一電晶體T1的通道區（亦即第一通道結構CH1的交疊於第一閘極線GL1的部分），進而可抑制由背光源引起的漏電。在一些實施例中，遮光層的材料可包括金屬。
請參照圖1A與圖1B，相似於形成在第一基板100的內表面IS1上的主動陣列，形成於第二基板200的內表面IS2上的主動陣列包括多個第二電晶體T2、多條第二資料線DL2（圖1B僅繪示一條第二資料線DL2）與多條第二閘極線GL2。需注意的是，為便於理解第一基板100與第二基板200的結合，圖1B與圖1C的其中一者所繪示的第二基板200上的構件是左右相反的。多個第二電晶體T2沿第一方向D1與第二方向D2陣列排列，而形成沿第一方向D1延伸的多數行以及沿第二方向D2延伸的多數列。以簡潔起見，圖1B僅繪示出單行的第二電晶體T2。在一些實施例中，多個第二電晶體T2所形成的陣列可為矩形或非矩形，例如是圓形、菱形等。多條第二資料線DL2（圖1B僅繪示一條第二資料線DL2）實質上沿第一方向D1延伸，而各第二資料線DL2電性連接於單行的第二電晶體T2。此外，多條第二閘極線GL2實質上沿第二方向D2延伸，而各第二閘極線GL2電性連接於單列的第二電晶體T2。在一些實施例中，第二資料線DL2可呈鋸齒狀地沿第一方向D1延伸，而第二閘極線GL2可交錯於鋸齒狀的第二資料線DL2的轉折部分。在其他實施例中，第二資料線DL2也可為直線或斜線。所屬領域中具有通常知識者可依據設計需求調整資料線的圖案，本發明並不以此為限。
在一些實施例中，第二電晶體T2包括第二汲極DR2、第二源極SR2以及第二通道結構CH2。第二通道結構CH2電性連接於第二汲極DR2與第二源極SR2之間。在一些實施例中，各第二資料線DL2可電性連接於同一行的第二電晶體T2的第二源極SR2。在一些實施例中，第二汲極DR2、第二源極SR2以及第二通道結構CH2的材料可包括非晶矽、低溫多晶矽、氧化物半導體或其類似者。此外，第二汲極DR2、第二源極SR2與第二通道結構CH2可經摻雜為第一導電型或互補於第一導電型的第二導電型。在一些實施例中，第二汲極DR2與第二源極SR2的摻雜濃度可分別高於第二通道結構CH2的摻雜濃度。
在一些實施例中，第二通道結構CH2包括第二汲極延伸部DE2、第二源極延伸部SE2以及第二連接部C2。第二汲極延伸部DE2連接於第二汲極DR2，而第二源極延伸部SE2連接於第二源極SR2。第二連接部C2電性連接於第二汲極延伸部DE2與第二源極延伸部SE2之間。在一些實施例中，第二汲極延伸部DE2與第二源極延伸部SE2實質上沿第一方向D1延伸，而第二連接部C2實質上沿第二方向D2延伸。在此些實施例中，第二通道結構CH2的上視圖形可類似於倒U形（以下稱為U形通道結構）。此外，在一些實施例中，第二源極延伸部SE2的長度可大於第二汲極延伸部DE2的長度。另一方面，第二閘極線GL2在垂直投影方向上交疊於第二通道結構CH2的第二汲極延伸部DE2與第二源極延伸部SE2。第二閘極線GL2與第二通道結構CH2之間可形成有閘介電層（省略繪示）。如此一來，各第二閘極線GL2與下伏的第二汲極DR2、第二源極SR2與第二通道結構CH2可形成場效電晶體。
在一些實施例中，可在第二基板200的內表面IS2上形成多個第二畫素電極PE2。在一些實施例中，第二畫素電極PE2電性連接於第二電晶體T2的第二汲極DR2。如此一來，第二閘極線GL2與第二資料線DL2可分別接受訊號而控制第二電晶體T2的開關狀態以及輸出電壓，進而控制第二畫素電極PE2的電位。
在一些實施例中，更可在第二基板200與第二電晶體T2之間形成遮光層（未繪示）。遮光層可在垂直投影方向交疊於第二通道結構CH2的至少一部分。舉例而言，遮光層可交疊於第二閘極線GL2與下覆的第二通道結構CH2的一部分。藉由設置遮光層，可遮蔽由設置於第二基板200的外側照射到第二電晶體T2的通道區（亦即第二通道結構CH2的交疊於第二閘極線GL2的部分）的外界光，進而可抑制由外界光引起的漏電。
請參照圖1A至圖1C，形成於第一基板100上的主動陣列與形成於第二基板200上的主動陣列可經配置以使第一基板100與第二基板200結合後第一電晶體T1與第二電晶體T2在垂直投影方向上至少部分地交疊，且第一閘極線GL1與第二閘極線GL2也在該垂直投影方向上至少部分地交疊。請參照圖1，在一些實施例中，第一電晶體T1的第一源極延伸部SE1可部分地交疊於上覆的第二電晶體T2的第二汲極DR2與第二汲極延伸部DE2。在其他實施例中，可調整第一電晶體T1及/或第二電晶體T2的位置，以使第一電晶體T1的第一源極SR1可部分地交疊於上覆的第二電晶體T2的第二汲極DR2與第二汲極延伸部DE2。儘管圖1C未繪示出，第一電晶體T1的第一汲極DR1與第一汲極延伸部DE1可部分地交疊於上覆的第二電晶體T2的第二源極SR2與第二源極延伸部SE2。此外，第一閘極線GL1可實質上完全地交疊於第二閘極線GL2。另一方面，第一資料線DL1與第二資料線DL2在垂直投影方向上彼此不交疊，而沿第一方向D1交替排列。在一些實施例中，第一資料線DL1在垂直投影方向上部分地交疊於第一電晶體T1以及第二電晶體T2。然而，第一資料線DL1僅電性連接於第一電晶體T1，且經由絕緣層（未繪示）而與第二電晶體T2電性隔離。相似地，第二資料線DL1在垂直投影方向上部分地交疊於第一電晶體T1與第二電晶體T2，但第二資料線DL2僅電性連接於第二電晶體T2，而經由絕緣層（未繪示）而與第一電晶體T1電性隔離。
將第一基板100與第二基板200接合之後，相鄰的第一資料線DL1與第二資料線DL2之間可形成開口區W。多個第一畫素電極PE1與多個第二畫素電極PE2可分別位於此些開口區W中。此外，第一畫素電極PE1與第二畫素電極PE2沿第二方向D2交替地排列於多個開口區W中。由此可知，兩相鄰的第一資料線DL1或兩相鄰的第二資料線DL2之間具有兩行開口區W。換言之，兩相鄰的第一資料線DL1或兩相鄰的第二資料線DL2之間具有兩行子畫素區。在一些實施例中，開口區W在第一方向D1上的邊界（例如是圖1C所示的上邊界與下邊界）可分別由在第一方向D1上相鄰的電晶體（第一電晶體T1或第二電晶體T2）來界定。在一些實施例中，沿第一方向D1排列的同一行的多個畫素電極（第一畫素電極PE1或第二畫素電極PE2）可交替地往兩側（例如是圖1C所示的左右兩側）斜向地延伸。如此一來，同一行的多個畫素電極（第一畫素電極PE1或第二畫素電極PE2）可形成類似於鋸齒狀的不連續圖形。
基於上述，本發明實施例的顯示裝置具有在垂直投影方向上彼此交疊的第一基板與第二基板。一部分的主動陣列形成於第一基板上，而另一部分的主動陣列形成於第二基板上。此兩部分的主動陣列可至少部分地相互交疊。因此，可縮短顯示裝置中相鄰主動元件之間的間距。此外，更可放寬單一基板上相鄰主動元件之間的間距以及主動元件中相鄰構件之間的間距。如此一來，可提高畫素密度，也可提升製程裕度。在一些實施例中，顯示裝置的畫素密度可大於2000 ppi。單一基板上相鄰主動元件之間的最短距離（例如是在第二方向D2上相鄰的第一電晶體T1之間的最短距離）的範圍可達到約5 μm至10 μm。此外，在一些實施例中，主動元件中的汲極區與源極區之間的最短距離（例如是第一汲極區DR1與第一源極區SR1之間的最短距離或第二汲極區DR2與第二源極區SR2之間的最短距離）可在1.9 μm至2.0 μm的範圍內。
圖2A至圖2C是依照本發明一些實施例的顯示裝置10a的分解與結合的示意圖。具體而言，圖2A為顯示裝置10a之第一基板100的示意圖。圖2B為顯示裝置10a之第二基板200的示意圖。圖2C為顯示裝置10a之第一基板100與第二基板200的組合示意圖。圖2A至圖2C所示的顯示裝置10a相似於圖1A至圖1C所示的顯示裝置10，以下僅描述兩者的差異處，相同或相似處則不再贅述。
請參照圖1A至圖1C與圖2A至圖2C，顯示裝置10a與顯示裝置10的差異主要包括電晶體的結構，且包括電晶體、閘極線、資料線與畫素電極之間的配置關係。舉例而言，圖1A至圖1C之實施例的電晶體（第一電晶體T1與第二電晶體T2）可為低溫多晶矽薄膜電晶體，而圖2A至圖2C之實施例的電晶體（第一電晶體T1a與第二電晶體T2a）可為單晶矽薄膜電晶體。具體而言，於圖2A之實施例中，設置於第一基板100上的第一電晶體T1a包括第一汲極DR1a、第一源極SR1a以及電性連接於第一汲極DR1a與第一源極SR1a之間的第一通道結構CH1a。在一些實施例中，第一通道結構CH1a沿第二方向D2延伸，而形成條狀結構。第一汲極DR1a與第一源極SR1a可形成於第一通道結構CH1a的相對於第一基板100的一側上，以使第一通道結構CH1a位於第一基板100與第一汲極DR1a/第一源極SR1a之間。在一些實施例中，各第一資料線DL1可電性連接於同一行的第一電晶體T1a的第一源極SR1a。另外，第一閘極線GL1a可形成於第一通道結構CH1a與第一基板100之間。如此一來，各第一閘極線GL1a與上覆的第一汲極DR1a、第一源極SR1a與第一通道結構CH1a可形成場效電晶體。
相似地，請參照圖2B，設置於第二基板200上的第二電晶體T2a包括第二汲極DR2a、第二源極SR2a以及電性連接於第二汲極DR2a與第二源極SR2a之間的第二通道結構CH2a。在一些實施例中，第二通道結構CH2a沿第二方向D2延伸，而形成條狀結構。第二通道結構CH2a可位於第二基板200與第二汲極DR2a/第二源極SR2a之間。在一些實施例中，各第二資料線DL2可電性連接於同一行的第二電晶體T2a的第二源極SR2a。另外，第二閘極線GL2a可形成於第二通道結構CH2a與第二基板200之間。如此一來，各第二閘極線GL2a與上覆的第二汲極DR2a、第二源極SR2a與第二通道結構CH2a可形成場效電晶體。
請參照圖2C，將第一基板100與第二基板200接合之後可形成顯示裝置10a。在顯示裝置10a中，第一電晶體T1a的第一源極SR1a可部分地交疊於上覆的第二電晶體T2a的第二汲極DR2a以及第二通道結構CH2a。此外，相鄰的第一資料線DL1與第二資料線DL2之間可形成開口區W1。在一些實施例中，開口區W1在第一方向D1上的邊界（例如是圖2C所示的上邊界與下邊界）可分別由在第一方向D1上相鄰的電晶體（第一電晶體T1a或第二電晶體T2a）來界定。多個第一畫素電極PE1與多個第二畫素電極PE2可分別位於此些開口區W1中。第一畫素電極PE1與第一汲極DR1a電性相連，而第二畫素電極PE2與第二汲極DR2a電性相連。此外，第一畫素電極PE1與第二畫素電極PE2沿第二方向D2交替地排列於多個開口區W1中。儘管圖1A至圖1C中的第一畫素電極PE1與第二畫素電極PE2是以類似平行四邊形的形狀繪示，而圖2A至圖2C中的第一畫素電極PE1與第二畫素電極PE2是以類似梳狀的形狀繪示，但本發明並不以畫素電極的形狀為限。
圖3A至圖3C是依照本發明一些實施例的顯示裝置10a的分解與結合的示意圖。具體而言，圖3A為顯示裝置10b之第一基板100的示意圖。圖3B為顯示裝置10b之第二基板200的示意圖。圖3C為顯示裝置10b之第一基板100與第二基板200的組合示意圖。圖3A至圖3C所示的顯示裝置10b相似於圖1A至圖1C所示的顯示裝置10，以下僅描述兩者的差異處，相同或相似處則不再贅述。
請參照圖1C與圖3C，顯示裝置10b與顯示裝置10的差異主要在於顯示裝置10b的第一電晶體T1與第二電晶體T2在垂直投影方向上實質上完全重疊，且第一資料線DL1與第二資料線DL2在垂直投影方向上也彼此交疊。換言之，在將第一基板100與第二基板200結合之後，在上視圖中不會觀察到第一資料線DL1與第二資料線DL2沿第二方向D2交替排列的圖案。
在一些實施例中，顯示裝置10b更包括多條遮光條BS。在一些實施例中，多條遮光條BS可設置於第一基板100上。在其他實施例中，多條遮光條BS也可設置於第二基板200上。各遮光條BS位於相鄰的第一資料線DL1或相鄰的第二資料線DL2之間。在一些實施例中，遮光條BS交疊於沿第一方向D1排列的同一行的第一電晶體T1與第二電晶體T2的第一汲極DR1與第二汲極DR2。在一些實施例中，相似於第一資料線DL1與第二資料線DL2，遮光條BS也可呈鋸齒狀地沿第一方向D1延伸。遮光條BS與相鄰的第一資料線DL1或第二資料線DL2定義出開口區W2在第二方向D2上的邊界（例如是圖2所示的左邊界與右邊界）。另一方面，在第一方向D1上相鄰的電晶體（第一電晶體T1或第二電晶體T2）定義出開口區W2在第一方向D1上的邊界（例如是圖2所示的上邊界與下邊界）。
多個第一畫素電極PE1與多個第二畫素電極PE2可設置於多個開口區W2中。第一畫素電極PE1與第二畫素電極PE2可分別設置於遮光條BS的相對兩側（例如是圖2中的右側與左側）的開口區W2中。位於遮光條BS相對兩側的第一畫素電極PE1與第二畫素電極PE2分別電性連接至第一電晶體T1的第一汲極DR1與第二電晶體T2的第二汲極DR2。在一些實施例中，相互交疊的第一電晶體T1與第二電晶體T2設置於遮光條BS的同一側（例如是圖2所示的右側）。在此些實施例中，設置於遮光條BS的相對於第一電晶體T1與第二電晶體T2的一側的第二畫素電極PE2可橫跨遮光條BS而電性連接於第二電晶體T2（或第一電晶體T1）。在一些實施例中，藉由設置遮光條BS，可避免相鄰畫素之間的顯示光互相干擾。
圖4A至圖4C是依照本發明一些實施例的顯示裝置10c的分解與結合的示意圖。具體而言，圖4A為顯示裝置10c之第一基板100的示意圖。圖4B為顯示裝置10c之第二基板200的示意圖。圖4C為顯示裝置10c之第一基板100與第二基板200的組合示意圖。
請參照圖2A至圖2C、圖3A至圖3C與圖4A至圖4C，圖4A至圖4C所示的顯示裝置10c大體上是以圖2A至圖2C所示的電晶體（第一電晶體T1a與第二電晶體T2a）代換圖3A至圖3C所示的顯示裝置10b中的電晶體（第一電晶體T1與第二電晶體T2）。圖3A至圖3C之實施例的電晶體（第一電晶體T1與第二電晶體T2）可為低溫多晶矽薄膜電晶體，而圖2A至圖2C之實施例的電晶體（第一電晶體T1a與第二電晶體T2a）可為單晶矽薄膜電晶體。請參照圖4C，第一電晶體T1a與第二電晶體T2a在垂直投影方向上實質上完全重疊，且第一資料線DL1與第二資料線DL2在垂直投影方向上也彼此交疊。以簡潔起見，顯示裝置10c與圖2A至圖2C、圖3A至圖3C所示的顯示裝置10a、顯示裝置10b的其他相同或相似處則不再贅述。
圖5A至圖5C是依照本發明一些實施例的顯示裝置20的分解與結合的示意圖。具體而言，圖5A為顯示裝置20之第一基板100的示意圖。圖5B為顯示裝置20之第二基板200的示意圖。圖5C為顯示裝置20之第一基板100與第二基板200的組合示意圖。圖5A至圖5C所示的顯示裝置20相似於圖1所示的顯示裝置10，以下僅描述兩者的差異處，相同或相似處則不再贅述。
請參照圖1A至圖1C與圖5A至圖5C，顯示裝置20與顯示裝置10的差異主要在於第一資料線DL1與第二資料線DL2在垂直投影方向上實質上完全地重疊。換言之，在第一基板100與第二基板200結合之後，在上視圖中不會觀察到第一資料線DL1與第二資料線DL2沿第二方向D2交替排列的圖案。此外，第一閘極線GL1與第二閘極線GL2於垂直投影方向上至少部分地重疊。在一些實施例中，第二閘極線GL2的實質上所有部分交疊於第一閘極線GL1的主體（亦即如下所述的主體部B），而並未交疊於第一閘極線GL1的一延伸部分（亦即如下所述的延伸部E）。在一些實施例中，兩相鄰的閘極線（第一閘極線GL1或第二閘極線GL2）之間可設置有遮光條BS1。遮光條BS1可實質上平行於第一閘極線GL1與第二閘極線GL2，亦即實質上沿第二方向D2延伸。遮光條BS1與閘極線（第一閘極線GL1或第二閘極線GL2）定義出開口區W3在第一方向D1上的邊界（例如是圖5C所示的上邊界與下邊界），而兩相鄰的第一資料線DL1（或兩相鄰的第二資料線DL2）定義出開口區W3在第二方向D2上的邊界（例如是圖5C所示的右邊界與左邊界）。在此些實施例中，相鄰的資料線（第一資料線DL1或第二資料線DL2）之間具有單行的開口區W3。換言之，相鄰的第一資料線DL1或相鄰的第二資料線DL2之間可具有單行的子畫素區。
多個第一畫素電極PE1與多個第二畫素電極PE2可設置於多個開口區W3中。在第一方向D1上相鄰的第一畫素電極PE1與第二畫素電極PE2可分別設置於遮光條BS1的相對兩側（例如是圖5C中遮光條BS1的上下兩側）的開口區W3中。位於遮光條BS1相對兩側的第一畫素電極PE1與第二畫素電極PE2分別電性連接至第一電晶體T1的第一汲極DR1與第二電晶體T2的第二汲極DR2。在一些實施例中，位於遮光條BS1的一側（例如是圖5C中遮光條BS1的下側）的第一畫素電極PE1與第一電晶體T1的第一汲極DR1可彼此電性連接，而位於遮光條BS1的另一側（例如是圖5C中遮光條BS1的上側）的第二畫素電極PE2與第二電晶體T2的第二汲極DR2可彼此電性連接。在此些實施例中，第一閘極線GL1（或第二閘極線GL2）位於交疊於該第一閘極線GL1（或第二閘極線GL2）的第二電晶體T2的第二汲極DR2與第一電晶體T1的第一汲極DR1之間，且此第一電晶體T1與第二電晶體T2分別控制位於此第一閘極線GL1（或第二閘極線GL2）的相對兩側的畫素電極（第一畫素電極PE1與第二畫素電極PE2）。此外，在一些實施例中，遮光條BS1設置於第一基板100上。在其他實施例中，遮光條BS1也可設置於第二基板200上。
圖5B所示的形成於第二基板200上的第二電晶體T2的第二通道結構CH2包括彼此相連的第二汲極延伸部DE2a以及第二源極延伸部SE2a。第二汲極延伸部DE2a的一端連接於第二汲極DR2，而第二源極延伸部SE2a的一端連接於第二源極SR2。在一些實施例中，第二源極延伸部SE2a沿第一方向D1延伸，而第二汲極延伸部DE2a沿第二方向D2延伸。在此些實施例中，第二通道結構CH2的形狀類似於L形（以下稱為L形通道結構），且第二汲極DR2與第二源極SR2分別連接於此L形通道結構的兩端。在一些實施例中，連接於L形第二通道結構CH2的兩端的第二汲極DR2與第二源極SR2位於閘極線（第一閘極線GL1或第二閘極線GL2）的相對兩側。相較於圖1A至圖1C、圖3A至圖3C所示的U形通道結構（第一通道結構CH1或第二通道結構CH2），圖5B所示的L形第二通道結構CH2所佔的面積較小。因此，圖5B所示的L形第二通道結構CH2的位於開口區W3的面積可小於圖1A至圖1C、圖3A至圖3C所示的開口區W（或開口區W2）的面積。如此一來，可有助於提高顯示裝置的開口率。
在一些實施例中，第二閘極線GL2包括主體部B與延伸部E。第二閘極線GL2的主體部B沿第二方向D2延伸，而實質上完全交疊於第一閘極線GL1（如圖5C所示）。延伸部E由主體部B沿第一方向D1朝外延伸。第二閘極線GL2的主體部B與延伸部E在垂直投影方向上可分別交疊於第二通道結構CH2的第二源極延伸部SE2a與第二汲極延伸部DE2a。各第二閘極線GL2可具有單一主體部B與多個延伸部E，以使多個延伸部E交疊於同一列的多個第二電晶體T2。
另一方面，在圖5A至圖5C所示的實施例中，第一電晶體T1與第二電晶體T2的佈局（layout）不同。具體而言，圖5A所示的第一電晶體T1具有U形通道結構，而圖5B所示的第二電晶體T2則具有L形通道結構。圖5A中形成於第一基板100上的第一電晶體T1與圖1A、圖3A所示的第一電晶體T1相似，僅第一通道結構CH1的尺寸與配置方向不盡相同。圖5A所示的U形第一通道結構CH1的兩端朝上，而圖1A所示的第一通道結構CH1的兩端朝下。此外，圖5A的U形第一通道結構CH1的兩端之間的間距可小於圖1A所示的U形第一通道結構CH1的兩端之間的間距。然而，所屬領域中具有通常知識者可依據產品需求而調整第一電晶體、第二電晶體的佈局、尺寸以及配置方向，本發明並不以此為限。另外，請參照圖5C，在一些實施例中，連接於U形第一通道結構CH1的兩端的第一汲極DR1可位於閘極線（第一閘極線GL1或第二閘極線GL2）的同一側，且連接於L形第二通道結構CH2的一端的第二汲極DR2可位於閘極線（第一閘極線GL1或第二閘極線GL2）的另一側。如此一來，第一電晶體T1與第二電晶體T2可分別控制位於閘極線（第一閘極線GL1或第二閘極線GL2）的相對兩側的子畫素區。
在一些實施例中，在圖5A至圖5C所示的顯示裝置20中，形成於單一基板上相鄰的主動元件之間的最短距離（例如是相鄰的第一電晶體T1或第二電晶體T2之間的最短距離）可小於圖1A至圖1C、圖2A至圖2C、圖3A至圖3C、圖4A至圖4C所示的單一基板上相鄰主動元件之間的最短距離。舉例而言，在圖5A至圖5C所示的顯示裝置20中，形成於單一基板上相鄰的主動元件之間的最短距離（例如是相鄰的第一電晶體T1或第二電晶體T2之間的最短距離）的範圍可為5 μm至10 μm。
在圖5A至圖5C所示的一些實施例中，彼此交疊的第一閘極線GL1與第二閘極線GL2可同時自驅動電路接收一組閘極訊號。交疊於此第一閘極線GL1與第二閘極線GL2的第一電晶體T1與第二電晶體T2可分別電性連接至閘極線（第一閘極線GL1或第二閘極線GL2）的相對兩側的畫素電極。因此，可同時控制位於閘極線（第一閘極線GL1或第二閘極線GL2）相對兩側的子畫素區。如此一來，可提高顯示裝置的畫面更新率（frame rate）。
圖6A至圖6C是依照本發明一些實施例的顯示裝置20a的分解與結合的示意圖。具體而言，圖6A為顯示裝置20b之第一基板100的示意圖。圖6B為顯示裝置20b之第二基板200的示意圖。圖6C為顯示裝置20b之第一基板100與第二基板200的組合示意圖。
請參照圖2A至圖2C、圖5A至圖5C與圖6A至圖6C，圖6A至圖6C所示的顯示裝置20a大體上是以圖2A至圖2C所示的電晶體（第一電晶體T1a與第二電晶體T2a）代換圖5A至圖5C所示的顯示裝置20中的電晶體（第一電晶體T1與第二電晶體T2），且顯示裝置20的第二閘極線GL2不具有延伸部。圖5A至圖5C之實施例的電晶體（第一電晶體T1與第二電晶體T2）可為低溫多晶矽薄膜電晶體，而圖6A至圖6C之實施例的電晶體（第一電晶體T1a與第二電晶體T2a）可為單晶矽薄膜電晶體。請參照圖6C，第一電晶體T1a與第二電晶體T2a在垂直投影方向上重疊，且第一資料線DL1與第二資料線DL2在垂直投影方向上也彼此交疊。以簡潔起見，顯示裝置20a與圖2A至圖2C、圖5A至圖5C所示的顯示裝置10a、顯示裝置20的其他相同或相似處則不再贅述。
綜上所述，本發明實施例的顯示裝置具有在垂直投影方向上彼此交疊的第一基板與第二基板。一部分的主動陣列形成於第一基板上，而另一部分的主動陣列形成於第二基板上。此兩部分的主動陣列可至少部分地相互交疊。因此，在一些實施例中，可縮短顯示裝置中相鄰主動元件之間的間距。此外，更可放寬單一基板上相鄰主動元件之間的間距以及主動元件中相鄰構件之間的間距。如此一來，可提高畫素密度，也可提升製程裕度。在一些實施例中，分別形成於第一基板與第二基板上的閘極線可彼此交疊，且可同時接收一組訊號而控制位於閘極線相對兩側的子畫素區。如此一來，可提高顯示裝置的畫面更新率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、10a、10b、10c、20、20a:顯示裝置 100:第一基板 200:第二基板 B:主體部 BS、BS1:遮光條 C1:第一連接部 C2:第二連接部 CH1、CH1a:第一通道結構 CH2、CH2a:第二通道結構 D1:第一方向 D2:第二方向 DE1:第一汲極延伸部 DE2、DE2a:第二汲極延伸部 DL1:第一資料線 DL2:第二資料線 DR1、DR1a:第一汲極 DR2、DR2a:第二汲極 E:延伸部 GL1、GL1a:第一閘極線 GL2:第二閘極線 IS1、IS2:內表面 OS1、OS2:外表面 PE1:第一畫素電極 PE2:第二畫素電極 SE1:第一源極延伸部 SE2、SE2a:第二源極延伸部 SR1、SR1a:第一源極 SR2、SR2a:第二源極 T1、T1a:第一電晶體 T2、T2a:第二電晶體 W、W1、W2、W3:開口區
圖1A是依照本發明一些實施例的顯示裝置之第一基板的示意圖。 圖1B是依照本發明一些實施例的顯示裝置之第二基板的示意圖。 圖1C是依照本發明一些實施例的顯示裝置之第一基板與第二基板的組合示意圖。 圖2A是依照本發明另一些實施例的顯示裝置之第一基板的示意圖。 圖2B是依照本發明另一些實施例的顯示裝置之第二基板示意圖。 圖2C是依照本發明另一些實施例的顯示裝置之第一基板與第二基板的組合示意圖。 圖3A是依照本發明又一些實施例的顯示裝置之第一基板的示意圖。 圖3B是依照本發明又一些實施例的顯示裝置之第二基板的示意圖。 圖3C是依照本發明又一些實施例的顯示裝置之第一基板與第二基板的組合示意圖。 圖4A是依照本發明再一些實施例的顯示裝置之第一基板的示意圖。 圖4B是依照本發明再一些實施例的顯示裝置之第二基板的示意圖。 圖4C是依照本發明再一些實施例的顯示裝置之第一基板與第二基板的組合示意圖。 圖5A是依照本發明又再一些實施例的顯示裝置之第一基板的示意圖。 圖5B是依照本發明又再一些實施例的顯示裝置之第二基板的示意圖。 圖5C是依照本發明又再一些實施例的顯示裝置之第一基板與第二基板的組合示意圖。 圖6A是依照本發明其他實施例的顯示裝置之第一基板的示意圖。 圖6B是依照本發明其他實施例的顯示裝置之第二基板的示意圖。 圖6C是依照本發明其他實施例的顯示裝置之第一基板與第二基板的組合示意圖。
10:顯示裝置
100:第一基板
200:第二基板
D1:第一方向
D2:第二方向
DL1:第一資料線
DL2:第二資料線
GL1:第一閘極線
GL2:第二閘極線
IS1、IS2:內表面
OS1、OS2:外表面
PE1:第一畫素電極
PE2:第二畫素電極
T1:第一電晶體
T2:第二電晶體
W:開口區

Claims (14)

  1. 一種顯示裝置，包括： 一第一基板； 一第二基板，該第一基板與該第二基板彼此於一垂直投影方向上交疊設置； 多個第一電晶體，設置於該第一基板，且該些第一電晶體沿著一第一方向與一第二方向而陣列排列，其中該第一方向與該第二方向交錯； 多條第一資料線，設置於該第一基板； 多條第一閘極線，設置於該第一基板，且該些第一資料線實質上沿該第一方向延伸且該些第一閘極線實質上沿著該第二方向延伸，各該第一資料線電性連接於該些第一電晶體的沿該第一方向排列的一行第一電晶體，且各該第一閘極線電性連接於該些第一電晶體的沿該第二方向排列的一列第一電晶體； 多個第二電晶體，設置於該第二基板，且該些第二電晶體分別沿著該第一方向與該第二方向而陣列排列； 多條第二資料線，設置於該第二基板；以及 多條第二閘極線，設置於該第二基板，且該些第二資料線實質上沿該第一方向延伸且該些第二閘極線實質上沿著該第二方向延伸，各該第二資料線電性連接於該些第二電晶體的沿該第一方向排列的一行第二電晶體，且各該第二閘極線電性連接於該些第二電晶體的沿該第二方向排列的一列第二電晶體， 其中該些第一閘極線與該些第二閘極線在該垂直投影方向上彼此交疊，且該些第一電晶體與該些第二電晶體在該垂直投影方向上交疊。
  2. 如申請專利範圍第1項所述的顯示裝置， 其中各該第一電晶體包括一第一汲極、一第一源極以及一第一通道結構，該第一通道結構電性連接於該第一汲極與該第一源極，且各該第一閘極線與該第一通道結構在該垂直投影方向上彼此交疊， 且其中各該第二電晶體包括一第二汲極、一第二源極以及一第二通道結構，該第二通道結構電性連接於該第二汲極與該第二源極，且各該第二閘極線與該第二通道結構在該垂直投影方向上彼此交疊。
  3. 如申請專利範圍第2項所述的顯示裝置， 其中各該第一通道結構包括一第一汲極延伸部、一第一源極延伸部以及一第一連接部，該第一汲極延伸部連接於該第一汲極，該第一源極延伸部連接於該第一源極，該第一連接部電性連接於該第一汲極延伸部與該第一源極延伸部，且各該第一閘極線在該垂直投影方向上交疊於各該第一汲極延伸部與各該第一源極延伸部， 且其中該第二通道結構更包括一第二汲極延伸部、一第二源極延伸部以及一第二連接部，該第二汲極延伸部連接於該第二汲極，該第二源極延伸部連接於該第二源極，該第二連接部電性連接於該第二汲極延伸部與該第二源極延伸部，且各該第二閘極線在該垂直投影方向上交疊於各該第二汲極延伸部與各該第二源極延伸部。
  4. 如申請專利範圍第2項所述的顯示裝置，其中各該第一通道結構與各該第二通道結構沿該第二方向延伸。
  5. 如申請專利範圍第1項所述的顯示裝置，其中該些第一資料線與該些第二資料線在該垂直投影方向上彼此不交疊，且該些第一資料線與該些第二資料線分別沿該第二方向交替排列。
  6. 如申請專利範圍第5項所述的顯示裝置，其中該些第一電晶體與該些第二電晶體部分重疊。
  7. 如申請專利範圍第1項所述的顯示裝置，其中該些第一資料線與該些第二資料線在該垂直投影方向上彼此交疊，且該些第一電晶體實質上完全地與該些第二電晶體於該垂直投影方向上交疊。
  8. 如申請專利範圍第7項所述的顯示裝置，更包括多個遮光條，沿該第一方向延伸且設置於該第一基板或該第二基板上，其中各該遮光條位於兩相鄰的第一資料線之間或兩相鄰的第二資料線之間。
  9. 如申請專利範圍第8項所述的顯示裝置，更包括： 多個第一畫素電極，設置於該第一基板的一側上且電性連接於該些第一電晶體，其中該些第一畫素電極位於該遮光條與該兩相鄰的第一資料線之間，或位於該遮光條與該兩相鄰的第二資料線之間；以及 多個第二畫素電極，設置於該第二基板的一側上且電性連接於該些第二電晶體。
  10. 如申請專利範圍第1項所述的顯示裝置，其中該些第一資料線與該些第二資料線於該垂直投影方向上重疊，且該些第一閘極線與該些第二閘極線於該垂直投影方向上部分重疊。
  11. 如申請專利範圍第10項所述的顯示裝置，更包括多個遮光條，沿該第二方向延伸且設置於該第一基板或該第二基板上，其中各該遮光條位於兩相鄰的第一閘極線或兩相鄰的第二閘極線之間。
  12. 如申請專利範圍第10項所述的顯示裝置， 其中各該第二電晶體的一通道結構包括一第二汲極延伸部以及一第二源極延伸部，該第二汲極延伸部連接於各該第二電晶體的一汲極，該第二源極延伸部連接於各該第二電晶體的一源極，該第二汲極延伸部與該第二源極延伸部相交，且各該第二閘極線在該垂直投影方向上交疊於各該第二汲極延伸部與各該第二源極延伸部， 且其中各該第一電晶體的一通道結構包括一第一汲極延伸部、一第一源極延伸部以及一第一連接部，該第一汲極延伸部連接於各該第一電晶體的一汲極，該第一源極延伸部連接於各該第一電晶體的一源極，該第一連接部電性連接於該第一汲極延伸部與該第一源極延伸部，且各該第一閘極線在該垂直投影方向上交疊於各該第一汲極延伸部與各該第一源極延伸部。
  13. 如申請專利範圍第12項所述的顯示裝置，其中各該第二閘極線包括主體部與多個延伸部，該主體部沿該第二方向延伸，該些延伸部自該主體部朝該第一方向延伸，該些主體部在該垂直投影方向上與該些第一閘極線交疊，且各該延伸部在該垂直投影方向交疊於各該第二汲極延伸部。
  14. 如申請專利範圍第13項所述的顯示裝置，其中各該第二閘極線位於交疊於各該第二閘極線的該些第二電晶體的該些汲極與交疊於各該第二閘極線的該些第一電晶體的該些汲極之間。
TW108106718A 2019-02-27 2019-02-27 顯示裝置 TWI694427B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108106718A TWI694427B (zh) 2019-02-27 2019-02-27 顯示裝置
CN201910789372.XA CN110703523B (zh) 2019-02-27 2019-08-26 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108106718A TWI694427B (zh) 2019-02-27 2019-02-27 顯示裝置

Publications (2)

Publication Number Publication Date
TWI694427B TWI694427B (zh) 2020-05-21
TW202032519A true TW202032519A (zh) 2020-09-01

Family

ID=69193721

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108106718A TWI694427B (zh) 2019-02-27 2019-02-27 顯示裝置

Country Status (2)

Country Link
CN (1) CN110703523B (zh)
TW (1) TWI694427B (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100831235B1 (ko) * 2002-06-07 2008-05-22 삼성전자주식회사 박막 트랜지스터 기판
JP5176843B2 (ja) * 2008-10-03 2013-04-03 セイコーエプソン株式会社 電気光学装置、電子機器および投射型表示装置
CN201392443Y (zh) * 2008-10-07 2010-01-27 上海天马微电子有限公司 液晶显示装置
TWI559046B (zh) * 2012-03-30 2016-11-21 友達光電股份有限公司 畫素陣列及顯示面板
CN103049155A (zh) * 2012-12-13 2013-04-17 北京京东方光电科技有限公司 一种内嵌式触摸屏及显示装置
CN103116238B (zh) * 2013-02-05 2015-09-09 北京京东方光电科技有限公司 一种阵列基板及液晶显示面板
CN103941498B (zh) * 2013-11-15 2016-12-14 上海中航光电子有限公司 一种tft阵列基板、显示面板和显示装置
JP6591194B2 (ja) * 2015-05-15 2019-10-16 株式会社ジャパンディスプレイ 液晶表示装置
KR102497761B1 (ko) * 2015-10-30 2023-02-07 엘지디스플레이 주식회사 어레이 기판
JP6662037B2 (ja) * 2015-12-28 2020-03-11 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2018124309A (ja) * 2017-01-30 2018-08-09 パナソニック液晶ディスプレイ株式会社 液晶表示装置
TWI632537B (zh) * 2017-08-25 2018-08-11 友達光電股份有限公司 液晶顯示面板
TWI648722B (zh) * 2018-05-30 2019-01-21 凌巨科技股份有限公司 畫素結構及其製造方法

Also Published As

Publication number Publication date
CN110703523A (zh) 2020-01-17
TWI694427B (zh) 2020-05-21
CN110703523B (zh) 2022-04-15

Similar Documents

Publication Publication Date Title
TW536830B (en) Display device and method of manufacturing the same
US8593605B2 (en) Liquid crystal display
KR101176540B1 (ko) 다결정 실리콘 ｔｆｔ 및 이를 적용한 유기발광디스플레이
KR100382409B1 (ko) 높은커패시턴스의화소를가진액정디스플레이
US4762398A (en) Pixel transistor free of parasitic capacitance fluctuations from misalignment
WO2019242438A1 (zh) 阵列基板及其制作方法、显示装置
US20090185094A1 (en) Liquid crystal display
JP6334057B2 (ja) 薄膜トランジスタ及び表示パネル
WO2017076158A1 (zh) 像素结构及其制作方法、阵列基板和显示面板
TWI753527B (zh) 顯示裝置
WO2022052722A1 (zh) 阵列基板和显示装置
TWI567950B (zh) 顯示面板
US5453856A (en) Liquid crystal display with gate lines connected with a doped semiconductor layer where they cross data lines
CN105572992A (zh) 像素结构、阵列基板及像素结构制作方法
TWI694427B (zh) 顯示裝置
JP2003243658A (ja) 半導体装置、電気光学装置、電子機器、半導体装置の製造方法、電気光学装置の製造方法
TWI714322B (zh) 畫素陣列基板及其驅動方法
KR102081604B1 (ko) 액정표시장치
KR102068962B1 (ko) 액정표시장치용 어레이 기판
KR20120005753A (ko) 박막 트랜지스터 표시판
WO2021012161A1 (zh) 阵列基板及其制备方法、显示装置
WO2022183313A1 (zh) 移位寄存器、栅极驱动电路和显示面板
TW201439656A (zh) 畫素結構及其製作方法
TWI677813B (zh) 主動元件基板
TWI779906B (zh) 畫素陣列基板