TW202026829A - 移位暫存器 - Google Patents

Abstract

一種移位暫存器，包含下拉電路、補充電路、輸出控制電路以及輸入電路。補充電路與下拉電路耦接於第一節點以及第二節點，並接收觸控訊號。輸出控制電路耦接於第二節點。輸入電路耦接於第一節點，依據輸入訊號傳送輸入電壓至第一節點及第二節點。補充電路依據輸入電壓與觸控訊號傳送觸控訊號的電壓值至第二節點，以維持第二節點的電壓值。

Description

移位暫存器

本案是有關於一種移位暫存器，且特別是有關於透過補充電路維持電壓的一種移位暫存器。

觸控顯示面板包含閘極驅動器(gate driver)以及源極驅動器(source driver)。在目前的觸控顯示面板設計中，閘極驅動器用以每隔固定間隔輸出掃描訊號至觸控顯示面板。閘極驅動器包含複數個移位暫存器，而每一移位暫存器依據時脈信號，將輸入訊號延遲輸出而為輸出訊號。而下一級的移位暫存器則將上一級的移位暫存器的輸出訊號做為輸入訊號，再延遲輸出成為自身的輸出訊號。

詳細而言，移位暫存器之輸入訊號會暫存於移位暫存器的輸出控制電路的控制端，再依據時脈信號經由輸出控制電路輸出閘極訊號與輸出訊號。然而，暫存於移位暫存器的輸出控制電路的控制端的電壓會因為下拉電路本身的漏電而下降，這將造成觸控偵測結束後時脈信號啟動時，輸出訊號無法傳送的問題。

本案之一態樣是在提供一種移位暫存器。此移位暫存器包含下拉電路、補充電路、輸出控制電路以及輸入電路。補充電路與下拉電路耦接於第一節點以及第二節點，並接收觸控訊號。輸出控制電路耦接於第二節點。輸入電路耦接於第一節點，依據輸入訊號傳送輸入電壓至第一節點及第二節點。補充電路依據輸入電壓與觸控訊號傳送觸控訊號的電壓值至第二節點，以維持第二節點的電壓值。

本案之一態樣是在提供一種移位暫存器。此移位暫存器包含下拉電路、補充電路、輸出控制電路以及輸入電路。補充電路與下拉電路耦接於第一節點以及第二節點。補充電路包含第一電晶體至第六電晶體。第一電晶體的第一端用以接收觸控訊號，第一電晶體的第二端耦接於第二節點。第二電晶體的控制端與第二電晶體的第一端耦接於第一電壓源，第二電晶體的第二端耦接於第三節點。第三電晶體的控制端用以接收觸控訊號，第三電晶體的第一端耦接於第三節點。第四電晶體的第一端耦接於第三電晶體的第二端，第四電晶體的第二端耦接於第二電壓源，第四電晶體的控制端耦接於第一節點。第五電晶體的控制端與第五電晶體的第一端用以接收觸控訊號，第五電晶體的第二端耦接於第四節點。第六電晶體的第二端耦接於第二電壓源，第六電晶體的控制端耦接於第三節點，第六電晶體的第一端與第一電晶體的控制端耦接於第四節點。輸出控制電路耦接於第二節點。輸入電路耦接於第一節點。

因此，根據本案之技術態樣，本案之實施例藉由 提供一種移位暫存器，於原有移位暫存器架構下，外掛一個不需要電容的補充電路，利用觸控訊號與輸入訊號作為邏輯輸入端，當觸控訊號與輸入訊號的電壓同時為高時(即觸控顯示面板進行觸控感測時)，移位暫存器會針對輸出控制電路的控制端的電壓進行充電，避免因觸控感測時間過長而漏電，造成輸出訊號無法傳送的問題。由於此補充電路不須額外外加電容，如此可避免因外加電容於移位暫存器而大幅增加移位暫存器的面積。

100‧‧‧觸控顯示面板

110‧‧‧資料驅動器

130‧‧‧閘極驅動器

130-1至130-N‧‧‧移位暫存器

FWD1至FWDN-1‧‧‧輸出訊號

S1至SN‧‧‧掃描線

D1至DM‧‧‧資料線

170‧‧‧顯示區域

P11至PMN‧‧‧顯示電路

200‧‧‧移位暫存器

210‧‧‧下拉電路

230‧‧‧輸入電路

250‧‧‧輸出控制電路

270‧‧‧補充電路

272、274‧‧‧電路

276‧‧‧充電電路

T1至T9‧‧‧電晶體

V1、V2‧‧‧電晶體

VSS、VGH‧‧‧電壓

ITP‧‧‧觸控訊號

N1至N4‧‧‧節點

G(X)‧‧‧閘極訊號

FWD(X)、FWD(X-1)‧‧‧訊號

CLK‧‧‧時脈訊號

300‧‧‧實驗數據圖

WCLK(O)、WCLK(N)‧‧‧波形圖

VN2(O)、VN2(N)、VITP‧‧‧波形圖

為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖係根據本案之一些實施例所繪示之一種觸控顯示面板的示意圖；第2圖係根據本案之一些實施例所繪示之一種移位暫存器的示意圖；以及第3圖係根據本案之一些實施例所繪示之一種實驗數據圖。

以下揭示提供許多不同實施例或例證用以實施本發明的不同特徵。特殊例證中的元件及配置在以下討論中被用來簡化本揭示。所討論的任何例證只用來作解說的用途，並不會以任何方式限制本發明或其例證之範圍和意義。 此外，本揭示在不同例證中可能重複引用數字符號且/或字母，這些重複皆為了簡化及闡述，其本身並未指定以下討論中不同實施例且/或配置之間的關係。

在全篇說明書與申請專利範圍所使用之用詞(terms)，除有特別註明外，通常具有每個用詞使用在此領域中、在此揭露之內容中與特殊內容中的平常意義。某些用以描述本揭露之用詞將於下或在此說明書的別處討論，以提供本領域技術人員在有關本揭露之描述上額外的引導。

關於本文中所使用之『耦接』或『連接』，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，而『耦接』或『連接』還可指二或多個元件相互操作或動作。

在本文中，使用第一、第二與第三等等之詞彙，是用於描述各種元件、組件、區域、層與/或區塊是可以被理解的。但是這些元件、組件、區域、層與/或區塊不應該被這些術語所限制。這些詞彙只限於用來辨別單一元件、組件、區域、層與/或區塊。因此，在下文中的一第一元件、組件、區域、層與/或區塊也可被稱為第二元件、組件、區域、層與/或區塊，而不脫離本發明的本意。如本文所用，詞彙『與/或』包含了列出的關聯項目中的一個或多個的任何組合。本案文件中提到的「及/或」是指表列元件的任一者、全部或至少一者的任意組合。

請參閱第1圖。第1圖係根據本案之一些實施例所繪示之一種觸控顯示面板100的示意圖。如第1圖所繪 示，觸控顯示面板100包含資料驅動器110、閘極驅動器130以及顯示區域170。顯示區域170包含多個顯示電路P11至PMN。閘極驅動器130包含多級移位暫存器130-1至130-N。多級移位暫存器130-1至130-N分別與多條掃描線S1至SN中之一者相耦接。多個顯示電路P11至PMN分別與多條掃描線S1至SN中之一者相耦接，並分別與多條資料線D1至DM中之一者相耦接。

在一些實施例中，多級移位暫存器130-1至130-N中之每一者分別產生輸出訊號FWD1至FWDN，並將輸出訊號FWD1至FWDN傳送至多級移位暫存器130-1至130-N中之下一級移位暫存器。舉例來說，如第1圖所繪示，移位暫存器130-1傳送輸出訊號FWD1至移位暫存器130-2，移位暫存器130-2傳送輸出訊號FWD2至移位暫存器130-3，其餘依此類推。

請參閱第2圖。第2圖係根據本案之一些實施例所繪示之一種移位暫存器200的示意圖。移位暫存器200可用以表示第1圖中之移位暫存器130-1至130-N的其中任一者。如第2圖所繪示，移位暫存器200包含下拉電路210、輸入電路230、輸出控制電路250以及補充電路270。

於連接關係上，補充電路270與下拉電路210耦接於節點N1、N2。輸出控制電路250耦接於節點N2，輸入電路230耦接於節點N1，下拉電路210耦接於節點N1、N2。

於操作關係上，輸入電路230依據輸入訊號 FWD(X-1)傳送輸入電壓V1至節點N1、N2。補充電路270依據輸入電壓V1與觸控訊號ITP的電壓值傳送觸控訊號ITP的電壓值至節點N2，以維持節點N2的電壓值。如上所述之輸入訊號FWD(X-1)係為上一級之移位暫存器130-X-1之輸出訊號。而本級之移位暫存器130-X之輸出訊號FWD(X)係作為下一級之移位暫存器130-X+1之輸入訊號。

補充電路270包含電路272、電路274以及充電電路276。於連接關係上，電路272耦接於節點N1，電路274耦接於電路272，充電電路276耦接於節點N2。於操作關係上，當電路272依據輸入電壓V1與觸控訊號ITP的電壓值而導通時，電路274導通。當電路274導通時，充電電路276導通。

詳細而言，充電電路276包含電晶體T1。電路272包含電晶體T2、T3與T4。電路274包含電晶體T5與T6。於連接關係上，電晶體T1的第一端用以接收觸控訊號ITP，電晶體T1的第二端用以耦接於節點N2，電晶體T1的控制端耦接於節點N4。電晶體T2的控制端與電晶體T2的第一端耦接於電壓源VGH，電晶體T2的第二端耦接於節點N3。電晶體T3的控制端用以接收觸控訊號ITP，電晶體T3的第一端耦接於節點N3，電晶體T3的第二端耦接於電晶體T4。電晶體T4的第二端耦接於電壓源VSS，電晶體T4的控制端耦接於節點N1。電晶體T5的控制端與電晶體T5的第一端用以接收觸控訊號ITP，電晶體T5的第二端耦接於節點 N4。電晶體T6的控制端耦接於節點N3，電晶體T6的第一端耦接於節點N4，電晶體T6的第二端耦接於電壓源VSS。

如第2圖所繪示的實施例中，電壓源VGH係為高電壓，而電壓源VSS係為低電壓，然本案不以此為限。

此外，輸入電路230包含電晶體T7。輸出控制電路250包含電晶體T8、T9。電晶體T7的控制端與電晶體T7的第一端耦接於輸入訊號FWD(X-1)，電晶體T7的第二端耦接於節點N1。電晶體T8的控制端耦接於節點N2，電晶體T8的第一端用以接收時脈訊號CLK，電晶體T8的第二端用以輸出輸出訊號FWD(X)。電晶體T9的控制端耦接於節點N2，電晶體T9的第一端用以接收時脈訊號CLK，電晶體T9的第二端耦接於下拉電路210。

於操作關係上，當輸入訊號FWD(X-1)的電壓值為高時，輸入訊號FWD(X-1)的高電壓值V1經由電晶體T7傳送至節點N1、N2。然而，節點N2的電壓值在觸控感測時會因為下拉電路210漏電而下降。在這種情況下，當觸控感測結束時，節點N2的電壓值會太低而無法導通電晶體T8、T9，這會造成時脈訊號CLK無法下傳至下一級的移位暫存器130-X+1。

於本案的實施例中，請參閱第2圖。當輸入訊號FWD(X-1)的電壓值與觸控訊號ITP的電壓值均為高時，電晶體T3與T4導通，電流由電壓源VGH經由電晶體T2、T3、T4流至電壓源VSS。此時，節點N3的電壓值為高，電晶體T6導通。電晶體T6導通後，電流由電晶體T5耦接至觸控訊 號ITP的一端經由電晶體T5、T6流至電壓源VSS。此時，節點N4的電壓值為高，電晶體T1導通。於電晶體T1導通後，觸控訊號ITP經由電晶體T1傳送至節點N2。即，當輸入訊號FWD(X-1)的電壓值與觸控訊號ITP的電壓值均為高時，電晶體T1導通觸控訊號ITP的高電壓值經由電晶體T1傳送至節點N2，以對節點N2充電。如此，節點N2的電壓值即不會於觸控感測時下降，導致時脈訊號CLK無法下傳至下一級的移位暫存器130-X+1。

另一方面，當輸入訊號FWD(X-1)的電壓值為低時，節點N1的電壓值為低，電晶體T4不導通。而當觸控訊號ITP的電壓值為低時，電晶體T3不導通。於此二種情況下，電流均不會由電壓源VGH經由電晶體T2、T3、T4流至電壓源VSS。此時，節點N3的電壓值不為高，電晶體T6不導通。電晶體T6不導通時，電流不會由電晶體T5耦接至觸控訊號ITP的一端經由電晶體T5、T6流至電壓源VSS。此時，節點N4的電壓值不為高，電晶體T1不導通。由於電晶體T1不導通，觸控訊號ITP不會經由電晶體T1傳送至節點N2。即，於本案的實施例中，僅有在輸入訊號FWD(X-1)的電壓值與觸控訊號ITP的電壓值均為高時，補充電路270才會對節點N2進行充電。

於部分實施例中，電晶體T3、T4的驅動能力大於電晶體T2的驅動能力。而電晶體T6的驅動能力大於電晶體T5的驅動能力。於部分實施例中，電晶體T3、T4的通道寬長比(W/L)為50，而電晶體T2的通道寬長比(W/L)為 15。電晶體T5的通道寬長比(W/L)為50，而電晶體T6的通道寬長比(W/L)為100。如上所述之通道寬長比(W/L)僅作為例示說明之用，本案之實施方式不以此為限。

請參閱第3圖。第3圖係根據本案之一些實施例所繪示之一種實驗數據圖300。於實驗數據圖300中，WCLK(O)係為沒有補充電路270的情況下的輸出訊號FWD(X)的波形圖。WCLK(N)係為本案的實施例中有補充電路270的情況下的輸出訊號FWD(X)的波形圖。VN2(O)係為沒有補充電路270的情況下的節點N2的電壓值的波形圖，VN2(N)係為本案的實施例中有補充電路270的情況下的節點N2的電壓值的波形圖。VITP係為觸控訊號ITP的波形圖。

由第3圖可知，於沒有補充電路270的情況下，於觸控感測區間(即當觸控訊號ITP的電壓值為高時)，節點N2的電壓值由於漏電的原因而下降，而於觸控感測結束時，由於節點N2的電壓值過低，導致時脈訊號CLK無法輸出。然而，於本案的實施例中，在有補充電路270的情況下，於觸控感測時，補充電路270對節點N2進行充電，以保持節點N2的電壓值於高電位。如此，於觸控感測結束時，由於節點N2的電壓值仍為高電位，時脈訊號CLK可以正常輸出。

於實作上，第2圖中的電晶體T1至T9可以用P型的低溫多晶矽薄膜電晶體來實現，但本實施例並不以此為限。例如，電晶體T1至T9也可以用P型的非晶矽(amorphous silicon)薄膜電晶體來實現。在一些實施方式 中，也可以採用N型的薄膜電晶體來實現，本發明不限制所採用的電晶體型態。

由上述本案之實施方式可知，本案之實施例藉由提供一種移位暫存器，於原有移位暫存器架構下，外掛一個不需要電容的補充電路，利用觸控訊號與輸入訊號作為邏輯輸入端，當觸控訊號與輸入訊號的電壓同時為高時(即觸控顯示面板進行觸控感測時)，移位暫存器會針對輸出控制電路的控制端的電壓進行充電，避免因觸控感測時間過長而漏電，造成輸出訊號無法傳送的問題。由於此補充電路不須額外外加電容，如此可避免因外加電容於移位暫存器而大幅增加移位暫存器的面積。

另外，上述例示包含依序的示範步驟，但該些步驟不必依所顯示的順序被執行。以不同順序執行該些步驟皆在本揭示內容的考量範圍內。在本揭示內容之實施例的精神與範圍內，可視情況增加、取代、變更順序及/或省略該些步驟。

雖然本案已以實施方式揭示如上，然其並非用以限定本案，任何熟習此技藝者，在不脫離本案之精神和範圍內，當可作各種之更動與潤飾，因此本案之保護範圍當視後附之申請專利範圍所界定者為準。

200‧‧‧移位暫存器

210‧‧‧下拉電路

230‧‧‧輸入電路

250‧‧‧輸出控制電路

270‧‧‧補充電路

272、274‧‧‧電路

276‧‧‧充電電路

T1至T9‧‧‧電晶體

V1、V2‧‧‧電晶體

VSS、VGH‧‧‧電壓源

ITP‧‧‧觸控訊號

N1至N4‧‧‧節點

G(X)‧‧‧閘極訊號

FWD(X)、FWD(X-1)‧‧‧訊號

CLK‧‧‧時脈訊號

Claims (10)

1. 一種移位暫存器，包含：一下拉電路；一補充電路，與該下拉電路耦接於一第一節點以及一第二節點，並接收一觸控訊號；一輸出控制電路，耦接於該第二節點；以及一輸入電路，耦接於該第一節點，依據一輸入訊號傳送一輸入電壓至該第一節點及該第二節點；該補充電路依據該輸入電壓與該觸控訊號傳送該觸控訊號的雷壓值至該第二節點，以維持該第二節點的電壓值。
2. 如請求項第1項所述之移位暫存器，其中該補充電路包含：一第一電路，耦接於該第一節點；一第二電路，耦接於該第一電路；以及一充電電路，耦接於該第二節點，當該第一電路依據該輸入電壓與該觸控訊號導通時，該第二電路導通，且當該第二電路導通時，該充電電路導通。
3. 如請求項第1項所述之移位暫存器，其中該充電電路包含一第一電晶體，該第一電晶體的第一端用以接收該觸控訊號，該第一電晶體的控制端耦接於該第二電路，該第一電晶體的第二端耦接於該第二節點。
4. 如請求項第2項所述之移位暫存器，其中該第一電路包含：一第二電晶體，該第二電晶體的控制端與該第二電晶體的第一端耦接於一第一電壓源，該第二電晶體的第二端耦接於一第三節點；一第三電晶體，該第三電晶體的控制端用以接收該觸控訊號，該第三電晶體的第一端耦接於該第三節點；以及一第四電晶體，該第四電晶體的第一端耦接於該第三電晶體的第二端，該第四電晶體的第二端耦接於一第二電壓源，該第四電晶體的控制端耦接於該第一節點。
5. 如請求項第4項所述之移位暫存器，其中該第三電晶體以及該第四電晶體的驅動能力大於該第二電晶體的驅動能力。
6. 如請求項第4項所述之移位暫存器，其中該第二電路包含：一第五電晶體，該第五電晶體的控制端與該第五電晶體的第一端用以接收該觸控訊號；以及一第六電晶體，該第六電晶體的第一端耦接於該第五電晶體的第二端，該第六電晶體的第二端耦接於一第二電壓源，該第六電晶體的控制端耦接於該第一電路。
7. 如請求項第6項所述之移位暫存器，其中該 第六電晶體的導通能力大於該第五電晶體的導通能力。
8. 一種移位暫存器，包含：一下拉電路；一補充電路，與該下拉電路耦接於一第一節點以及一第二節點，該補充電路包含：一第一電晶體，該第一電晶體的第一端用以接收一觸控訊號，該第一電晶體的第二端耦接於該第二節點；一第二電晶體，該第二電晶體的控制端與該第二電晶體的第一端耦接於一第一電壓源，該第二電晶體的第二端耦接於一第三節點；一第三電晶體，該第三電晶體的控制端用以接收該觸控訊號，該第三電晶體的第一端耦接於該第三節點；一第四電晶體，該第四電晶體的第一端耦接於該第三電晶體的第二端，該第四電晶體的第二端耦接於一第二電壓源，該第四電晶體的控制端耦接於該第一節點；一第五電晶體，該第五電晶體的控制端與該第五電晶體的第一端用以接收該觸控訊號，該第五電晶體的第二端耦接於一第四節點；以及一第六電晶體，該第六電晶體的第二端耦接於該第二電壓源，該第六電晶體的控制端耦接於該第三節點，該第六電晶體的第一端與該第一電晶體的控制端耦接於該第四節點；一輸出控制電路，耦接於該第二節點；以及 一輸入電路，耦接於該第一節點。
9. 如請求項第8項所述之移位暫存器，當該第一節點為高電壓值且該觸控訊號為高電壓值時，該第三電晶體與該第四電晶體導通，使該第三節點的電壓值上升，並導通該第六電晶體，使該第四節點的電壓值上升，以導通該第一電晶體。
10. 如請求項第8項所述之移位暫存器，當該第一節點為低電壓值或該觸控訊號為低電壓值時，該第三電晶體或該第四電晶體不導通，使該第三節點的電壓值不上升，該第六電晶體不導通，並使該第四節點的電壓值不上升，該第一電晶體不導通。

Images