TW202026462A - 無電鎳鍍浴溶液 - Google Patents

無電鎳鍍浴溶液 Download PDF

Info

Publication number
TW202026462A
TW202026462A TW108140008A TW108140008A TW202026462A TW 202026462 A TW202026462 A TW 202026462A TW 108140008 A TW108140008 A TW 108140008A TW 108140008 A TW108140008 A TW 108140008A TW 202026462 A TW202026462 A TW 202026462A
Authority
TW
Taiwan
Prior art keywords
layer
nickel
acid
nickel alloy
plating bath
Prior art date
Application number
TW108140008A
Other languages
English (en)
Other versions
TWI722637B (zh
Inventor
霍格 貝瑞
克莉絲汀 史瓦茲
安德烈亞斯 舒茲
Original Assignee
德商德國艾托特克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=64183876&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TW202026462(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 德商德國艾托特克公司 filed Critical 德商德國艾托特克公司
Publication of TW202026462A publication Critical patent/TW202026462A/zh
Application granted granted Critical
Publication of TWI722637B publication Critical patent/TWI722637B/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/48—Coating with alloys
    • C23C18/50—Coating with alloys with alloys based on iron, cobalt or nickel
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D1/00—Coating compositions, e.g. paints, varnishes or lacquers, based on inorganic substances
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C19/00—Alloys based on nickel or cobalt
    • C22C19/03—Alloys based on nickel or cobalt based on nickel
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1635—Composition of the substrate
    • C23C18/1637—Composition of the substrate metallic substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Wood Science & Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本發明係關於一種無電鎳鍍浴溶液，其包含 鎳離子源， 鉬離子源， 鎢離子源， 次磷酸根離子源， 至少一種錯合劑， 濃度為0.38-38.00 µmol/L之至少一種有機含硫化合物，及 濃度為0.67-40.13 mmol/L之至少一種胺基酸， 一種用於在基板上無電鍍鎳合金層之方法，一種鎳合金層以及一種包含鎳合金層之物件。

Description

無電鎳鍍浴溶液
本發明係關於一種無電鎳鍍浴溶液，一種用於在基板上無電鍍鎳合金層之方法，一種可自該鍍浴溶液獲得之鎳合金層及一種包含此類層之物件。
諸如半導體晶圓或半導體晶片之電子物件通常包含所謂的銅重布層(Cu-RDL)。重布層(RDL)為使得積體電路之輸入襯墊或輸出襯墊可用於其他部位之額外金屬層。此使得晶片或晶圓電路電連接至外部電路成為可能。電連接件之典型佈局為可結合(可焊)連接件，例如被稱為球狀柵格陣列及不同幾何形狀之襯墊。為了在Cu-RDL上產生可結合(可焊)表面，將鎳層鍍至其上。此層係出於防護原因(避免銅氧化及達成機械加強)及為了在Cu-RDL與沈積於其上之可結合(可焊)金屬層之間產生擴散障壁而形成的。將例如鈀及視情況存在之金層的其他金屬層鍍至鎳層上以便獲得可結合(可焊)表面，因此產生層之堆疊，亦稱為可結合堆疊。經由鈀或金層與其他裝置進行焊接連接。產生電子物件與諸如印刷電路板或其他電路載體之基板的焊接連接涉及在將堆疊加熱至較高溫度時施加至堆疊之熱負荷。
進行鎳層之退火以便測試該層是否可承受在焊接製程期間施用之熱應力。在退火之後，沈積於Cu RDL或可結合堆疊上之鎳層及底層金屬層通常展示分層，且層內另外出現斷裂。此係造成較高電阻或降低之導電性或甚至不導電的原因。
具有不同組成之鎳層自先前技術已知，亦在其他應用中已知。用於線接合及覆晶焊接之無電鍍鎳鈀金方法在先前技術中已知且於例如歐洲專利申請案EP 0 701 281 A2中描述。類似方法於美國專利第6,445,069號及歐洲專利申請案EP 1 126 519 A2中描述。
在先前技術EP 2 177 646 A1中，首先在晶圓表面上塗佈Cu或Al層，隨後鍍Ni-P及Pd(及視情況存在之Au)。此可在晶圓表面之個別隔室(「襯墊」)上進行。
WO 2009092706 A2係關於一種將障壁層沈積於金屬表面上之溶液，其包含元素鎳及鉬之化合物、至少一種選自二級及三級環狀胺基硼烷之第一還原劑、及至少一種錯合劑，其中該溶液之pH為8.5至12。
WO 2006102180 A2揭示一種鎳合金層。例如，鎳基合金可為二元合金或三元合金，諸如硼化鎳(NiB)、磷化鎳(NiP)、磷化鎳鎢(NiWP)、硼化鎳鎢(NiWB)、磷化鎳鉬(NiMoP)、硼化鎳鉬(NiMoB)、磷化鎳錸(NiReP)、硼化鎳錸(NiReB)。
本發明之目標係產生一種具有降低之應力、尤其係降低之拉伸應力及在退火之後增加之斷裂韌性以防止底層金屬層(尤其係銅層或鋁層)之分層及鎳層之裂痕形成的鎳沈積物。 發明內容
本發明提供一種無電鎳鍍浴溶液，一種無電鍍方法，一種鎳合金層，一種物件及一種根據獨立技術方案之鍍浴溶液之用途。其他實施例揭示於附屬技術方案及本說明書中。
本發明之無電鎳鍍浴溶液包含 - 鎳離子源， - 鉬離子源， - 鎢離子源， - 次磷酸根離子源， - 錯合劑， -濃度為0.38-38.00 µmol/L之至少一種有機含硫化合物， - 至少一種胺基酸，較佳濃度為0.67-40.13 mmol/L。
用於在基板、尤其晶圓上無電鍍鎳合金層之本發明方法包含使基板與本發明之無電鎳鍍浴溶液接觸。基板尤其為半導體晶片或半導體晶圓。
本發明之鎳合金層包含： - 67.5至98.6 wt% (重量百分比)、較佳81.5至98.4 wt%、更佳88至92 wt%鎳， - 1至10 wt%、較佳4至8.5 wt%鉬， - 0.1至4 wt%、較佳0.5至2 wt%鎢， - 0.5至4.5 wt%、較佳1.5至3 wt%磷且較佳不含其他合金化組分。
在一較佳實施例中，鎳合金層係由以下各者組成： - 81.5至98.4 wt%、較佳88至92 wt%鎳， - 1至10 wt%、較佳4至8.5 wt%鉬， - 0.1至4 wt%，較佳0.5至2 wt%鎢， - 0.5至4.5 wt%，較佳1.5至3 wt%磷及 -  不含其他合金化組分。
在此背景下「不含」意謂可能自鎳鍍浴溶液共沈積之其他成分(例如硫與鉛(Pb))之量總計為0至1 wt%、較佳為0至0.5 wt%、更佳為0。在本發明之意義上，此等其他成分將不改變本發明層之特徵。
以上鎳層中所有成分之數量總計達100重量% (wt.%)，或換言之，所有成分之總和不超過總共100重量%，在包含其他成分之情況下也是如此。若包含其他成分，例如少量的其他合金化成分，則鎳、鉬、鎢及磷之wt%範圍彼此之比率將不變化及彼此同等地減小。
當溶液用於鍍此類層時或藉由本發明之方法，本發明之鎳合金層可自或自本發明之無電鎳鍍浴溶液獲得。本發明之鎳合金層較佳為結晶鎳合金層。
本發明之物件尤其為電子物件，詳言之半導體晶片或半導體晶圓。該物件包含本發明之鎳合金層。該物件藉由或可藉由本發明之方法獲得。該物件可包含層之堆疊，其具有如下次序：銅層或鋁層，隨後為鎳合金層及鈀及/或金層，其中鈀層較佳為外層。
半導體晶片為具有複數個電子電路之小片半導體(通常為矽)晶體。半導體晶圓包含複數個半導體晶片。其被成形為來自半導體晶體錠之截塊，其包含其攜帶之晶片之電路。
本發明之無電鎳鍍浴溶液允許沈積四元鎳沈積物(NiMoWP)。四元鎳沈積物顯示降低之應力，尤其為降低之拉伸應力及提高之斷裂韌性，尤其係在例如在350-400℃下退火之後。
本發明尤其可用於製造具有Cu RDL (重布層)之電子物件，其中將鎳沈積物鍍至Cu-RDL上。
更具體而言，本發明可用於製造具有可結合金屬塗層堆疊之電子物件，其中將堆疊塗佈於銅或鋁層上。典型堆疊可具有在銅或鋁層上之如下金屬層Ni/Pd (藉由所謂的ENEP方法製得)、Ni/Pd/Au (藉由所謂的ENEPIG方法製得)或Ni/Au (藉由所謂的ENIG方法製得)，其中根據NiMoWP層，將Ni視為Ni合金層。通常，堆疊形成於Cu-RDL上，如在本申請案之引言部分中所描述的，該Cu-RDL為電子物件之部分。
本發明之鎳鍍浴溶液可尤其用於在兩個金屬層之間，詳言之在銅層或鋁層與鈀或金層之間產生障壁層。
本發明之無電鎳鍍浴溶液亦稱為無電鎳浴液或無電鎳鍍浴液。術語溶液不排除一或多種組分可部分地以未溶解狀態存在。
鎳合金層亦稱作四元鎳層或四元鎳沈積物，該四元層包含鎳、鉬、鎢及磷。
若在本說明書中層以金屬命名，如「Pd層」或「Au層」，則若未另外提及，則此術語亦涵蓋包含各別金屬作為主要組分之合金。主要組分意謂組分構成至少50 wt%。
當在本說明書及申請專利範圍中使用術語「包含」時，其不排除其他要素。出於本發明之目的，將術語「由…組成」視為術語「包含」之較佳實施例。若在下文中將群組定義為包含至少一特定數目之實施例或特徵，則亦將此理解為揭示較佳僅由此等實施例或特徵組成之群組。
在當提及單數名詞時使用不定冠詞或定冠詞(例如「一(a)」、「一(an)」或「該(the)」)的情況下，除非具體陳述其他某物，否則此包括複數個該名詞。在本發明之上下文中，術語「約」或「大約」表示熟習此項技術者將理解仍確保所討論之特徵之技術效果的精確度間隔。該術語通常指示自指定數值偏離±10%，且較佳偏離±5%。
術語「至少一個」涵蓋「正好一個」或「一個」之特殊情況。
本說明書中所給出之濃度範圍係指所有提及之化合物總計之總量。換言之，若例如使用兩種有機含硫化合物，則所有單一有機含硫化合物一起的總濃度將不超出給定濃度範圍。
在如下詳細描述中，展示本發明之態樣及特定實施例。
鍍浴溶液 本發明之鍍浴溶液可用於將本發明之鎳合金層沈積至基板上，尤其沈積至半導體晶圓上或晶片上。本發明之特定物件描述於下文中。本發明之鍍浴溶液可用於製造此等物件中之任一者。本發明之溶液可尤其用於在兩個金屬層之間，例如在銅層或鋁層與另一金屬層之間產生障壁層(擴散障壁)，以便防止銅遷移至另一金屬中。另一金屬為例如鈀或金。
鎳離子源 在一實施例中，鎳離子之濃度為0.067-0.133 mol/L、較佳地為0.084-0.116 mol/L。
在另一個實施例中，鎳離子之濃度為4.0-8.0 g/L、較佳地為5.0-7.0 g/L。
鎳離子源可為一或多種化合物，其包含鎳且其傳遞鎳離子以使得可將鎳併入至待形成之NiMoWP層中。在一特定實施例中，鎳離子源為NiSO4 ×6 H2 O。
當鎳離子源為NiSO4 ×6 H2 O時，NiSO4 ×6 H2 O之濃度可為17.53-35.05 g/L、較佳地為21.91-30.69 g/L。
鉬離子源 在一實施例中，鉬離子之濃度為1.05-4.18 mmol/L、較佳地為1.58-3.66 mmol/L。
在另一個實施例中，鉬離子之濃度為0.1-0.4 g/L、較佳地為0.15-0.35 g/L。
鉬離子源可為一或多種化合物，其包含鉬且其傳遞含有鉬之離子以使得可將鉬併入至待形成之NiMoWP層中。較佳地，鉬離子源為二水合鉬酸鈉。
當鉬離子源為二水合鉬酸鈉時，二水合鉬酸鈉之濃度可為0.25-1.00 g/L、較佳地為0.38-0.88 g/L。
鎢離子源 在一實施例中，鎢離子之濃度為12.1-109.2 mmol/L、較佳地為24.2-97.1 mmol/L。
在另一個實施例中，鎢離子之濃度為2.23-20.07 g/L，較佳地為4.46-17.84 g/L。
鎢離子源可為一或多種化合物，其包含鎢且其傳遞含有鎢之離子以使得可將鎢併入至待形成之NiMoWP層中。例如，鎢離子源為二水合鎢酸鈉。
當鎢離子源為二水合鎢酸鈉時，二水合鎢酸鈉之濃度可為4.0-36.0 g/L、較佳地為8.0-32.0 g/L。
次磷酸根離子源 次磷酸根用作還原劑，用於還原鎳、鉬及鎢。
本發明之溶液較佳不包含或含有除次磷酸根外之任何其他還原劑。本發明之溶液較佳不包含任何包含硼之還原劑，尤其不包含二甲胺硼烷(DMAB)。
在一實施例中，次磷酸根離子之濃度為0.09-0.27 mol/L，較佳地為0.11-0.23 mol/L。
在另一個實施例中，次磷酸根離子之濃度為5.85-17.55 g/L、較佳地為7.15-14.95 g/L。
次磷酸根離子源可為一或多種化合物，其包含次磷酸根且其傳遞磷以將磷併入至待形成之NiMoWP層中。次磷酸根離子源可為次磷酸或其浴可溶鹽(bath soluble salt)，諸如次磷酸鈉、次磷酸鉀及次磷酸銨。例如，次磷酸根離子源為次磷酸鈉。
當次磷酸根離子源為次磷酸鈉時，次磷酸鈉之濃度可為10.0-30.0 g/L、較佳地為12.7-26.3 g/L。
錯合劑 若使用一種以上錯合劑，則如下濃度係關於所有錯合劑之總量。
在一實施例中，錯合劑之濃度為0.095-0.178 mol/L，較佳地為0.109-0.164 mol/L。
錯合劑可為羧酸。適用之羧酸包括單羧酸、二羧酸、三羧酸及四羧酸。羧酸可經諸如羥基或胺基之各種取代基部分取代，且酸可以其鈉鹽、鉀鹽或銨鹽形式引入至鍍浴溶液中。
可用作本發明溶液中之錯合劑之羧酸的實例包括：單羧酸，諸如乙酸、羥基乙酸(乙醇酸)、胺基乙酸(甘胺酸)、2-胺基丙酸(丙胺酸)、2-羥基丙酸(乳酸)；二羧酸，諸如丁二酸、胺基丁二酸(天冬胺酸)、羥基丁二酸(蘋果酸)、丙烷二酸(丙二酸)、酒石酸；三羧酸，諸如2-羥基-1,2,3-丙烷三甲酸(檸檬酸)；及四羧酸，諸如乙二胺四乙酸(EDTA)。在一個實施例中，將上述錯合劑/螯合劑中之兩者或更多者之混合物用於本發明之溶液中。
錯合劑可特別選自由以下組成之群：檸檬酸、異檸檬酸、EDTA、EDTMP、HDEP及焦磷酸鹽。
錯合劑可為適合於鹼性pH之錯合劑。
在一特定實施例中，錯合劑為檸檬酸。
當錯合劑為檸檬酸時，檸檬酸之濃度可為18.4-34.4 g/L (或在單水合檸檬酸之情況下為20.1-37.6 g/L)、較佳地為21.1-31.5 g/L (或在單水合檸檬酸之情況下為23.1-34.6 g/L)。
有機含硫化合物 使用有機含硫化合物、較佳含有二價硫之化合物作為用於鍍浴溶液之穩定劑。穩定劑實現在不需要鍍敷之基板區域中沒有發生或只發生較少鍍敷，例如在未提供開放區域之半導體基板之鈍化時。另外，其可增加浴液穩定性以防止浴液自我組合。
若使用超過一種含硫化合物，則如下濃度係關於所有含硫化合物之總量。
在一實施例中，有機含硫化合物係選自由以下組成之群：N,N-二甲基-二硫代胺甲醯基丙基磺酸、3-巰基丙烷磺酸、3,3-二硫代雙1-丙烷磺酸、3-(2-苯并噻唑基巰基)丙烷磺酸、3-[(乙氧基-硫酮基甲基)硫代]-1-丙烷磺酸、3-S-異鋶脲丙烷磺酸鹽、二乙基-二硫代胺甲酸鈉、硫代二乙酸、二硫代二乙酸、硫代二乙醇酸、二硫代二乙醇酸、硫代硫酸鹽、硫脲、硫代氰酸鹽、半胱胺酸(若鍍浴溶液中之胺基酸不為半胱胺酸)或胱胺酸。
有機含硫化合物之濃度為0.38-38.00 µmol/L、較佳地為1.9-19.0 µmol/L。實驗已顯示，本發明範疇內之既定範圍為最佳工作範圍。更高及顯著更高濃度之有機含硫化合物不起作用且導致不合需要之結果。
在另一個實施例中，有機含硫化合物包含至少一個具有一或多個(諸如在硫化物基團中之)自由電子對之硫原子。在一更特定實施例中，具有一或多個自由電子對之硫原子之濃度為0.38-38.00 µmol/L、較佳地為1.9-19.0 µmol/L。
在另一個更特定實施例中，有機含硫化合物為N,N-二甲基-二硫代胺甲醯基丙基磺酸且濃度為0.1至10.0 mg/L、較佳地為0.5至5.0 mg/L。
胺基酸 若使用超過一種胺基酸，則如下濃度係關於所有胺基酸之總量。
胺基酸用作應力降低添加劑。此意謂鍍層中之拉伸應力降低。
在一實施例中，胺基酸為不含硫之胺基酸。較佳地，胺基酸係選自由甘胺酸及具有未經取代之碳水化合物側鏈之胺基酸組成之群。在一特定實施例中，胺基酸係選自由甘胺酸、丙胺酸、纈胺酸、白胺酸或異白胺酸組成之群。
在一實施例中，胺基酸之濃度為0.67-40.13 mmol/L，較佳地為5.36-26.75 mmol/L。
在一更特定實施例中，胺基酸為甘胺酸且濃度為0.05-3.00 g/L，較佳地為0.4-2.0 g/L。
胺基酸與有機含硫化合物之比率 若使用其中超過一者，則如下比率係關於所有含硫化合物之總和及所有胺基酸之總和。 在一實施例中，胺基酸與有機含硫化合物之莫耳比，較佳地，胺基酸與具有一或多個自由電子對之硫原子之比率為282:1-14,079:1，更佳地在此較佳比率內，至少一種有機含硫化合物之濃度為1.9-19.00 μmol/L，及至少一種胺基酸之濃度為5.36-26.75 mmol/L。
在一特定實施例中，胺基酸為甘胺酸且有機含硫化合物為N,N-二甲基-二硫代胺甲醯基丙基磺酸，且甘胺酸與N,N-二甲基-二硫代胺甲醯基丙基磺酸之莫耳比為2,000:1-5,000:1。
溶液之視情況存在之成分 溶液可包含諸如硫酸之酸作為其他成分。
溶液可包含諸如氫氧化鈉之鹼作為其他成分。
溶液可包含一或多種穩定劑，例如Pb離子源、Sn離子源、Sb離子源、Zn離子源、Cd離子源及/或Bi離子源。此類穩定劑防止自催化無電鎳鍍浴溶液之自發性自我分解。
Pb離子源、Sn離子源、Sb離子源、Zn離子源、Cd離子源及/或Bi離子源可為一或多種化合物，其包含此等離子中之一或多者且其傳遞Pb離子、Sn離子、Sb離子、Zn離子、Cd離子及/或Bi離子。此等離子可適宜地以可溶及相容鹽(諸如乙酸鹽等)之形式引入。
在一個實施例中，Pb離子、Sn離子、Sb離子及/或Bi離子之濃度為0.49-49.0 µmol/L、較佳地為2.45-24.50 µmol/L。此濃度係關於所有Pb離子、Sn離子、Sb離子及/或Bi離子之總和。
在另一個實施例中，Pb離子、Sn離子、Sb離子及/或Bi離子之濃度為0.1至10.0 mg/L、較佳地為0.5至5.0 mg/L。此濃度係關於所有Pb離子、Sn離子、Sb離子及/或Bi離子之總和。
在一特定實施例中，鉛離子源為硝酸鉛，且硝酸鉛濃度為0.16-16.00 mg/L、較佳地為0.8-8.00 mg/L。
其他材料可包括於鎳鍍浴溶液中，諸如緩衝劑、濕潤劑、加速劑、抑制劑、光亮劑等。該等材料為此項技術中已知。
溶液之其他特性 溶液之pH可在7-11、較佳地在8-10之範圍內。
本發明之方法 在本發明之方法中，可使用本文所描述之本發明之任何溶液。
基板尤其為半導體晶片或半導體晶圓。藉由在基板上鍍鎳合金層將基板轉化成本發明之物件。因此，基板及物件由本發明之鎳合金層區分。晶圓或晶片可為方法中之基板且亦可為本發明之物件，其中這兩者由鎳合金層區分。換言之，即使添加本發明之鎳合金層或任何其他金屬層，晶圓或晶片仍稱為晶圓或晶片。
本發明之方法可用於在另一金屬上，較佳地在銅或鋁上沈積鎳層。在一特定實施例中，基板包含銅層或鋁層，其中鎳合金層鍍於銅層上或鋁層上。銅層或鋁層可在基板之整個表面或表面之一部分上方延伸。
在一特定實施例中，基板為半導體晶圓或晶片，該晶圓或晶片包含銅層或鋁層。
在一個實施例中，該方法進一步包含：在鎳合金層上鍍敷鈀層。可鍍敷鈀層以便獲得可結合(可焊)表面。
在另一個實施例中，該方法進一步包含：在鈀上或在鎳層上鍍敷金層。
該方法可涉及所謂的「凸塊下金屬化」(UBM)。UBM已鑒於晶圓級微型化、電信號完整性及金屬堆疊可靠性之最新需求被開發出來。
UBM方法可一般分成四個不同部分：
第一部分涉及預處理且包括對提及之銅或鋁層之表面，例如Al/Al-合金及Cu襯墊之表面進行表面準備。為了預處理Al，可採用不同的浸鋅處理，例如Xenolyte™清潔器ACA™、Xenolyte Etch MA™、Xenolyte CFA™或Xenolyte CF™ (全部均可購自Atotech Deutschland GmbH)，其滿足無氰化物化學方法之工業標準。
UBM方法中的第二部分涉及無電鎳鍍。
可較佳在T = 40℃-90℃、更佳75℃-87℃之溫度下執行鎳合金層之無電鍍。此溫度為本發明溶液之溫度。
本發明之溶液與經鍍敷之基板之接觸持續時間為取決於鎳合金之所需厚度的函數。通常，接觸時間可在1至30分鐘範圍內。
在本發明之方法中，為了在基板上鍍鎳合金層，基板較佳浸沒於本發明之溶液中。
在鎳合金之沈積期間，可採用輕度攪動，且此攪動可為輕度空氣攪動、機械攪動、藉由泵抽之浴液循環、滾筒電鍍之旋轉等。本發明溶液亦可經歷週期性或連續過濾處理以降低其中污染物之含量。在一些實施例中，亦可定期或連續地補充浴液成分以保持成分之濃度，尤其係鎳離子及次磷酸根離子之濃度以及在所需極限內之pH水準。
UBM方法之第三步包含自無電鈀鍍浴液進行鍍敷。
無電鈀浴液於例如US5882736A中描述。對於在較低溫度下之Pd鍍敷而言，活化鎳合金層之步驟可視情況在無電Pd鍍敷步驟之前進行。
用於無電Pd鍍敷之適用浴液參數如下： pH：較佳地為5至6.5、更佳地為5.6至6.0 浴液溫度：較佳地為70℃至90℃，更佳地為82℃至87℃ 浸沒時間：較佳地為3至20分鐘、更佳地為5至10分鐘 額外穩定劑：較佳地為10至500 mg/L，更佳地為100至300 mg/L。
若在無電Pd鍍敷步驟之前進行活化步驟，則Pd鍍敷浴液溫度可低至約40℃(及至多約95℃)。此類活化可例如藉由所謂的離子生成性Pd活化劑達成，該等活化劑通常為酸性，含有諸如PdCl2 或PdSO4 之Pd2+ 源，且沈積元素Pd之晶種層於Ni合金層上。此類活化劑已為熟習此項技術者所熟知且可作為溶液在商標Xenolyte Activator ACU1™ (Atotech Deutschland GmbH之產品)下市售。其中Pd簇由Sn包圍的所謂的膠態酸性活化劑同樣為熟知的且亦可使用。
可使用如EP 0 698 130中所描述之在目前先進技術之無電鈀浴液中之額外穩定劑以便在本發明之鎳合金層上沈積鈀而無任何額外活化。此外，此類穩定劑允許在70℃與90℃之間的溫度下無電沈積鈀，其導致所沈積之鈀層之內部應力降低。已知的無電鈀浴液在此類高浴液溫度下展示短壽命，其在工業應用中為不可忍受的。其他穩定劑係選自包含以下之群：磺醯亞胺、聚苯硫醚、嘧啶、多元醇及無機錯合劑，如硫氰化物。較佳的磺醯亞胺為糖精，較佳的嘧啶為菸鹼醯胺、嘧啶-3-磺酸、菸鹼酸、2-羥基吡啶及菸鹼。較佳的多元醇為聚乙二醇、聚丙二醇、聚乙二醇-聚丙二醇共聚物及其衍生物。
最後，視情況存在之金層可鍍敷於Ni合金/Pd堆疊上。出於此目的，可使用自先前技術已知之無電鍍金電解質。鈀層頂部上的視情況存在之金層之厚度為0.01至0.5 µm，較佳地為0.05至0.3 µm。視情況存在之金層最佳藉由浸沒方法沈積。用於無電鍍金之適合浴液可在商標Aurotech SFplus™ (T=80至90℃；pH=4.5至6.0；浸沒時間=7至15分鐘；0.5至2 g/l Au) (作為K[Au(CN)2 ])下市售。
若經Al塗佈之晶圓在本發明中用作起始基板，則方法較佳包含如下步驟：清潔，蝕刻，浸鋅處理(作為預處理步驟)，隨後鍍鎳合金，視情況活化鎳合金層，鍍鈀及視情況鍍金。
若經Cu塗佈之晶圓用作起始基板，則視情況存在之預處理較佳包含如下步驟：清潔，視情況蝕刻及Pd活化，視情況隨後再次進行如下步驟：鍍鎳，視情況活化鎳合金層，鍍鈀及視情況鍍金。
本發明之鎳合金層及其他產物 當溶液用於鍍敷此類層時或藉由如上文所述之方法，本發明之鎳合金層可自或係自上文所述之無電鎳鍍浴溶液獲得。
鎳合金層可用作在兩個金屬層之間，例如銅層與另一金屬層之間的障壁層，以便防止銅遷移至另一金屬中。另一金屬為例如鈀或金。
在一個實施例中，鎳合金層展示在-40至+120 N/mm2 範圍內、較佳地在-20至+40 N/mm2 範圍內之正應力。具有正值之正應力亦被稱為拉伸應力。具有負值之正應力亦被稱為壓縮應力。正應力係藉由彎帶法(Bent Strip Method)量測：於Cu應力帶(銅-鐵合金PN:1194)上沈積，隨後使用沈積物應力分析儀(Deposit Stress Analyzer) (A STM標準B975)測定應力。
在一實施例中，本發明之鎳合金層具有在0.1-5 µm、較佳地為0.5-3 µm範圍內之厚度。
本發明之物件藉由或可藉由本發明之方法獲得。
在一個實施例中，本發明之物件包含銅層或鋁層，且鎳合金層安置於銅層上或鋁層上。
因此，本發明之物件可包含如下層： 銅層或鋁層/(本發明之)鎳合金層， 其中本發明之鎳合金層較佳為外層，亦即包含自由的可接近之表面。
符號「/」意謂鄰近於此符號之層彼此接觸，亦即為相鄰層。
本發明之物件可進一步包含鈀層，其中將鈀層安置於鎳合金層上。因此，物件可包含如下層堆疊，次序如下： 銅層或鋁層/(本發明之)鎳合金層/鈀層 其中鈀層較佳為外層，亦即包含自由的可接近之表面。可經由鈀層產生與其他裝置(諸如電路載體或印刷電路板)之焊接連接。
鎳合金層可用作銅層與鈀層之間的障壁層，以便防止銅遷移至鈀中。
本發明之物件可進一步包含金層，其中金層直接安置於鎳層上或鈀層上。因此，本發明之物件可包含如下層堆疊： 銅層或鋁層/(本發明之)鎳合金層/金層 或銅層或鋁層/(本發明之)鎳合金層/鈀層/金層 其中金層較佳為外層，亦即包含自由的可接近之表面。可經由金層產生與其他裝置(諸如電路載體或印刷電路板)之焊接連接。
所提及之層可在整個表面或表面之一部分上方延伸。例如，銅層可在基板或物件之表面之一部分或整個表面上方延伸。鎳合金層可在銅層之表面之一部分或整個表面上方延伸。鈀層可在鎳合金層之表面之一部分或整個表面上方延伸。金層可在鈀層之表面之一部分或整個表面上方延伸。
本發明之物件可進一步包含焊球之柵格陣列，亦稱為球狀柵格陣列。焊球較佳地位於上述鈀層之表面上或上述金層之表面上。
實例方法 應力量測 正應力藉由彎帶法量測：於Cu應力帶(銅鐵合金PN:1194)上沈積，隨後使用沈積物應力分析儀(A STM標準B975)測定應力。
破裂韌性 使用Vickers經Fischerscope H100C進行壓痕測試。在10分鐘之時期(排除加熱及冷卻)內將待測試之鎳層退火至400℃之溫度。隨後，將Vickers壓痕器(用於測定Vickers硬度之試樣)以1N之最大負載、4秒之保持時間及dF/dt = +/-0.5 N/s之裝載/移除速率按壓至層中。隨後藉由光學顯微法檢查壓痕。
實例 1 ： 本發明之鍍浴溶液之組分 在水中混合如下成分
化合物 技術功能 濃度 (g/L ) 濃度 (mol/L)
           
NiSO4 x 6 H2 O 對應於Ni  Ni源 28.00 6.4 0.11
次磷酸(鈉) x H2 O 還原劑 18.2 0.16
檸檬酸 x H2 O (C6 H8 O7 x H2 O) 錯合劑 28.8 0.14
鉬酸鈉 x 2 H2 O 對應於Mo Mo源 0.4 0.16 1.66 mmol/L
鎢酸鈉 x 2 H2 O 對應於W W源 20.00 11.15 60.5 µmol/L
硫酸或氫氧化鈉 pH 調節劑 以獲得9.0之pH的量
硝酸鉛 對應於Pb 穩定劑 1.6 mg/L 1.00 mg/L 4.9 µmol/L
含硫化合物  - 胱胺酸 有機穩定劑 1.0 mg/L 3.8 µmol/L
胺基酸(甘胺酸/丙胺酸) 應力降低添加劑 1.0 g/L 13.3 mmol/L
實例 2 ： 層組成 實例2藉由使用實例1之溶液展示來自六個不同沈積之層的組成。各沈積之鍍敷時間為10分鐘。
   Ni [wt%] Mo [wt%] W [wt%] P [wt%]
1 89.71 4.94 1.79 2.60
2 89.96 5.12 1.86 2.37
3 90.67 5.59 1.08 1.82
4 89.38 6.98 1.19 2.18
5 91.36 5.29 0.56 1.65
6 89.13 6.33 1.34 2.43
              
平均 wt% 90.04 5.71 1.30 2.18
最小 wt% 89.13 4.94 0.56 1.65
最大 wt% 91.36 6.98 1.86 2.43
              
平均 at% (原子百分比) 92.7 3.6 0.4 4.2
最小 at% 91.7 3.1 0.2 3.2
最大 at% 94.0 4.5 0.6 4.7
實例 3 ：基於硼之還原劑之添加 實例3係關於使用本發明溶液之所有化合物之比較實例，但其中將還原劑次磷酸鹽與增加量之DMAB (二甲胺硼烷)混合在一起。
如下鍍浴溶液用於實例3中：2 L來自實例1之浴液，在250 rpm、88℃下攪拌。鍍敷時間連續減少以獲得相當的Ni厚度。
實例2a為根據本發明之實例。添加增加量之DMAB至上文所指示之鍍浴溶液中以作為其他還原劑(2c-e)。
樣本 DMAB 鍍敷時間 層厚度 Ni 偏轉 材料常數 應力
[g/L] [min] [μm] U [-/+ -] K Tens.[-] K Comp.[-] [N/mm ² ]
2a 0.0 10.00 1.385 4.0 0.2757 0.2416 46.5
2c 1.0 3.50 1.282 20.0 0.2757 0.2416 251.0
2d 2.0 2.50 1.113 21.0 0.2757 0.2416 303.5
2e 3.0 2.50 1.055 21.0 0.2757 0.2416 320.3
實驗表明，與本發明相比，即使在本發明溶液中之N,N-二甲基-二硫代胺甲醯基丙基磺酸及甘胺酸之組合及濃度與DMAB組合使用，也不會導致應力降低。
添加基於硼之還原劑大幅度降低層之應力特性。
實例 4 ： 胺基酸之變化 實例4係關於使用具有不同量之胺基酸丙胺酸之本發明溶液的實例。
使用如下鍍浴溶液：來自實例1之浴液，在250 rpm、88℃下攪拌，但具有如下添加劑組合：
層厚度 偏轉 材料常數 應力
樣本 丙胺酸 [g/L] 二乙基二硫代胺甲酸鈉 [mg/L] Ni [μm] U [-/+ -] K Tens.[-] K Comp.[-] [N/mm ² ]
3a 0,0 0,0 1,804 13,5 0,2757 0,2416 120,4
3b 0,0 2,0 1,758 14,5 0,2757 0,2416 132,7
3c 0,5 2,0 1,834 6,0 0,2757 0,2416 52,6
3d 1,0 2,0 1,620 0,7 0,2757 0,2416 7,0
3e 1,5 2,0 1,576 -0,3 0,2757 0,2416 -2,7
3f 2,5 2,0 1,456 -1,5 0,2757 0,2416 -14,5
3g 2,5 4,0 1,487 -1,7 0,2757 0,2416 -16,1
在所有實驗中，鍍敷時間為8分鐘。實驗展示增加量的丙胺酸改良(降低)應力，且使得有可能到達可為有益的壓縮應力區(負值)，此係因為當層經加熱時，應力增加且可能產生約零或零周圍之區域中的值。
實例 5 ： 含硫化合物之量及量及胺基酸甘胺酸之變化 來自實例1之浴液，在250 rpm、88℃、pH=9.5、10分鐘鍍敷時間下攪拌，但具有如下添加劑組合： 5.1 N,N-二甲基-二硫代胺甲醯基丙基磺酸與甘胺酸之組合
N,N- 二甲基 - 二硫代胺甲醯基丙基磺酸 (mg/L) 甘胺酸(g/L) Ni 厚度(µm) 應力 (U±) (+ 拉伸； - 壓縮 ) 應力 (N/mm2 )
0 0.5 3.9 10 49.2
2.5 0 3.5 20 109.4
2.5 0.5 3.3 -1.5 -7.4
前兩個實驗為比較實例，此處之鍍浴僅包含N,N-二甲基-二硫代胺甲醯基丙基磺酸或甘胺酸中之一者。
展示兩者之組合以協同方式改良層之應力特性。 5.2胱胺酸與甘胺酸之組合
胱胺酸(mg/L) 甘胺酸(g/L) Ni 厚度(µm) 應力 (U±) (+ 拉伸； - 壓縮 ) 應力 (N/mm2 )
3 0 3.3 20 116
3 0.1 3.5 16.5 90
3 0.2 3.5 11.5 63
3 0.3 3.5 7.5 41
3 0.4 3.5 4.5 24
3 0.5 3.5 2.0 11
3 0.6 3.1 -0.5 -3
3 0.7 3.1 -1 -5
3 0.8 3.1 -0.5 -3
3 0.9 3.0 -0.5 -3
3 1.0 3.0 -1.5 -8
4 0.5 3.4 -0.5 -2
5 0.5 0.9 0 0
6 0.0 3.0 21 133
6 0.1 3.6 17.5 94
6 0.2 3.5 12 66
6 0.3 3.5 5.5 30
6 0.4 2.7 0 0
6 0.5 0.7 -0.5 -12
無甘胺酸之兩個實驗為比較實例。
展示在不同量之胱胺酸下，增加量之甘胺酸以協同方式改良層之應力特性。
實例 6 ：破裂韌性 所有樣本已在 400 ℃ 下退火 10 分鐘。
   比較實例 1 比較實例 2 比較 實例 3 實例 4 實例 5 實例 6 實例 7 實例 8 實例 9
厚度 [µm] 1.59 2.34 1.82 1.90 1.80 1.50 1.83 1.86 1.76
 P含量 [wt.%] 8.20 2.26 4.85 2.60 3.66 1.65 2.85 1.43 1.18
Ni含量 [wt.%] 91.90 97.13 88.53 89.71 88.70 91.36 91.75 88.82 91.31
 W含量 [wt.%] - - 1.15 1.79 1.15 0.56 0.85 0.68 0,18
Mo含量 [wt.%] - - 4.27 4.94 5.66 5.29 3.89 8.17 6.33
浴液參數 84℃, pH 4.6 84℃, pH 7.3 88℃, pH 8.5 88℃, pH 8.5 88℃, pH 8.5 88℃, pH 8.5 88℃, pH 8.2 88℃, pH 8.8 88℃, pH 8.2
破裂韌性測試中之裂痕 有 有 有 但小於比較實例1及2 無 無 無 無 無 無
如以上方法中所描述進行破裂韌性測試。本發明之層變得明顯更堅韌且展示在壓刻之後無裂痕。
在比較實例1及2中，缺少Mo及W，其中實例1表示具有約8.2 wt.%之中等P含量的常見標準二元NiP層。此層在壓刻之後產生裂痕。實例2亦為二元NiP層且甚至展示與本發明之層相同的P含量，但相比之下，其在壓刻之後展示裂痕。
比較實例3為比較實例，因為P含量高於本發明中之P含量。
實例5為具有相對較高量之磷但在本發明之範圍內之實例。
實例6為在相對較低量之鎢存在下就本發明而言具有較少磷之實例。
實例7為亦在少量鎢及鉬兩者存在下就本發明而言具有中等P含量之實例。
圖1展示(不按照比例)包含鎳合金層5之本發明之電子物件1。藉由使包含晶圓3及銅層4之基板2與本發明之鍍浴溶液接觸來製造鎳合金層5。
當用本發明之鍍浴溶液接觸基板2之銅層4時，將鎳合金層5鍍於銅層4上。在另一個方法步驟中，視情況將鈀層6鍍於鎳合金層5上。
在所展示層堆疊中，鎳合金層5充當銅層4與鈀層6之間的障壁層。
視情況將金層7鍍於鈀層6上，及將焊球8置放於作為球狀柵格陣列之部分的金層7上。此處僅展示晶圓3之一部分。晶圓3包含在不同位置處之若干層堆疊4、5、6、7，各層堆疊均包含焊球8。晶圓可包含晶圓表面之個別隔室(「襯墊」)且各隔室可包含層堆疊4、5、6、7，如此處在一個實例中所展示。
1:電子物件 2:基板 3:晶圓 4:銅層 5:鎳合金層 6:鈀層 7:金層 8:焊球
圖1展示本發明之物件。
1:電子物件
2:基板
3:晶圓
4:銅層
5:鎳合金層
6:鈀層
7:金層
8:焊球

Claims (17)

  1. 一種無電鎳鍍浴溶液，其包含 鎳離子源， 鉬離子源， 鎢離子源， 次磷酸根離子源， 至少一種錯合劑， 濃度為0.38-38.00 µmol/L之至少一種有機含硫化合物，及 濃度為0.67-40.13 mmol/L之至少一種胺基酸。
  2. 如請求項1之鍍浴溶液，其中胺基酸與有機含硫化合物之莫耳比為282:1至14,079:1。
  3. 如請求項1或2之鍍浴溶液，其中次磷酸根離子之濃度為0.09-0.27 mol/L。
  4. 如請求項1或2之鍍浴溶液，其中鎳離子之濃度為0.067-0.133 mol/L。
  5. 如請求項1或2之鍍浴溶液，其中鉬離子之濃度為1.05-4.18 mmol/L。
  6. 如請求項1或2之鍍浴溶液，其中鎢離子之濃度為12.1-109.2 mmol/L。
  7. 如請求項1或2之鍍浴溶液，其中該胺基酸為不含硫之胺基酸，該胺基酸較佳係選自由甘胺酸、丙胺酸、纈胺酸、白胺酸及異白胺酸組成之群。
  8. 如請求項1或2之鍍浴溶液，其中該有機含硫化合物係選自由以下組成之群：N,N-二甲基-二硫代胺甲醯基丙基磺酸、3-巰基丙烷磺酸、3,3-二硫代雙-1-丙烷磺酸、3-(2-苯并噻唑基巰基)丙烷磺酸、3-[(乙氧基-硫酮基甲基)硫代]-1-丙烷磺酸、3-S-異鋶脲丙烷磺酸鹽、二乙基二硫代胺甲酸鈉、硫代二乙酸、二硫代二乙酸、硫代二乙醇酸、二硫代二乙醇酸、硫代硫酸鹽、硫脲、硫代氰酸鹽、半胱胺酸及胱胺酸。
  9. 如請求項1或2之鍍浴溶液，其中該錯合劑係選自由以下組成之群：檸檬酸、異檸檬酸、EDTA、EDTMP、HDEP及焦磷酸鹽。
  10. 一種在基板(2)上，尤其在晶圓(3)上無電鍍鎳合金層(5)之方法，該方法包含使該基板與如請求項1至9中任一項之無電鎳鍍浴溶液接觸。
  11. 如請求項10之方法，其中該基板包含銅層(4)或鋁層，其中將該鎳合金層(5)鍍於該銅層(4)或該鋁層上。
  12. 一種鎳合金層，其包含 81.5至98.6 wt%鎳 1至10 wt%鉬 0.1至4 wt%鎢 0.5至4.5 wt%磷。
  13. 如請求項12之鎳合金層，其具有在-40至+120 N/mm2 範圍內之正應力，其係藉由以下彎帶法量測：於Cu應力帶(銅鐵合金PN:1194)上沈積，隨後使用沈積物應力分析儀(A STM標準B975)測定應力。
  14. 如請求項12至13中任一項之鎳合金層，其厚度在0.1-5 µm範圍內。
  15. 一種物件(1)，尤其係半導體晶片或晶圓，其包含鎳合金層(5)，其中該鎳合金層為如請求項12至14中任一項之鎳合金層或根據如請求項10至11中任一項之方法獲得之鎳合金層。
  16. 如請求項15之物件，其中該物件包含層之堆疊，次序如下： 銅層或鋁層，隨後為該鎳合金層及鈀及/或金層，其中該鈀層較佳為外層。
  17. 一種如請求項1至9中任一項之無電鎳鍍浴溶液之用途，其用於製造在兩個金屬層之間，尤其在銅層或鋁層與鈀或金層之間的障壁層。
TW108140008A 2018-11-06 2019-11-05 無電鎳鍍浴溶液 TWI722637B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP18204563 2018-11-06
EP18204563.3 2018-11-06

Publications (2)

Publication Number Publication Date
TW202026462A true TW202026462A (zh) 2020-07-16
TWI722637B TWI722637B (zh) 2021-03-21

Family

ID=64183876

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108140008A TWI722637B (zh) 2018-11-06 2019-11-05 無電鎳鍍浴溶液

Country Status (9)

Country Link
US (1) US20210371985A1 (zh)
EP (1) EP3679167B1 (zh)
JP (1) JP7375009B2 (zh)
KR (1) KR20210089695A (zh)
CN (1) CN112996933B (zh)
ES (1) ES2882690T3 (zh)
SG (1) SG11202103872PA (zh)
TW (1) TWI722637B (zh)
WO (1) WO2020094642A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022134922A (ja) * 2021-03-04 2022-09-15 株式会社Jcu 無電解ニッケルめっき浴および無電解ニッケル合金めっき浴
CN114833338B (zh) * 2022-04-25 2023-06-13 西安交通大学 一种化学镀覆NiMo改性的TiB2-TiC颗粒增强高锰钢基复合材料及其制备方法
CN115754072A (zh) * 2022-11-24 2023-03-07 广州广电计量检测股份有限公司 一种酸铜电镀液中硫代丙烷磺酸钠光亮剂定性定量的方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4161612A (en) * 1978-03-31 1979-07-17 Chevron Research Company Process for preparing thiodiglycolic acid
DE4415211A1 (de) 1993-05-13 1994-12-08 Atotech Deutschland Gmbh Verfahren zur Abscheidung von Palladiumschichten
US5882736A (en) 1993-05-13 1999-03-16 Atotech Deutschland Gmbh palladium layers deposition process
US5628807A (en) * 1994-08-15 1997-05-13 Asahi Glass Company Ltd. Method for forming a glass product for a cathode ray tube
DE4431847C5 (de) 1994-09-07 2011-01-27 Atotech Deutschland Gmbh Substrat mit bondfähiger Beschichtung
JP3533880B2 (ja) * 1997-05-02 2004-05-31 上村工業株式会社 無電解ニッケルめっき液及び無電解ニッケルめっき方法
WO2000060132A1 (de) * 1999-04-03 2000-10-12 Institut für Festkörper- und Werkstofforschung Dresden e.V. Metallischer werkstoff auf nickelbasis und verfahren zu dessen herstellung
JP2001164375A (ja) 1999-12-03 2001-06-19 Sony Corp 無電解メッキ浴および導電膜の形成方法
CN1314225A (zh) 2000-02-18 2001-09-26 德克萨斯仪器股份有限公司 铜镀层集成电路焊点的结构和方法
US6445069B1 (en) 2001-01-22 2002-09-03 Flip Chip Technologies, L.L.C. Electroless Ni/Pd/Au metallization structure for copper interconnect substrate and method therefor
JP2005290400A (ja) 2004-03-31 2005-10-20 Ebara Udylite Kk 無電解ニッケルめっき浴及び無電解ニッケル合金めっき浴
CN1712564A (zh) * 2004-06-25 2005-12-28 桂林工学院 稀土－镍－钼－磷－碳化钨合金电镀液
JP2006093357A (ja) * 2004-09-22 2006-04-06 Ebara Corp 半導体装置及びその製造方法、並びに処理液
US7514353B2 (en) * 2005-03-18 2009-04-07 Applied Materials, Inc. Contact metallization scheme using a barrier layer over a silicide layer
DE102007062282A1 (de) * 2007-12-21 2009-06-25 Saltigo Gmbh Verfahren zur Herstellung von Thiodiglycolsäuredialkylestern
RU2492279C2 (ru) 2008-01-24 2013-09-10 Басф Се Неэлектролитическое осаждение барьерных слоев
CN101348905A (zh) * 2008-09-04 2009-01-21 南昌航空大学 一种中温酸性化学镀镍-磷合金配方
EP2177646B1 (en) 2008-10-17 2011-03-23 ATOTECH Deutschland GmbH Stress-reduced Ni-P/Pd stacks for bondable wafer surfaces
CN101660520B (zh) * 2009-09-15 2012-11-14 浙江飞旋泵业有限公司 一种立式凝结水泵轴承装置
KR20120108632A (ko) * 2011-03-25 2012-10-05 윤웅 니켈-텅스텐-몰리브덴 합금 무전해 도금액 및 이를 이용한 코팅물
CN102268658A (zh) 2011-07-22 2011-12-07 深圳市精诚达电路有限公司 一种化学镀镍液及化学镀镍工艺
EP2671969A1 (en) * 2012-06-04 2013-12-11 ATOTECH Deutschland GmbH Plating bath for electroless deposition of nickel layers
CN103352213B (zh) * 2013-06-18 2016-08-10 宝鸡多元合金科技有限公司 环保型高抗硫化氢和高耐磨Ni-P-W-Mo四元合金镀液及其配制方法
CN104112609B (zh) * 2014-07-21 2016-04-06 南通万德科技有限公司 耐电弧烧蚀的开关触点及其制备方法
JP6263228B2 (ja) * 2016-06-09 2018-01-17 日本化学工業株式会社 導電性粒子及びそれを含む導電性材料
CN108220825A (zh) * 2016-12-14 2018-06-29 刘志红 一种Ni基非晶合金粉末及其制备工艺

Also Published As

Publication number Publication date
EP3679167A1 (en) 2020-07-15
CN112996933A (zh) 2021-06-18
WO2020094642A1 (en) 2020-05-14
ES2882690T3 (es) 2021-12-02
TWI722637B (zh) 2021-03-21
SG11202103872PA (en) 2021-05-28
EP3679167B1 (en) 2021-06-16
CN112996933B (zh) 2023-08-08
JP7375009B2 (ja) 2023-11-07
JP2022506393A (ja) 2022-01-17
KR20210089695A (ko) 2021-07-16
US20210371985A1 (en) 2021-12-02

Similar Documents

Publication Publication Date Title
TWI722637B (zh) 無電鎳鍍浴溶液
US8986789B2 (en) Stress-reduced Ni-P/Pd stacks for bondable wafer surfaces
KR100961011B1 (ko) 무전해 니켈 도금액
TW200902758A (en) Electroless gold plating bath, electroless gold plating method and electronic parts
CN110325665B (zh) 无电解镀敷工艺
US11946144B2 (en) Electroless palladium plating solution
US6776828B2 (en) Plating composition
JP2007009305A (ja) 無電解パラジウムめっき液及びそれを用いて形成された３層めっき被膜端子
TW201308456A (zh) 用於微電子裝置之可引線接合之表面
TWI829653B (zh) 無電解鈀鍍敷液及無電解鈀鍍敷被膜
JP4831710B1 (ja) 無電解金めっき液及び無電解金めっき方法
CN105051254B (zh) 供无电电镀的铜表面活化的方法
KR100619345B1 (ko) 반도체 패키지용 인쇄회로기판의 도금층 형성방법 및이로부터 제조된 인쇄회로기판
TWI833203B (zh) 無電鍍銅鍍液及使用該鍍液的無電鍍製備奈米雙晶銅金屬層的方法
JP7348984B1 (ja) 無電解銅めっき液及び前記無電解銅めっき液を利用するナノ双晶銅金属層の製造方法
Kim Comparison of Deposition Behavior and Properties of Cyanide-free Electroless Au Plating on Various Underlayer Electroless Ni-P films
CN116949435A (zh) 无电镀铜镀液及无电镀制备奈米双晶铜金属层的方法