JP7375009B2 - 無電解ニッケルめっき溶液 - Google Patents

無電解ニッケルめっき溶液 Download PDF

Info

Publication number
JP7375009B2
JP7375009B2 JP2021523739A JP2021523739A JP7375009B2 JP 7375009 B2 JP7375009 B2 JP 7375009B2 JP 2021523739 A JP2021523739 A JP 2021523739A JP 2021523739 A JP2021523739 A JP 2021523739A JP 7375009 B2 JP7375009 B2 JP 7375009B2
Authority
JP
Japan
Prior art keywords
layer
acid
nickel
plating solution
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021523739A
Other languages
English (en)
Other versions
JP2022506393A (ja
JPWO2020094642A5 (ja
Inventor
ベーラ ホルガー
シュヴァルツ クリスティアン
シュルツェ アンドレアス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atotech Deutschland GmbH and Co KG
Original Assignee
Atotech Deutschland GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=64183876&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP7375009(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Atotech Deutschland GmbH and Co KG filed Critical Atotech Deutschland GmbH and Co KG
Publication of JP2022506393A publication Critical patent/JP2022506393A/ja
Publication of JPWO2020094642A5 publication Critical patent/JPWO2020094642A5/ja
Application granted granted Critical
Publication of JP7375009B2 publication Critical patent/JP7375009B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/48—Coating with alloys
    • C23C18/50—Coating with alloys with alloys based on iron, cobalt or nickel
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C19/00—Alloys based on nickel or cobalt
    • C22C19/03—Alloys based on nickel or cobalt based on nickel
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D1/00—Coating compositions, e.g. paints, varnishes or lacquers, based on inorganic substances
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1635—Composition of the substrate
    • C23C18/1637—Composition of the substrate metallic substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Wood Science & Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemically Coating (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は無電解ニッケルめっき溶液、基板上にニッケル合金層を無電解めっきする方法、前記めっき溶液から得られるニッケル合金層、およびかかる層を含む物品に関する。
電子物品、例えば半導体ウェハまたは半導体チップは、いわゆる銅再配線層（Ｃｕ－ＲＤＬ）を含むことが多い。再配線層（ＲＤＬ）は、集積回路の入力または出力パッドを他の位置で利用可能にする追加的な金属層である。これは、チップまたはウェハ回路の外部回路への電気接続を可能にする。電気接続のための典型的なレイアウトは、例えばボールグリッドアレイとして知られるボンディング可能な（はんだ付け可能な）接続、および種々の形状のパッドである。Ｃｕ－ＲＤＬ上でボンディング可能な（はんだ付け可能な）表面を作り出すために、ニッケル層がその上にめっきされる。この層はハウジングの理由から形成され（銅の酸化を回避し、機械的な強化を達成する）、且つＣｕ－ＲＤＬと、その上に堆積されたボンディング可能な（はんだ付け可能な）金属層との間に拡散バリアを生成する。さらなる金属層、例えばパラジウムおよび任意に金層が前記ニッケル層上にめっきされ、ボンディング可能な（はんだ付け可能な）表面が得られて、いわゆるボンディング可能な積層体とも称される層の積層体がもたらされる。パラジウムまたは金層を介して、他の素子へのはんだ付けされた接続が作られる。電子物品と基板、例えばプリント回路板または他の回路キャリアとのはんだ付けされた接続を作り出すことは、積層体への熱負荷を伴い、なぜなら、それは高温に加熱されるからである。
ニッケル層のアニールを行って、その層がはんだ付け工程の間に印加される熱応力に耐えられるかどうかを試験する。アニール後、Ｃｕ－ＲＤＬ上に堆積されたニッケル層、またはボンディング可能な積層体および下にある金属層が剥離を示し、さらには層内で破壊が生じることが多い。これは、より高い抵抗または伝導性の低下、またはさらには非伝導性の原因になる。
種々の組成を有するニッケル層が従来技術から、および他の出願においても公知である。ワイヤボンディングおよびフリップチップのはんだ付けのためのニッケルパラジウム金の無電解工程が従来技術から公知であり、例えば欧州特許出願公開第０７０１２８１号明細書(EP0701281 A2)に記載されている。同様の方法が米国特許第６４４５０６９号明細書(US patent No. 6,445,069)および欧州特許出願公開第１１２６５１９号明細書(EP1126519 A2)内に記載されている。
従来技術の欧州特許出願公開第２１７７６４６号明細書(EP2177646 A1)においては、ＣｕまたはＡｌ層がまずウェハ表面上で被覆され、続いてＮｉ－ＰおよびＰｄ（および任意にＡｕ）がめっきされる。これはウェハ表面の個々の区画（「パッド」）において行われ得る。
国際公開第２００９０９２７０６号(WO2009092706 A2)は、金属表面上でバリア層を堆積するための溶液であって、元素のニッケルおよびモリブデンの化合物、第二級および第三級の環式アミノボランの中から選択される少なくとも１つの還元剤、および少なくとも１つの錯化剤を含み、ｐＨ８．５～１２を有する前記溶液に関する。
国際公開第２００６１０２１８０号(WO2006102180 A2)は、ニッケル合金層を開示している。例えば、ニッケル基合金は、二元系合金または三元系合金、例えばニッケルホウ化物（ＮｉＢ）、ニッケルリン化物（ＮｉＰ）、ニッケルタングステンリン化物（ＮｉＷＰ）、ニッケルタングステンホウ化物（ＮｉＷＢ）、ニッケルモリブデンリン化物（ＮｉＭｏＰ）、ニッケルモリブデンホウ化物（ＮｉＭｏＢ）、ニッケルレニウムリン化物（ＮｉＲｅＰ）、ニッケルレニウムホウ化物（ＮｉＲｅＢ）であってよい。
欧州特許出願公開第０７０１２８１号明細書 米国特許第６４４５０６９号明細書 欧州特許出願公開第１１２６５１９号明細書 欧州特許出願公開第２１７７６４６号明細書 国際公開第２００９０９２７０６号 国際公開第２００６１０２１８０号
本発明の課題は、アニール後に、低減された応力、特に低減された引張り応力、および増加された破壊靭性を有するニッケル堆積物を製造し、下にある金属層、特に銅またはアルミニウムからの剥離、およびニッケル層のクラックの形成を防ぐことであった。
発明の概要
本発明は、独立請求項による無電解ニッケルめっき溶液、無電解めっき方法、ニッケル合金層、物品および前記めっき溶液の使用を提供する。さらなる実施態様は従属請求項およびこの明細書に開示される。
本発明の無電解ニッケルめっき溶液は、
・ ニッケルイオン源、
・ モリブデンイオン源、
・ タングステンイオン源、
・ 次亜リン酸イオン源、
・ 錯化剤、
・ 濃度０．３８～３８．００μｍｏｌ／Ｌの少なくとも１つの有機硫黄含有化合物、
・ 好ましくは濃度０．６７～４０．１３ｍｍｏｌ／Ｌの少なくとも１つのアミノ酸
を含む。
基板、特にウェハ上にニッケル合金を無電解めっきするための本発明の方法は、基板を本発明の無電解ニッケルめっき溶液と接触させることを含む。基板は特に半導体チップまたは半導体ウェハである。
本発明のニッケル合金層は、
・ ６７．５～９８．４質量％（質量パーセント）、好ましくは８１．５～９８．４質量％、より好ましくは８８～９２質量％のニッケル、
・ １～１０質量％、好ましくは４～８．５質量％のモリブデン、
・ ０．１～４質量％、好ましくは０．５～２質量％のタングステン、
・ ０．５～４．５質量％、好ましくは１．５～３質量％のリン
を含み、且つ好ましくは他の合金成分不含である。
好ましい実施態様において、ニッケル合金層は、
・ ８１．５～９８．４質量％、好ましくは８８～９２質量％のニッケル、
・ １～１０質量％、好ましくは４～８．５質量％のモリブデン、
・ ０．１～４質量％、好ましくは０．５～２質量％のタングステン、
・ ０．５～４．５質量％、好ましくは１．５～３質量％のリン
からなり、且つ
・ 他の合金成分不含である。
この文脈における「不含」とは、ニッケルめっき溶液から同時に堆積され得る例えば硫黄および鉛（Ｐｂ）としての他の成分の量が合計で０～１質量％、好ましくは０～０．５質量％、より好ましくは０であることを意味する。それらの他の成分は、本発明の意味において本発明の層の特性を変えない。
上記のニッケル層中の全成分の量は合計で１００質量％であり、換言すれば全成分の合計は、さらなる成分が含まれている場合でも合計で１００質量％を超えない。さらなる成分、例えば少量の他の合金成分が含まれる場合、ニッケル、モリブデン、タングステンおよびリンの質量％の範囲の互いに対する比は変わらず、互いに等しく低減される。
本発明のニッケル合金層は、本発明の無電解ニッケルめっき溶液から、該溶液がそのような層をめっきするために使用される場合、または本発明の方法により、得ることができるか、または得られる。本発明のニッケル合金層は好ましくは結晶ニッケル合金層である。
本発明の物品は特に電子物品、特に半導体チップまたは半導体ウェハである。前記物品は本発明のニッケル合金層を含む。前記物品は本発明の方法により得られるか、または得ることができる。前記物品は、銅層またはアルミニウム層、続いてニッケル合金層およびパラジウムおよび／または金層の順を有する層の積層体を含むことができ、ここで前記パラジウム層は好ましくは外側の層である。
半導体チップは、複数の電子回路を有する半導体、典型的にはシリコン、結晶の小さな片である。半導体ウェハは複数の半導体チップを含む。それは半導体結晶インゴットからのスライスとして形成され、それに保持されるチップの回路を含む。
本発明の無電解めっき溶液は、四元系のニッケル堆積物（ＮｉＭｏＷＰ）の堆積を可能にする。前記四元系のニッケル堆積物は、低減された応力、特に低減された引張応力、および改善された破壊靭性を特に例えば３５０～４００℃のアニール後に示す。
本発明を特に、Ｃｕ－ＲＤＬ（再配線層）を有する電子物品を製造するために使用でき、その際、ニッケル堆積物がＣｕ－ＲＤＬ上にめっきされる。
より具体的には、本発明を、ボンディング可能な金属被覆物の積層体を有する電子物品を製造するために使用でき、その際、前記積層体が銅またはアルミニウム層上に被覆される。典型的な積層体は、銅またはアルミニウム層上に以下の金属層：Ｎｉ／Ｐｄ（いわゆるＥＮＥＰ法により製造）、Ｎｉ／Ｐｄ／Ａｕ（いわゆるＥＮＥＰＩＧ法により製造）またはＮｉ／Ａｕ（いわゆるＥＮＩＧ法により製造）を有することができ、その際、ＮｉはＮｉＭｏＷＰ層によるＮｉ合金層としてみなされる。典型的には、前記積層体は、本願の導入部に記載されたとおり電子物品の一部であるＣｕ－ＲＤＬ上に形成される。
本発明のニッケルめっき溶液は特に、２つの金属層間、特に銅層またはアルミニウム層と、パラジウムまたは金層との間でバリア層を生成するために使用することができる。
発明の詳細な説明
本発明の無電解ニッケルめっき溶液は、無電解ニッケル浴または無電解ニッケルめっき浴とも称される。溶液との用語は、１つ以上の成分が溶解されていない状態で部分的に存在し得ることを除外しない。
ニッケル合金層は、四元系ニッケル層または四元系ニッケル堆積物、ニッケル、モリブデン、タングステンおよびリンを含む四元系層とも称される。
本願明細書において層が金属にちなんで、例えば「Ｐｄ層」または「Ａｕ層」と名付けられる場合、この用語は、特段記載されない限り、それぞれの金属を主成分として含む合金も包含する。主成分とは、その成分が少なくとも５０質量％を構成することを意味する。
本願明細書および特許請求の範囲において「含む」との用語が使用される場合、それは他の要素を除外しない。本発明について、「からなる」との用語は、「含む」との用語の好ましい実施態様であるとみなされる。下記において、ある群が少なくとも特定の数の実施態様または特徴を含むと定義される場合、これは好ましくはそれらの実施態様または特徴のみからなる群も開示すると理解されるべきである。
単数形の名詞を参照して不定冠詞または定冠詞、例えば「ある("a", "an")」または「前記("the")」が使用される場合、特段記載されない限り、これはその名詞の複数形を含む。本発明の文脈における「約」または「およそ」との用語は、当業者が該当の特徴の技術的な効果がまだ確実であると理解する精度の間隔を示す。前記用語は典型的には示された数値から±１０％、および好ましくは±５％のずれを示す。
「少なくとも１つ」との用語は、特別な場合の「正確に１つ」または「１つ」を包含する。
本願明細書内に示される濃度範囲は、全ての言及された化合物を合わせた総量に対する。換言すれば、例えば２つの有機硫黄含有化合物が使用される場合、全ての単独の有機硫黄含有化合物を一緒にした全濃度は、所定の濃度範囲外にはならない。
以下の詳細な説明において、本発明の態様および特定の実施態様を示す。
めっき溶液
本発明のめっき溶液を、本発明のニッケル合金層を基板上に、特に半導体ウェハまたはチップ上に堆積するために使用できる。本発明の特定の物品を以下に記載する。本発明のめっき溶液を、それらの物品のいずれかを製造するために使用できる。本発明の溶液を特に、２つの金属層の間、例えば銅層またはアルミニウム層と他の金属層との間のバリア層（拡散層）を製造して、前記他の金属中への銅のマイグレーションを防ぐために使用できる。前記他の金属は例えばパラジウムまたは金である。
ニッケルイオン源
１つの実施態様において、ニッケルイオンの濃度は０．０６７～０．１３３ｍｏｌ／Ｌ、好ましくは０．０８４～０．１１６ｍｏｌ／Ｌである。
さらなる実施態様において、ニッケルイオンの濃度は４．０～８．０ｇ／Ｌ、好ましくは５．０～７．０ｇ／Ｌである。
形成されるべきＮｉＭｏＷＰ層にニッケルを組み込めるように、ニッケルイオン源は、ニッケルを含み且つニッケルイオンを産出する１つ以上の化学的化合物であることができる。特定の実施態様において、ニッケルイオン源はＮｉＳＯ4×６Ｈ2Ｏである。
ニッケルイオン源がＮｉＳＯ4×６Ｈ2Ｏである場合、ＮｉＳＯ4×６Ｈ2Ｏの濃度は１７．５３～３５．０５ｇ／Ｌ、好ましくは２１．９１～３０．６９ｇ／Ｌであってよい。
モリブデンイオン源
１つの実施態様において、モリブデンイオンの濃度は１．０５～４．１８ｍｍｏｌ／Ｌ、好ましくは１．５８～３．６６ｍｍｏｌ／Ｌである。
さらなる実施態様において、モリブデンイオンの濃度は０．１～０．４ｇ／Ｌ、好ましくは０．１５～０．３５ｇ／Ｌである。
形成されるべきＮｉＭｏＷＰ層にモリブデンを組み込めるように、モリブデンイオン源は、モリブデンを含み且つモリブデン含有イオンを産出する１つ以上の化学的化合物であってよい。好ましくは、モリブデンイオン源はモリブデン酸ナトリウム二水和物である。
モリブデンイオン源がモリブデン酸ナトリウム二水和物である場合、モリブデン酸ナトリウム二水和物の濃度は０．２５～１．００ｇ／Ｌ、好ましくは０．３８～０．８８ｇ／Ｌであってよい。
タングステンイオン源
１つの実施態様において、タングステンイオンの濃度は１２．１～１０９．２ｍｍｏｌ／Ｌ、好ましくは２４．２～９７．１ｍｍｏｌ／Ｌである。
さらなる実施態様において、タングステンイオンの濃度は２．２３～２０．０７ｇ／Ｌ、好ましくは４．４６～１７．８４ｇ／Ｌである。
形成されるべきＮｉＭｏＷＰ層にタングステンを組み込めるように、タングステンイオン源は、タングステンを含み且つタングステン含有イオンを産出する１つ以上の化学的化合物であってよい。例えば、タングステンイオン源はタングステン酸ナトリウム二水和物である。
タングステンイオン源がタングステン酸ナトリウム二水和物である場合、タングステン酸ナトリウム二水和物の濃度は４．０～３６．０ｇ／Ｌ、好ましくは８．０～３２．０ｇ／Ｌであってよい。
次亜リン酸イオン源
ニッケル、モリブデンおよびタングステンを還元するための還元剤として、次亜リン酸塩が使用される。
本発明の溶液は、好ましくは次亜リン酸塩以外のいかなる還元剤も含まないかまたは含有しない。本発明の溶液は、好ましくはホウ素を含むいかなる還元剤も含まず、特にジメチルアミンボラン（ＤＭＡＢ）を含まない。
１つの実施態様において、次亜リン酸イオンの濃度は０．０９～０．２７ｍｏｌ／Ｌ、好ましくは０．１１～０．２３ｍｏｌ／Ｌである。
さらなる実施態様において、次亜リン酸イオンの濃度は５．８５～１７．５５ｇ／Ｌ、好ましくは７．１５～１４．９５ｇ／Ｌである。
次亜リン酸イオン源は、次亜リン酸塩を含み且つ形成されるべきＮｉＭｏＷＰ層中に組み込まれるリンを産出する１つ以上の化学的化合物であってよい。次亜リン酸イオン源は、次亜リン酸、または浴に可溶性のそれらの塩、例えば次亜リン酸ナトリウム、次亜リン酸カリウムおよび次亜リン酸アンモニウムであってよい。例えば、次亜リン酸イオン源は次亜リン酸ナトリウムである。
次亜リン酸イオン源が次亜リン酸ナトリウムである場合、次亜リン酸ナトリウムの濃度は１０．０～３０．０ｇ／Ｌ、好ましくは１２．７～２６．３ｇ／Ｌであってよい。
錯化剤
１つ以上の錯化剤が使用される場合、以下の濃度は全ての錯化剤の総量に関する。
１つの実施態様において、錯化剤の濃度は０．０９５～０．１７８ｍｏｌ／Ｌ、好ましくは０．１０９～０．１６４ｍｏｌ／Ｌである。
錯化剤はカルボン酸であってよい。有用なカルボン酸は、モノカルボン酸、ジカルボン酸、トリカルボン酸およびテトラカルボン酸を含む。前記カルボン酸は様々な置換部分、例えばヒドロキシ基またはアミノ基で置換されていてよく、且つ前記酸はそれらのナトリウム塩、カリウム塩またはアンモニウム塩としてめっき溶液中に導入されることができる。
本発明の溶液中での錯化剤として有用であるカルボン酸の例は、モノカルボン酸、例えば酢酸、ヒドロキシ酢酸（グリコール酸）、アミノ酢酸（グリシン）、２－アミノプロピオン酸（アラニン）； ２－ヒドロキシプロピオン酸（乳酸）； ジカルボン酸、例えばコハク酸、アミノコハク酸（アスパラギン酸）、ヒドロキシコハク酸（リンゴ酸）、プロパン二酸（マロン酸）、酒石酸； トリカルボン酸、例えば２－ヒドロキシ－１，２，３プロパントリカルボン酸（クエン酸）； およびテトラカルボン酸、例えばエチレンジアミン四酢酸（ＥＤＴＡ）を含む。１つの実施態様において、２つ以上の上記の錯化剤／キレート剤の混合物が本発明の溶液中で利用される。
錯化剤は特に、クエン酸、イソクエン酸、ＥＤＴＡ、ＥＤＴＭＰ、ＨＤＥＰおよびピロリン酸塩からなる群から選択できる。
錯化剤は、アルカリ性のｐＨに適した錯化剤であってよい。
特定の実施態様において、錯化剤はクエン酸である。
錯化剤がクエン酸である場合、クエン酸の濃度は１８．４～３４．４ｇ／Ｌ（またはクエン酸一水和物の場合２０．１～３７．６ｇ／Ｌ）、好ましくは２１．１～３１．５ｇ／Ｌ（またはクエン酸一水和物の場合２３．１～３４．６ｇ／Ｌ）であってよい。
有機硫黄含有化合物
有機硫黄含有化合物、好ましくは二価の硫黄含有化合物は、めっき溶液用の安定剤として使用される。安定剤は、めっきされないことが望まれる基板領域において、例えば開いた領域が備えられていない半導体基板のパッシベーション上で、めっきが生じないか、あまり生じないようにする。さらに、それは浴の安定性を高めて、浴をその自己分解について防止することができる。
１つ以上の硫黄含有化合物が使用される場合、以下の濃度は全ての硫黄含有化合物の総量に関する。
１つの実施態様において、有機硫黄含有化合物は、Ｎ，Ｎ－ジメチル－ジチオカルバミルプロピルスルホン酸、３－メルカプトプロパンスルホン酸、３，３－ジチオビス－１－プロパンスルホン酸、３－（２－ベンゾチアゾリルメルカプト）プロパンスルホン酸、３－［（エトキシ－チオキソメチル）チオ］－１－プロパンスルホン酸、３－Ｓ－イソチウロニウムプロパンスルホネート、ナトリウムジエチルジチオカルバメート、チオ二酢酸、ジチオ二酢酸、チオジグリコール酸、ジチオジグリコール酸、チオスルフェート、チオウレア、チオシアネート、システイン（めっき浴中のアミノ酸がシステインではない場合）、またはシスチンからなる群から選択される。
有機硫黄含有化合物の濃度は、０．３８～３８．００μｍｏｌ／Ｌ、好ましくは１．９～１９．０μｍｏｌ／Ｌである。自身の実験では、本発明の範囲内の所定の範囲が最も良好に機能することが示された。有機硫黄含有化合物のより高い濃度および遙かに高い濃度は良好に機能せず、望ましくない結果をもたらす。
さらなる実施態様において、有機硫黄含有化合物は、例えばスルフィド基において、１つ以上の自由電子対を有する少なくとも１つの硫黄原子を含む。より特定の実施態様において、１つ以上の自由電子対を有する硫黄原子の濃度は、０．３８～３８．００μｍｏｌ／Ｌ、好ましくは１．９～１９．０μｍｏｌ／Ｌである。
さらにより特定の実施態様において、有機硫黄含有化合物はＮ，Ｎ－ジメチル－ジチオカルバミルプロピルスルホン酸であり、その濃度は０．１～１０．０ｍｇ／Ｌ、好ましくは０．５～５．０ｍｇ／Ｌである。
アミノ酸
１つ以上のアミノ酸が使用される場合、以下の濃度は全てのアミノ酸の総量に関する。
アミノ酸は応力を低減する添加剤として使用される。これは、めっき層中の引張応力が低減されることを意味する。
１つの実施態様において、前記アミノ酸は硫黄を含有しないアミノ酸である。好ましくは、アミノ酸はグリシン、および非置換の炭水化物側鎖を有するアミノ酸からなる群から選択される。特定の実施態様において、アミノ酸はグリシン、アラニン、バリン、ロイシンまたはイソロイシンからなる群から選択される。
１つの実施態様において、アミノ酸の濃度は０．６７～４０．１３ｍｍｏｌ／Ｌ、好ましくは５．３６～２６．７５ｍｍｏｌ／Ｌである。
より特定の実施態様において、アミノ酸はグリシンであり、その濃度は０．０５～３．００ｇ／Ｌ、好ましくは０．４～２．０ｇ／Ｌである。
アミノ酸：有機硫黄含有化合物の比
１つ以上の硫黄含有化合物およびアミノ酸が使用される場合、以下の比は全ての硫黄含有化合物の合計および全てのアミノ酸の合計に関する。
１つの実施態様において、アミノ酸：有機硫黄含有化合物のモル比、好ましくはアミノ酸：１つ以上の電子対を有する硫黄原子の比は２８２：１～１４，０７９：１であり、より好ましくはこの好ましい比のうちで、少なくとも１つの有機硫黄含有化合物の濃度は１．９～１９．００μｍｏｌ／Ｌであり、且つ少なくとも１つのアミノ酸の濃度は５．３６～２６．７５ｍｍｏｌ／Ｌである。
特定の実施態様において、アミノ酸はグリシンであり且つ有機硫黄含有化合物はＮ，Ｎ－ジメチル－ジチオカルバミルプロピルスルホン酸であり、且つグリシン：Ｎ，Ｎ－ジメチル－ジチオカルバミルプロピルスルホン酸のモル比は２，０００：１～５，０００：１である。
溶液の任意成分
さらなる成分として、前記溶液は酸、例えば硫酸を含み得る。
さらなる成分として、前記溶液は塩基、例えば水酸化ナトリウムを含み得る。
前記溶液は１つ以上の安定剤、例えばＰｂイオン、Ｓｎイオン、Ｓｂイオン、Ｚｎイオン、Ｃｄイオンおよび／またはＢｉイオン源を含み得る。そのような安定剤は自己触媒の無電解ニッケルめっき溶液の自発的な自己分解を防ぐことができる。
Ｐｂイオン、Ｓｎイオン、Ｓｂイオン、Ｚｎイオン、Ｃｄイオンおよび／またはＢｉイオン源は、それらのイオンの１種以上を含み且つＰｂイオン、Ｓｎイオン、Ｓｂイオン、Ｚｎイオン、Ｃｄイオンおよび／またはＢｉイオンを産出する１つ以上の化学的化合物であってよい。それらのイオンは便利なことに、可溶性且つ相溶性の塩、例えば酢酸塩等の形態で導入することができる。
１つの実施態様において、Ｐｂイオン、Ｓｎイオン、Ｓｂイオンおよび／またはＢｉイオンの濃度は０．４９～４９．０μｍｏｌ／Ｌ、好ましくは２．４５～２４．５０μｍｏｌ／Ｌである。この濃度は、全てのＰｂイオン、Ｓｎイオン、Ｓｂイオン、および／またはＢｉイオンの合計に関する。
さらなる実施態様において、Ｐｂイオン、Ｓｎイオン、Ｓｂイオンおよび／またはＢｉイオンの濃度は０．１～１０．０ｍｇ／Ｌ、好ましくは０．５～５．０ｍｇ／Ｌである。この濃度は、全てのＰｂイオン、Ｓｎイオン、Ｓｂイオン、および／またはＢｉイオンの合計に関する。
特定の実施態様において、鉛イオン源は硝酸鉛であり、且つ硝酸鉛の濃度は０．１６～１６．００ｍｇ／Ｌ、好ましくは０．８～８．００ｍｇ／Ｌである。
他の材料、例えば緩衝剤、湿潤剤、促進剤、抑制剤、光沢剤等がニッケルめっき溶液中に含まれ得る。それらの材料は当該技術分野で公知である。
前記溶液のさらなる特性
前記溶液のｐＨは７～１１、好ましくは８～１０の範囲であってよい。
本発明の方法
本発明の方法においては、本願内で記載される本発明の任意の溶液を使用できる。
基板は特に半導体チップまたは半導体ウェハである。基板は、該基板上にニッケル合金層をめっきすることによって本発明の物品に変換される。従って、基板および物品は、本発明のニッケル合金層によって区別される。ウェハまたはチップが前記方法における基板および本発明の物品であってもよく、両者はニッケル合金層によって区別される。換言すれば、ウェハまたはチップは、本発明のニッケル合金層または任意のさらなる金属層が追加されたとしても、まだウェハまたはチップと称される。
本発明の方法は、ニッケル層を他の金属、好ましくは銅またはアルミニウム上で堆積するために使用できる。特定の実施態様において、基板は銅層またはアルミニウム層を含み、その際、前記ニッケル合金層は銅層またはアルミニウム層上にめっきされる。銅層またはアルミニウム層は、基板の表面全体または表面の一部に広がり得る。
特定の実施態様において、基板は半導体ウェハまたはチップであり、前記ウェハまたはチップは銅層またはアルミニウム層を含む。
１つの実施態様において、前記方法はさらに、前記ニッケル合金層上でパラジウム層をめっきすることを含む。パラジウム層をめっきして、ボンディング可能な（はんだ付け可能な）表面を得ることができる。
さらなる実施態様において、前記方法はさらに、前記パラジウム層または前記ニッケル層上で金層をめっきすることを含む。
前記方法は、いわゆる「アンダー・バンプ・メタライゼーション」（ＵＢＭ）を含み得る。ＵＢＭはウェハレベルの小型化、電気シグナルインテグリティ、および金属積層体の信頼性についての近年の要請に鑑みて開発された。
ＵＢＭ工程は一般に４つの異なる部分に分けることができる：
第１の部分は前処理を含み、上述の銅またはアルミニウム層の表面、例えばＡｌ／Ａｌ合金およびＣｕパッドの表面についての表面処理を含む。Ａｌの前処理のために、種々の亜鉛化(zincation)が利用可能であり、例えばシアン化物不含の化学の産業標準を満たすＸｅｎｏｌｙｔｅ（商標）ｃｌｅａｎｅｒ ＡＣＡ（商標）、Ｘｅｎｏｌｙｔｅ Ｅｔｃｈ ＭＡ（商標）、Ｘｅｎｏｌｙｔｅ ＣＦＡ（商標）、またはＸｅｎｏｌｙｔｅ ＣＦ（商標）（全てＡｔｏｔｅｃｈ Ｄｅｕｔｓｃｈｌａｎｄ ＧｍｂＨから入手可能）である。
ＵＢＭ工程における第２の部分は無電解ニッケルめっきを含む。
ニッケル合金層の無電解めっきは、好ましくはＴ＝４０～９０℃、より好ましくは７５～８７℃の温度で実施できる。この温度は、本発明の溶液の温度である。
本発明の溶液と、めっきされる基板との接触時間は、ニッケル合金の所望の厚さに依存する関数である。典型的には、接触時間は１～３０分の範囲であってよい。
本発明の方法において、ニッケル合金層を基板上でめっきするために、好ましくは基板を本発明の溶液に浸漬する。
ニッケル合金の堆積の間、穏やかな撹拌を用いることができ、この撹拌は穏やかな空気撹拌、機械的な撹拌、ポンピングによる浴の循環、バレルめっきの回転等であってよい。本発明の溶液を、間欠的または連続的なろ過処理に供して、その中の汚染物質の水準を低下させることもできる。いくつかの実施態様においては、浴の成分の補給を、成分の濃度、特にニッケルイオンおよび次亜リン酸イオンの濃度並びにｐＨの水準を所望の制限内に保持することに基づき、間欠的に、または連続的に実施することもできる。
ＵＢＭ工程の第３の段階は、無電解パラジウムめっき浴からのめっきを含む。
無電解パラジウムめっき浴は、例えば米国特許第５８８２７３６号明細書(US5882736A)に記載されている。低温でのＰｄめっきのために、無電解Ｐｄめっき段階の前にニッケル合金層の活性化段階が任意に行われることがある。
無電解Ｐｄめっきのための有用な浴のパラメータは以下のとおりである：
ｐＨ： 好ましくは５～６．５、より好ましくは５．６～６．０
浴の温度： 好ましくは７０～９０℃、より好ましくは８２～８７℃
浸漬時間： 好ましくは３～２０分、より好ましくは５～１０分
追加的な安定剤： 好ましくは１０～５００ｍｇ／Ｌ、より好ましくは１００～３００ｍｇ／Ｌ。
無電解Ｐｄめっき段階の前に活性化段階が行われる場合、Ｐｄめっき浴の温度は約４０℃の低さ（且つ約９５℃まで）であってよい。そのような活性化は、例えばいわゆるイオノゲンのＰｄ活性化剤によって達成でき、それは通常は酸性であり、Ｐｄ2+源、例えばＰｄＣｌ2またはＰｄＳＯ4を含有し且つ元素のＰｄのシード層をＮｉ合金層上に堆積する。そのような活性化剤は当業者によく知られており、且つ商標Ｘｅｎｏｌｙｔｅ Ａｃｔｉｖａｔｏｒ ＡＣＵ１（商標）（Ａｔｏｔｅｃｈ Ｄｅｕｔｓｃｈｌａｎｄ ＧｍｂＨの製品）として、溶液として市販されている。ＰｄクラスタがＳｎによって取り囲まれている、いわゆるコロイド状酸性活性化剤もよく知られており且つ使用できる。
欧州特許出願公開第０６９８１３０号明細書(EP0698130)に記載されるように、従来技術の無電解パラジウムめっき浴におけるさらなる安定剤を使用して、本発明のニッケル合金層上で追加的な活性化を行わずにパラジウムを堆積できる。さらに、そのような安定剤は、７０℃～９０℃の温度でのパラジウムの無電解めっきを可能にし、そのことは堆積されたパラジウム層の内部応力の低減をもたらす。公知の無電解パラジウムめっき浴は、そのような高い浴温度では短い寿命を示し、そのことは産業用途においては許容されない。さらなる安定剤は、スルフィミド、ポリフェニルスルフィド、ピリミジン、ポリアルコールおよび無機の錯化剤、例えばロダン化物を含む群から選択される。好ましいスルフィミドはサッカリンであり、好ましいピリミジンはニコチンアミド、ピリミジン－３－スルホン酸(suphonic acid)、ニコチン酸、２－ヒドロキシピリジンおよびニコチンである。好ましいポリアルコールは、ポリエチレングリコール、ポリプロピレングリコール、ポリエチレングリコール－ポリプロピレングリコールコポリマーおよびそれらの誘導体である。
最後に、任意の金層をＮｉ合金／Ｐｄ積層体上にめっきすることができる。このために、従来技術から公知の無電解金めっき電解液を使用できる。パラジウム層の上部の任意の金層の厚さは、０．０１～０．５μｍ、好ましくは０．０５～０．３μｍである。任意の金層は最も好ましくは浸漬法によって堆積される。無電解金めっきのために適した浴は、商標Ａｕｒｏｔｅｃｈ ＳＦｐｌｕｓ（商標）として市販されている（Ｔ＝８０～９０℃、； ｐＨ＝４．５～６．０； 浸漬時間＝７～１５分； ０．５～２ｇ／ｌ Ａｕ（Ｋ［Ａｕ（ＣＮ）2］として）。
本発明において出発基板としてＡｌ被覆されたウェハが使用される場合、前記方法は好ましくは洗浄、エッチング、亜鉛化（前処理段階として）の段階を含み、ニッケル合金めっき、任意にニッケル合金層の活性化、パラジウムめっき、および任意に金めっきが続く。
出発基板としてＣｕ被覆されたウェハが使用される場合、好ましくは任意の前処理が洗浄、任意にエッチングおよびＰｄ活性化の段階を含み、ここでもまた、任意にニッケルめっき、任意にニッケル合金層の活性化、パラジウムめっき、および任意に金めっきの段階が続く。
本発明のニッケル合金層およびさらなる製品
本発明のニッケル合金層は、上述の無電解ニッケルめっき溶液から、該溶液がそのような層をめっきするために使用される場合、または上述の方法により、得ることができるか、または得られる。
前記ニッケル合金層は２つの金属層の間、例えば銅層と他の金属層との間のバリア層として使用されて、他の金属中への銅のマイグレーションを防ぐことができる。前記他の金属は例えばパラジウムまたは金である。
１つの実施態様において、ニッケル合金層は－４０～＋１２０Ｎ／ｍｍ2、好ましくは－２０～＋４０Ｎ／ｍｍ2の範囲の法線応力を示す。正の値を有する法線応力は引張応力とも称される。負の値を有する法線応力は圧縮応力とも称される。法線応力は、ベントストリップ法： Ｃｕ応力ストリップ（銅－鉄合金ＰＮ： １１９４）上に堆積し、続いて堆積物応力分析器を使用することによる応力測定（ＡＳＴＭ規格Ｂ９７５）によって測定される。
１つの実施態様において、本発明のニッケル合金層は０．１～５μｍ、好ましくは０．５～３μｍの範囲の厚さを有する。
本発明の物品は本発明の方法により得られるか、または得ることができる。
１つの実施態様において、本発明の物品は銅層またはアルミニウム層を含み、且つニッケル合金層が前記銅層上または前記アルミニウム層上に配置される。
従って、本発明の物品は以下の層：
銅層またはアルミニウム層／（本発明の）ニッケル合金層
を含むことができ、その際、本発明のニッケル合金層は好ましくは外側の層、つまり自由なアクセス可能な表面を含む。
「／」との記号は、この記号に隣接する層が互いに接している、つまり隣接する層であることを意味する。
本発明の物品はさらにパラジウム層を含んでよく、その際、前記パラジウム層はニッケル合金層の上に配置される。従って、前記物品は以下の層の積層体をこの順：
銅層またはアルミニウム層／（本発明の）ニッケル合金層／パラジウム層
で含むことができ、その際、前記パラジウム層は好ましくは外側の層、つまり自由なアクセス可能な表面を含む。パラジウム層を介して他の素子、例えば回路キャリアまたはプリント回路板へのはんだ付けされた接続を作製することができる。
ニッケル合金層を、銅層とパラジウム層との間のバリア層として使用して、パラジウム中への銅のマイグレーションを防ぐことができる。
本発明の物品はさらに金層を含むことができ、その際、前記金層はニッケル層の上に直接的に、またはパラジウム層上に配置される。従って、本発明の物品は以下の層の積層体：
銅層またはアルミニウム層／（本発明の）ニッケル合金層／金層、または
銅層またはアルミニウム層／（本発明の）ニッケル合金層／パラジウム層／金層
を含むことができ、その際、前記金層は好ましくは外側の層であり、つまり、自由なアクセス可能な表面を含む。金層を介して他の素子、例えば回路キャリアまたはプリント回路板へのはんだ付けされた接続を作製することができる。
上述の層は表面全体または表面の一部に広がることができる。例えば、前記銅層は、基板または物品の表面の一部または表面全体に広がることができる。前記ニッケル合金層は、前記銅層の表面の一部または表面全体に広がることができる。前記パラジウム層は、前記ニッケル合金層の表面の一部または表面全体に広がることができる。前記金層は、前記パラジウム合金層の表面の一部または表面全体に広がることができる。
本発明の物品はさらに、ボールグリッドアレイとも称される、はんだボールのグリッドアレイを含むことができる。はんだボールは好ましくは上述のパラジウム層の表面上、または上述の金層の表面上に位置付けられる。
本発明の物品を示す図である。
方法
応力測定
法線応力はベントストリップ法： Ｃｕ応力ストリップ（銅－鉄合金ＰＮ： １１９４）上に堆積し、続いて堆積物応力分析器を使用することによる応力測定（ＡＳＴＭ規格Ｂ９７５）によって測定される。
破壊靭性
Ｆｉｓｃｈｅｒｓｃｏｐｅ Ｈ１００Ｃを用い、ビッカースを使用して押込試験を実施した。試験されるべきニッケル層を４００℃の温度で、１０分間（加熱および冷却を除く）アニールした。次いで、ビッカース圧子（ビッカース硬さを測定するために使用される試料）を最大負荷１Ｎ、保持時間４秒、および負荷／除去速度 ｄＦ／ｄｔ＝±０．５Ｎ／秒で前記層中に押し込む。次いで、押込を光学顕微鏡によって検査する。
例１： 本発明のめっき溶液の組成
以下の成分を水中で混合する：
Figure 0007375009000001
例２： 層の組成
例２は、例１の溶液を使用することによる６つの異なる堆積物からの層の組成を示す。各々の堆積についてめっき時間は１０分であった。
Figure 0007375009000002
例３： ホウ素系還元剤の添加
例３は本発明の溶液の全ての化合物を使用するが、その際、還元剤の次亜リン酸塩を、増加する量のＤＭＡＢ（ジメチルアミンボラン）と一緒に混合される比較例に関する。
例３においては、次のめっき溶液を使用する： 例１からの２Ｌの浴、２５０ｒｐｍで撹拌、８８℃。めっき時間を連続的に減少して、同等のＮｉの厚さを得る。
例２ａは本発明による例である。上記で示しためっき溶液に、増加する量のＤＭＡＢをさらなる還元剤として添加する（２ｃ－ｅ）。
Figure 0007375009000003
前記の実験で、本発明の溶液中でのＮ，Ｎ－ジメチル－ジチオカルバミルプロピルスルホン酸とグリシンとの組み合わせおよび濃度が、ＤＭＡＢと組み合わせて使用されても、これは本発明とは対照的に、応力の低減をもたらさないことが示される。
ホウ素系還元剤の添加は、層の応力特性を劇的に悪化させる。
例４： 様々なアミノ酸
例４は、種々の量のアミノ酸のアラニンと共に本発明の溶液を使用する例に関する。
以下のめっき浴を使用する： 例１からの浴、２５０ｒｐｍで撹拌、８８℃、しかし以下の添加剤の組み合わせを用いる：
Figure 0007375009000004
全ての実験においてめっき時間は８分である。前記の実験は、アラニンの量の増加が応力を改善（低下）させ、圧縮応力（負の値）の領域に達することを可能にすることを示し、それは有益であり、なぜなら、層が加熱される際、応力が増加して約ゼロの値またはゼロ付近の領域における値がもたらされかねないからである。
例５： 様々な量の硫黄含有化合物およびアミノ酸としてのグリシン
例１からの浴、２５０ｒｐｍで撹拌、８８℃、ｐＨ＝９．５、１０分のめっき時間だが、以下の添加剤の組み合わせを用いる：
５．１ Ｎ，Ｎ－ジメチル－ジチオカルバミルプロピルスルホン酸とグリシンとの組み合わせ
Figure 0007375009000005
最初の２つの実験は比較例であり、ここでめっき浴はＮ，Ｎ－ジメチル－ジチオカルバミルプロピルスルホン酸またはグリシンの１つだけを含む。
両者の組み合わせが、相乗作用的に層の応力特性を改善することが示される。
５．２ シスチンとグリシンとの組み合わせ
Figure 0007375009000006
グリシンを用いない２つの実験は比較例である。
種々の量のシスチンで、グリシンの量を増加すると、相乗作用的に層の応力特性が改善されることが示される。
例６： 破壊靭性
全ての試料は４００℃で１０分間アニールされた。
Figure 0007375009000007
破壊靭性試験は上記の方法において記載されたとおりに行われる。本発明の層は著しくより強靭であり、押込後にクラックを示さないことが判明した。
比較例１および２においては、ＭｏおよびＷがなく、ここで例１は通常の標準的な二元系のＮｉＰ層であって約８．２質量％の中程度のＰ含有率を有するものを示す。この層は押込後のクラックの問題がある。例２も二元系のＮｉＰ層であり、本発明の層と同様のＰ含有率を示すが、対照的に押込後にクラックを示す。
比較例３は、Ｐ含有率が本発明より高いので比較例である。
例５は、リンの量が比較的多いが、本発明の範囲内である例である。
例６は、タングステンが比較的少ない量で存在する場合の、本発明に関して少なめのリンを有する例である。
例７も、タングステンとモリブデンとの両方が少ない量で存在する場合の、本発明に関して中程度のリンを有する例である。
図１は、ニッケル合金層５を含む本発明の電子物品１を（縮尺通りではなく）示す。ニッケル合金層５は、ウェハ３と銅層４とを含む基板２を本発明のめっき浴と接触させることにより製造される。
基板２の銅層４が本発明のめっき浴と接触すると、ニッケル合金層５が銅層４の上にめっきされる。さらなる方法の段階において、パラジウム層６がニッケル合金層５の上で任意にめっきされる。
示される層の積層体において、ニッケル合金層５は銅層４とパラジウム層６との間のバリア層としてはたらく。
金層７がパラジウム層６上に任意にめっきされ、且つはんだボール８が金層７上に配置され、それはボールグリッドアレイの一部である。ここではウェハ３の一部のみが示されている。ウェハ３は種々の位置でいくつかの層の積層体４、５、６、７を含み、各々の層の積層体ははんだボール８を含む。ウェハは、ウェハ表面の個々の区画（「パッド」）を含むことができ、各々の区画はここで１つの例において示されるような層の積層体４、５、６、７を含み得る。

Claims (15)

  1. ・ ニッケルイオン源、
    ・ モリブデンイオン源、
    ・ タングステンイオン源、
    ・ 次亜リン酸イオン源、
    ・ 少なくとも１つの錯化剤
    を含む無電解ニッケルめっき溶液であって、前記溶液はホウ素を含むいかなる還元剤も含まず、前記溶液がさらに、
    ・ 濃度０．３８～３８．００μｍｏｌ／Ｌの少なくとも１つの有機硫黄含有化合物、および
    ・ 濃度０．６７～４０．１３ｍｍｏｌ／Ｌの少なくとも１つのアミノ酸
    を含むことを特徴とする、前記無電解ニッケルめっき溶液。
  2. アミノ酸：有機硫黄含有化合物のモル比が、２８２：１～１４，０７９：１である、請求項１に記載のめっき溶液。
  3. 次亜リン酸イオンの濃度が０．０９～０．２７ｍｏｌ／Ｌである、請求項１または２に記載のめっき溶液。
  4. ニッケルイオンの濃度が０．０６７～０．１３３ｍｏｌ／Ｌである、請求項１から３までのいずれか１項に記載のめっき溶液。
  5. モリブデンイオンの濃度が１．０５～４．１８ｍｍｏｌ／Ｌである、請求項１から４までのいずれか１項に記載のめっき溶液。
  6. タングステンイオンの濃度が１２．１～１０９．２ｍｍｏｌ／Ｌである、請求項１から５までのいずれか１項に記載のめっき溶液。
  7. 前記アミノ酸が硫黄を含有しないアミノ酸である、請求項１から６までのいずれか１項に記載のめっき溶液。
  8. 前記有機硫黄含有化合物が、Ｎ，Ｎ－ジメチル－ジチオカルバミルプロピルスルホン酸、３－メルカプトプロパンスルホン酸、３，３－ジチオビス－１－プロパンスルホン酸、３－（２－ベンゾチアゾリルメルカプト）プロパンスルホン酸、３－［（エトキシ－チオキソメチル）チオ］－１－プロパンスルホン酸、３－Ｓ－イソチウロニウムプロパンスルホネート、ナトリウムジエチルジチオカルバメート、チオ二酢酸、ジチオ二酢酸、チオジグリコール酸、ジチオジグリコール酸、チオスルフェート、チオウレア、チオシアネート、システインおよびシスチンからなる群から選択される、請求項１から７までのいずれか１項に記載のめっき溶液。
  9. 前記錯化剤が、クエン酸、イソクエン酸、ＥＤＴＡ、ＥＤＴＭＰ、ＨＤＥＰおよびピロリン酸塩からなる群から選択される、請求項１から８までのいずれか１項に記載のめっき溶液。
  10. 基板（２）上でニッケル合金層（５）を無電解めっきする方法であって、前記基板を請求項１から９までのいずれか１項に記載の無電解ニッケルめっき溶液と接触させることを含む、前記方法。
  11. 前記基板が銅層（４）またはアルミニウム層を含み、その際、前記ニッケル合金層（５）を銅層（４）またはアルミニウム層上でめっきする、請求項１０に記載の方法。
  12. ・ ８１．５～９８．４質量％のニッケル
    ・ １～１０質量％のモリブデン
    ・ ０．１～４質量％のタングステン
    ・ ０．５～４．５質量％のリン
    を含む、請求項１から９までのいずれか１項に記載の無電解ニッケルめっき溶液から得られる四元系ニッケル合金層であって、－４０～＋１２０Ｎ／ｍｍ2の範囲の法線応力を有し、前記法線応力は、ＡＳＴＭ規格Ｂ９７５に準拠するベントストリップ法： 銅－鉄合金ＰＮ： １１９４応力ストリップ上に堆積し、続いて堆積物応力分析器を使用することによる応力測定に従って測定される、前記四元系ニッケル合金層。
  13. ニッケル合金層（５）を含む物品（１）であって、前記ニッケル合金層が請求項１２に記載のニッケル合金層である、前記物品（１）。
  14. 前記物品が、銅層またはアルミニウム層、続いて前記ニッケル合金層、およびパラジウムおよび／または金層の積層体をこの順で含む、請求項１３に記載の物品。
  15. ２つの金属層間でバリア層を生成するための、無電解ニッケルめっき溶液の使用であって、
    前記無電解ニッケルめっき溶液は、
    ・ ニッケルイオン源、
    ・ モリブデンイオン源、
    ・ タングステンイオン源、
    ・ 次亜リン酸イオン源、
    ・ 少なくとも１つの錯化剤
    を含み、
    前記溶液はホウ素を含むいかなる還元剤も含まず、前記溶液がさらに、
    ・ 濃度０．３８～３８．００μｍｏｌ／Ｌの少なくとも１つの有機硫黄含有化合物、および
    ・ 濃度０．６７～４０．１３ｍｍｏｌ／Ｌの少なくとも１つのアミノ酸
    を含むことを特徴とする、前記使用。
JP2021523739A 2018-11-06 2019-11-05 無電解ニッケルめっき溶液 Active JP7375009B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP18204563 2018-11-06
EP18204563.3 2018-11-06
PCT/EP2019/080239 WO2020094642A1 (en) 2018-11-06 2019-11-05 Electroless nickel plating solution

Publications (3)

Publication Number Publication Date
JP2022506393A JP2022506393A (ja) 2022-01-17
JPWO2020094642A5 JPWO2020094642A5 (ja) 2022-08-23
JP7375009B2 true JP7375009B2 (ja) 2023-11-07

Family

ID=64183876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021523739A Active JP7375009B2 (ja) 2018-11-06 2019-11-05 無電解ニッケルめっき溶液

Country Status (9)

Country Link
US (1) US20210371985A1 (ja)
EP (1) EP3679167B1 (ja)
JP (1) JP7375009B2 (ja)
KR (1) KR20210089695A (ja)
CN (1) CN112996933B (ja)
ES (1) ES2882690T3 (ja)
SG (1) SG11202103872PA (ja)
TW (1) TWI722637B (ja)
WO (1) WO2020094642A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022134922A (ja) * 2021-03-04 2022-09-15 株式会社Jcu 無電解ニッケルめっき浴および無電解ニッケル合金めっき浴
CN114833338B (zh) * 2022-04-25 2023-06-13 西安交通大学 一种化学镀覆NiMo改性的TiB2-TiC颗粒增强高锰钢基复合材料及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016201364A (ja) 2016-06-09 2016-12-01 日本化学工業株式会社 導電性粒子及びそれを含む導電性材料
US20170125179A1 (en) 2014-07-21 2017-05-04 Nantong Memtech Technologies Co., Ltd. Arc-ablation resistant switch contact and preparation method thereof

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4161612A (en) * 1978-03-31 1979-07-17 Chevron Research Company Process for preparing thiodiglycolic acid
US5882736A (en) 1993-05-13 1999-03-16 Atotech Deutschland Gmbh palladium layers deposition process
DE4415211A1 (de) 1993-05-13 1994-12-08 Atotech Deutschland Gmbh Verfahren zur Abscheidung von Palladiumschichten
US5628807A (en) * 1994-08-15 1997-05-13 Asahi Glass Company Ltd. Method for forming a glass product for a cathode ray tube
DE4431847C5 (de) 1994-09-07 2011-01-27 Atotech Deutschland Gmbh Substrat mit bondfähiger Beschichtung
JP3533880B2 (ja) 1997-05-02 2004-05-31 上村工業株式会社 無電解ニッケルめっき液及び無電解ニッケルめっき方法
PT1208244E (pt) * 1999-04-03 2004-09-30 Leibniz Inst Festkorper Werkst Material metalico a base de niquel e um metodo para a sua producao
JP2001164375A (ja) 1999-12-03 2001-06-19 Sony Corp 無電解メッキ浴および導電膜の形成方法
CN1314225A (zh) 2000-02-18 2001-09-26 德克萨斯仪器股份有限公司 铜镀层集成电路焊点的结构和方法
US6445069B1 (en) 2001-01-22 2002-09-03 Flip Chip Technologies, L.L.C. Electroless Ni/Pd/Au metallization structure for copper interconnect substrate and method therefor
JP2005290400A (ja) 2004-03-31 2005-10-20 Ebara Udylite Kk 無電解ニッケルめっき浴及び無電解ニッケル合金めっき浴
CN1712564A (zh) * 2004-06-25 2005-12-28 桂林工学院 稀土－镍－钼－磷－碳化钨合金电镀液
JP2006093357A (ja) * 2004-09-22 2006-04-06 Ebara Corp 半導体装置及びその製造方法、並びに処理液
US7514353B2 (en) 2005-03-18 2009-04-07 Applied Materials, Inc. Contact metallization scheme using a barrier layer over a silicide layer
DE102007062282A1 (de) * 2007-12-21 2009-06-25 Saltigo Gmbh Verfahren zur Herstellung von Thiodiglycolsäuredialkylestern
US20110059611A1 (en) 2008-01-24 2011-03-10 Basf Se Electroless deposition of barrier layers
CN101348905A (zh) * 2008-09-04 2009-01-21 南昌航空大学 一种中温酸性化学镀镍-磷合金配方
ATE503037T1 (de) 2008-10-17 2011-04-15 Atotech Deutschland Gmbh Spannungsreduzierte ni-p/pd-stapel für waferoberfläche
CN101660520B (zh) * 2009-09-15 2012-11-14 浙江飞旋泵业有限公司 一种立式凝结水泵轴承装置
KR20120108632A (ko) * 2011-03-25 2012-10-05 윤웅 니켈-텅스텐-몰리브덴 합금 무전해 도금액 및 이를 이용한 코팅물
CN102268658A (zh) 2011-07-22 2011-12-07 深圳市精诚达电路有限公司 一种化学镀镍液及化学镀镍工艺
EP2671969A1 (en) * 2012-06-04 2013-12-11 ATOTECH Deutschland GmbH Plating bath for electroless deposition of nickel layers
CN103352213B (zh) * 2013-06-18 2016-08-10 宝鸡多元合金科技有限公司 环保型高抗硫化氢和高耐磨Ni-P-W-Mo四元合金镀液及其配制方法
CN108220825A (zh) * 2016-12-14 2018-06-29 刘志红 一种Ni基非晶合金粉末及其制备工艺

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170125179A1 (en) 2014-07-21 2017-05-04 Nantong Memtech Technologies Co., Ltd. Arc-ablation resistant switch contact and preparation method thereof
JP2016201364A (ja) 2016-06-09 2016-12-01 日本化学工業株式会社 導電性粒子及びそれを含む導電性材料

Also Published As

Publication number Publication date
KR20210089695A (ko) 2021-07-16
JP2022506393A (ja) 2022-01-17
CN112996933B (zh) 2023-08-08
US20210371985A1 (en) 2021-12-02
WO2020094642A1 (en) 2020-05-14
EP3679167A1 (en) 2020-07-15
TW202026462A (zh) 2020-07-16
CN112996933A (zh) 2021-06-18
EP3679167B1 (en) 2021-06-16
SG11202103872PA (en) 2021-05-28
TWI722637B (zh) 2021-03-21
ES2882690T3 (es) 2021-12-02

Similar Documents

Publication Publication Date Title
US8986789B2 (en) Stress-reduced Ni-P/Pd stacks for bondable wafer surfaces
US20080277140A1 (en) Electroless gold plating method and electronic parts
KR101883249B1 (ko) 무전해 니켈 도금용 전처리 활성화액, 이를 사용한 무전해 니켈 도금 방법 및 표면 처리 방법, 및 무전해 니켈 도금을 포함하는 인쇄회로 기판
TW200902758A (en) Electroless gold plating bath, electroless gold plating method and electronic parts
CN110325665B (zh) 无电解镀敷工艺
JP7375009B2 (ja) 無電解ニッケルめっき溶液
JP5288362B2 (ja) 多層めっき皮膜及びプリント配線板
CN102482781B (zh) 锡和锡合金的无电镀覆方法
JP2017123466A (ja) マイクロエレクトロニクスデバイスのためのワイヤボンディング可能な表面
KR101883250B1 (ko) 무전해 니켈 도금액, 이를 사용한 무전해 니켈 도금 방법 및 표면처리방법, 및 무전해 니켈 도금을 포함하는 인쇄회로 기판
JP2017128791A (ja) 無電解Ｎｉめっき皮膜を有する構造物、その製造方法および半導体ウェハ
KR100619345B1 (ko) 반도체 패키지용 인쇄회로기판의 도금층 형성방법 및이로부터 제조된 인쇄회로기판
EP3693494A1 (en) Electroless palladium plating solution
JP7149061B2 (ja) 無電解パラジウムめっき液
Kim Comparison of Deposition Behavior and Properties of Cyanide-free Electroless Au Plating on Various Underlayer Electroless Ni-P films
Chen et al. Electroless nickel bath for wafer bumping: Influence of additives

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220810

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231025

R150 Certificate of patent or registration of utility model

Ref document number: 7375009

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150