KR20210089695A - 무전해 니켈 도금 용액 - Google Patents

무전해 니켈 도금 용액 Download PDF

Info

Publication number
KR20210089695A
KR20210089695A KR1020217016650A KR20217016650A KR20210089695A KR 20210089695 A KR20210089695 A KR 20210089695A KR 1020217016650 A KR1020217016650 A KR 1020217016650A KR 20217016650 A KR20217016650 A KR 20217016650A KR 20210089695 A KR20210089695 A KR 20210089695A
Authority
KR
South Korea
Prior art keywords
layer
nickel
ions
nickel alloy
alloy layer
Prior art date
Application number
KR1020217016650A
Other languages
English (en)
Inventor
홀거 베라
크리슈티안 슈바르츠
안드레아스 슐체
Original Assignee
아토테크더치랜드게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=64183876&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20210089695(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 아토테크더치랜드게엠베하 filed Critical 아토테크더치랜드게엠베하
Publication of KR20210089695A publication Critical patent/KR20210089695A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/48—Coating with alloys
    • C23C18/50—Coating with alloys with alloys based on iron, cobalt or nickel
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D1/00—Coating compositions, e.g. paints, varnishes or lacquers, based on inorganic substances
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C19/00—Alloys based on nickel or cobalt
    • C22C19/03—Alloys based on nickel or cobalt based on nickel
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1635—Composition of the substrate
    • C23C18/1637—Composition of the substrate metallic substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Inorganic Chemistry (AREA)
  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

무전해 니켈 도금 용액으로서, 무전해 니켈 도금 용액은,
- 니켈 이온들의 공급원,
- 몰리브덴 이온들의 공급원,
- 텅스텐 이온들의 공급원,
- 차아인산염 이온들의 공급원,
- 적어도 하나의 착화제,
- 0.38-38.00μmol/L 의 농도의 적어도 하나의 유기 황 함유 화합물 및
- 0.67-40.13 mmol/L 의 농도의 적어도 하나의 아미노산을 포함한다.
기판 상의 니켈 합금 층의 무전해 도금 방법, 니켈 합금 층 및 니켈 합금 층을 포함하는 물품이 제공된다.

Description

무전해 니켈 도금 용액
본 발명은 무전해 니켈 도금 용액, 기판 상의 니켈 합금 층의 무전해 도금 방법, 상기 도금 용액으로부터 얻어질 수 있는 니켈 합금 층, 및 상기 층을 포함하는 물품에 관한 것이다.
반도체 웨이퍼 또는 반도체 칩과 같은 전자 물품은 종종 소위 구리 재분배 층 (Cu-RDL) 을 포함한다. 재분배 층 (RDL) 은 다른 위치들에서 입력 또는 출력 패드들을 이용 가능하게 하는 여분의 금속 층이다. 이는 칩 또는 웨이퍼 회로의 외부 회로망으로의 전기적 연결을 가능하게 한다. 전기 접속들을 위한 전형적인 레이아웃들은, 예를 들어, 상이한 기하학적 구조의 볼 그리드 어레이들 및 패드들로 알려진, 본딩가능한 (솔더링가능한) 연결부들이다. Cu-RDL 상에 본딩가능한 (솔더링가능한) 표면을 생성하기 위해, 니켈 층이 그 위에 도금된다. 이 층은 (구리의 산화를 피하고 기계적 강화를 달성하는) 하우징 근거 및 Cu-RDL 과 그 위에 디포짓팅된 본딩가능한 (솔더링가능한) 금속 층들 사이에 확산 배리어를 생성하기 위해 형성된다. 팔라듐 및 선택적으로 금 층들과 같은 추가의 금속 층들은 본딩가능한 (솔더링가능한) 표면을 얻기 위해 니켈 층 상에 도금되어, 본딩가능한 스택이라고도 불리는 층들의 스택을 생성한다. 솔더링된 연결은 팔라듐 또는 금 층을 통해 다른 디바이스에 대해 이루어진다. 인쇄 회로 기판 또는 다른 회로 캐리어와 같은 기판과 전자 물품의 솔더링된 연결을 생성하는 것은, 그것이 더 높은 온도로 가열될 때 스택에 대한 열 부하를 수반한다.
니켈 층의 어닐링은, 층이 솔더링 공정 동안 인가되는 열 응력을 견딜 수 있는지 여부를 테스트하기 위해 수행된다. 어닐링 후에, Cu RDL 또는 본딩가능한 스택 상에 디포짓팅된 니켈 층 및 하부 금속 층은 종종 박리를 나타내고, 층들 내에 추가적으로 균열들이 발생한다. 이는 더 높은 저항 또는 감소된 전도성 또는 심지어 비-전도성을 야기한다.
상이한 조성을 갖는 니켈 층들은 종래 기술로부터, 또한 다른 적용예들에서 공지되어 있다. 와이어 본딩 및 플립 칩 솔더링을 위한 무전해 니켈 팔라듐 금 공정은 종래 기술에 공지되어 있고, 예를 들어 유럽 특허 출원 EP 0 701 281 A2 에 기재되어 있다. 유사한 공정은 미국 특허 제 6,445,069 호 및 유럽 특허 출원 EP 1 126 519 A2 호에 기재되어 있다.
선행 기술 EP 2 177 646 A1 에서, Cu 또는 Al 층이 웨이퍼 표면 상에 먼저 코팅되고, 이어서 Ni-P 및 Pd (및 선택적으로 Au) 의 도금이 수행된다. 이는 웨이퍼 표면의 개별 구획 ("패드") 에서 수행될 수 있다.
WO 2009092706 A2 는 니켈 및 몰리브덴의 원소의 화합물, 2차 및 3차 시클릭 아미노보란으로부터 선택된 적어도 하나의 제 1 환원제 및 적어도 하나의 착화제를 포함하고, 여기서 pH 가 8.5 내지 12 인, 금속 표면 상에 배리어 층을 디포지션하기 위한 용액에 관한 것이다.
WO 2006102180 A2 는 니켈 합금 층을 개시한다. 예를 들어, 니켈계 합금은 니켈 붕화물 (NiB), 니켈 인화물 (NiP), 니켈 텅스텐 인화물 (NiWP), 니켈 텅스텐 붕화물 (NiWB), 니켈 몰리브덴 인화물 (NiMoP), 니켈 몰리브덴 붕화물 (NiMoB), 니켈 레늄 인화물 (NiReP), 니켈 레늄 붕화물 (NiReB) 과 같은 이원계 합금 또는 삼원계 합금일 수 있다.
본 발명의 목적은, 아래에 놓인 금속 층, 특히 구리 또는 알루미늄으로부터의 박리 및 니켈 층의 크랙 형성을 방지하기 위해, 감소된 응력, 특히 감소된 인장 응력, 및 어닐링 후의 증가된 파괴 인성을 갖는 니켈 디포짓을 생성하는 것이다.
본 발명은 독립항의 무전해 니켈 도금 용액, 무전해 도금 방법, 니켈 합금 층, 물품 및 도금 용액의 용도를 제공한다. 추가적인 실시예들은 종속항들 및 이러한 설명에 개시된다.
본 발명의 무전해 니켈 도금 용액은,
- 니켈 이온들의 공급원,
- 몰리브덴 이온들의 공급원,
- 텅스텐 이온들의 공급원,
- 차아인산염 이온들의 공급원,
- 착화제,
- 0.38-38.00μmol/L의 농도의 적어도 하나의 유기 황 함유 화합물 및
- 바람직하게 0.67-40.13 mmol/L 농도의 적어도 하나의 아미노산을 포함한다.
기판 (2), 특히 웨이퍼 (3) 상의 니켈 합금 층 (5) 의 무전해 도금 방법을 위한 본 발명은 방법은, 본 발명의 무전해 니켈 도금 용액과 상기 기판을 접촉시키는 단계를 포함한다. 기판은 특히 반도체 칩 또는 반도체 웨이퍼이다.
본 발명의 무전해 니켈 도금 용액은
- 67.5 내지 98.4 wt% (중량%), 바람직하게는 81.5 내지 98.4 wt%, 더욱 바람직하게는 88 내지 92 wt% 의 니켈,
- 1 내지 10 wt%, 바람직하게는 4 내지 8.5 wt% 의 몰리브덴,
- 0.1 내지 4 wt%, 바람직하게는 0.5 내지 2 wt% 의 텅스텐,
- 0.5 내지 4.5 wt%, 바람직하게는 1.5 내지 3 wt% 의 인광체를 포함하고 바람직하게는 다른 합금 성분은 없다.
바람직한 실시예에서, 니켈 합금 층은,
- 81.5 내지 98.4 wt%, 바람직하게는 88 내지 92 wt%의 니켈,
- 1 내지 10 wt%, 바람직하게는 4 내지 8.5 wt%, 몰리브덴,
- 0.1 내지 4 wt%, 바람직하게는 0.5 내지 2 wt%의 텅스텐,
- 0.5 내지 4.5 wt%, 바람직하게는 1.5 내지 3 wt%의 인광체로 이루어지고,
- 다른 합금 성분이 없다.
이러한 문맥에서 "없음" 은 니켈 도금 용액으로부터 함께 디포짓팅될 수 있는 예를 들어 황 및 납 (Pb) 과 같은 다른 성분의 양이 총 0 내지 1 wt%, 바람직하게는 0 내지 0.5 wt%, 더 바람직하게는 0 임을 의미한다. 이러한 다른 구성들은 본 발명의 관점에서 본 발명의 층의 특성을 변화시키지 않을 것이다.
상기 니켈 층에 있는 모든 성분의 양은 최대 100 중량% (wt. %) 또는 환언하면, 추가의 성분이 포함되는 경우 모든 성분의 합이 총 100 중량% 를 초과하지 않는다. 예를 들어, 추가의 성분이 소량의 다른 합금 성분들을 포함하는 경우, 서로에 대해 니켈, 몰리브덴, 텅스텐 및 인광체의 중량% 범위의 비는 변하지 않을 것이고 서로 동등하게 감소될 것이다.
본 발명의 니켈 합금 층은, 상기 용액이 이러한 층을 도금하기 위해 사용될 때, 또는 본 발명의 방법에 의해, 본 발명의 무전해 니켈 도금 용액으로부터 얻어질 수 있거나 또는 얻어질 수 있다. 본 발명의 니켈 합금 층은 바람직하게는 결정질 니켈 합금 층이다.
본 발명의 물품은 특히 전자 물품, 특히 반도체 칩 또는 반도체 웨이퍼이다. 물품은 본 발명의 무전해 니켈 도금 용액을 포함한다. 물품은 본 발명의 방법에 의해 획득되거나 획득될 수 있다. 물품은 구리 층 또는 알루미늄 층에 이어서 니켈 합금 층 및 팔라듐 및/또는 금 층의 순서를 갖는 층들의 스택을 포함할 수 있고, 상기 팔라듐 층은 바람직하게는 외부 층이다.
반도체 칩은 복수의 전자 회로를 갖는 반도체, 전형적으로 실리콘 결정의 작은 피스이다. 반도체 웨이퍼는 복수의 반도체 칩들을 포함한다. 반도체 웨이퍼는 그것이 캐리하는 칩들의 회로들을 포함하는 반도체 결정 잉곳으로부터 슬라이스로서 형성된다.
본 발명의 무전해 니켈 도금 용액은 4차 니켈 디포짓팅 (NiMoWP) 의 디포지션을 가능하게 한다. 사차 니켈 디포짓은, 특히 예를 들어 350-400℃에서 어닐링 후에, 감소된 응력, 특히 인장 응력, 및 개선된 파괴 인성을 나타낸다.
본 발명은 특히 니켈 디포짓이 Cu-RDL 상에 도금되는 Cu RDL (재분배 층) 을 갖는 전자 물품의 제조에 사용될 수 있다.
보다 구체적으로, 본 발명은 본딩가능한 금속 코팅 스택을 갖는 전자 물품의 제조에 사용될 수 있으며, 여기서 스택은 구리 또는 알루미늄 층 상에 코팅된다. 전형적인 스택은 구리 또는 알루미늄 층 상에 다음의 금속 층 Ni/Pd (소위 ENEP 공정에 의해 제조됨), Ni/Pd/Au (소위 ENEPIG 공정에 의해 제조됨) 또는 Ni/Au (소위 ENIG 공정에 의해 제조됨) 를 가질 수 있으며, 여기서 Ni는 NiMoWP 층에 따른 Ni 합금 층으로 고려된다. 전형적으로, 스택은 본 출원의 도입부에서 설명되는 바와 같이 전자 물품의 일부인 Cu-RDL 상에 형성된다.
본 발명의 니켈 도금 용액은 2개의 금속 층들 사이, 특히 구리 층 또는 알루미늄 층과 팔라듐 또는 금 층 사이에 배리어 층을 생성하기 위해 사용될 수 있다.
본 발명의 무전해 니켈 도금 용액은 또한 무전해 니켈 배스 (bath), 또는 무전해 니켈 도금 배스라고도 불린다. 용액이라는 용어는 하나 이상의 성분이 부분적으로 용해되지 않은 상태로 존재할 수 있다는 것을 배제하지 않는다.
니켈 합금 층은 또한 니켈, 몰리브덴, 텅스텐 및 인광체를 포함하는 사차 니켈 층 또는 사차 니켈 디포짓으로 불린다.
본 명세서에서 "Pd층" 또는 "Au층" 과 같이, 층을 금속으로 명명하면, 다른 언급이 없는 한, 각각의 금속을 주성분으로서 합금도 포함한다. 주성분은 성분이 적어도 50 wt% 를 구성하는 것을 의미한다.
본 명세서 및 청구범위에 "포함하는" 이라는 용어가 사용되는 경우, 다른 구성요소를 배제하지 않는다. 본 발명의 목적상, "로 이루어지는" 용어는 "포함하는" 용어의 바람직한 실시형태인 것으로 고려된다. 이하에서 군이 적어도 특정 수의 실시형태들 또는 특징들을 포함하는 것으로 규정된다면, 이는 또한 바람직하게는 이들 실시형태들 또는 특징들로만 구성되는 그룹을 개시하는 것으로 이해되어야 한다.
부정관사 또는 정관사가 사용되는 경우, 단수로 칭해질 때에 예를 들면 특별한 언급이 없는 한 그 명사의 복수형을 포함한다. 본 발명의 문맥에서 용어 "약" 또는 "대략"은 당해 기술분야의 통상의 기술자가 당해 기술의 기술적 효과를 여전히 보장하기 위해 이해할 수 있는 정확도의 간격을 의미한다. 상기 용어는 전형적으로 ±10%, 바람직하게는 ±5% 의 표시된 수치로부터의 편차를 나타낸다.
용어 "적어도 하나"는 "정확히 하나" 또는 "하나" 의 특별한 경우를 포함한다.
본 명세서에 기재된 농도 범위는 언급된 모든 화합물의 총량을 총합으로 나타낸다. 즉, 예를 들어 2개의 유기 황 함유 화합물이 사용되는 경우, 함께 모든 단일 유기 황 함유 화합물의 총 농도는 주어진 농도 범위를 벗어나지 않을 것이다.
이하의 상세한 설명에서, 본 발명의 양태들 및 특정 실시예들이 도시된다.
도금 용액
본 발명의 도금 용액은 기판 상에, 특히 반도체 웨이퍼 상에 또는 칩 상에 본 발명의 니켈 합금 층의 디포지션을 위해 사용될 수 있다. 본 발명의 특정 물품이 아래에 설명된다. 본 발명의 도금 용액은 임의의 이들 물품을 제조하기 위해 사용될 수 있다. 본 발명의 용액은 특히 구리가 다른 금속 내로 이동하는 것을 방지하기 위해, 2개의 금속 층들 사이에, 예를 들어 구리 층 또는 알루미늄 층과 다른 금속 층 사이에 배리어 층 (확산 배리어) 을 생성하는데 사용될 수 있다. 다른 금속은 예를 들어 팔라듐 또는 금이다.
니켈 이온들의 공급원
일 실시형태에서, 니켈 이온의 농도는 0.067-0.133 mol/L, 바람직하게는 0.084-0.116 mol/L 이다.
추가의 실시형태에서, 니켈 이온의 농도는 4.0 내지 8.0 g/L, 바람직하게는 5.0 내지 7.0 g/L 이다.
니켈 이온의 공급원은 니켈을 포함하고 니켈 이온을 전달하는 하나 이상의 화학적 화합물일 수 있어서, 니켈이 형성될 NiMoWP 층에 혼입될 수 있다. 특정 실시양태에서, 니켈 이온의 공급원은 NiSO4 x 6 H2O 이다.
니켈 이온의 공급원이 NiSO4 x 6H2O 인 경우, NiSO4 x 6H2O 의 농도는 17.53-35.05 g/L, 바람직하게는 21.91-30.69 g/L 일 수 있다.
몰리브덴 이온들의 공급원
일 실시형태에서, 몰리브덴 이온의 농도는 1.05-4.18 mmol/L, 바람직하게는 1.58-3.66 mmol/L 이다.
추가의 실시형태에서, 몰리브덴 이온의 농도는 0.1 내지 0.4 g/L, 바람직하게는 0.15 내지 0.35 g/L 이다.
몰리브덴 이온의 공급원은 몰리브덴을 포함하고 몰리브덴 함유 이온을 전달하는 하나 이상의 화학적 화합물일 수 있어서, 몰리브덴이 형성될 NiMoWP 층에 혼입될 수 있다. 바람직하게는, 몰리브덴 이온의 공급원은 몰리브덴산나트륨 이수화물이다.
몰리브덴 이온들의 공급원이 몰리브덴산나트륨 이수화물인 경우, 몰리브덴산나트륨 이수화물의 농도는 0.25 내지 1.00 g/L, 바람직하게는 0.38 내지 0.88 g/L 일 수 있다.
텅스텐 이온들의 공급원
일 실시형태에서, 텅스텐 이온의 농도는 12.1-109.2 mmol/L, 바람직하게는 24.2-97.1 mmol/L이다.
추가의 실시형태에서, 텅스텐 이온의 농도는 2.23 내지 20.07 g/L, 바람직하게는 4.46 내지 17.84 g/L이다.
텅스텐 이온의 공급원은 텅스텐을 포함하고 텅스텐 함유 이온을 전달하는 하나 이상의 화학적 화합물일 수 있어서, 텅스텐이 형성될 NiMoWP 층에 혼입될 수 있다. 예를 들어, 텅스텐 이온의 공급원은 텅스텐산나트륨 이수화물이다.
텅스텐 이온의 공급원이 텅스텐산나트륨 이수화물인 경우, 텅스텐산나트륨 이수화물의 농도는 4.0 내지 36.0 g/L, 바람직하게는 8.0 내지 32.0 g/L일 수 있다.
차아인산염 이온의 공급원
차아인산염는 니켈, 몰리브덴 및 텅스텐을 환원시키기 위한 환원제로 사용된다.
본 발명의 용액은 바람직하게는 차아인산염 이외의 임의의 다른 환원제를 포함하거나 포함하지 않는다. 본 발명의 용액은 바람직하게는 붕소를 포함하는 임의의 환원제를 포함하지 않으며, 특히 디메틸아민 보란 (DMAB) 을 포함하지 않는다.
일 실시형태에서, 차아인산염 이온의 농도는 0.09-0.27 mol/L, 바람직하게는 0.11-0.23 mol/L 이다.
추가의 실시형태에서, 차아인산염 이온의 농도는 5.85 내지 17.55 g/L, 바람직하게는 7.15 내지 14.95 g/L 이다.
차아인산염 이온의 공급원은 차아인산염을 포함하고 인광체를 전달하여 형성될 NiMoWP 층에 혼입될 수 있는 하나 이상의 화학적 화합물일 수 있다. 차아인산염 이온의 공급원은 차아인산염 또는 차아인산나트륨, 차아인산칼륨 및 차아인산암모늄과 같은 그의 배스 가용성 염 (bath soluable salt) 일 수 있다. 예를 들어, 차아인산염 이온의 공급원은 차아인산나트륨이다.
차아인산염 이온의 공급원이 차아인산나트륨인 경우, 차아인산나트륨의 농도는 10.0-30.0 g/L, 바람직하게는 12.7-26.3 g/L 일 수 있다.
착화제
다음 농도는 적어도 하나의 착화제가 사용되는 경우 모든 착화제의 총량에 관한 것이다.
일 실시형태에서, 착화제의 농도는 0.095-0.178 mol/L, 바람직하게는 0.109-0.164 mol/L 이다.
상기 착화제는 카르복실산일 수 있다. 유용한 카르복실산은 모노-, 디-, 트리- 및 테트라-카르복실산을 포함한다. 카르복실산은 히드록시 또는 아미노기와 같은 다양한 치환체 부분들 (moirties) 로 치환될 수 있고, 상기 산은 그것의 나트륨, 칼륨 또는 암모늄 염으로서 도금 용액 내로 도입될 수 있다.
본 발명의 용액에서 착화제로서 유용한 카르복실산의 예는 모노카르복실산, 예컨대 아세트산, 하이드록시아세트산 (글리콜산), 아미노아세트산 (글리신), 2-아미노프로판산 (알라닌); 2-하이드록시아파노산 (락트산); 디카르복실산, 예컨대 숙신산, 아미노숙신산 (아스파르트산), 하이드록시아숙신산 (말산), 프로판디오산 (말론산), 타르타르산; 트리카르복실산, 예컨대 2-하이드록시-1,2,3 프로판 트리카르복실산 (시트르산); 및 테트라카르복실산, 예컨대 에틸렌 디아민 테트라 아세트산 (EDTA) 을 포함한다. 일 실시형태에서, 상기 착화제/킬레이트화제 중 2종 이상의 혼합물이 본 발명의 용액에 사용된다.
상기 착화제는 구체적으로 시트르산, 이소시트르산, EDTA, EDTMP, HDEP 및 피로인산염으로 이루어진 군으로부터 선택될 수 있다.
착화제는 알칼리성 pH에 적합한 착화제일 수 있다.
특정 실시형태에서, 착화제는 시트르산이다.
착화제가 구연산인 경우, 구연산의 농도는 18.4-34.4 g/L (또는 구연산 일수화물의 경우 20.1-37.6 g/L), 바람직하게는 21.1-31.5 g/L (또는 구연산 일수화물의 경우 23.1-34.6 g/L) 일 수 있다.
유기 황 함유 화합물
유기 황 함유 화합물, 바람직하게는 2가 황 함유 화합물은 도금 용액의 안정화제로서 사용된다. 안정제는, 도금이 요구되지 않는 기판의 영역들, 예를 들어 개방 영역이 제공되지 않는 반도체 기판의 패시베이션 상에서, 도금이 없거나 적은 도금이 발생하는 것을 달성한다. 또한, 이는 배스 안정성을 증가시켜 그 자가-조성을 위한 배스를 방지할 수 있다.
다음 농도는 하나 초과의 황 함유 화합물이 사용되는 경우 모든 황 함유 화합물의 총량에 관한 것이다.
실시형태에서 유기 황 함유 화합물은 N,N-디메틸-디티오카르바밀 프로필 술폰산, 3-메르캅토프로판 술폰산, 3,3-디티오비스-1-프로판 술폰산, 3-(2-벤즈티아졸릴메르캅토) 프로판 술폰산, 3-[(에톡시-티오옥소메틸)티오]-1-프로판 술폰산, 3-S-이소티오우로늄프로판 술포네이트, 소듐 디에틸디티오카르바메이트, 티오디아세트산, 디티오디아세트산, 티오디글리콜산, 디티오디글리콜산, 티오술페이트, 티오우레아, 티오시아네이트, 시스테인 및 시스틴으로 이루어지는 군으로부터 선택된다.
유기 황 함유 화합물의 농도는 0.38-38.00 μmol/L, 바람직하게는 1.9-19.0 μmol/L 이다. 자체 실험은 본 발명의 범위 내의 주어진 범위가 가장 잘 작동한다는 것을 보여주었다. 더 높고 훨씬 더 높은 농도의 유기 황 함유 화합물은 잘 작동하지 않고 바람직하지 않은 결과를 초래한다.
추가의 실시양태에서, 유기 황 함유 화합물은 황화물 기와 같은 하나 이상의 자유 전자 쌍을 갖는 하나 이상의 황 원자를 포함한다. 보다 구체적인 실시양태에서, 하나 이상의 자유 전자 쌍을 갖는 황 원자의 농도는 0.38-38.00 μmol/L, 바람직하게는 1.9-19.0 μmol/L 이다.
더욱 더 구체적인 실시형태에서, 유기 황 함유 화합물은 N,N-디메틸-디티오카르바밀 프로필 술폰산이고, 농도는 0.1-10.0 mg/L, 바람직하게는 0.5-5.0 mg/L 이다.
아미노산
다음 농도는 하나 이상의 아미노산이 사용되는 경우 모든 아미노산의 총량에 관한 것이다.
상기 아미노산은 응력 저감 첨가제로 사용된다. 이는 도금층의 인장 응력이 감소함을 의미한다.
일 실시형태에서, 아미노산은 비-황 함유 아미노산을 포함한다. 바람직하게는, 아미노산은 글리신 및 비치환된 탄수화물 측쇄를 갖는 아미노산으로 이루어진 군으로부터 선택된다. 특정 실시형태에서, 아미노산은 글리신, 알라닌, 발린, 류신 또는 이소류신으로 이루어진 군으로부터 선택된다.
실시형태에서, 아미노산의 농도는 0.67-40.13 mmol/L, 바람직하게는 5.36-26.75 mmol/L이다.
보다 구체적인 실시형태에서, 아미노산은 글리신이고 농도는 0.05-3.00 g/L, 바람직하게는 0.4-2.0 g/L 이다.
아미노산 대 유기 황 함유 화합물의 비율
다음의 비율은 이들 중 하나 초과가 사용되는 경우 모든 황 함유 화합물의 총 및 모든 아미노산의 총합과 관련된다.
일 실시형태예에서, 아미노산 대 유기 황 함유 화합물의 몰비, 바람직하게는 하나 이상의 자유 전자 쌍을 갖는 아미노산 대 황 원자의 비는 282 : 1-14,079 : 1, 더욱 바람직하게는 이러한 바람직한 비율 내에서 하나 이상의 유기 황 함유 화합물의 농도는 1.9-19.00 μmol/L이고, 하나 이상의 아미노산의 농도는 5.36-26.75 mmol/L 이다.
구체적인 실시형태에서, 아미노산은 글리신이고, 유기 황 함유 화합물은 N,N-디메틸-디티오카르바밀 프로필 술폰산이고, 글리신 대 N,N-디메틸-디티오카르바밀 프로필 술폰산의 몰비는 2,000:1 내지 5,000:1 이다.
용액의 선택적 성분
추가 성분으로서, 용액은 황산과 같은 산을 포함할 수 있다.
추가 성분으로서, 용액은 수산화나트륨과 같은 염기를 포함할 수 있다.
용액은 하나 이상의 안정화제, 예를 들어 Pb 이온, Sn 이온, Sb 이온, Zn 이온, Cd 이온 및/또는 Bi 이온의 공급원을 포함할 수 있다. 이러한 안정제는 자기촉매성 무전해 니켈 도금 용액의 자발적인 자기 분해를 방지한다.
Pb 이온, Sn 이온, Sb 이온, Zn 이온, Cd 이온 및/또는 Bi 이온의 공급원은 이들 이온 중 하나 이상을 포함하고 Pb 이온, Sn 이온, Sb 이온, Zn 이온, Cd 이온 및/또는 Bi 이온을 전달하는 하나 이상의 화학적 화합물일 수 있다. 이들 이온은 아세테이트류 등과 같은 가용성 및 호환성 염의 형태로 편리하게 도입될 수 있다.
일 실시예에서, Pb 이온, Sn 이온, Sb 이온 및/또는 Bi 이온의 농도는 0.49 내지 49.0 μmol/L, 바람직하게는 2.45 내지 24.50 μmol/L 이다. 이러한 농도는 모든 Pb 이온, Sn 이온, Sb 이온 및/또는 Bi 이온의 총합과 관련된다.
추가의 실시형태에서, Pb 이온들 Sn 이온들, Sb 이온들 및/또는 Bi 이온들의 농도는 0.1 내지 10.0 mg/L, 바람직하게는 0.5 내지 5.0 mg/L 이다. 이러한 농도는 모든 Pb 이온, Sn 이온, Sb 이온 및/또는 Bi 이온의 총합과 관련된다.
보다 구체적인 실시형태에서, 납 이온들의 공급원은 질산 납이고 질산 납의 농도는 0.16 내지 16.00 mg/L, 바람직하게는 0.8 내지 8.00 mg/L이다.
상기 니켈 도금 용액에는 버퍼, 습윤제, 촉진제, 억제제, 증백제 등과 같은 다른 물질이 포함될 수 있다. 이들 물질들은 본 기술 분야에 공지되어 있다.
용액의 추가 속성
상기 용액의 pH 는 7-11, 바람직하게는 8-10 일 수 있다.
본 발명의 방법
본 발명의 방법에서, 본원에 기재된 본 발명의 임의의 용액이 사용될 수 있다.
기판은 특히 반도체 칩 또는 반도체 웨이퍼이다. 기판은 기판 상에 니켈 합금 층을 도금함으로써 본 발명의 물품으로 변환된다. 따라서, 기판과 물품은 본 발명의 니켈 합금 층에 의해 구별된다. 웨이퍼 또는 칩은 본 발명의 방법 및 또한 물품에서의 기판을 포함할 수 있고, 여기서 둘 모두는 니켈 합금 층에 의해 구별된다. 즉, 본 발명의 니켈 합금 층 또는 임의의 추가 금속층이 추가되더라도, 웨이퍼 또는 칩은 여전히 웨이퍼 또는 칩으로 지칭된다.
본 발명의 방법은 다른 금속, 바람직하게는 구리 또는 알루미늄 상에 니켈 층을 디포짓팅하는 데 사용될 수 있다. 구체적인 실시형태에서, 기판은 구리 층 또는 알루미늄 층을 포함하고, 상기 니켈 합금 층은 상기 구리 층 또는 상기 알루미늄 층 상에 도금된다. 상기 구리 층 또는 상기 알루미늄 층은 상기 기판의 표면 전체 또는 일부에 걸쳐 연장될 수 있다.
특정 실시예에서, 기판은 반도체 웨이퍼 또는 칩이고, 웨이퍼 또는 칩은 구리 층 또는 알루미늄 층을 포함한다.
일 실시예에서, 상기 방법은 니켈 합금 층 상에 팔라듐 층을 도금하는 단계를 더 포함한다. 팔라듐 층은 본딩가능한 (솔더링가능한) 표면을 얻기 위해 도금될 수 있다.
일 실시예에서, 상기 방법은 팔라듐 또는 니켈 층 상에 금 층을 도금하는 단계를 더 포함한다.
방법은 소위 "언더 범프 금속화" (UBM) 를 포함할 수 있다. UBM은 최근 웨이퍼 레벨의 소형화, 전기적 신호 무결성 및 금속 스택 신뢰성에 대한 요구에 부응하여 개발되고 있다.
UBM 프로세스는 일반적으로 4개의 상이한 부분들로 분리될 수 있다:
제 1 부분은 전처리를 포함하고, 언급된 구리 또는 알루미늄 층의 표면, 예를 들어 Al/Al-합금 및 Cu 패드들의 표면의 표면 준비를 포함한다. Al의 상이한 징케이션 (zinxation) 의 전처리를 위해, 시안화물 없는 화학의 산업 표준을 충족시키는, 예를 들어, Xenolyte™ 클리너 ACA™, Xenolyte Etch MA™, Xenolyte CFA™ 또는 Xenolyte CF™ (모두 Atotech Deutschland GmbH 로부터 입수가능함) 가 이용가능하다.
UBM 공정의 제 2 부분은 무전해 니켈 도금을 포함한다.
니켈 합금 층의 무전해 도금은 바람직하게는 T = 40-90℃, 더욱 바람직하게는 75-87℃ 의 온도에서 수행될 수 있다. 이 온도는 본 발명의 용액의 온도이다.
도금되는 기판과 본 발명의 용액의 접촉 지속기간은 니켈 합금의 원하는 두께에 의존하는 함수이다. 전형적으로, 접촉 시간은 1 내지 30분의 범위일 수 있다.
본 발명의 방법에서, 기판 상에 니켈 합금 층을 도금하기 위해, 기판은 바람직하게는 본 발명의 용액에 침지된다.
니켈 합금의 디포지션 동안, 약한 교반이 사용될 수 있고, 이러한 교반은 약한 공기 교반, 기계적 교반, 펌핑에 의한 배스 순환, 배럴 도금의 회전 등일 수 있다. 본 발명의 용액은 또한 그 안에 오염물의 레벨을 감소시키도록 주기적인 또는 연속적인 여과 처리를 거칠 수 있다. 배스의 성분들의 보충은 또한, 일부 실시예들에서, 성분들의 농도, 및 특히 니켈 이온들 및 차아인산염 이온들의 농도, 뿐만 아니라 원하는 한계들 내의 pH 레벨을 유지하기 위해 주기적 또는 연속적으로 수행될 수 있다.
UBM 공정의 제 3 단계는 무전해 팔라듐 도금 배스로부터 도금하는 단계를 포함한다.
무전해 팔라듐 배스는 예를 들어 US5882736A 에 기재되어 있다. 보다 낮은 온도에서의 Pd 도금을 위해, 니켈 합금 층을 활성화시키는 단계는 무전해 Pd 도금 단계 전에 선택적으로 수행될 수 있다.
무전해 Pd 도금을 위한 유용한 배스 파라미터는 다음과 같다:
pH: 바람직하게는 5 내지 6.5, 더욱 바람직하게는 5.6 내지 6.0
배스 온도: 바람직하게는 70 내지 90℃, 더욱 바람직하게는 82 내지 87℃
침지 시간: 바람직하게는 3 내지 20분, 더욱 바람직하게는 5 내지 10분
추가 안정화제: 바람직하게는 10 내지 500 mg/L, 더욱 바람직하게는 100 내지 300 mg/L.
무전해 Pd 도금 단계 전에 활성화 단계가 수행되는 경우, Pd 도금 배스 온도는 약 40℃ (및 최대 약 95℃) 만큼 낮을 수 있다. 이러한 활성화는, 예를 들어, 통상적으로 산성이고, PdCl2 또는 PdSO4 와 같은 Pd2+ 공급원을 함유하고, Ni-합금 층 상에 원소 Pd 의 시드 층을 디포짓팅하는 소위 이온발생 Pd 활성화제에 의해 달성될 수 있다. 이러한 활성화제는 당업자에게 잘 알려져 있고, 상표명 Xenolyte Activator ACU1™ (Atotech Deutschland GmbH 의 제품) 로 용액으로서 상업적으로 입수가능하다. Pd 클러스터가 Sn 에 의해 둘러싸인 소위 콜로이드성 산성 활성제는 동일하게 잘 알려져 있으며 또한 사용될 수 있다.
EP 0 698 130 에 기재된 바와 같은 종래 무전해 팔라듐 배스의 상태에서 추가의 안정화제는 본 발명의 니켈 합금 층 상에 임의의 추가의 활성화 없이 팔라듐을 디포짓팅하기 위해 사용될 수 있다. 또한, 이러한 안정화제는 70℃ 내지 90℃의 온도에서 팔라듐의 무전해 디포지션을 허용하며, 이는 디포짓팅된 팔라듐층의 감소된 내부 응력을 초래한다. 공지된 무전해 팔라듐 배스는 산업 적용에서 용인될 수 없는 이러한 높은 배스 온도에서 짧은 수명을 나타낸다. 추가의 안정화제는 설파이드, 폴리페닐설파이드, 피리미딘, 폴리알코올 및 로다나이드와 같은 무기 착화제를 포함하는 군으로부터 선택된다. 바람직한 설파이드는 사카린이고, 바람직한 피리미딘은 니코틴 아미드, 피리미딘-3-술폰산, 니코틴산, 2-하이드록시 피리딘 및 니코틴이다. 바람직한 폴리 알코올은 폴리에틸렌글리콜, 폴리프로필렌글리콜, 폴리에틸렌글리콜-폴리프로필렌글리콜 공중합체 및 이들의 유도체이다.
마지막으로, 선택적인 금 층은 Ni 합금/Pd 스택 상에 도금될 수 있다. 이를 위해, 종래 기술에서 공지된 무전해 금 도금 전해질을 사용할 수 있다. 팔라듐 층의 상단에서 임의의 금층의 두께는 0.01 내지 0.5 ㎛, 바람직하게는 0.05 내지 0.3 ㎛이다. 선택적인 금 층은 가장 바람직하게는 침지 공정에 의해 디포짓팅된다. 무전해 금 도금을 위한 적합한 배스는 상표명 Aurotech SFplus™ (T = 80 내지 90℃; pH = 4.5 내지 6.0; 침지 시간 = 7 내지 15분; 0.5 내지 2 g/I Au (K[Au (CN)2]로서) 로 시판된다
Al 코팅된 웨이퍼가 시작 기판으로서 본 발명에 사용되는 경우, 상기 공정은 바람직하게는 세정, 에칭, 징케이션 (전처리 단계로서), 이어서 니켈 합금 도금, 선택적으로 니켈 합금 층의 활성화, 팔라듐 도금 및 선택적으로 금 도금의 단계를 포함한다.
Cu 코팅된 웨이퍼가 시작 기판으로서 사용되는 경우, 바람직하게는 선택적인 전처리는 세정, 선택적으로 에칭, 및 Pd 활성화의 단계, 선택적으로 다시 니켈 도금, 선택적으로 니켈 합금 층의 활성화, 팔라듐 도금, 및 임의적으로 금 도금의 단계를 포함한다.
니켈 합금 층 및 본 발명의 추가 생성물
본 발명의 니켈 합금 층은, 상기 용액이 이러한 층을 도금하기 위해 사용될 때, 또는 상기 설명된 방법에 의해, 상기 설명된 무전해 니켈 도금 용액으로부터 얻어질 수 있거나 또는 얻어질 수 있다.
본 발명의 용액은 특히 구리가 다른 금속 내로 이동하는 것을 방지하기 위해, 2개의 금속 층들 사이에, 예를 들어 구리 층과 다른 금속 층 사이에 배리어 층을 생성하는데 사용될 수 있다. 다른 금속은 예를 들어 팔라듐 또는 금이다.
일 실시예에서, 니켈 합금 층은 -40 내지 +120 N/mm2 범위, 바람직하게는 -20 내지 +40 N/mm2 범위의 정상 응력을 나타낸다. 양의 값을 갖는 정상 응력은 인장 응력이라고도 한다. 음의 값을 갖는 정상 응력은 압축 응력이라고도 한다. 정상 응력은 Cu 응력 스트라이프 (구리-철 합금 PN: 1194) 상의 디포지션 후에 Deposit Stress Analyzer (STM 표준 B975) 를 사용하여 응력 결정하는 Bent Strip Method 에 의해 측정된다.
본 발명의 니켈 합금은 0.1 - 5 ㎛, 바람직하게는 0.5 - 3 ㎛ 범위의 두께를 갖는다.
본 발명의 물품은 본 발명의 방법에 의해 획득되거나 획득될 수 있다.
하나의 실시형태에서, 본 발명의 물품은 구리 층 또는 알루미늄 층을 포함하고, 상기 니켈 합금 층은 상기 구리 층 또는 상기 알루미늄 층 상에 도금된다.
따라서, 본 발명의 물품은 다음의 층을 포함할 수 있다:
구리 층 또는 알루미늄 층/니켈 합금 층 (본 발명의).
여기서, 본 발명의 니켈 합금 층은 바람직하게는 외부 층, 즉 자유의 접근가능한 표면을 포함한다.
부호 "/" 는 이 부호에 인접한 층들이 서로 접촉하고 있다는 것을 의미한다.
본 발명의 물품은 팔라듐 층을 추가로 포함할 수 있고, 팔라듐 층은 니켈 합금 층 상에 배치된다. 따라서, 물품은 이러한 순서로 다음의 층들의 스택을 포함할 수 있다:
구리 층 또는 알루미늄 층/니켈 합금 층 (본 발명의) /팔라듐 층.
여기서, 팔라듐 층은 바람직하게는 외부 층, 즉 자유의 접근가능한 표면을 포함한다. 솔더링된 연결은 팔라듐 층을 통해 회로 캐리어 또는 인쇄 회로 기판과 같은 다른 디바이스들에 대해 이루어질 수 있다.
본 발명의 용액은 구리가 팔라듐 내로 이동하는 것을 방지하기 위해, 구리 층과 팔라듐 층 사이에 배리어 층으로서 사용될 수 있다.
본 발명의 물품은 금 층을 추가로 포함할 수 있고, 금 층은 팔라듐 층 상에 또는 니켈 층 상에 직접 배치된다. 따라서, 본 발명의 물품은 다음의 층의 스택을 포함할 수 있다:
구리 층 또는 알루미늄 층/니켈 합금 층 (본 발명의)/금 층
구리 층 또는 알루미늄 층/니켈 합금 층 (본 발명의)/팔라듐 층/금 층
여기서, 금 층은 바람직하게는 외부 층, 즉 자유 접근가능한 표면을 포함한다. 솔더링된 연결은 금 층을 통해 회로 캐리어 또는 인쇄 회로 기판과 같은 다른 디바이스들에 대해 이루어질 수 있다.
언급된 층들은 표면의 전체 또는 일부에 걸쳐 연장될 수 있다. 예를 들어, 구리 층은 기판 또는 물품의 표면의 일부 또는 전체 표면에 걸쳐 연장될 수 있다. 상기 니켈 합금 층은 상기 구리 층의 표면의 일부 또는 전체 표면에 걸쳐 연장될 수 있다. 팔라듐층은 니켈 합금 층의 표면의 일부 또는 전체 표면에 걸쳐 연장될 수 있다. 금 층은 기판 또는 물품의 표면의 일부 또는 전체 표면에 걸쳐 연장될 수 있다.
본 발명의 물품은 볼 그리드 어레이라고도 불리는 솔더 볼들의 그리드 어레이를 더 포함할 수 있다. 솔더 볼은 상술한 팔라듐층의 표면 또는 상술한 금층의 표면에 위치하는 것이 바람직하다.
도 1 은 본 발명의 물품을 도시한다.
예들
방법들
응력 측정
정상 응력은 Bent Strip Method: Cu 응력 스트라이프 상의 디포지션 (구리-철 합금 PN: 1194) 후에 Deposit Stress Analyzer (STM 표준 B975) 를 사용하여 응력 결정함으로써 측정된다.
파괴 인성
Vickers 를 사용하여 Fischerscope H100C 으로 압입 시험을 수행하였다. 테스트될 니켈층은 10분 동안 400℃의 온도 (가열 및 냉각 제외) 로 어닐링된다. 그 후, 비커스 압입기 (비커스 경도를 결정하기 위해 사용되는 시편) 는 최대 하중 1N, 유지 시간 4초 및 로딩/제거 속도 dF/dt = +/- 0.5 N/s 로 층 내로 가압된다. 이어서, 압입부를 광학 현미경으로 검사한다.
실시예 1 : 본 발명의 도금 용액 조성
다음의 재료들은 물에 혼합된다.
Figure pct00001
실시예 2 : 층 조성
실시예 2 는 실시예 1 의 용액을 사용하여 6개의 상이한 디포지션으로부터의 층의 조성을 나타낸다. 도금 시간은 각 디포지션에 대해 10분이었다.
Figure pct00002
실시예 3 : 붕소에 기초한 환원제의 첨가
실시예 3 은 본 발명의 용액의 모든 화합물을 사용하는 비교예에 관한 것이지만, 환원제 차아인산염이 증가하는 양의 DMAB (디메틸아민 보란) 와 함께 혼합된다.
하기 도금 용액을 실시예 3 에 사용하였다: 실시예 1 로부터의 2L 배스, 250 rpm, 88℃에서 교반. 도금 시간은 필적하는 Ni 두께를 얻기 위해 연속적으로 감소된다.
실시예 2a 는 본 발명에 따른 예이다. DMAB의 증가량은 추가의 환원제 (2c-e) 로서 상기 나타낸 도금 용액에 첨가된다.
Figure pct00003
실험에 의하면, 본 발명의 용액 중의 N,N-디메틸-디티오카르바밀 프로필 설폰산 및 글리신의 조합 및 농도가 DMAB와 조합하여 사용되더라도, 이는 본 발명과 대조적으로 응력 감소를 초래하지 않을 것이다.
붕소계 환원제의 첨가는 층의 응력 특성을 현저히 저하시킨다.
실시예 4 : 아미노산의 변화
실시예 4 는 상이한 양의 아미노산 알라닌을 갖는 본 발명의 용액을 사용하는 예에 관한 것이다.
하기 도금 용액을 사용하였다: 실시예 1 로부터의 배스, 250 rpm, 88℃에서 교반하지만 하기 첨가제 조합과 함께 교반:
Figure pct00004
도금 시간은 모든 실험에서 8분이다. 실험은 알라닌의 증가량이 응력을 개선 (저하) 시키고, 층이 가열될 때 응력이 증가하여 약 0의 값 또는 약 0 부근의 영역의 값을 초래할 수 있기 때문에 유익할 수 있는 압축 응력 영역 (음의 값) 에 도달하는 것을 가능하게 한다는 것을 보여준다.
실시예 5 : 황 함유 화합물의 양과 아미노산 글리신의 양의 변화
실시예 1 로부터의 배스, 250 rpm, 88℃, pH = 9.5, 10분 도금 시간에서 교반하면서, 하기 첨가제 조합과 함께 교반:
5.1 N,N-디메틸-디티오카르바밀 프로필 술폰산과 글리신의 조합.
Figure pct00005
첫 번째 두 실험은 비교예이며, 도금 배스는 N,N-디메틸-디티오카르바밀 프로필 술폰산 또는 글리신 중 하나만을 포함한다.
둘 모두의 조합은 상승적 방식으로 층의 응력 특성을 개선시키는 것으로 나타났다.
5.2 시스틴과 글리신의 조합
Figure pct00006
글리신이 없는 두 실험은 비교예이다.
상이한 양의 시스틴에서 증가하는 양의 글리신은 상승적 방식으로 층의 응력 특성을 개선시키는 것으로 나타났다.
실시예 6 : 파괴 인성
모든 샘플은 400℃에서 10분 동안 어닐링되었다.
Figure pct00007
파괴 인성 시험은 상기 방법에 기재된 바와 같이 수행한다. 본 발명의 층은 훨씬 더 인성이 강하고 압입된 후에 균열을 나타내지 않는 것으로 밝혀졌다.
비교예 1 및 2 에서, Mo 및 W가 빠지고, 여기서 실시예 1 은 약 8.2 중량%의 중간 P 함량을 갖는 공통 표준 이원 NiP 층을 나타낸다. 이 층은 압입 후에 균열을 겪는다. 실시예 2 는 또한 이원 NiP 층이고 본 발명의 층과 같이 동일한 P 함량을 나타내지만, 대조적으로 압입 후 균열을 나타낸다.
비교예 3 은 비교예인 데, 왜냐하면 본 발명에 비해 P 함량이 더 높기 때문이다.
실시예 5 는 비교적 높은 양의 인광체를 갖지만 본 발명의 범위 내에 있는 예이다.
실시예 6 은 상대적으로 적은 양의 텅스텐의 존재 하에서 본 발명의 관점에서 더 적은 인광체를 갖는 예이다.
실시예 7 은 또한 양쪽 낮은 양의 텅스텐 및 몰리브덴의 존재 하에서 본 발명의 관점에서 중간 P 함량을 갖는 예이다.
도 1 은 니켈 합금 층 (5) 을 포함하는 본 발명의 전자 물품 (1) 을 도시한다 (축척에 적용되지 않음). 니켈 합금 층 (5) 은 웨이퍼 (3) 및 구리 층 (4) 을 포함하는 기판 (2) 을 본 발명의 도금 용액과 접촉시킴으로써 생성된다.
기판 (2) 의 구리 층 (4) 을 본 발명의 도금 용액과 접촉시킬 때, 니켈 합금 층 (5) 이 구리 층 (4) 상에 도금된다. 추가의 방법 단계에서, 팔라듐 층 (6) 은 니켈 합금 층 (5) 상에 선택적으로 도금된다.
도시된 층들의 스택에서, 니켈 합금 층 (5) 은 구리 층 (4) 과 팔라듐층 (6) 사이의 배리어 층으로서 작용한다.
금 층 (7) 은 팔라듐 층 (6) 에 의해 선택적으로 도금되고, 솔더 볼 (8) 은 볼 그리드 어레이의 일부인 금 층 (7) 상에 배치된다. 여기서는 웨이퍼 (3) 의 일부만이 도시되어 있다. 웨이퍼 (3) 는 상이한 위치들에서 여러 층 스택들 (4, 5, 6, 7) 을 포함하고, 각각의 층 스택은 솔더 볼 (8) 을 포함한다. 웨이퍼는 웨이퍼 표면의 개별 구획들 ("패드들") 을 포함할 수 있고, 각각의 구획은 하나의 예에서 여기에 도시된 바와 같이 층 스택 (4, 5, 6, 7) 을 포함할 수 있다.

Claims (17)

  1. 무전해 니켈 도금 용액으로서,
    - 니켈 이온들의 공급원,
    - 몰리브덴 이온들의 공급원,
    - 텅스텐 이온들의 공급원,
    - 차아인산염 이온들의 공급원,
    - 적어도 하나의 착화제,
    - 0.38-38.00μmol/L 의 농도의 적어도 하나의 유기 황 함유 화합물 및
    - 0.67-40.13 mmol/L 의 농도의 적어도 하나의 아미노산을 포함하는, 무전해 니켈 도금 용액.
  2. 제 1 항에 있어서,
    아미노산 대 상기 유기 황 함유 화합물의 몰비는 282 : 1 내지 14,079 : 1 인, 무전해 니켈 도금 용액.
  3. 제 1 항 내지 제 2 항 중 하나 이상에 있어서,
    상기 차아인산염 이온들의 농도는 0.09-0.27 mol/L 인, 무전해 니켈 도금 용액.
  4. 제 1 항 내지 제 3 항 중 하나 이상에 있어서,
    상기 니켈 이온들의 농도는 0.067-0.133 mol/L 인, 무전해 니켈 도금 용액.
  5. 제 1 항 내지 제 4 항 중 하나 이상에 있어서,
    상기 몰리브덴 이온들의 농도는 1.05-4.18 mmol/L 인, 무전해 니켈 도금 용액.
  6. 제 1 항 내지 제 5 항 중 하나 이상에 있어서,
    상기 텅스텐 이온들의 농도는 12.1-109.2 mmol/L 인, 무전해 니켈 도금 용액.
  7. 제 1 항 내지 제 6 항 중 하나 이상에 있어서,
    상기 아미노산은 비-황 함유 아미노산이고, 바람직하게는 상기 아미노산은 글리신, 알라닌, 발린, 류신 및 이소류신으로 이루어진 군으로부터 선택되는, 무전해 니켈 도금 용액.
  8. 제 1 항 내지 제 7 항 중 하나 이상에 있어서,
    상기 유기 황 함유 화합물은,
    N,N-디메틸-디티오카르바밀 프로필 술폰산, 3-메르캅토프로판 술폰산, 3,3-디티오비스-1-프로판 술폰산, 3-(2-벤즈티아졸릴메르캅토) 프로판 술폰산, 3-[(에톡시-티오옥소메틸)티오]-1-프로판 술폰산, 3-S-이소티오우로늄프로판 술포네이트, 소듐 디에틸디티오카르바메이트, 티오디아세트산, 디티오디아세트산, 티오디글리콜산, 디티오디글리콜산, 티오술페이트, 티오우레아, 티오시아네이트, 시스테인 및 시스틴으로 이루어진 군으로부터 선택되는, 무전해 니켈 도금 용액.
  9. 제 1 항 내지 제 8 항 중 하나 이상에 있어서,
    상기 착화제가 시트르산, 이소시트르산, EDTA, EDTMP, HDEP 및 피로인산염으로 이루어진 군으로부터 선택되는, 무전해 니켈 도금 용액.
  10. 기판 (2), 특히 웨이퍼 (3) 상의 니켈 합금 층 (5) 의 무전해 도금 방법으로서,
    제 1 항 내지 제 9 항 중 하나 이상에 따른 무전해 니켈 도금 용액과 상기 기판을 접촉시키는 단계를 포함하는, 무전해 도금 방법.
  11. 제 10 항에 있어서,
    상기 기판은 구리 층 (4) 또는 알루미늄 층을 포함하고, 상기 니켈 합금 층 (5) 은 상기 구리 층 (4) 또는 상기 알루미늄 층 상에 도금되는, 무전해 도금 방법.
  12. 니켈 합금 층으로서,
    81.5 내지 98.4 wt% 니켈,
    1 내지 10 wt% 몰리브덴,
    0.1 내지 4 wt% 텅스텐,
    0.5 내지 4.5 wt% 인광체를 포함하는, 니켈 합금 층.
  13. 제 12 항에 있어서,
    상기 니켈 합금 층은,
    Cu 응력 스트라이프 (Copper-Iron Alloy PN: 1194) 상에 디포지션 후에 Deposit Stress Analyzer (STM 표준 B975) 를 사용함으로써 응력을 결정하는 Bent Strip Method 에 의해 측정된 -40 내지 +120 N/mm2 범위의 정상 응력을 갖는, 니켈 합금 층.
  14. 제 12 항 내지 제 13 항 중 하나 이상의 항에 있어서,
    상기 니켈 합금 층은 0.1-5 ㎛ 범위의 두께를 갖는, 니켈 합금 층.
  15. 니켈 합금 층 (5) 을 포함하는 특히 반도체 칩 또는 웨이퍼인 물품 (1) 으로서,
    상기 니켈 합금 층은 제 12 항 내지 제 14 항 중 하나 이상의 항에 따른 니켈 합금 층 또는 제 10 항 내지 제 11 항 중 하나 이상 항의 방법에 따라 얻어진 니켈 합금 층인, 물품 (1).
  16. 제 15 항에 있어서,
    상기 물품은,
    구리 층 또는 알루미늄 층에 이어서 니켈 합금 층 및 팔라듐 및/또는 금 층의 순서로 층들의 스택을 포함하고,
    상기 팔라듐 층은 바람직하게는 외부 층인, 상기 니켈 합금 층 및 팔라듐 및/또는 금 층인, 물품 (1).
  17. 2개의 금속 층들 사이, 특히 구리 층 또는 알루미늄 층과 팔라듐 또는 금 층 사이에 배리어 층을 생성하기 위한, 제 1 항 내지 제 9 항 중 하나 이상의 항에 따른 무전해 니켈 도금 용액의 용도.
KR1020217016650A 2018-11-06 2019-11-05 무전해 니켈 도금 용액 KR20210089695A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP18204563 2018-11-06
EP18204563.3 2018-11-06
PCT/EP2019/080239 WO2020094642A1 (en) 2018-11-06 2019-11-05 Electroless nickel plating solution

Publications (1)

Publication Number Publication Date
KR20210089695A true KR20210089695A (ko) 2021-07-16

Family

ID=64183876

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217016650A KR20210089695A (ko) 2018-11-06 2019-11-05 무전해 니켈 도금 용액

Country Status (9)

Country Link
US (1) US20210371985A1 (ko)
EP (1) EP3679167B1 (ko)
JP (1) JP7375009B2 (ko)
KR (1) KR20210089695A (ko)
CN (1) CN112996933B (ko)
ES (1) ES2882690T3 (ko)
SG (1) SG11202103872PA (ko)
TW (1) TWI722637B (ko)
WO (1) WO2020094642A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022134922A (ja) * 2021-03-04 2022-09-15 株式会社Jcu 無電解ニッケルめっき浴および無電解ニッケル合金めっき浴
CN114833338B (zh) * 2022-04-25 2023-06-13 西安交通大学 一种化学镀覆NiMo改性的TiB2-TiC颗粒增强高锰钢基复合材料及其制备方法
CN115754072A (zh) * 2022-11-24 2023-03-07 广州广电计量检测股份有限公司 一种酸铜电镀液中硫代丙烷磺酸钠光亮剂定性定量的方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4161612A (en) * 1978-03-31 1979-07-17 Chevron Research Company Process for preparing thiodiglycolic acid
DE4415211A1 (de) 1993-05-13 1994-12-08 Atotech Deutschland Gmbh Verfahren zur Abscheidung von Palladiumschichten
US5882736A (en) 1993-05-13 1999-03-16 Atotech Deutschland Gmbh palladium layers deposition process
US5628807A (en) * 1994-08-15 1997-05-13 Asahi Glass Company Ltd. Method for forming a glass product for a cathode ray tube
DE4431847C5 (de) 1994-09-07 2011-01-27 Atotech Deutschland Gmbh Substrat mit bondfähiger Beschichtung
JP3533880B2 (ja) 1997-05-02 2004-05-31 上村工業株式会社 無電解ニッケルめっき液及び無電解ニッケルめっき方法
ATE266745T1 (de) * 1999-04-03 2004-05-15 Leibniz Inst Fuer Festkoerper Metallischer werkstoff auf nickelbasis und verfahren zu dessen herstellung
JP2001164375A (ja) 1999-12-03 2001-06-19 Sony Corp 無電解メッキ浴および導電膜の形成方法
CN1314225A (zh) 2000-02-18 2001-09-26 德克萨斯仪器股份有限公司 铜镀层集成电路焊点的结构和方法
US6445069B1 (en) 2001-01-22 2002-09-03 Flip Chip Technologies, L.L.C. Electroless Ni/Pd/Au metallization structure for copper interconnect substrate and method therefor
JP2005290400A (ja) 2004-03-31 2005-10-20 Ebara Udylite Kk 無電解ニッケルめっき浴及び無電解ニッケル合金めっき浴
CN1712564A (zh) * 2004-06-25 2005-12-28 桂林工学院 稀土－镍－钼－磷－碳化钨合金电镀液
JP2006093357A (ja) * 2004-09-22 2006-04-06 Ebara Corp 半導体装置及びその製造方法、並びに処理液
WO2006102180A2 (en) 2005-03-18 2006-09-28 Applied Materials, Inc. Contact metallization methods and processes
DE102007062282A1 (de) * 2007-12-21 2009-06-25 Saltigo Gmbh Verfahren zur Herstellung von Thiodiglycolsäuredialkylestern
KR20100102738A (ko) 2008-01-24 2010-09-24 바스프 에스이 배리어 층의 무전해 증착
CN101348905A (zh) * 2008-09-04 2009-01-21 南昌航空大学 一种中温酸性化学镀镍-磷合金配方
DE602008005748D1 (de) 2008-10-17 2011-05-05 Atotech Deutschland Gmbh Spannungsreduzierte Ni-P/Pd-Stapel für Waferoberfläche
CN101660520B (zh) * 2009-09-15 2012-11-14 浙江飞旋泵业有限公司 一种立式凝结水泵轴承装置
KR20120108632A (ko) * 2011-03-25 2012-10-05 윤웅 니켈-텅스텐-몰리브덴 합금 무전해 도금액 및 이를 이용한 코팅물
CN102268658A (zh) 2011-07-22 2011-12-07 深圳市精诚达电路有限公司 一种化学镀镍液及化学镀镍工艺
EP2671969A1 (en) * 2012-06-04 2013-12-11 ATOTECH Deutschland GmbH Plating bath for electroless deposition of nickel layers
CN103352213B (zh) * 2013-06-18 2016-08-10 宝鸡多元合金科技有限公司 环保型高抗硫化氢和高耐磨Ni-P-W-Mo四元合金镀液及其配制方法
CN104112609B (zh) * 2014-07-21 2016-04-06 南通万德科技有限公司 耐电弧烧蚀的开关触点及其制备方法
JP6263228B2 (ja) * 2016-06-09 2018-01-17 日本化学工業株式会社 導電性粒子及びそれを含む導電性材料
CN108220825A (zh) * 2016-12-14 2018-06-29 刘志红 一种Ni基非晶合金粉末及其制备工艺

Also Published As

Publication number Publication date
TW202026462A (zh) 2020-07-16
EP3679167B1 (en) 2021-06-16
EP3679167A1 (en) 2020-07-15
WO2020094642A1 (en) 2020-05-14
JP7375009B2 (ja) 2023-11-07
ES2882690T3 (es) 2021-12-02
SG11202103872PA (en) 2021-05-28
TWI722637B (zh) 2021-03-21
CN112996933B (zh) 2023-08-08
JP2022506393A (ja) 2022-01-17
CN112996933A (zh) 2021-06-18
US20210371985A1 (en) 2021-12-02

Similar Documents

Publication Publication Date Title
US8986789B2 (en) Stress-reduced Ni-P/Pd stacks for bondable wafer surfaces
JP7375009B2 (ja) 無電解ニッケルめっき溶液
KR100961011B1 (ko) 무전해 니켈 도금액
TW200902758A (en) Electroless gold plating bath, electroless gold plating method and electronic parts
CN110325665B (zh) 无电解镀敷工艺
CN102482781B (zh) 锡和锡合金的无电镀覆方法
JP5288362B2 (ja) 多層めっき皮膜及びプリント配線板
US9331040B2 (en) Manufacture of coated copper pillars
US20200123660A1 (en) Electroless nickel strike plating solution and method for forming nickel film
EP2535929A1 (en) Wire bondable surface for microelectronic devices
JP4831710B1 (ja) 無電解金めっき液及び無電解金めっき方法
JP2019070172A (ja) 無電解パラジウムめっき液、及び無電解パラジウムめっき皮膜
KR20060006536A (ko) 반도체 패키지용 인쇄회로기판의 도금층 형성방법 및이로부터 제조된 인쇄회로기판
TWI833203B (zh) 無電鍍銅鍍液及使用該鍍液的無電鍍製備奈米雙晶銅金屬層的方法
Kim Comparison of Deposition Behavior and Properties of Cyanide-free Electroless Au Plating on Various Underlayer Electroless Ni-P films
Chen et al. Electroless nickel bath for wafer bumping: Influence of additives
CN116949435A (zh) 无电镀铜镀液及无电镀制备奈米双晶铜金属层的方法
JP2005264261A (ja) 電子部品材料

Legal Events

Date Code Title Description
A201 Request for examination