TW201947735A - 半導體封裝結構 - Google Patents

半導體封裝結構 Download PDF

Info

Publication number
TW201947735A
TW201947735A TW108116523A TW108116523A TW201947735A TW 201947735 A TW201947735 A TW 201947735A TW 108116523 A TW108116523 A TW 108116523A TW 108116523 A TW108116523 A TW 108116523A TW 201947735 A TW201947735 A TW 201947735A
Authority
TW
Taiwan
Prior art keywords
insulating layer
antenna element
semiconductor package
layer
antenna
Prior art date
Application number
TW108116523A
Other languages
English (en)
Other versions
TWI700808B (zh
Inventor
劉乃瑋
齊彥堯
高也鈞
葉世晃
林子閎
許文松
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW201947735A publication Critical patent/TW201947735A/zh
Application granted granted Critical
Publication of TWI700808B publication Critical patent/TWI700808B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/16—Resonant antennas with feed intermediate between the extremities of the antenna, e.g. centre-fed dipole
    • H01Q9/28—Conical, cylindrical, cage, strip, gauze, or like elements having an extended radiating surface; Elements comprising two conical surfaces having collinear axes and adjacent apices and fed by two-conductor transmission lines
    • H01Q9/285—Planar dipole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/215—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/221—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Details Of Aerials (AREA)

Abstract

本發明公開一種半導體封裝結構，包括：半導體晶粒；第一再分佈層結構，形成在該半導體晶粒的非主動表面上；天線結構，包括：第一天線元件，形成在該第一再分佈層結構中；以及第一絕緣層，覆蓋該第一再分佈層結構；第二絕緣層，形成在該第一絕緣層上；第二天線元件，形成在該第二絕緣層上，並與該第二絕緣層直接接觸。

Description

半導體封裝結構
本發明涉及半導體技術領域，尤其涉及一種半導體封裝結構。
為了確保電子產品和通訊設備的持續小型化和多功能性，半導體封裝必須尺寸小，支持多引腳連接，高速運行並具有高功能性。另外，在諸如射頻（RF，radio frequency）系統級封裝（SiP，system-in-package）元件的高頻應用中，天線通常用於實現無線通訊。
當構造具有天線的無線通訊封裝時，封裝設計需要提供良好的天線特性（例如高效率，寬頻寬等），同時需要提供可靠且低成本的封裝解決方案。在這種傳統的SiP結構中，分立的天線元件被單獨封裝或安裝在印刷電路板（PCB，printed circuit board）或封裝上。由於PCB需要為安裝在PCB上的天線部件提供額外的區域，因此難以減小器件尺寸。
近年來，業界已經開發了用於實現將一個天線（或複數個天線）整合到半導體封裝中的的天線封裝（AiP，antenna-in-package）技術，以減小器件尺寸。 然而，AiP技術仍然面臨許多挑戰，因此需要改進的整合到半導體封裝中的天線結構。
有鑑於此，本發明提供一種半導體封裝結構，可以增加天線結構的設計靈活性，以解決上述問題。
根據本發明的第一方面，公開一種半導體封裝結構，包括：
半導體晶粒；
第一再分佈層結構，形成在該半導體晶粒的非主動表面上；
天線結構，包括：
第一天線元件，形成在該第一再分佈層結構中；以及
第一絕緣層，覆蓋該第一再分佈層結構；
第二絕緣層，形成在該第一絕緣層上；
第二天線元件，形成在該第二絕緣層上，並與該第二絕緣層直接接觸。
本發明提供的半導體封裝由於包括：一種半導體封裝結構，包括：半導體晶粒；第一再分佈層結構，形成在該半導體晶粒的非主動表面上；天線結構，包括：第一天線元件，形成在該第一再分佈層結構中；以及第一絕緣層，覆蓋該第一再分佈層結構；第二絕緣層，形成在該第一絕緣層上；第二天線元件，形成在該第二絕緣層上，並與該第二絕緣層直接接觸。本發明第一絕緣層和第二絕緣層形成多層結構，這樣可以提供比單層的絕緣層更好的控制厚度。 因此可以增加天線結構的設計靈活性，以獲得所需的介電常數（Dk）和所需的耗散因數（Df）。
以下描述為本發明實施的較佳實施例。以下實施例僅用來例舉闡釋本發明的技術特徵，並非用來限制本發明的範疇。本發明的範圍應當參考後附的申請專利範圍來確定。
下面將參考特定實施例並且參考某些附圖來描述本發明，但是本發明不限於此，並且僅由申請專利範圍限制。所描述的附圖僅是示意性的而並非限制性的。在附圖中，為了說明的目的，一些元件的尺寸可能被誇大，而不是按比例繪製。在本發明的實踐中，尺寸和相對尺寸不對應於實際尺寸。
第1圖是根據一些實施例的示例性半導體封裝結構10的截面圖。在一些實施例中，半導體封裝結構10是晶圓級（wafer-level）半導體封裝結構，並且是倒裝晶片（flip-chip）半導體封裝結構。如第1圖所示，根據一些實施例，半導體封裝結構10安裝在基底（圖未示）上。例如，半導體封裝結構可以是系統單晶片（SOC，system-on-chip）封裝結構。此外，基底可以包括印刷電路板（PCB，printed circuit board）並且可以由聚丙烯（PP，polypropylene）形成。
或者，基底（base）是封裝基板。半導體封裝結構10透過接合（bonding）製程安裝到基底上。例如，半導體封裝結構10包括導電結構150，導電結構150透過接合製程安裝在基底上並且電連接到基底。在一些實施例中，如第1圖所示，每個導電結構150包括導電凸塊結構，例如銅凸塊或焊料凸塊結構。或者，每個導電結構150包括導電柱結構，導電線結構或導電膏結構。
在一些實施例中，半導體封裝結構10還包括半導體晶粒（die）100，例如系統單晶片（SOC，system-on-chip）晶粒。例如，SOC晶粒可以包括微控制器（MCU，microcontroller），微處理器（MPU，microprocessor），電源管理積體電路（PMIC，power management integrated circuit），全球定位系統（GPS，global positioning system）設備或射頻（RF，radio frequency）設備或上述這些的任何組合。應注意，整合在半導體封裝結構10中的半導體晶粒的數量不限於實施例中公開的數量。
在一些實施例中，半導體晶粒100具有第一側和與第一側相對的第二側。更具體地，半導體晶粒100的第一側具有非主動表面100a（也稱為後表面，或被動表面），並且半導體晶粒100的第二側具有主動表面100b（也稱為前表面）。半導體晶粒100的焊盤101設置在主動表面100b上並且電連接到半導體晶粒100的電路（圖未示）。在一些實施例中，半導體晶粒100的焊盤101屬於最上面的金屬層。應當注意，整合在半導體封裝結構10中的半導體晶粒的數量不限於本實施例中所公開的數量，例如可以設置為1個，2個，3個或更多。
在一些實施例中，半導體封裝結構10還包括圍繞半導體晶粒100的模塑料（molding compound）層108。在一些實施例中，模塑料層108可由環氧樹脂，樹脂，可模塑聚合物或類似的材料形成。模塑料層108可以在基本上為液體時施加，然後可以透過化學反應固化，例如在環氧樹脂或樹脂中固化。在一些其他實施例中，模塑料層108可以是作為能夠圍繞半導體晶粒100設置的凝膠或可延展固體施加的紫外（UV，ultraviolet）或熱固化聚合物，然後可以透過UV或熱固化製程固化。模塑料層108可以用模具（圖未示）固化。
在一些實施例中，半導體封裝結構10還包括形成在半導體晶粒100和模塑料層108下方的再分佈層（RDL，redistribution layer）結構106。RDL結構106也稱為扇出（fan-out）結構。 RDL結構106設置在半導體晶粒100的主動表面100b上並透過焊盤101電連接到半導體晶粒100。此外，導電結構150安裝在RDL結構106上並且電耦合到RDL結構106，使得導電結構150是透過RDL結構106與模塑料層108和半導體晶粒100分隔開。因此，導電結構150不與模塑料層108和半導體晶粒100接觸。
在一些實施例中，RDL結構106包括設置在金屬間電介質（IMD，inter-metal dielectric）層102中的一個或複數個導電跡線（例如導電跡線103等）。更具體地，在一些實施例中，導電跡線103設置在IMD層102的第一層級並且至少一個導電跡線103的電耦合到半導體晶粒100。此外，導電跡線105設置在與IMD層102的第一層級不同的第二層級。此外，導電跡線105中的至少一個導電跡線105電耦合到一個或複數個導電結構150，使得導電結構150經由RDL結構106電耦合到半導體晶粒100。
在一些實施例中，IMD層102包括從半導體晶粒100的主動表面100b連續堆疊的第一子介電層102a和第二子介電層102b，使得導電跡線103形成在半導體晶粒100中。第一子介電層102a和導電跡線105形成在第二子介電層102b中。應當注意，第1圖中所示的RDL結構106的導電跡線的數量和子介電層的數量僅是示例，並不是對本發明的限制。本實施例中導電跡線的數量和子介電層的數量可以根據需要設置。
在一些實施例中，IMD層102由有機材料形成，該有機材料包括聚合物基底材料，非有機材料，其包括氮化矽（SiNX ），氧化矽（SiOX ），石墨烯等 。例如，第一子電介質層102a和第二子電介質層102b由聚合物基材製成。在一些其他實施例中，IMD層102是高k介電層（k是介電層的介電常數）。在一些其他實施例中，IMD層102可以由光敏材料形成，光敏材料包括干膜光致抗蝕劑或膠帶膜。
在一些實施例中，半導體封裝結構10還包括形成在模塑料層108中並穿過模塑料層108的一個或複數個通孔結構110。通孔結構110電耦合到RDL結構106的導電跡線103。通孔結構110可以稱為穿過絕緣通孔（TIV，through insulator via）並且由銅形成。因此通孔結構110也可稱為導電通孔。
在一些實施例中，半導體封裝結構10還包括形成在半導體晶粒100和模塑料層108上方的RDL結構120。RDL結構120可以具有與RDL結構106類似的結構，並且也稱為扇出結構。在一些實施例中，半導體晶粒100的非主動表面100a經由粘附層114（有時稱為晶粒附著膜（die attach film））粘附到RDL結構120，使得半導體晶粒100和圍繞半導體晶粒100的模塑料層108插入在RDL結構106和RDL結構120之間。
在一些實施例中，RDL結構120設置在模塑料層108和半導體晶粒100上，此外RDL結構120包括IMD層121和IMD層121中的導電跡線（圖未示）。IMD層121可以是單層或多層結構。用於形成IMD層121的方法和材料可以與用於形成IMD層102的方法和材料相同或相似。類似地，用於形成RDL結構120的導電跡線的方法和材料可以與用於RDL結構106的導電跡線103和105的方法和材料相同或相似。換句話說，用於形成RDL結構106的製程可以用於形成RDL結構120。
在一些實施例中，半導體封裝結構10還包括在半導體封裝結構100中的一個或複數個天線112，並且一個或複數個天線112電耦合到半導體晶粒100。更具體地，在一些實施例中，天線112形成在模塑料層108中，位於模塑料層108中的至少一個通孔結構110設置在半導體晶粒100和天線112之間。天線112經由RDL結構106的導電跡線103中的至少一個電連接到半導體晶粒100。在一些實施例中，天線112是偶極（dipole）天線。在一些實施例中，用於形成天線112的方法和材料可以與用於形成通孔結構110的方法和材料相同或相似。此外本實施例中還可以設置天線112，並且將天線112安裝在模塑料層108中，可以進一步提高天線的密度，以適應更廣泛的需求，提高設計的靈活性，並且進一步減小空間佔用，從而減小封裝的尺寸。並且第一天線元件130a和第二天線元件130b用於向上發送訊號，天線112用於向側面發送訊號，從而使得半導體封裝結構具有更多的訊號發送方向，以適應更廣泛的需求。同時天線112安裝在模塑料層108中可以方便使用更短的線路連接到半導體晶粒100，降低佈線的複雜性，提高訊號傳輸效率。本實施例中第一天線元件130a和第二天線元件130b的上下位置相對應，或者上下位置向重合，或者第一天線元件130a在第二天線元件130b的正上方（第二天線元件130b在第一天線元件130a的正下方），並且兩者大小形狀可以一樣。其中本實施例中正上方或正下方的意思可以理解為，在俯視角度（透視）去看，兩者的投影（例如在水平上的投影）至少有部分重疊，並且優選的兩者的大部分區域重疊，或更具體的至少兩者的中心位置重疊；或者也可以理解為，正上方或正下方就是排除了兩者的投影完全不重疊（或俯視角度去看兩者完全不重疊）的情況。
在一些實施例中，半導體封裝結構10還包括形成在半導體晶粒100上並且電耦合到半導體晶粒100的天線結構。更具體地，該天線結構包括一個或複數個天線130，例如貼片天線。 每個天線130（例如貼片天線）包括第一天線元件130a和第二天線元件130b，第一天線元件130a和第二天線元件130b透過絕緣疊層（stack）彼此分開。 在一些實施例中，天線結構中的絕緣疊層包括覆蓋RDL結構120的絕緣層122和形成在絕緣層122上的絕緣層124。
在一些實施例中，天線130的第一天線元件130a嵌入在RDL結構120的IMD層121中，使得第一天線元件130a形成在模塑料層108和絕緣層122之間。天線130的第二天線元件130b形成在絕緣層122上並與在絕緣層122上的絕緣層124直接接觸。
在一些實施例中，形成在模塑料層122中的通孔結構110將第一天線元件130a和RDL結構106的導電跡線103中的至少一個進行電耦合，使得半導體晶粒100電耦合到天線130（第一天線元件130a）。在一些實施例中，第一天線元件130a可以由RDL結構120的至少一個導電跡線形成。在這些情況下，用於形成第一天線元件130a的方法和材料可以與用於形成RDL結構106的IMD層102中的導電跡線103和105相同或類似。
絕緣層122和124形成在半導體晶粒100的非主動表面100a上方的RDL結構120和模塑料層108上。因此，RDL結構120將半導體晶粒100與絕緣層122和124分隔開。在一些實施例中，絕緣層122和124用作貼片（patch）天線（即天線130）的諧振器（resonator）。當然絕緣疊層還可以包括除了絕緣層122和124之外的其他層，整個絕緣疊層可以作為天線130（包括第一天線元件130a和第二天線元件130b）的諧振器或共振腔體。 因此，絕緣層122和124的厚度T1取決於天線130的所需的介電常數（Dk，dielectric constant）和所需的耗散因數（Df，dissipation factor，也稱為損耗角正切（loss tangent））。在一些實施例中，厚度T1 在約10μm至約100μm的範圍內。此外，本實施例中，也可以在第二天線元件130b（或絕緣層124）上形成覆蓋第二天線元件130b的保護層，以保護第二天線元件130b，並且加強第二天線元件130b與絕緣疊層的連接，防止脫落等。此外保護層與絕緣層122（或絕緣層124）可以具有不同的Dk和Df，因此可以根據天線的需求，調整保護層的厚度，使保護層達到期望的厚度，從而增加設計的靈活性。
在一些實施例中，絕緣層122和124由相同材料製成，並且介面（interface）I1形成在絕緣層122和124之間。在這些情況下，絕緣層122和124可以由模塑料材料製成。這樣可以方便製造。此外，用於形成絕緣層122和124的方法和材料可以與用於形成模塑料層108的方法和材料相同或相似。絕緣層122和124形成多層結構，這樣可以提供比單層絕緣層（單層結構）更好的控制厚度。 因此可以增加天線結構的設計靈活性，以獲得所需的介電常數（Dk）和所需的耗散因數（Df）。本實施例中可以根據天線結構的要求，更加靈活的調整多層結構的絕緣疊層（例如包括絕緣層122和124）的厚度（例如絕緣層124的Dk和Df比絕緣層122的更大或更小），例如在絕緣層122製造完成後，可以根據天線130的需求，對之後製造的絕緣層124的厚度（例如絕緣層124的Dk和Df比絕緣層122的更大或更小）進行調整，從而提高設計靈活性，方便製造，適應不同的需求。
或者，絕緣層122和124由不同材料製成，以形成混合（hybrid）或異質（heterogeneous）絕緣疊層。在這些情況下，絕緣層122可以由模塑料材料製成，絕緣層124可以由聚合物製成，例如聚醯亞胺，Ajinomoto TM增強膜（ABF，Ajinomoto™ Build-up Film），聚苯並惡唑（PBO，PolyBenzOxazole），苯並環丁烯（BCB，BenzoCycloButene）等。類似地，使用混合或異質絕緣疊層作為貼片天線的諧振器提供了更好的厚度控制。此外，由於混合或異質絕緣疊層中的不同的層具有各自的介電常數（Dk）和各自的耗散因數（Df），因此可以進一步增加天線結構的設計靈活性，以獲得所需的介電常數（Dk）和所需的耗散因數（Df）。因此，可以在不改變器件的運行頻寬（operating bandwidth）的情況下減小第一天線元件130a和第二天線元件130b之間的絕緣疊層的厚度T1，從而減小封裝尺寸。具體的，由於混合或異質絕緣疊層中的不同的層具有各自的介電常數（Dk）和各自的耗散因數（Df），例如絕緣層122和124由不同材料製成，絕緣層122和124具有不同的Dk和Df，因此可以使得第一天線元件130a和第二天線元件130b之間的諧振器（例如絕緣層122和124的絕緣疊層）的Dk和Df可以自由的調整（例如相對於僅設有絕緣層122時），從而增加設計的靈活性，以適應不同的需求。此外在先前技術中，例如第一天線元件130a和第二天線元件130b之間僅設有絕緣層122，那麼第一天線元件130a和第二天線元件130b之間的厚度或距離需要較大（例如200μm）才可以達到天線的工作需求（例如達到指定的運行頻寬）。而本發明中在第一天線元件130a和第二天線元件130b之間加入和與絕緣層122材料不同的絕緣層124，並且由於絕緣層122和124由不同材料製成（絕緣層122和124具有不同的Dk和Df），例如絕緣層124具有更小或更大的Dk和Df（相對於絕緣層122），因此達到同樣的指定的運行頻寬時（相對於僅有絕緣層122時），絕緣疊層（包括絕緣層122和124）的厚度可以控制的更小，例如80μm等（或一天線元件130a和第二天線元件130b之間的厚度或距離可以更小，例如80μm等）。例如絕緣層122的厚度減小之後使用絕緣層124補充，而補充的絕緣層124的厚度會比絕緣層122的減小的部分更薄，因此第一天線元件130a和第二天線元件130b之間的厚度或距離將會減小。從而減小半導體封裝結構的整體厚度，以減少半導體封裝結構的尺寸或高度。這樣還可以使第一天線元件130a和第二天線元件130b材料選擇的空間更大，減小天線的損耗。
應當注意，第一天線元件130a和第二天線元件130b之間的絕緣疊層中的絕緣層的數量不限於第1圖所示的實施例中公開的數量。第2圖是根據本發明的一些實施例的示例性半導體封裝結構20的截面圖。為簡潔起見，可以省略下文中與先前參考第1圖描述的那些相同或相似的實施例的元件的描述。在該實施例中，半導體封裝結構20類似於第1圖所示的半導體封裝結構10，除了第一天線元件130a和第二天線元件130b之間的絕緣疊層還包括形成在絕緣層124上的絕緣層126之外。在一些實施例中，包括絕緣層122，124和126的絕緣疊層的厚度T2在約10μm至約100μm的範圍內。在一些實施例中，厚度T2基本上等於第1圖中所示的厚度T1。
在一些實施例中，絕緣層122，124和126由相同材料製成，其中介面I1形成在絕緣層122和124之間，介面I2形成在絕緣層124和126之間。 在這種情況下，絕緣層122，124和126可以由模塑料製成。 此外，用於形成絕緣層122，124和126的方法和材料可以與用於形成模塑料層108的方法和材料相同或相似。本實施例中可以根據天線結構的要求，更加靈活的調整多層結構的絕緣疊層（例如包括絕緣層122，124和126）的厚度，例如在絕緣層122製造完成後，可以根據天線130的需求，對之後製造的絕緣層124，126的厚度進行調整，從而提高設計靈活性，方便製造，適應不同的需求。
可選地，絕緣層122，124和126中的至少兩個由相同或不同的材料製成，以便形成混合或異質絕緣疊層。 例如，絕緣層122可以由模塑料材料製成，絕緣層124可以由聚合物製成，例如聚醯亞胺，ABF，PBO，BCB等，絕緣層126可以由聚合物製成， 例如聚醯亞胺，ABF，PBO，BCB等。採用這種方式，可以更加靈活的調整絕緣疊層的Dk和Df，從而靈活的控制絕緣疊層的厚度，例如可以將厚度控制的更小，不僅提高了設計的靈活性，適應不同的需求，而且還可以進一步減小半導體封裝結構的高度或尺寸。
第3圖是根據本發明的一些實施例的示例性半導體封裝結構30的截面圖。為簡潔起見，可以省略下文中與先前參考第1圖描述的那些相同或相似的實施例的元件的描述。在該實施例中，半導體封裝結構30類似於第1圖中所示的半導體封裝結構10。與半導體封裝結構10不同的是，半導體封裝結構30中的絕緣層122具有穿過絕緣層122的氣隙（air-gap）開口123。此外，當絕緣疊層具有更多層結構時，例如具有絕緣層122，124和126時（如第2圖所示），氣隙開口123還可以穿過更多層的絕緣層，例如在第2圖所示的情況下，可以穿過絕緣層122和124；當然在這種情況下，氣隙開口123也可以僅穿過絕緣層122，而不穿過絕緣層124（當然也不穿過絕緣層126）。此外本實施例中，氣隙開口123也可以不穿透絕緣層122，例如氣隙開口123的上（和/或下）由絕緣層122覆蓋，這樣也可以減少Dk和Df，以及自由調整絕緣疊層的厚度。
在一些實施例中，氣隙開口123由絕緣層124覆蓋，並且氣隙開口123的位置與第一天線元件130a和第二天線元件130b相對應，這樣第一天線元件130a形成在氣隙開口123的正下方（例如兩者之間的中心位置重合）或下方，第二天線元件130b形成在氣隙開口123的正上方（例如兩者之間的中心位置重合）或上方。在一些實施例中，從俯視角度透視來看，氣隙開口123為溝槽開口並且具有基板上與第二天線元件130b相同的形狀（當然尺寸大小可以不同，例如兩者形狀相似大小不同）。在這種情況下，氣隙開口123的寬度可以與第二天線元件130b的寬度基本相同或不同（例如從俯視角度透視看氣隙開口的形狀123和第二天線元件130b的形狀均為矩形時）。例如，如第3圖所示，氣隙開口123的寬度可以大於第二天線元件130b的寬度（例如從俯視角度透視看氣隙開口的形狀123和第二天線元件130b的形狀均為矩形時）。本實施例中，從俯視角度看，氣隙開口123可以是矩形，多邊形，圓形或其他形狀，第一天線元件130a可以是矩形，多邊形，圓形或其他形狀，第二天線元件130b可以是矩形，多邊形，圓形或其他形狀。從俯視角度透視看，氣隙開口123的形狀與第一天線元件130a或第二天線元件130b的形狀可以相同或者不同，例如氣隙開口123的形狀可以與第一天線元件130a的形狀不同，同時與第二天線元件130b的形狀也不同，或者氣隙開口123的形狀可以與第一天線元件130a或第二天線元件130b其中一個相同，與另一個不同。第一天線元件130a與第二天線元件130b的形狀也可以不同，或者可以相同。第一天線元件130a與第二天線元件130b的大小尺寸也可以不同，或者可以相同。並且從俯視角度看，第二天線元件130b可以將氣隙開口123全部遮擋（也即第二天線元件130b的大小尺寸大於氣隙開口123的大小尺寸），或者第二天線元件130b可以未全部遮擋氣隙開口123，而是僅遮擋了氣隙開口123的一部分（也即第二天線元件130b的大小尺寸小於氣隙開口123的大小尺寸）。本實施例中，可以選擇為第二天線元件130b的大小尺寸小於氣隙開口123的大小尺寸，並且第一天線元件130a的大小尺寸小於氣隙開口123的大小尺寸，這樣可以使第一天線元件130a和第二天線元件130b之間完全沒有絕緣層等除空氣之外的物體，從而降低天線損耗。在該實施例中，氣隙開口123的介電常數（Dk）等於1和耗散因數（Df）等於零。因此，與第1圖所示的半導體封裝結構10相比，第一天線元件130a和第二天線元件130b之間的絕緣疊層的介電常數（Dk）和耗散因數（Df）可以進一步減小。因此，可以提高天線效率，降低天線損耗。此外這種方式還可以更好的控制絕緣疊層的厚度，減小半導體封裝結構的高度或尺寸。本實施例中氣隙開口還可以設置在其他地方，例如不在第二天線元件130b的正下方的其他位置等等。此外，考慮到半導體封裝的機械強度，氣隙開口的數量可以無需設置太多，例如僅在有天線的位置下（或上）設置即可，每個天線的下（或上）可以僅設置一個（第3圖）或兩個（第4圖）氣隙開口，以保證半導體封裝的機械強度較高。
應注意，絕緣層122中的氣隙開口的數量不限於第3圖中所示的實施例中公開的數量。第4圖是根據本發明的一些實施例示例性半導體封裝結構40的橫截面圖。為簡潔起見，可以省略下文中與先前參考第1圖描述的那些相同或相似的實施例的元件的描述。在該實施例中，半導體封裝結構40類似於第3圖中所示的半導體封裝結構30，除了半導體封裝結構40中的絕​​緣層122具有穿過絕緣層122的至少兩個氣隙開口之外。例如，絕緣層122包括兩個彼此相鄰並透過絕緣層122彼此分隔開的氣隙開口123a和123b。
在一些實施例中，氣隙開口123a和123b由絕緣層124覆蓋並且位置與第一天線元件130a和第二天線元件130b相對應，使得第一天線元件130a形成在氣隙開口123a和123b的正下方或下方，第二天線元件130b形成在氣隙開口123a和123b的正上方或上方；具體來說，可以是氣隙開口123a與123b的共同的中心位置（例如兩者的中心對稱點）與第一天線元件130a（第二天線元件130b）中心位置重合。在一些實施例中，從俯視角度透視看，氣隙開口123a具有與第二天線元件130b的形狀基本相同的形狀（例如均為矩形或圓形等，但是兩者的大小可以不同，例如第二天線元件130b的大小尺寸大於氣隙開口123a的大小尺寸），這樣可以方便製造，提高生產效率，並且從俯視角度透視看，氣隙開口123b具有與氣隙開口123a基本相同的形狀，這樣可以方便製造，提高生產效率，當然兩者也可以具有不同的形狀。此外氣隙開口123b具有與氣隙開口123a的大小尺寸也可以相同或不同。在一些實施例中，氣隙開口123a和123b是通孔開口，溝槽開口或它們的組合。此外，半導體封裝結構中，有一些第一天線元件130a和第二天線元件130b之間的氣隙開口可以是一個，另一些第一天線元件130a和第二天線元件130b之間的氣隙開口可以是兩個，或更多的數量，也就是說第一天線元件130a和第二天線元件130b之間氣隙開口的數量可以自由調整，並且數量可以不同。
第5圖是根據本發明的一些實施例的示例性半導體封裝結構50的截面圖。為簡潔起見，可以省略下文中與先前參考第1圖和第3圖描述的那些相同或相似的實施例的元件的描述。在該實施例中，半導體封裝結構50類似於第3圖中所示的半導體封裝結構30，除了第3圖中所示的氣隙開口123由絕緣填充物125代替之外。類似地，絕緣填充物125由絕緣層124覆蓋，絕緣填充物125穿過絕緣層122，並且絕緣填充物125的位置與第一天線元件130a和第二天線元件130b相對應，使得第一天線元件130a形成在絕緣填充物125的正下方或下方，並且第二天線元件130b形成在絕緣填充物125的正上方或上方。在一些實施例中，透過用不同於絕緣層122和124的介電材料填充溝槽開口（未示出）來形成絕緣填充物125。在一些實施例中，絕緣填充物125是低k（k是介電常數值）材料或陶瓷材料。類似於第3圖中所示的氣隙開口123，從俯視角度看，絕緣填充物125具有與第二天線元件130b的形狀基本相同的形狀。在這種情況下，絕緣填充物125的寬度可以與第二天線元件130b的寬度基本相同或不同。例如，如第5圖所示，絕緣填充物125的寬度可以大於第二天線元件130b的寬度。在該實施例中，與第1圖所示的半導體封裝結構10相比，包括絕緣填充物125的混合或異質絕緣疊層的介電常數（Dk）可以進一步減小。因此，可以提高天線效率。本實施例中，可以認為相當於在第3圖中的實施例的氣隙開口123中加入了填充物（即絕緣填充物125）。另外，與第3圖中所示的半導體封裝結構30相比，包括絕緣填充物125的混合或異質絕緣疊層的機械強度可以進一步增加，保證半導體結構的穩定性和牢固，從而增加整個半導體封裝結構的機械強度。
應注意，絕緣層122中的絕緣填充物的數量不限於第5圖中所示的實施例中所公開的數量。第6圖是根據根據本發明的一些實施例示例性半導體封裝結構60的橫截面視圖。為簡潔起見，可以省略下文中與先前參考第1圖，第4圖和第5圖描述的那些相同或相似的實施例的元件的描述。在該實施例中，半導體封裝結構60類似於第4圖中所示的半導體封裝結構40，除了第4圖中所示的氣隙開口123a和123b分別由絕緣填充物代替之外。例如，絕緣層122包括彼此相鄰並透過絕緣層122彼此分隔開的兩個絕緣填充物125a和125b。本實施例中，可以認為相當於在第4圖中的實施例的氣隙開口123a和123b中加入了填充物（即絕緣填充物125a和125b）。
類似地，絕緣填充物125a和125b由絕緣層124覆蓋，絕緣填充物125a和125b穿過絕緣層122，並且絕緣填充物125a和125b的位置與第一天線元件130a和第二天線元件130b相對應，使得形成第一天線元件130a在絕緣填充物125a和125b的正下方或下方，第二天線元件130b形成在絕緣填充物125a和125b的正上方或上方。用於形成絕緣填充物125a和125b的方法和材料可以與用於形成絕緣填充物125的的方法和材料相同或相似。絕緣填充物125a和125b的材料可以相同或不同。此外，絕緣填充物125a和125b的材料與絕緣層122的材料不同，與絕緣層124的材料也不同。在一些實施例中，絕緣填充物125a具有與第二天線元件130b的形狀基本相同的形狀。從俯視透視圖看，絕緣填充物125b具有與絕緣填充物125a的形狀基本相同的形狀。在一些實施例中，絕緣填充物125形成在絕緣層122中形成的通孔開口（未示出），溝槽開口（未示出）或通孔開口與溝槽開口的組合中。本實施例的這種方式可以增加絕緣疊層的機械強度，保證半導體結構的穩定性和牢固，增加半導體封裝結構的機械強度。
根據前述實施例，半導體封裝結構設計為在半導體封裝結構中製造多層絕緣結構或混合或異質絕緣疊層和天線。多層絕緣結構或混合或異質絕緣疊層用作貼片天線的諧振器並提供更好的厚度控制，從而可以增加天線結構的設計靈活性，並且獲得所需的介電常數（Dk ）和所需的耗散因數（Df ）。而且，可以在不改變器件的運行頻寬的情況下減小諧振器的厚度，從而減小封裝尺寸。
儘管已經對本發明實施例及其優點進行了詳細說明，但應當理解的是，在不脫離本發明的精神以及申請專利範圍所定義的範圍內，可以對本發明進行各種改變、替換和變更。所描述的實施例在所有方面僅用於說明的目的而並非用於限制本發明。本發明的保護範圍當視所附的申請專利範圍所界定者為准。本領域技術人員皆在不脫離本發明之精神以及範圍內做些許更動與潤飾。
10、20、30、40、50、60‧‧‧半導體封裝結構；
100‧‧‧半導體晶粒；
100a‧‧‧非主動表面；
100b‧‧‧主動表面；
101‧‧‧焊盤；
102、121‧‧‧金屬間電介質層；
102a‧‧‧第一子介電層；
102b‧‧‧第二子介電層；
103、105‧‧‧導電跡線；
106、120‧‧‧再分佈層結構；
108‧‧‧模塑料層；
110‧‧‧通孔結構；
112、130‧‧‧天線；
114‧‧‧粘附層；
122、124、126‧‧‧絕緣層；
123、123a、123b‧‧‧氣隙開口；
125、125a、125b‧‧‧絕緣填充物；
130a‧‧‧第一天線元件；
130b‧‧‧第二天線元件；
150‧‧‧導電結構；
I1、I2‧‧‧介面。
透過閱讀後續的詳細描述和實施例可以更全面地理解本發明，本實施例參照附圖給出，其中：
第1圖是根據一些實施例的示例性半導體封裝結構的截面圖。
第2圖是根據一些實施例的示例性半導體封裝結構的截面圖。
第3圖是根據一些實施例的示例性半導體封裝結構的截面圖。
第4圖是根據一些實施例的示例性半導體封裝結構的截面圖。
第5圖是根據一些實施例的示例性半導體封裝結構的截面圖。
第6圖是根據一些實施例的示例性半導體封裝結構的截面圖。

Claims (13)

  1. 一種半導體封裝結構，包括： 半導體晶粒； 第一再分佈層結構，形成在該半導體晶粒的非主動表面上； 天線結構，包括： 第一天線元件，形成在該第一再分佈層結構中；以及 第一絕緣層，覆蓋該第一再分佈層結構； 第二絕緣層，形成在該第一絕緣層上； 第二天線元件，形成在該第二絕緣層上，並與該第二絕緣層直接接觸。
  2. 如申請專利範圍第1項所述的半導體封裝結構，該天線結構還包括位於該第一絕緣層與該第二絕緣層之間的第三絕緣層，以形成在該第一絕緣層與該第三絕緣層之間的第一介面，以及在該第二絕緣層與該第三絕緣層之間的第二介面。
  3. 如申請專利範圍2所述的半導體封裝結構，其中該第一絕緣層，第二絕緣層和第三絕緣層中的至少兩個由相同或不同的材料製成。
  4. 如申請專利範圍1所述的半導體封裝結構，其中在該第一絕緣層和該述第二絕緣層之間形成介面，並且其中該第一絕緣層和該第二絕緣層由相同或不同的材料製成。
  5. 如申請專利範圍1所述的半導體封裝結構，還包括： 模塑料層，圍繞該半導體晶粒； 第二再分佈層結構，形成在該半導體晶粒的主動表面上並覆蓋該模塑料層； 第二天線，形成在該模塑料層中，並透過該第二再分佈層結構電耦合到該半導體晶粒；以及 通孔結構，形成在該模塑料層中並且電耦合在該第一天線元件和該第二再分佈層結構之間。
  6. 如申請專利範圍5所述的半導體封裝結構，其中該第一天線是貼片天線，該第二天線是偶極天線。
  7. 如申請專利範圍5所述的半導體封裝結構，還包括透過該第二再分佈層結構電耦合到該半導體晶粒的導電結構。
  8. 如申請專利範圍1所述的半導體封裝結構，還包括： 氣隙開口，穿過該第一絕緣層，並位於該第二天線元件的正下方； 其中該第二絕緣層覆蓋該第一氣隙開口。
  9. 如申請專利範圍8所述的半導體封裝結構，其中該氣隙開口具有與該第二天線元件的形狀相同的形狀。
  10. 如申請專利範圍8所述的半導體封裝結構，其中該氣隙開口包括第一氣隙開口和與該第一氣隙開口相鄰的第二氣隙開口，該第二天線元件位於該第一氣隙開口和該第二氣隙開口的正上方。
  11. 如申請專利範圍10所述的半導體封裝結構，其中該第二氣隙開口具有與該第一氣隙開口的形狀相同的形狀。
  12. 如申請專利範圍1或8所述的半導體封裝結構，還包括： 絕緣填充物，穿過該第一絕緣層，並位於該第二天線元件的正下方； 其中該第二絕緣層覆蓋該絕緣填充物。
  13. 如申請專利範圍12所述的半導體封裝結構，其中該絕緣填充物由低k材料或陶瓷材料製成。
TW108116523A 2018-05-14 2019-05-14 半導體封裝結構 TWI700808B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862670922P 2018-05-14 2018-05-14
US62/670,922 2018-05-14
US16/387,306 2019-04-17
US16/387,306 US20190348747A1 (en) 2018-05-14 2019-04-17 Innovative air gap for antenna fan out package

Publications (2)

Publication Number Publication Date
TW201947735A true TW201947735A (zh) 2019-12-16
TWI700808B TWI700808B (zh) 2020-08-01

Family

ID=66476390

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108116523A TWI700808B (zh) 2018-05-14 2019-05-14 半導體封裝結構

Country Status (3)

Country Link
US (2) US20190348747A1 (zh)
EP (1) EP3573099A1 (zh)
TW (1) TWI700808B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI778608B (zh) * 2021-05-04 2022-09-21 矽品精密工業股份有限公司 電子封裝件及其天線結構
TWI810875B (zh) * 2021-04-01 2023-08-01 聯發科技股份有限公司 半導體封裝

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI667743B (zh) * 2017-10-20 2019-08-01 矽品精密工業股份有限公司 電子封裝件及其製法
US11043730B2 (en) 2018-05-14 2021-06-22 Mediatek Inc. Fan-out package structure with integrated antenna
US20190348747A1 (en) 2018-05-14 2019-11-14 Mediatek Inc. Innovative air gap for antenna fan out package
US11024954B2 (en) 2018-05-14 2021-06-01 Mediatek Inc. Semiconductor package with antenna and fabrication method thereof
US10748831B2 (en) * 2018-05-30 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages having thermal through vias (TTV)
US11081453B2 (en) 2018-07-03 2021-08-03 Mediatek Inc. Semiconductor package structure with antenna
US10840197B2 (en) * 2018-10-30 2020-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
US10818588B2 (en) * 2019-01-31 2020-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, package structure and method of fabricating the same
US11018083B2 (en) * 2019-07-17 2021-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US11004796B2 (en) * 2019-07-17 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package
KR20210072938A (ko) * 2019-12-10 2021-06-18 삼성전기주식회사 안테나 기판 및 이를 포함하는 안테나 모듈
US11531084B1 (en) * 2020-04-03 2022-12-20 Fortem Technologies, Inc. System and method for managing heat dissipation in an antenna array
US20220209391A1 (en) * 2020-12-30 2022-06-30 Texas Instruments Incorporated Antenna in package having antenna on package substrate
TWI762197B (zh) * 2021-02-18 2022-04-21 矽品精密工業股份有限公司 電子封裝件及其製法
US20220368003A1 (en) * 2021-05-14 2022-11-17 Mediatek Inc. Antenna module and manufacturing method thereof
US20230140748A1 (en) * 2021-10-29 2023-05-04 STATS ChipPAC Pte. Ltd. Antenna-in-Package Devices and Methods of Making

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4409014B2 (ja) 1999-11-30 2010-02-03 リンテック株式会社 半導体装置の製造方法
EP2426785A2 (en) 2004-10-01 2012-03-07 L. Pierre De Rochemont Ceramic antenna module and methods of manufacture thereof
CN101807533B (zh) 2005-06-30 2016-03-09 费查尔德半导体有限公司 半导体管芯封装及其制作方法
JP4749795B2 (ja) 2005-08-05 2011-08-17 新光電気工業株式会社 半導体装置
KR20090006336A (ko) 2007-07-11 2009-01-15 삼성전기주식회사 케이스 일체형 안테나 및 그 제조방법
KR101075192B1 (ko) 2009-03-03 2011-10-21 도레이첨단소재 주식회사 전자부품 제조용 점착테이프
US9088072B2 (en) 2009-11-20 2015-07-21 Hitachi Metals, Ltd. Antenna
US8407890B2 (en) * 2010-01-25 2013-04-02 Freescale Semiconductor Inc. Method of manufacting an electronic device module with integrated antenna structure
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US8816906B2 (en) 2011-05-05 2014-08-26 Intel Corporation Chip packages including through-silicon via dice with vertically inegrated phased-array antennas and low-frequency and power delivery substrates
US9711465B2 (en) 2012-05-29 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Antenna cavity structure for integrated patch antenna in integrated fan-out packaging
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
US8952521B2 (en) 2012-10-19 2015-02-10 Infineon Technologies Ag Semiconductor packages with integrated antenna and method of forming thereof
US9431369B2 (en) 2012-12-13 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Antenna apparatus and method
US8890284B2 (en) 2013-02-22 2014-11-18 Infineon Technologies Ag Semiconductor device
JP6279754B2 (ja) 2013-12-09 2018-02-14 インテル コーポレイション パッケージングされたダイ用のセラミック上アンテナ
EP3132497A4 (en) 2014-04-18 2018-04-18 TransSiP UK, Ltd. Metamaterial substrate for circuit design
US9472859B2 (en) 2014-05-20 2016-10-18 International Business Machines Corporation Integration of area efficient antennas for phased array or wafer scale array antenna applications
US9843106B2 (en) 2014-10-09 2017-12-12 Taiwan Semicondcutor Manufacturing Company, Ltd. Integrated fan out antenna and method of forming the same
US20170040266A1 (en) * 2015-05-05 2017-02-09 Mediatek Inc. Fan-out package structure including antenna
US20160329299A1 (en) 2015-05-05 2016-11-10 Mediatek Inc. Fan-out package structure including antenna
US10636753B2 (en) 2015-07-29 2020-04-28 STATS ChipPAC Pte. Ltd. Antenna in embedded wafer-level ball-grid array package
US9953936B2 (en) 2015-10-30 2018-04-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US9741693B2 (en) 2015-11-12 2017-08-22 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package and method of forming the same
EP3360083B1 (en) 2015-11-12 2023-10-25 DeepMind Technologies Limited Dueling deep neural networks
CN108882866A (zh) 2016-03-24 2018-11-23 皇家飞利浦有限公司 用于监测对象的排尿的方法和装置
US10157807B2 (en) 2016-05-26 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Sensor packages and manufacturing mehtods thereof
US10770795B2 (en) * 2016-05-27 2020-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Antenna device and method for manufacturing antenna device
US10032722B2 (en) * 2016-05-31 2018-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package structure having am antenna pattern and manufacturing method thereof
US10804227B2 (en) 2016-07-01 2020-10-13 Intel Corporation Semiconductor packages with antennas
US10269732B2 (en) * 2016-07-20 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Info package with integrated antennas or inductors
US10186756B2 (en) 2016-08-01 2019-01-22 Intel IP Corporation Antennas in electronic devices
US10224298B2 (en) 2016-09-02 2019-03-05 Advanced Semiconductor Engineering, Inc. Semiconductor package device having glass transition temperature greater than binding layer temperature
US10312203B2 (en) 2016-12-13 2019-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with antenna element
US9935065B1 (en) * 2016-12-21 2018-04-03 Infineon Technologies Ag Radio frequency device packages and methods of formation thereof
US10354964B2 (en) * 2017-02-24 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated devices in semiconductor packages and methods of forming same
US10460987B2 (en) 2017-05-09 2019-10-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package device with integrated antenna and manufacturing method thereof
US10847869B2 (en) 2017-06-07 2020-11-24 Mediatek Inc. Semiconductor package having discrete antenna device
US10312112B2 (en) 2017-06-20 2019-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package having multi-band antenna and method of forming the same
US10186492B1 (en) 2017-07-18 2019-01-22 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
US10461034B2 (en) 2017-07-26 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
US10685924B2 (en) 2017-08-24 2020-06-16 Qualcomm Incorporated Antenna-on-package arrangements
US10157834B1 (en) 2017-09-18 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Electronic apparatus
US10867938B2 (en) * 2017-09-25 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure
US10510693B2 (en) 2017-09-28 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package structure
US10483617B2 (en) 2017-09-29 2019-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure
US10629539B2 (en) 2017-11-07 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of fabricating the same
US10325786B1 (en) 2017-12-07 2019-06-18 Sj Semiconductor (Jiangyin) Corporation Double-sided plastic fan-out package structure having antenna and manufacturing method thereof
US10468355B2 (en) 2017-12-08 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. EMI Shielding structure in InFO package
US11043730B2 (en) * 2018-05-14 2021-06-22 Mediatek Inc. Fan-out package structure with integrated antenna
US20190348747A1 (en) 2018-05-14 2019-11-14 Mediatek Inc. Innovative air gap for antenna fan out package
US11024954B2 (en) * 2018-05-14 2021-06-01 Mediatek Inc. Semiconductor package with antenna and fabrication method thereof
US10868353B2 (en) 2018-09-27 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Electronic device and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI810875B (zh) * 2021-04-01 2023-08-01 聯發科技股份有限公司 半導體封裝
TWI778608B (zh) * 2021-05-04 2022-09-21 矽品精密工業股份有限公司 電子封裝件及其天線結構

Also Published As

Publication number Publication date
US20190348747A1 (en) 2019-11-14
EP3573099A1 (en) 2019-11-27
US11652273B2 (en) 2023-05-16
TWI700808B (zh) 2020-08-01
US20220173497A1 (en) 2022-06-02

Similar Documents

Publication Publication Date Title
TWI700808B (zh) 半導體封裝結構
TWI708292B (zh) 半導體封裝結構
TW201947728A (zh) 半導體封裝結構
EP3091571B1 (en) Fan-out package structure including a conductive shielding layer
TWI710073B (zh) 具有天線的半導體封裝及其製造方法
US20170040266A1 (en) Fan-out package structure including antenna
US10199318B2 (en) Semiconductor package assembly
TW201903994A (zh) 半導體封裝
TWI738445B (zh) 半導體封裝結構
US11133568B2 (en) Semiconductor package structure having antenna module
CN110491864B (zh) 半导体封装结构
US20190198434A1 (en) Semiconductor packaging structure with antenna assembly
TW202336976A (zh) 電子封裝件及其製法與天線模組及其製法
TWI789768B (zh) 天線模組及其製造方法暨電子裝置
TWI842142B (zh) 電子裝置
US20240243089A1 (en) Layered molded direct contact and dielectric structure and method for making the same
TW202301739A (zh) 電子裝置及其製造方法