CN110491864B - 半导体封装结构 - Google Patents

半导体封装结构 Download PDF

Info

Publication number
CN110491864B
CN110491864B CN201910397870.XA CN201910397870A CN110491864B CN 110491864 B CN110491864 B CN 110491864B CN 201910397870 A CN201910397870 A CN 201910397870A CN 110491864 B CN110491864 B CN 110491864B
Authority
CN
China
Prior art keywords
insulating layer
antenna element
layer
antenna
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910397870.XA
Other languages
English (en)
Other versions
CN110491864A (zh
Inventor
刘乃玮
齐彦尧
高也钧
叶世晃
林子闳
许文松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/387,306 external-priority patent/US20190348747A1/en
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN110491864A publication Critical patent/CN110491864A/zh
Application granted granted Critical
Publication of CN110491864B publication Critical patent/CN110491864B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/16—Resonant antennas with feed intermediate between the extremities of the antenna, e.g. centre-fed dipole
    • H01Q9/28—Conical, cylindrical, cage, strip, gauze, or like elements having an extended radiating surface; Elements comprising two conical surfaces having collinear axes and adjacent apices and fed by two-conductor transmission lines
    • H01Q9/285—Planar dipole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/215—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/221—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Details Of Aerials (AREA)

Abstract

本发明公开一种半导体封装结构，包括：半导体晶粒；第一再分布层结构，形成在所述半导体晶粒的非主动表面上；天线结构，包括：第一天线元件，形成在所述第一再分布层结构中；以及第一绝缘层，覆盖所述第一再分布层结构；第二绝缘层，形成在所述第一绝缘层上；第二天线元件，形成在所述第二绝缘层上，并与所述第二绝缘层直接接触。本发明第一绝缘层和第二绝缘层形成多层结构，这样可以提供比单层的绝缘层更好的控制厚度。因此可以增加天线结构的设计灵活性，以获得所需的介电常数(Dk)和所需的耗散因子(Df)。

Description

半导体封装结构
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体封装结构。
背景技术
为了确保电子产品和通信设备的持续小型化和多功能性，半导体封装必须尺寸小，支持多引脚连接，高速运行并具有高功能性。另外，在诸如射频(RF，radio frequency)系统级封装(SiP，system-in-package)元件的高频应用中，天线通常用于实现无线通信。
当构造具有天线的无线通信封装时，封装设计需要提供良好的天线特性(例如高效率，宽带宽等)，同时需要提供可靠且低成本的封装解决方案。在这种传统的SiP结构中，分立的天线元件被单独封装或安装在印刷电路板(PCB，printed circuit board)或封装上。由于PCB需要为安装在PCB上的天线部件提供额外的区域，因此难以减小器件尺寸。
近年来，业界已经开发了用于实现将一个天线(或多个天线)集成到半导体封装中的的天线封装(AiP，antenna-in-package)技术，以减小器件尺寸。然而，AiP技术仍然面临许多挑战，因此需要改进的集成到半导体封装中的天线结构。
发明内容
有鉴于此，本发明提供一种半导体封装结构，可以增加天线结构的设计灵活性，以解决上述问题。
根据本发明的第一方面，公开一种半导体封装结构，包括：
半导体晶粒；
第一再分布层结构，形成在所述半导体晶粒的非主动表面上；
天线结构，包括：
第一天线元件，形成在所述第一再分布层结构中；以及
第一绝缘层，覆盖所述第一再分布层结构；
第二绝缘层，形成在所述第一绝缘层上；
第二天线元件，形成在所述第二绝缘层上，并与所述第二绝缘层直接接触。
本发明提供的半导体封装由于包括：一种半导体封装结构，包括：半导体晶粒；第一再分布层结构，形成在所述半导体晶粒的非主动表面上；天线结构，包括：第一天线元件，形成在所述第一再分布层结构中；以及第一绝缘层，覆盖所述第一再分布层结构；第二绝缘层，形成在所述第一绝缘层上；第二天线元件，形成在所述第二绝缘层上，并与所述第二绝缘层直接接触。本发明第一绝缘层和第二绝缘层形成多层结构，这样可以提供比单层的绝缘层更好的控制厚度。因此可以增加天线结构的设计灵活性，以获得所需的介电常数(Dk)和所需的耗散因子(Df)。
附图说明
图1是根据一些实施例的示例性半导体封装结构的截面图。
图2是根据一些实施例的示例性半导体封装结构的截面图。
图3是根据一些实施例的示例性半导体封装结构的截面图。
图4是根据一些实施例的示例性半导体封装结构的截面图。
图5是根据一些实施例的示例性半导体封装结构的截面图。
图6是根据一些实施例的示例性半导体封装结构的截面图。
具体实施方式
以下描述为本发明实施的较佳实施例。以下实施例仅用来例举阐释本发明的技术特征，并非用来限制本发明的范畴。本发明的范围应当参考后附的权利要求来确定。
下面将参考特定实施例并且参考某些附图来描述本发明，但是本发明不限于此，并且仅由权利要求限制。所描述的附图仅是示意性的而并非限制性的。在附图中，为了说明的目的，一些元件的尺寸可能被夸大，而不是按比例绘制。在本发明的实践中，尺寸和相对尺寸不对应于实际尺寸。
图1是根据一些实施例的示例性半导体封装结构10的截面图。在一些实施例中，半导体封装结构10是晶圆级(wafer-level)半导体封装结构，并且是倒装芯片(flip-chip)半导体封装结构。如图1所示，根据一些实施例，半导体封装结构10安装在基底(图未示)上。例如，半导体封装结构可以是系统单芯片(SOC，system-on-chip)封装结构。此外，基底可以包括印刷电路板(PCB，printed circuit board)并且可以由聚丙烯(PP，polypropylene)形成。
或者，基底(base)是封装基板。半导体封装结构10通过接合(bonding)工艺安装到基底上。例如，半导体封装结构10包括导电结构150，导电结构150通过接合工艺安装在基底上并且电连接到基底。在一些实施例中，如图1所示，每个导电结构150包括导电凸块结构，例如铜凸块或焊料凸块结构。或者，每个导电结构150包括导电柱结构，导电线结构或导电膏结构。
在一些实施例中，半导体封装结构10还包括半导体晶粒(die)100，例如系统单芯片(SOC，system-on-chip)晶粒。例如，SOC晶粒可以包括微控制器(MCU，microcontroller)，微处理器(MPU，microprocessor)，电源管理集成电路(PMIC，power managementintegrated circuit)，全球定位系统(GPS，global positioning system)设备或射频(RF，radio frequency)设备或上述这些的任何组合。应注意，集成在半导体封装结构10中的半导体晶粒的数量不限于实施例中公开的数量。
在一些实施例中，半导体晶粒100具有第一侧和与第一侧相对的第二侧。更具体地，半导体晶粒100的第一侧具有非主动表面100a(也称为后表面，或被动表面)，并且半导体晶粒100的第二侧具有主动表面100b(也称为前表面)。半导体晶粒100的焊盘101设置在主动表面100b上并且电连接到半导体晶粒100的电路(图未示)。在一些实施例中，半导体晶粒100的焊盘101属于最上面的金属层。应当注意，集成在半导体封装结构10中的半导体晶粒的数量不限于本实施例中所公开的数量，例如可以设置为1个，2个，3个或更多。
在一些实施例中，半导体封装结构10还包括围绕半导体晶粒100的模塑料(molding compound)层108。在一些实施例中，模塑料层108可由环氧树脂，树脂，可模塑聚合物或类似的材料形成。模塑料层108可以在基本上为液体时施加，然后可以通过化学反应固化，例如在环氧树脂或树脂中固化。在一些其他实施例中，模塑料层108可以是作为能够围绕半导体晶粒100设置的凝胶或可延展固体施加的紫外(UV，ultraviolet)或热固化聚合物，然后可以通过UV或热固化工艺固化。模塑料层108可以用模具(图未示)固化。
在一些实施例中，半导体封装结构10还包括形成在半导体晶粒100和模塑料层108下方的再分布层(RDL，redistribution layer)结构106。RDL结构106也称为扇出(fan-out)结构。RDL结构106设置在半导体晶粒100的主动表面100b上并通过焊盘101电连接到半导体晶粒100。此外，导电结构150安装在RDL结构106上并且电耦合到RDL结构106，使得导电结构150是通过RDL结构106与模塑料层108和半导体晶粒100分隔开。因此，导电结构150不与模塑料层108和半导体晶粒100接触。
在一些实施例中，RDL结构106包括设置在金属间电介质(IMD，inter-metaldielectric)层102中的一个或多个导电迹线(例如导电迹线103等)。更具体地，在一些实施例中，导电迹线103设置在IMD层102的第一层级并且至少一个导电迹线103的电耦合到半导体晶粒100。此外，导电迹线105设置在与IMD层102的第一层级不同的第二层级。此外，导电迹线105中的至少一个导电迹线105电耦合到一个或多个导电结构150，使得导电结构150经由RDL结构106电耦合到半导体晶粒100。
在一些实施例中，IMD层102包括从半导体晶粒100的主动表面100b连续堆栈的第一子介电层102a和第二子介电层102b，使得导电迹线103形成在半导体晶粒100中。第一子介电层102a和导电迹线105形成在第二子介电层102b中。应当注意，图1中所示的RDL结构106的导电迹线的数量和子介电层的数量仅是示例，并不是对本发明的限制。本实施例中导电迹线的数量和子介电层的数量可以根据需要设置。
在一些实施例中，IMD层102由有机材料形成，该有机材料包括聚合物基底材料，非有机材料，其包括氮化硅(SiNX)，氧化硅(SiOX)，石墨烯等。例如，第一子电介质层102a和第二子电介质层102b由聚合物基材制成。在一些其他实施例中，IMD层102是高k介电层(k是介电层的介电常数)。在一些其他实施例中，IMD层102可以由光敏材料形成，光敏材料包括干膜光致抗蚀剂或胶带膜。
在一些实施例中，半导体封装结构10还包括形成在模塑料层108中并穿过模塑料层108的一个或多个通孔结构110。通孔结构110电耦合到RDL结构106的导电迹线103。通孔结构110可以称为穿过绝缘通孔(TIV，throughinsulator via)并且由铜形成。因此通孔结构110也可称为导电通孔。
在一些实施例中，半导体封装结构10还包括形成在半导体晶粒100和模塑料层108上方的RDL结构120。RDL结构120可以具有与RDL结构106类似的结构，并且也称为扇出结构。在一些实施例中，半导体晶粒100的非主动表面100a经由粘附层114(有时称为晶粒附着膜(die attach film))粘附到RDL结构120，使得半导体晶粒100和围绕半导体晶粒100的模塑料层108插入在RDL结构106和RDL结构120之间。
在一些实施例中，RDL结构120设置在模塑料层108和半导体晶粒100上，此外RDL结构120包括IMD层121和IMD层121中的导电迹线(图未示)。IMD层121可以是单层或多层结构。用于形成IMD层121的方法和材料可以与用于形成IMD层102的方法和材料相同或相似。类似地，用于形成RDL结构120的导电迹线的方法和材料可以与用于RDL结构106的导电迹线103和105的方法和材料相同或相似。换句话说，用于形成RDL结构106的工艺可以用于形成RDL结构120。
在一些实施例中，半导体封装结构10还包括在半导体封装结构100中的一个或多个天线112，并且一个或多个天线112电耦合到半导体晶粒100。更具体地，在一些实施例中，天线112形成在模塑料层108中，位于模塑料层108中的至少一个通孔结构110设置在半导体晶粒100和天线112之间。天线112经由RDL结构106的导电迹线103中的至少一个电连接到半导体晶粒100。在一些实施例中，天线112是偶极(dipole)天线。在一些实施例中，用于形成天线112的方法和材料可以与用于形成通孔结构110的方法和材料相同或相似。此外本实施例中还可以设置天线112，并且将天线112安装在模塑料层108中，可以进一步提高天线的密度，以适应更广泛的需求，提高设计的灵活性，并且进一步减小空间占用，从而减小封装的尺寸。并且第一天线元件130a和第二天线元件130b用于向上发送信号，天线112用于向侧面发送信号，从而使得半导体封装结构具有更多的信号发送方向，以适应更广泛的需求。同时天线112安装在模塑料层108中可以方便使用更短的线路连接到半导体晶粒100，降低布线的复杂性，提高信号传输效率。本实施例中第一天线元件130a和第二天线元件130b的上下位置相对应，或者上下位置向重合，或者第一天线元件130a在第二天线元件130b的正上方(第二天线元件130b在第一天线元件130a的正下方)，并且两者大小形状可以一样。其中本实施例中正上方或正下方的意思可以理解为，在俯视角度(透视)去看，两者的投影(例如在水平上的投影)至少有部分重迭，并且优选的两者的大部分区域重迭，或更具体的至少两者的中心位置重迭；或者也可以理解为，正上方或正下方就是排除了两者的投影完全不重迭(或俯视角度去看两者完全不重迭)的情况。
在一些实施例中，半导体封装结构10还包括形成在半导体晶粒100上并且电耦合到半导体晶粒100的天线结构。更具体地，该天线结构包括一个或多个天线130，例如贴片天线。每个天线130(例如贴片天线)包括第一天线元件130a和第二天线元件130b，第一天线元件130a和第二天线元件130b通过绝缘迭层(stack)彼此分开。在一些实施例中，天线结构中的绝缘迭层包括覆盖RDL结构120的绝缘层122和形成在绝缘层122上的绝缘层124。
在一些实施例中，天线130的第一天线元件130a嵌入在RDL结构120的IMD层121中，使得第一天线元件130a形成在模塑料层108和绝缘层122之间。天线130的第二天线元件130b形成在绝缘层122上并与在绝缘层122上的绝缘层124直接接触。
在一些实施例中，形成在模塑料层122中的通孔结构110将第一天线元件130a和RDL结构106的导电迹线103中的至少一个进行电耦合，使得半导体晶粒100电耦合到天线130(第一天线元件130a)。在一些实施例中，第一天线元件130a可以由RDL结构120的至少一个导电迹线形成。在这些情况下，用于形成第一天线元件130a的方法和材料可以与用于形成RDL结构106的IMD层102中的导电迹线103和105相同或类似。
绝缘层122和124形成在半导体晶粒100的非主动表面100a上方的RDL结构120和模塑料层108上。因此，RDL结构120将半导体晶粒100与绝缘层122和124分隔开。在一些实施例中，绝缘层122和124用作贴片(patch)天线(即天线130)的谐振器(resonator)。当然绝缘迭层还可以包括除了绝缘层122和124之外的其他层，整个绝缘迭层可以作为天线130(包括第一天线元件130a和第二天线元件130b)的谐振器或共振腔体。因此，绝缘层122和124的厚度T1取决于天线130的所需的介电常数(Dk，dielectricconstant)和所需的耗散因子(Df，dissipation factor，也称为损耗角正切(losstangent))。在一些实施例中，厚度T1在约10μm至约100μm的范围内。此外，本实施例中，也可以在第二天线元件130b(或绝缘层124)上形成覆盖第二天线元件130b的保护层，以保护第二天线元件130b，并且加强第二天线元件130b与绝缘迭层的连接，防止脱落等。此外保护层与绝缘层122(或绝缘层124)可以具有不同的Dk和Df，因此可以根据天线的需求，调整保护层的厚度，使保护层达到期望的厚度，从而增加设计的灵活性。
在一些实施例中，绝缘层122和124由相同材料制成，并且界面(interface)I1形成在绝缘层122和124之间。在这些情况下，绝缘层122和124可以由模塑料材料制成。这样可以方便制造。此外，用于形成绝缘层122和124的方法和材料可以与用于形成模塑料层108的方法和材料相同或相似。绝缘层122和124形成多层结构，这样可以提供比单层绝缘层(单层结构)更好的控制厚度。因此可以增加天线结构的设计灵活性，以获得所需的介电常数(Dk)和所需的耗散因子(Df)。本实施例中可以根据天线结构的要求，更加灵活的调整多层结构的绝缘迭层(例如包括绝缘层122和124)的厚度(例如绝缘层124的Dk和Df比绝缘层122的更大或更小)，例如在绝缘层122制造完成后，可以根据天线130的需求，对之后制造的绝缘层124的厚度(例如绝缘层124的Dk和Df比绝缘层122的更大或更小)进行调整，从而提高设计灵活性，方便制造，适应不同的需求。
或者，绝缘层122和124由不同材料制成，以形成混合(hybrid)或异质(heterogeneous)绝缘迭层。在这些情况下，绝缘层122可以由模塑料材料制成，绝缘层124可以由聚合物制成，例如聚酰亚胺，Ajinomoto TM增强膜(ABF，AjinomotoTM Build-upFilm)，聚苯并恶唑(PBO，PolyBenzOxazole)，苯并环丁烯(BCB，BenzoCycloButene)等。类似地，使用混合或异质绝缘迭层作为贴片天线的谐振器提供了更好的厚度控制。此外，由于混合或异质绝缘迭层中的不同的层具有各自的介电常数(Dk)和各自的耗散因子(Df)，因此可以进一步增加天线结构的设计灵活性，以获得所需的介电常数(Dk)和所需的耗散因子(Df)。因此，可以在不改变器件的运行带宽(operating bandwidth)的情况下减小第一天线元件130a和第二天线元件130b之间的绝缘迭层的厚度T1，从而减小封装尺寸。具体的，由于混合或异质绝缘迭层中的不同的层具有各自的介电常数(Dk)和各自的耗散因子(Df)，例如绝缘层122和124由不同材料制成，绝缘层122和124具有不同的Dk和Df，因此可以使得第一天线元件130a和第二天线元件130b之间的谐振器(例如绝缘层122和124的绝缘迭层)的Dk和Df可以自由的调整(例如相对于仅设有绝缘层122时)，从而增加设计的灵活性，以适应不同的需求。此外在先前技术中，例如第一天线元件130a和第二天线元件130b之间仅设有绝缘层122，那么第一天线元件130a和第二天线元件130b之间的厚度或距离需要较大(例如200μm)才可以达到天线的工作需求(例如达到指定的运行带宽)。而本发明中在第一天线元件130a和第二天线元件130b之间加入和与绝缘层122材料不同的绝缘层124，并且由于绝缘层122和124由不同材料制成(绝缘层122和124具有不同的Dk和Df)，例如绝缘层124具有更小或更大的Dk和Df(相对于绝缘层122)，因此达到同样的指定的运行带宽时(相对于仅有绝缘层122时)，绝缘迭层(包括绝缘层122和124)的厚度可以控制的更小，例如80μm等(或一天线元件130a和第二天线元件130b之间的厚度或距离可以更小，例如80μm等)。例如绝缘层122的厚度减小之后使用绝缘层124补充，而补充的绝缘层124的厚度会比绝缘层122的减小的部分更薄，因此第一天线元件130a和第二天线元件130b之间的厚度或距离将会减小。从而减小半导体封装结构的整体厚度，以减少半导体封装结构的尺寸或高度。这样还可以使第一天线元件130a和第二天线元件130b材料选择的空间更大，减小天线的损耗。
应当注意，第一天线元件130a和第二天线元件130b之间的绝缘迭层中的绝缘层的数量不限于图1所示的实施例中公开的数量。图2是根据本发明的一些实施例的示例性半导体封装结构20的截面图。为简洁起见，可以省略下文中与先前参考图1描述的那些相同或相似的实施例的元件的描述。在该实施例中，半导体封装结构20类似于图1所示的半导体封装结构10，除了第一天线元件130a和第二天线元件130b之间的绝缘迭层还包括形成在绝缘层124上的绝缘层126之外。在一些实施例中，包括绝缘层122，124和126的绝缘迭层的厚度T2在约10μm至约100μm的范围内。在一些实施例中，厚度T2基本上等于图1中所示的厚度T1。
在一些实施例中，绝缘层122，124和126由相同材料制成，其中界面I1形成在绝缘层122和124之间，界面I2形成在绝缘层124和126之间。在这种情况下，绝缘层122，124和126可以由模塑料制成。此外，用于形成绝缘层122，124和126的方法和材料可以与用于形成模塑料层108的方法和材料相同或相似。本实施例中可以根据天线结构的要求，更加灵活的调整多层结构的绝缘迭层(例如包括绝缘层122，124和126)的厚度，例如在绝缘层122制造完成后，可以根据天线130的需求，对之后制造的绝缘层124，126的厚度进行调整，从而提高设计灵活性，方便制造，适应不同的需求。
可选地，绝缘层122，124和126中的至少两个由相同或不同的材料制成，以便形成混合或异质绝缘迭层。例如，绝缘层122可以由模塑料材料制成，绝缘层124可以由聚合物制成，例如聚酰亚胺，ABF，PBO，BCB等，绝缘层126可以由聚合物制成，例如聚酰亚胺，ABF，PBO，BCB等。采用这种方式，可以更加灵活的调整绝缘迭层的Dk和Df，从而灵活的控制绝缘迭层的厚度，例如可以将厚度控制的更小，不仅提高了设计的灵活性，适应不同的需求，而且还可以进一步减小半导体封装结构的高度或尺寸。
图3是根据本发明的一些实施例的示例性半导体封装结构30的截面图。为简洁起见，可以省略下文中与先前参考图1描述的那些相同或相似的实施例的元件的描述。在该实施例中，半导体封装结构30类似于图1中所示的半导体封装结构10。与半导体封装结构10不同的是，半导体封装结构30中的绝缘层122具有穿过绝缘层122的气隙(air-gap)开口123。此外，当绝缘迭层具有更多层结构时，例如具有绝缘层122，124和126时(如图2所示)，气隙开口123还可以穿过更多层的绝缘层，例如在图2所示的情况下，可以穿过绝缘层122和124；当然在这种情况下，气隙开口123也可以仅穿过绝缘层122，而不穿过绝缘层124(当然也不穿过绝缘层126)。此外本实施例中，气隙开口123也可以不穿透绝缘层122，例如气隙开口123的上(和/或下)由绝缘层122覆盖，这样也可以减少Dk和Df，以及自由调整绝缘迭层的厚度。
在一些实施例中，气隙开口123由绝缘层124覆盖，并且气隙开口123的位置与第一天线元件130a和第二天线元件130b相对应，这样第一天线元件130a形成在气隙开口123的正下方(例如两者之间的中心位置重合)或下方，第二天线元件130b形成在气隙开口123的正上方(例如两者之间的中心位置重合)或上方。在一些实施例中，从俯视角度透视来看，气隙开口123为沟槽开口并且具有基板上与第二天线元件130b相同的形状(当然尺寸大小可以不同，例如两者形状相似大小不同)。在这种情况下，气隙开口123的宽度可以与第二天线元件130b的宽度基本相同或不同(例如从俯视角度透视看气隙开口的形状123和第二天线元件130b的形状均为矩形时)。例如，如图3所示，气隙开口123的宽度可以大于第二天线元件130b的宽度(例如从俯视角度透视看气隙开口的形状123和第二天线元件130b的形状均为矩形时)。本实施例中，从俯视角度看，气隙开口123可以是矩形，多边形，圆形或其他形状，第一天线元件130a可以是矩形，多边形，圆形或其他形状，第二天线元件130b可以是矩形，多边形，圆形或其他形状。从俯视角度透视看，气隙开口123的形状与第一天线元件130a或第二天线元件130b的形状可以相同或者不同，例如气隙开口123的形状可以与第一天线元件130a的形状不同，同时与第二天线元件130b的形状也不同，或者气隙开口123的形状可以与第一天线元件130a或第二天线元件130b其中一个相同，与另一个不同。第一天线元件130a与第二天线元件130b的形状也可以不同，或者可以相同。第一天线元件130a与第二天线元件130b的大小尺寸也可以不同，或者可以相同。并且从俯视角度看，第二天线元件130b可以将气隙开口123全部遮挡(也即第二天线元件130b的大小尺寸大于气隙开口123的大小尺寸)，或者第二天线元件130b可以未全部遮挡气隙开口123，而是仅遮挡了气隙开口123的一部分(也即第二天线元件130b的大小尺寸小于气隙开口123的大小尺寸)。本实施例中，可以选择为第二天线元件130b的大小尺寸小于气隙开口123的大小尺寸，并且第一天线元件130a的大小尺寸小于气隙开口123的大小尺寸，这样可以使第一天线元件130a和第二天线元件130b之间完全没有绝缘层等除空气之外的物体，从而降低天线损耗。在该实施例中，气隙开口123的介电常数(Dk)等于1和耗散因子(Df)等于零。因此，与图1所示的半导体封装结构10相比，第一天线元件130a和第二天线元件130b之间的绝缘迭层的介电常数(Dk)和耗散因子(Df)可以进一步减小。因此，可以提高天线效率，降低天线损耗。此外这种方式还可以更好的控制绝缘迭层的厚度，减小半导体封装结构的高度或尺寸。本实施例中气隙开口还可以设置在其他地方，例如不在第二天线元件130b的正下方的其他位置等等。此外，考虑到半导体封装的机械强度，气隙开口的数量可以无需设置太多，例如仅在有天线的位置下(或上)设置即可，每个天线的下(或上)可以仅设置一个(图3)或两个(图4)气隙开口，以保证半导体封装的机械强度较高。
应注意，绝缘层122中的气隙开口的数量不限于图3中所示的实施例中公开的数量。图4是根据本发明的一些实施例示例性半导体封装结构40的横截面图。为简洁起见，可以省略下文中与先前参考图1描述的那些相同或相似的实施例的元件的描述。在该实施例中，半导体封装结构40类似于图3中所示的半导体封装结构30，除了半导体封装结构40中的绝缘层122具有穿过绝缘层122的至少两个气隙开口之外。例如，绝缘层122包括两个彼此相邻并通过绝缘层122彼此分隔开的气隙开口123a和123b。
在一些实施例中，气隙开口123a和123b由绝缘层124覆盖并且位置与第一天线元件130a和第二天线元件130b相对应，使得第一天线元件130a形成在气隙开口123a和123b的正下方或下方，第二天线元件130b形成在气隙开口123a和123b的正上方或上方；具体来说，可以是气隙开口123a与123b的共同的中心位置(例如两者的中心对称点)与第一天线元件130a(第二天线元件130b)中心位置重合。在一些实施例中，从俯视角度透视看，气隙开口123a具有与第二天线元件130b的形状基本相同的形状(例如均为矩形或圆形等，但是两者的大小可以不同，例如第二天线元件130b的大小尺寸大于气隙开口123a的大小尺寸)，这样可以方便制造，提高生产效率，并且从俯视角度透视看，气隙开口123b具有与气隙开口123a基本相同的形状，这样可以方便制造，提高生产效率，当然两者也可以具有不同的形状。此外气隙开口123b具有与气隙开口123a的大小尺寸也可以相同或不同。在一些实施例中，气隙开口123a和123b是通孔开口，沟槽开口或它们的组合。此外，半导体封装结构中，有一些第一天线元件130a和第二天线元件130b之间的气隙开口可以是一个，另一些第一天线元件130a和第二天线元件130b之间的气隙开口可以是两个，或更多的数量，也就是说第一天线元件130a和第二天线元件130b之间气隙开口的数量可以自由调整，并且数量可以不同。
图5是根据本发明的一些实施例的示例性半导体封装结构50的截面图。为简洁起见，可以省略下文中与先前参考图1和图3描述的那些相同或相似的实施例的元件的描述。在该实施例中，半导体封装结构50类似于图3中所示的半导体封装结构30，除了图3中所示的气隙开口123由绝缘填充物125代替之外。类似地，绝缘填充物125由绝缘层124覆盖，绝缘填充物125穿过绝缘层122，并且绝缘填充物125的位置与第一天线元件130a和第二天线元件130b相对应，使得第一天线元件130a形成在绝缘填充物125的正下方或下方，并且第二天线元件130b形成在绝缘填充物125的正上方或上方。在一些实施例中，通过用不同于绝缘层122和124的介电材料填充沟槽开口(未示出)来形成绝缘填充物125。在一些实施例中，绝缘填充物125是低k(k是介电常数值)材料或陶瓷材料。类似于图3中所示的气隙开口123，从俯视角度看，绝缘填充物125具有与第二天线元件130b的形状基本相同的形状。在这种情况下，绝缘填充物125的宽度可以与第二天线元件130b的宽度基本相同或不同。例如，如图5所示，绝缘填充物125的宽度可以大于第二天线元件130b的宽度。在该实施例中，与图1所示的半导体封装结构10相比，包括绝缘填充物125的混合或异质绝缘迭层的介电常数(Dk)可以进一步减小。因此，可以提高天线效率。本实施例中，可以认为相当于在图3中的实施例的气隙开口123中加入了填充物(即绝缘填充物125)。另外，与图3中所示的半导体封装结构30相比，包括绝缘填充物125的混合或异质绝缘迭层的机械强度可以进一步增加，保证半导体结构的稳定性和牢固，从而增加整个半导体封装结构的机械强度。
应注意，绝缘层122中的绝缘填充物的数量不限于图5中所示的实施例中所公开的数量。图6是根据根据本发明的一些实施例示例性半导体封装结构60的横截面视图。为简洁起见，可以省略下文中与先前参考图1，图4和图5描述的那些相同或相似的实施例的元件的描述。在该实施例中，半导体封装结构60类似于图4中所示的半导体封装结构40，除了图4中所示的气隙开口123a和123b分别由绝缘填充物代替之外。例如，绝缘层122包括彼此相邻并通过绝缘层122彼此分隔开的两个绝缘填充物125a和125b。本实施例中，可以认为相当于在图4中的实施例的气隙开口123a和123b中加入了填充物(即绝缘填充物125a和125b)。
类似地，绝缘填充物125a和125b由绝缘层124覆盖，绝缘填充物125a和125b穿过绝缘层122，并且绝缘填充物125a和125b的位置与第一天线元件130a和第二天线元件130b相对应，使得形成第一天线元件130a在绝缘填充物125a和125b的正下方或下方，第二天线元件130b形成在绝缘填充物125a和125b的正上方或上方。用于形成绝缘填充物125a和125b的方法和材料可以与用于形成绝缘填充物125的的方法和材料相同或相似。绝缘填充物125a和125b的材料可以相同或不同。此外，绝缘填充物125a和125b的材料与绝缘层122的材料不同，与绝缘层124的材料也不同。在一些实施例中，绝缘填充物125a具有与第二天线元件130b的形状基本相同的形状。从俯视透视图看，绝缘填充物125b具有与绝缘填充物125a的形状基本相同的形状。在一些实施例中，绝缘填充物125形成在绝缘层122中形成的通孔开口(未示出)，沟槽开口(未示出)或通孔开口与沟槽开口的组合中。本实施例的这种方式可以增加绝缘迭层的机械强度，保证半导体结构的稳定性和牢固，增加半导体封装结构的机械强度。
根据前述实施例，半导体封装结构设计为在半导体封装结构中制造多层绝缘结构或混合或异质绝缘迭层和天线。多层绝缘结构或混合或异质绝缘迭层用作贴片天线的谐振器并提供更好的厚度控制，从而可以增加天线结构的设计灵活性，并且获得所需的介电常数(Dk)和所需的耗散因子(Df)。而且，可以在不改变器件的运行带宽的情况下减小谐振器的厚度，从而减小封装尺寸。
本领域的技术人员将容易地观察到，在保持本发明教导的同时，可以做出许多该装置和方法的修改和改变。因此，上述公开内容应被解释为仅由所附权利要求书的界限和范围所限制。

Claims (13)

1.一种半导体封装结构，其特征在于，包括：
半导体晶粒；
第一再分布层结构，形成在所述半导体晶粒的非主动表面上；
天线结构，包括：
第一天线元件，形成在所述第一再分布层结构中；以及
第一绝缘层，覆盖所述第一再分布层结构；
第二绝缘层，形成在所述第一绝缘层上；
第二天线元件，形成在所述第二绝缘层上，并与所述第二绝缘层直接接触；
其中所述第一天线元件与所述第二天线元件的大小形状相同且上下位置重合，并且均未与所述半导体晶粒重合。
2.如权利要求第1项所述的半导体封装结构，其特征在于，所述天线结构还包括位于所述第一绝缘层与所述第二绝缘层之间的第三绝缘层，以形成在所述第一绝缘层与所述第三绝缘层之间的第一界面，以及在所述第二绝缘层与所述第三绝缘层之间的第二界面。
3.如权利要求2所述的半导体封装结构，其特征在于，所述第一绝缘层，第二绝缘层和第三绝缘层中的至少两个由相同或不同的材料制成。
4.如权利要求1所述的半导体封装结构，其特征在于，在所述第一绝缘层和所述述第二绝缘层之间形成界面，并且其中所述第一绝缘层和所述第二绝缘层由相同或不同的材料制成。
5.如权利要求1所述的半导体封装结构，其特征在于，还包括：
模塑料层，围绕所述半导体晶粒；
第二再分布层结构，形成在所述半导体晶粒的主动表面上并覆盖所述模塑料层；
第二天线，形成在所述模塑料层中，并通过所述第二再分布层结构电耦合到所述半导体晶粒；以及
通孔结构，形成在所述模塑料层中并且电耦合在所述第一天线元件和所述第二再分布层结构之间。
6.如权利要求5所述的半导体封装结构，其特征在于，所述第一天线是贴片天线，所述第二天线是偶极天线。
7.如权利要求5所述的半导体封装结构，其特征在于，还包括通过所述第二再分布层结构电耦合到所述半导体晶粒的导电结构。
8.如权利要求1所述的半导体封装结构，其特征在于，还包括：
气隙开口，穿过所述第一绝缘层，并位于所述第二天线元件的正下方；
其中所述第二绝缘层覆盖所述气隙开口。
9.如权利要求8所述的半导体封装结构，其特征在于，所述气隙开口具有与所述第二天线元件的形状相同的形状。
10.如权利要求8所述的半导体封装结构，其特征在于，所述气隙开口包括第一气隙开口和与所述第一气隙开口相邻的第二气隙开口，所述第二天线元件位于所述第一气隙开口和所述第二气隙开口的正上方。
11.如权利要求10所述的半导体封装结构，其特征在于，所述第二气隙开口具有与所述第一气隙开口的形状相同的形状。
12.如权利要求1或8所述的半导体封装结构，其特征在于，还包括：
绝缘填充物，穿过所述第一绝缘层，并位于所述第二天线元件的正下方；
其中所述第二绝缘层覆盖所述绝缘填充物。
13.如权利要求12所述的半导体封装结构，其特征在于，所述绝缘填充物由低k材料或陶瓷材料制成。
CN201910397870.XA 2019-04-17 2019-05-14 半导体封装结构 Active CN110491864B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US62/670,922 2018-05-14
US16/387,306 2019-04-17
US16/387,306 US20190348747A1 (en) 2018-05-14 2019-04-17 Innovative air gap for antenna fan out package

Publications (2)

Publication Number Publication Date
CN110491864A CN110491864A (zh) 2019-11-22
CN110491864B true CN110491864B (zh) 2022-01-11

Family

ID=79251229

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910397870.XA Active CN110491864B (zh) 2019-04-17 2019-05-14 半导体封装结构

Country Status (1)

Country Link
CN (1) CN110491864B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111180403B (zh) * 2019-12-31 2021-04-09 江苏长电科技股份有限公司 一种带石墨烯层散热的封装结构及其制造方法
CN113808957B (zh) * 2021-09-17 2024-05-03 成都奕成集成电路有限公司 芯片封装方法、芯片封装结构及电子设备
CN116230558B (zh) * 2023-05-08 2023-07-07 盛合晶微半导体(江阴)有限公司 单极化空气耦合天线封装结构及制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10354964B2 (en) * 2017-02-24 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated devices in semiconductor packages and methods of forming same
US10867938B2 (en) * 2017-09-25 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure

Also Published As

Publication number Publication date
CN110491864A (zh) 2019-11-22

Similar Documents

Publication Publication Date Title
TWI700808B (zh) 半導體封裝結構
CN110491863B (zh) 半导体封装结构
CN110690200B (zh) 半导体封装结构
EP3091571B1 (en) Fan-out package structure including a conductive shielding layer
TWI710073B (zh) 具有天線的半導體封裝及其製造方法
EP3413347A1 (en) Semiconductor package having discrete antenna device
US20170040266A1 (en) Fan-out package structure including antenna
US20170236790A1 (en) Semiconductor Device on Leadframe with Integrated Passive Component
CN110491864B (zh) 半导体封装结构
TWI723885B (zh) 半導體封裝
US20190198434A1 (en) Semiconductor packaging structure with antenna assembly
CN112310061A (zh) 半导体封装结构
TWI789768B (zh) 天線模組及其製造方法暨電子裝置
TWI842142B (zh) 電子裝置
TW202301739A (zh) 電子裝置及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant