TW201947710A - 封裝載板結構及其製造方法 - Google Patents

封裝載板結構及其製造方法 Download PDF

Info

Publication number
TW201947710A
TW201947710A TW107116326A TW107116326A TW201947710A TW 201947710 A TW201947710 A TW 201947710A TW 107116326 A TW107116326 A TW 107116326A TW 107116326 A TW107116326 A TW 107116326A TW 201947710 A TW201947710 A TW 201947710A
Authority
TW
Taiwan
Prior art keywords
conductive
insulating substrate
layer
circuit layer
disposed
Prior art date
Application number
TW107116326A
Other languages
English (en)
Other versions
TWI675441B (zh
Inventor
謝育忠
簡俊賢
陳裕華
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to TW107116326A priority Critical patent/TWI675441B/zh
Priority to US16/028,440 priority patent/US10937723B2/en
Application granted granted Critical
Publication of TWI675441B publication Critical patent/TWI675441B/zh
Publication of TW201947710A publication Critical patent/TW201947710A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/40—Structural association with built-in electric component, e.g. fuse
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/004—Printed inductances with the coil helically wound around an axis without a core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0066—Printed inductances with a magnetic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Abstract

封裝載板結構包含絕緣基板、第一線路層、第二線路層、導電通孔、第一導電墊、第二導電墊、第一絕緣層、第一導電結構、第二導電結構以及封裝層。第一和第二線路層分別位於絕緣基板的上表面和下表面。導電通孔貫穿絕緣基板且電性連接第一線路層與第二線路層。第一導電墊和第二導電墊電性連接第一線路層。第一絕緣層覆蓋絕緣基板並暴露出第一及第二導電墊。第一和第二導電結構分別位於第一和第二導電墊上。第二導電結構的高度大於第一導電結構的高度。封裝層覆蓋絕緣基板之下表面與側壁。

Description

封裝載板結構及其製造方法
本發明係關於一種封裝載板結構及製造封裝載板結構的方法。
隨著更輕更複雜之電子裝置的需求日趨強烈，在這樣的趨勢下，需要更小、更輕和有更高封裝效率(Packaging Efficiency)來滿足晶片封裝的要求。一般業界常用的封裝切割技術為：先將晶片基板切割成多個晶片結構後，將這些晶片結構安置在作為封裝基底的基板上，此時晶片結構中的導電結構係相對於基板設置。接著，例用封裝層將這些晶片結構與基板一起密封，再利用蝕刻製程使得晶片結構中的導電結構暴露出來。然後，將位於兩相鄰晶片結構間的封裝層及基板切割以形成多個晶片封裝結構。然而，上述方法的製程較複雜、時間較長、成本較高，且容易導致成品良率低等缺點。
因此，非常需要一種改良之封裝載板結構與晶片封裝結構，以及其製造方法，可以滿足晶片封裝結構具有更小、更輕與更高密度的線路設計，並且解決上述習知技術 的製程較複雜、時間較長以及成本較高的問題，以達到高封裝效率、簡化製程、縮短時間、降低成本並提高成品良率的目的。
有鑑於此，本發明之一目的在於提出一種封裝載板結構與晶片封裝結構，以及可解決上述問題的製造方法。
為了達到上述目的，本發明之一態樣是提供封裝載板結構。此封裝載板結構包含一絕緣基板、一第一線路層、一第二線路層、至少一導電通孔、多個第一導電墊、多個第二導電墊、一第一絕緣層、多個第一導電結構、多個第二導電結構以及一封裝層。絕緣基板具有一上表面及與其相對之一下表面。第一線路層設置於絕緣基板的上表面。第二線路層設置於絕緣基板的下表面。導電通孔貫穿絕緣基板並電性連接第一線路層和第二線路層。第一導電墊設置於絕緣基板的上表面上並電性連接第一線路層。第二導電墊設置於絕緣基板的上表面上並電性連接第一線路層。第一絕緣層設置於絕緣基板的上表面上並暴露出第一導電墊及第二導電墊。第一導電結構設置於第一導電墊上，且各個第一導電結構具有一第一高度。第二導電結構設置於第二導電墊上，且各個第二導電結構具有一第二高度，其中第二高度大於第一高度。封裝層覆蓋絕緣基板的下表面及絕緣基板之一側壁。
根據本發明一實施方式，封裝載板結構更包含 一介電層覆蓋上表面、下表面、第一線路層和第二線路層。
根據本發明一實施方式，介電層包含多個導電盲孔。這些導電盲孔設置於第一線路層上並電性連接第二導電結構。
根據本發明一實施方式，封裝載板結構更包含一第二絕緣層。此第二絕緣層覆蓋絕緣基板的下表面，且第二絕緣層夾設於絕緣基板與封裝層之間。
根據本發明一實施方式，第一導電結構及第二導電結構為焊球或導電柱。
根據本發明一實施方式，第二導電墊圍繞第一導電墊。
根據本發明一實施方式，第一高度為300um至600um，且第二高度為60um至150um。
根據本發明一實施方式，上述至少一導電通孔可為多個導電通孔，且部分的第一線路層、部分的第二線路層與多個導電通孔構成一電感。
根據本發明一實施方式，封裝載板結構更包含一電容，其設置於絕緣基板的上表面，且電容電性連接第一線路層。
本發明之另一態樣是提供封裝載板結構的製造方法，包含以下步驟：首先，提供一封裝基板，此封裝基板包含多個載板單元，其中各個載板單元包含一絕緣基板、一第一線路層、一第二線路層、至少一導電通孔、多個第一導電墊、多個第二導電墊、一第一絕緣層、多個第一導電結構 以及多個第二導電結構。絕緣基板具有一上表面及與其相對之一下表面。第一線路層設置於絕緣基板的上表面。第二線路層設置於絕緣基板的下表面。導電通孔貫穿絕緣基板並電性連接第一線路層和第二線路層。第一導電墊設置於絕緣基板的上表面上，並電性連接第一線路層。第二導電墊設置於絕緣基板的上表面上，並電性連接第一線路層。第一絕緣層設置於絕緣基板的上表面上並暴露出第一導電墊及第二導電墊。第一導電結構設置於第一導電墊上，且各個第一導電結構具有一第一高度。多個第二導電結構設置於第二導電墊上。各個第二導電結構具有一第二高度，且第二高度大於第一高度。接著，將封裝基板黏附於一膠帶上，其中膠帶完全覆蓋第一導電結構及第二導電結構。切割黏附在膠帶上的封裝基板，使得任兩相鄰的載板單元之間具有一第一間隙。然後，形成一封裝層覆蓋各個載板單元並填充第一間隙。切割位於第一間隙的封裝層，以在膠帶上形成多個封裝載板結構，使得任兩相鄰的封裝載板結構之間具有一第二間隙。移除膠帶。
根據本發明一實施方式，各個第一間隙為300um至1000um。
根據本發明一實施方式，各個第二間隙為100um至300um。
根據本發明一實施方式，各個封裝載板結構更包含一第二絕緣層。第二絕緣層覆蓋絕緣基板的下表面，且第二絕緣層夾設於絕緣基板與封裝層之間。
本發明之又一態樣是提供封裝載板結構的製造方法，包含以下步驟：首先，首先，提供一封裝基板，此封裝基板包含多個載板單元，其中各個載板單元包含一絕緣基板、一第一線路層、一第二線路層、至少一導電通孔、多個第一導電墊、多個第二導電墊、一第一絕緣層、多個第一導電結構以及多個第二導電結構。絕緣基板具有一上表面及與其相對之一下表面。第一線路層設置於絕緣基板的上表面。第二線路層設置於絕緣基板的下表面。導電通孔貫穿絕緣基板並電性連接第一線路層和第二線路層。第一導電墊設置於絕緣基板的上表面上，並電性連接第一線路層。第二導電墊設置於絕緣基板的上表面上，並電性連接第一線路層。第一絕緣層設置於絕緣基板的上表面上並暴露出第一導電墊及第二導電墊。第一導電結構設置於第一導電墊上，且各個第一導電結構具有一第一高度。接著，將封裝基板黏附於一膠帶上，其中膠帶完全覆蓋第一導電結構。切割黏附在膠帶上的封裝基板，使得任兩相鄰的載板單元之間具有一第一間隙。然後，形成一封裝層覆蓋各個載板單元並填充第一間隙。切割位於第一間隙的封裝層，以形成第二間隙。接著，移除膠帶。在移除膠帶後，形成多個第二導電結構於第二導電墊上，以形成多個封裝載板結構，其中各個第二導電結構具有一第二高度，且第二高度大於第一高度。
根據本發明一實施方式，各個第一間隙為300um至1000um。
根據本發明一實施方式，各個第二間隙為 100um至300um。
根據本發明一實施方式，各個封裝載板結構更包含一第二絕緣層覆蓋絕緣基板的下表面，且第二絕緣層夾設於絕緣基板與封裝層之間。
10、50‧‧‧封裝載板結構
20‧‧‧晶片封裝結構
110‧‧‧絕緣基板
111‧‧‧上表面
113‧‧‧下表面
115‧‧‧側壁
120‧‧‧第一線路層
130‧‧‧第二線路層
140‧‧‧導電通孔
141‧‧‧內壁
142‧‧‧導電連接層
150‧‧‧介電層
150a‧‧‧頂表面
150b‧‧‧底表面
152‧‧‧導電盲孔
160‧‧‧第一導電墊
170‧‧‧第二導電墊
180‧‧‧第一絕緣層
190‧‧‧第一導電結構
200‧‧‧封裝基板
201‧‧‧載板單元
210‧‧‧第二導電結構
220‧‧‧封裝層
230‧‧‧第二絕緣層
240‧‧‧膠帶
300‧‧‧封裝基板
301‧‧‧載板單元
410‧‧‧晶片
420‧‧‧電路板
510‧‧‧電容
512‧‧‧電容介電層
520‧‧‧電感
521‧‧‧導電通孔
524‧‧‧第一線路層
526‧‧‧第二線路層
d1‧‧‧第一間隙
d2‧‧‧第二間隙
h1‧‧‧第一高度
h2‧‧‧第二高度
M1、M2‧‧‧金屬層
A-A’‧‧‧剖線
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖繪示本發明之一實施方式之封裝載板結構的剖面示意圖。
第2A~2E圖繪示本發明之一實施方式之製造封裝載板結構方法中各製程階段的剖面示意圖。
第3A~3F圖繪示本發明之另一實施方式之製造封裝載板結構方法中各製程階段的剖面示意圖。
第4圖繪示本發明之一封裝載板結構應用例的剖面示意圖。
第5圖繪示本發明之另一封裝載板結構應用例的剖面示意圖。
第6圖繪示第5圖中電感的立體示意圖。
為了使本揭示內容的敘述更加詳盡與完備，下文針對了本發明的實施態樣與具體實施例提出了說明性的描述；但這並非實施或運用本發明具體實施例的唯一形式。 以下所揭露的各實施例，在有益的情形下可相互組合或取代，也可在一實施例中附加其他的實施例，而無須進一步的記載或說明。
在以下描述中，將詳細敘述許多特定細節以使讀者能夠充分理解以下的實施例。然而，可在無此等特定細節之情況下實踐本發明之實施例。在其他情況下，為簡化圖式，熟知的結構與裝置僅示意性地繪示於圖中。
本發明之一態樣是提供一種封裝載板結構。第1圖繪示本發明之一實施方式之封裝載板結構10的剖面示意圖。如第1圖所示，封裝載板結構10包含絕緣基板110、第一線路層120、第二線路層130、至少一導電通孔140、多個第一導電墊160、多個第二導電墊170、第一絕緣層180、多個第一導電結構190、多個第二導電結構210以及封裝層220。絕緣基板110具有上表面111以及與上表面111相對的下表面113。絕緣基板110例如是硬質絕緣基板，比如是玻璃基板、陶瓷基板、藍寶石基板或石英基板，但不限於此。絕緣基板110覆蓋在後續封裝的晶片上，可以對晶片提供較佳的保護效果。
請參閱第1圖，首先，在絕緣基板110中形成所需要的通孔，由絕緣基板110上表面111貫穿至下表面113。在一些實施方中，形成通孔的方法包含，但不限於此，可利用雷射鑽孔、化學鑽孔、機械鑽孔的方式從絕緣基板110的上表面111穿透至下表面113以形成通孔。接著在通孔內填入導電材質，以形成導電通孔140。更具體的說，導電通孔 140之一內壁141具有一導電連接層142。此導電連接層142沿內壁141延伸並電性連接第一線路層120和第二線路層130。在另一實施例中，導電連接層142亦可填滿通孔。導電連接層142的材質例如可為銅或其他具導電性的材料，例如銀、鎳、錫或鋁等，但不限於此。
第一線路層120設置於絕緣基板110的上表面111，而第二線路層130設置於絕緣基板110的下表面113。在多個實施例中，第一線路層120和第二線路層130的材質例如可為銅或其他具導電性的材料，例如銀、鎳、錫或鋁，但不限於此。以下簡述根據本發明多個實施方式之形成第一線路層120的方法。首先，在絕緣基板110的上表面上形成導電性材料層，例如銀、鎳、錫或鋁，接著在導電性材料層上形成例如是乾膜的光阻層(圖未示)，而光阻層再經由微影製程而圖案化露出部分的導電性材料層。以光阻層為罩幕進行蝕刻而圖案化導電性材料層。之後，再進行光阻層的移除製程而形成第一線路層120。在其他實施方式中，可於形成第一線路層120之前，先在絕緣基板110上形成晶種層(seed layer)(圖未示)。晶種層可為單層結構或是由不同材料之子層所組成的多層結構，例如可為包含鈦層以及位於鈦層上的銅層之金屬層，或者是化鍍鈀銅層等，但不限於此。晶種層的形成方法包括但不限於物理方式，例如濺鍍鈦銅，或者化學方式，例如化鍍鈀銅層。此外，形成第二線路層130的方法可以與形成第一線路層120的方法相同。導電通孔140可以跟第一線路層120與第二線路層130分開製作。在另一實 施例中，導電通孔140亦可以跟第一線路層120與第二線路層130同時製作。
請參閱第1圖，可以選擇性地形成介電層150覆蓋絕緣基板110的上表面111、下表面113、第一線路層120和第二線路層130，並填充導電通孔140。如第1圖所示，介電層150具有一頂表面150a及與其相對之一底表面150b，且頂表面150a和底表面150b分別對應位於絕緣基板110之上表面111上和下表面113下。在多個實施例中，介電層150之材質可包含有機材料、樹脂、樹脂片(Prepreg)、玻璃纖維、ABF(Ajinomoto Build-up Film)薄膜或感光型介電材料(Photoimageable Dielectric，PID)等。舉例來說，樹脂可為酚醛樹脂、環氧樹脂、聚醯亞胺樹脂或聚四氟乙烯。在一些實施方式中，形成介電層150的方法例如可為層壓(Lamination)、塗佈、旋塗或其他合適的製程。本發明之另一實施例亦可製作多層的介電層，以及介電層之間的線路層。
請繼續參閱第1圖，設置多個第一導電墊160與多個第二導電墊170。多個第一導電墊160可設置於絕緣基板110的上表面111上，並電性連接第一線路層120，且多個第二導電墊170可設置於絕緣基板110的上表面111上，並電性連接第一線路層120。在另一實施例中，多個第一導電墊160與多個第二導電墊170亦可跟第一線路層120為同一層線路層，或者是第一線路層120的一部分。在變化實施例中，第一導電墊160和第二導電墊170的材質例如可為銅 或其他具導電性的材料，例如銀、鎳、錫、金、鋁或其合金。在一些實施方式中，於上視圖中，第二導電墊170可環繞第一導電墊160，且這些第一導電墊160及第二導電墊170的排列可例如為矩陣狀、同心圓狀或上述之組合。在一些實施方式中，形成第一導電墊160和第二導電墊170的方法可以與形成第一線路層120的方法相同。藉由上述的結構可以製作出所需的重佈線路(Redistribution line)結構。此外，在封裝載板結構10包含介電層150的實施方式中，多個第一導電墊160可設置於介電層上150的頂表面150a上，並電性連接第一線路層120，且多個第二導電墊170可設置於介電層150的頂表面150a上，並電性連接第一線路層120。
如第1圖所示，第一絕緣層180設置於絕緣基板110的上表面111上且暴露出上述多個第一導電墊160及多個第二導電墊170。此外，在封裝載板結構10包含介電層150的實施方式中，第一絕緣層180設置於介電層150之頂表面150a上並暴露出上述多個第一導電墊160及多個第二導電墊170。在多個實施例中，第一絕緣層180的材質可為防焊材料，也可為樹脂材料，例如環氧樹脂。或者，第一絕緣層180之材質也可與上述介電層150的材質相同。在一些實施方式中，形成第一絕緣層180的方法可例如為貼合、印刷或塗佈等方式。
請繼續參閱第1圖，多個第一導電結構190對應設置於上述多個第一導電墊160上，且各個第一導電結構190具有第一高度h1。多個第二導電結構210對應設置於上 述多個第二導電墊170上，且各個第二導電結構210具有第二高度h2，其中第二高度h2大於第一高度h1。在某些實施方式中，第一高度h1為300um至600um，例如可為310um、330um、350um、370um、390um、410um、430um、450um、470um、490um、510um、530um、550um、570um或590um。在某些實施方式中，第二高度h2為60um至150um，例如可為65um、70um、75um、80um、85um、90um、95um、100um、110um、120um、130um或140um。在一些實施方式中，上述多個第一導電結構190及多個第二導電結構210可為焊球或導電柱，例如是錫球、銅導電柱或其複合結構。在多個實施例中，第一導電結構190及第二導電結構210的材質可為錫、銅或其他具導電性的材料，例如銀、鎳、金、鋁或其合金。此外，在多個實施方式中，介電層150包含多個導電盲孔152，且這些導電盲孔152設置於第一線路層120上並電性連接第二導電結構210。在一實施例中，導電盲孔152的材質可以和第一線路層120或第二線路層130的材質相同或不同，例如可為銅、銀、鎳、錫或鋁，但不限於此。
如第1圖所示，設置封裝層150覆蓋絕緣基板110的下表面113與側壁115。在某些實施方式中，封裝載板結構10還可選擇性地包含第二絕緣層230覆蓋絕緣基板110的下表面113或是介電層150的底表面150b，且此第二絕緣層230可避免或減少封裝載板結構10產生翹曲問題。在包含第二絕緣層230的實施方式中，封裝層220係覆蓋第二 絕緣層230及絕緣基板110的側壁115。更具體的說，第二絕緣層230可夾設於絕緣基板110與封裝層220之間，或者第二絕緣層230夾設於介電層150與封裝層220之間。在一些實施方式中，形成第二絕緣層230的方法可與形成第一絕緣層180的方法相同。在不包含第二絕緣層230的實施方式中，封裝層220係直接覆蓋絕緣基板110的下表面或介電層150的底表面150b及絕緣基板110的側壁115。更詳細的說，封裝層220僅暴露出第一絕緣層180、第一導電結構190以及第二導電結構210。
本發明之另一態樣是提供一種封裝載板結構的製造方法。下文將依序介紹本發明之製造封裝載板結構10的各種方法，且為了便於比較各實施方式之相異處並簡化說明，在下文之各實施方式中使用相同的符號標注相同的元件，且主要針對各實施方式之相異處進行說明，而不再對重覆部分進行贅述。第2A~2E圖繪示本發明之一實施方式之製造封裝載板結構10方法中各製程階段的剖面示意圖。
請參閱第2A圖，首先，提供封裝基板200，此封裝基板200包含多個載板單元201。具體的說，各個載板單元201包含絕緣基板110、第一線路層120、第二線路層130、至少一導電通孔140、多個第一導電墊160、多個第二導電墊170、第一絕緣層180、多個第一導電結構190以及多個第二導電結構210。更詳細的說，絕緣基板110具有上表面111及與上表面111相對的下表面113。第一線路層120設置於絕緣基板110的上表面111，而第二線路層130設 置於絕緣基板110的下表面113。導電通孔140由絕緣基板110的上表面111貫穿至下表面113，並電性連接第一線路層120和第二線路層130。上述多個第一導電墊160設置於絕緣基板110的上表面111上，並電性連接第一線路層120。上述多個第二導電墊170設置於絕緣基板110的上表面111上，並電性連接第一線路層120。第一絕緣層180設置於絕緣基板110的上表面111上並暴露出上述多個第一導電墊160及多個第二導電墊170。多個第一導電結構190對應設置於第一導電墊160上，且各個第一導電結構190具有第一高度h1。多個第二導電結構210對應設置於第二導電墊170上，且各個第二導電結構210具有第二高度h2，其中第二高度h2大於第一高度h1。封裝基板200的製造方法可對照參考第1圖的說明。
請繼續參閱第2A圖，在某些實施方式中，載板單元201可更包含第二絕緣層230覆蓋介電層150的底表面150b或絕緣基板110的下表面113。
接著，請參閱第2B圖，將封裝基板200黏附於膠帶240上。更具體的說，將如第2A圖所示之的封裝基板200翻轉使絕緣基板110的上表面111朝下壓合至一膠帶240，因此，膠帶240會覆蓋所有的第一導電結構190及第二導電結構210。此外，更詳細的說，由於膠帶240具有彈性，所以所有的第一導電結構190和第二導電結構210都會沒入膠帶240中。在多個實施例中，膠帶240可以為藍膜UV膠帶(blue tape)。
請參閱第2C圖，切割黏附在膠帶240上的封裝基板200，使得任兩相鄰的多個載板單元201之間具有第一間隙d1。在多個實施例中，可使用刀輪切割、雷射切割或水刀切割來實現此操作。在一實施例中，例如可以使用一刀輪切割形成一間隙後，然後拉伸膠帶240，擴大間隙寬度，以形成所需的第一間隙d1。在另一實施例中，例如可以使用厚度較厚的刀輪切割，直接形成所需的第一間隙d1。在一些實施方式中，第一間隙d1可為300um至1000um，例如可為350um、400um、450um、500um、550um、600um、650um、700um、750um、800um、850um、900um或950um，但不限於此。
然後，請參閱第2D圖，形成封裝層220覆蓋各個載板單元201並填充上述多個第一間隙d1。在載板單元201包含第二絕緣層230的實施方式中，第二絕緣層230可夾設於介電層150與封裝層220之間或絕緣基板110與封裝層220之間。
請參閱第2E圖，切割位於第一間隙d1的封裝層220，以在膠帶240上形成多個封裝載板結構10。在多個實施例中，可使用刀輪切割、雷射切割或水刀切割來實現此操作。在多個實施方式中，於切割後，在膠帶240上之任兩相鄰的封裝載板結構10之間具有第二間隙d2，且各個第二間隙d2可為100um至300um，例如可為110um、130um、150um、170um、190um、210um、230um、250um、270um或290um，但不限於此。其中，第一間隙d1較佳是大於或 等於第二間隙d2。
最後，移除膠帶240，以形成多個封裝載板結構10，如第1圖所示。在一些實施方式中，當膠帶240為藍膜UV膠帶時，可藉由紫外線的照射，使得藍膜UV膠帶中的高分子鏈結構硬化，進而降低其黏著性而能夠方便、清潔地剝除。依據載板單元201包含第二絕緣層230的實施方式，可以理解的是，封裝載板結構10的第二絕緣層230覆蓋介電層150的底表面150b或絕緣基板110的下表面113，且第二絕緣層230可夾設於介電層150與封裝層220之間或絕緣基板110與封裝層220之間。
第3A~3F圖繪示本發明之另一實施方式之製造封裝載板結構10方法中各製程階段的剖面示意圖。
請參閱第3A圖，首先，提供封裝基板300，此封裝基板300包含多個載板單元301。須說明的是，第3A圖所繪示之載板單元301類似於第2A圖所繪示之載板單元201，然而，載板單元301與載板單元201的不同之處在於：第3A圖所繪示之載板單元301不包含設置於第二導電墊170上的多個第二導電結構210。在某些實施方式中，載板單元301也可包含第二絕緣層230覆蓋介電層150的底表面150b或絕緣基板110的下表面113。
接著，請參閱第3B圖，將封裝基板300黏附於膠帶240上。更具體的說，將如第3A圖所示之的封裝基板300翻轉使絕緣基板110的上表面111朝下壓合至一膠帶240，因此，膠帶240係覆蓋所有的第一導電結構190。此 外，更詳細的說，由於膠帶240具有彈性，所以所有的第二導電墊170會沒入膠帶240中，且膠帶240會進一步地接觸所有的第二導電墊170。在多個實施例中，膠帶240可以為藍膜UV膠帶(blue tape)。在此實施例中，由於膠帶240僅跟第一導電結構190與第二導電墊170接觸，未接觸第二導電結構210，高低落差較小，因此有較佳的附著性，在後續切割製程亦可以有較佳的良率。
請參閱第3C圖，切割黏附在膠帶240上的封裝基板300，使得任兩相鄰的多個載板單元301之間具有第一間隙d1。在多個實施例中，可使用刀輪切割、雷射切割或水刀切割來實現此操作。在一實施例中，例如可以使用一刀輪切割形成一間隙後，然後拉伸膠帶240，擴大間隙寬度，以形成所需的第一間隙d1。在另一實施例中，例如可以使用厚度較厚的刀輪切割，直接形成所需的第一間隙d1。在一些實施方式中，第一間隙d1為300um至1000um，例如可為350um、400um、450um、500um、550um、600um、650um、700um、750um、800um、850um、900um或950um。
然後，請參閱第3D圖，形成封裝層220覆蓋各個載板單元301並填充上述多個第一間隙d1。在載板單元301包含第二絕緣層230的實施方式中，第二絕緣層230係夾設於介電層150與封裝層220之間或絕緣基板110與封裝層220之間。
請參閱第3E圖，切割位於第一間隙d1的封裝層 220，以形成第二間隙d2。在多個實施例中，可使用刀輪切割、雷射切割或水刀切割來實現此操作。在多個實施方式中，於切割後所形成的第二間隙d2為100um至300um，例如可為110um、130um、150um、170um、190um、210um、230um、250um、270um或290um。其中，第一間隙d1較佳是大於或等於第二間隙d2。
接著，移除膠帶240，以形成多個如第3F圖所繪示之結構。在一些實施方式中，當膠帶240為藍膜UV膠帶時，可藉由紫外線的照射，使得藍膜UV膠帶中的高分子鏈結構硬化，進而降低其黏著性而能夠方便、清潔地剝除。
在移除膠帶240後，對應形成多個第二導電結構210於第二導電墊170上，以形成多個如第1圖所示之封裝載板結構10。具體的說，各個第二導電結構210具有第二高度h2，且第二高度h2大於第一高度h1。在載板單元301包含第二絕緣層230的實施方式中，可以理解的是，封裝載板結構10的第二絕緣層230係覆蓋介電層150的底表面150b或絕緣基板110的下表面113，且第二絕緣層230夾設於介電層150與封裝層220之間或絕緣基板110與封裝層220之間。
第4圖繪示本發明之晶片封裝結構20應用例的剖面示意圖。請參閱第4圖，可以在如第1圖所示之封裝載板結構10中焊接至少一晶片410於第一導電結構190上，接著，將上述封裝載板結構10倒裝至一電路板420上，使得晶片410夾設於第一導電結構190與電路板420之間。然後， 可選擇性地在封裝載板結構10與電路板420之間填入流動性較佳的封裝材料。更具體來說，係將封裝載板結構10的第二導電結構210焊接在電路板420上。在某些實施方式中，第一導電結構190的第一高度h1與晶片410之厚度的總和實質上大於或等於第二導電結構210的第二高度h2。在多個實施例中，晶片410例如可以是主動元件(active element)或晶片模組(chip module)、數位電路或類比電路等積體電路的電子元件(electronic components)、動態隨機存取記憶體(DRAM)元件、靜態隨機存取記憶體(SRAM)元件、光電元件(opto-electronic devices)或微機電系統(Micro Electro Mechanical Systems,MEMS)等，但不以此為限。晶片410繪示僅以示意，實際長寬高尺寸依照產品需求調整。
第5圖繪示本發明之另一晶片封裝結構應用例的剖面示意圖。第5圖所繪示之封裝載板結構類似於第1圖所繪示之封裝載板結構10，然而，第5圖所示之封裝載板結構20還可包含電容510。具體來說，電容510係由一電容介電層512夾置於兩金屬層M1和M2之間而形成，且電容512可藉由導電盲孔152電性耦合至第二導電墊170或第一線路層120。電容介電層512的材料可以包括氧化鋁(Aluminium oxide，Al2O3)、氮化鋁(Aluminium nitride，AlN)、氧化矽(Silicon oxide，SiO2)、氮化矽(Silicon nitride，Si3N4)、氧化鉿(Hafnium dioxide，HfO2)、氧化鋯(Zirconium dioxide，ZrO2)、氧化鑭(Lanthanum oxide，La2O3)、其他類似的金屬 氧化物材料、金屬氮化物材料或其他適宜的高介電材料(high-K material)。此外，封裝載板結構20也可包含電感520，電感520的示例性排列可參考第6圖所繪示之電感520的立體示意圖。請同時參考第5圖及第6圖，詳細的說，電感520包含多個導電通孔521、一第一導電層524及一第二導電層526，第一導電層524可以是第一線路層120的一部分或者跟第一線路層120為同一層或不同層，第二導電層526可以是第二線路層130的一部分或者跟第二線路層130為同一層或不同層。其中導電通孔521係由絕緣基板110之上表面111穿透至下表面113；另外，可選擇性地形成薄膜磁層共型覆蓋導電通孔521的外壁及絕緣基板110之上表面111及下表面113的一部分；第一導電層524設置在上表面111；以及第二導電層526設置在下表面113。第6圖中的之A-A’剖線係對應至如第5圖繪示之電感520的剖面圖。由第一導電層524、第二導電層526與多個導電通孔521構成內埋螺旋狀(solenoid)的立體電感，或者是第一線路層120的一部分、第二線路層130的一部分與多個導電通孔521構成內埋螺旋狀的立體電感。
本發明之封裝載板結構，使用不同高度的第一與第二導電結構，可使絕緣基板覆蓋晶片，將晶片設置在絕緣基板與電路板之間，可以增進晶片的密封性與可靠度，同時也可以增進晶片的使用壽命。此外，在絕緣基板的上下表面設置第一、第二線路層與導電通孔，可以進一步地增進重佈線路的立體化，使得第一、第二線路層設計更彈性且更密 集，進而縮小封裝載板結構的尺寸。另外，在封裝載板結構內設置埋入式電容與埋入式電感，可以進一步滿足電路設計的需求。
相較於習知技術的製造方法，本發明之封裝載板結構的製造方法可以減少蝕刻封裝層以暴露出導電結構的製程，以降低製程的複雜度、減少製程時間以及降低成本。此外，本發明之製造封裝載板結構的方法還可以避免封裝載板結構因蝕刻造成的各種缺陷，以提高產品良率。另外，在封裝載板結構內設置埋入式電容與埋入式電感，可以跟絕緣基板的導電通孔與線路層一起製作，進而降低製作成本。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (19)

  1. 一種封裝載板結構，包含：一絕緣基板，具有一上表面及與該上表面相對之一下表面；一第一線路層，設置於該絕緣基板的該上表面；一第二線路層，設置於該絕緣基板的該下表面；至少一導電通孔，貫穿該絕緣基板，並電性連接該第一線路層和該第二線路層；多個第一導電墊，設置於該絕緣基板的該上表面，並電性連接該第一線路層；多個第二導電墊，設置於該絕緣基板的該上表面，並電性連接該第一線路層；一第一絕緣層，設置於該絕緣基板的該上表面並暴露出該些第一導電墊及該些第二導電墊；多個第一導電結構，設置於該些第一導電墊上，各該第一導電結構具有一第一高度；多個第二導電結構，設置於該些第二導電墊上，各該第二導電結構具有一第二高度，且該第二高度大於該第一高度；以及一封裝層，覆蓋該絕緣基板之該下表面及該絕緣基板之一側壁。
  2. 如請求項1所述之封裝載板結構，更包含一介電層覆蓋該上表面、該下表面、該第一線路層和該第二線路層。
  3. 如請求項2所述之封裝載板結構，其中該介電層包含多個導電盲孔，該些導電盲孔設置於該第一線路層上並電性連接該些第二導電結構。
  4. 如請求項1所述之封裝載板結構，更包含一第二絕緣層覆蓋該絕緣基板之該下表面，且該第二絕緣層夾設於該絕緣基板與該封裝層之間。
  5. 如請求項1所述之封裝載板結構，其中該些第一導電結構及該些第二導電結構為焊球或導電柱。
  6. 如請求項1所述之封裝載板結構，其中該些第二導電墊圍繞該些第一導電墊。
  7. 如請求項1所述之封裝載板結構，其中該第一高度為300um至600um，且該第二高度為60um至150um。
  8. 如請求項1所述之封裝載板結構，其中該至少一導電通孔為多個導電通孔，且部分該第一線路層、部分該第二線路層與該些導電通孔構成一電感。
  9. 如請求項1所述之封裝載板結構，更包含一電容設置於該絕緣基板之該上表面，且該電容電性連接 該第一線路層。
  10. 一種封裝載板結構的製造方法，包含：提供一封裝基板，該封裝基板包含多個載板單元，其中各該載板單元包含：一絕緣基板，具有一上表面及與該上表面相對之一下表面；一第一線路層，設置於該絕緣基板的該上表面；一第二線路層，設置於該絕緣基板的該下表面；至少一導電通孔，貫穿該絕緣基板，並電性連接該第一線路層和該第二線路層；多個第一導電墊，設置於該絕緣基板的該上表面上，並電性連接該第一線路層；多個第二導電墊，設置於該絕緣基板的該上表面上，並電性連接該第一線路層；一第一絕緣層，設置於該絕緣基板的該上表面上並暴露出該些第一導電墊及該些第二導電墊；多個第一導電結構，設置於該些第一導電墊上，各該第一導電結構具有一第一高度；以及多個第二導電結構，設置於該些第二導電墊上，各該第二導電結構具有一第二高度，且該第二高度大於該第一高度；將該封裝基板黏附於一膠帶上，其中該膠帶完全覆蓋該些第一導電結構及該些第二導電結構；切割黏附在該膠帶上的該封裝基板，使得任兩相鄰的 該些載板單元之間具有一第一間隙；形成一封裝層覆蓋各該載板單元並填充該些第一間隙；切割位於該些第一間隙的該封裝層，以在該膠帶上形成多個封裝載板結構，使得任兩相鄰的該些封裝載板結構之間具有一第二間隙；以及移除該膠帶。
  11. 如請求項10所述之製造方法，其中提供該封裝基板包含下列步驟：提供一絕緣基板，具有一上表面及與該上表面相對之一下表面；於該絕緣基板上形成一第一線路層、一第二線路層與至少一導電通孔，該第一線路層設置於該絕緣基板的該上表面，該第二線路層設置於該絕緣基板的該下表面，至少一導電通孔，貫穿該絕緣基板，並電性連接該第一線路層和該第二線路層；於該絕緣基板上形成多個第一導電墊與多個第二導電墊，該多個第一導電墊設置於該絕緣基板的該上表面上，並電性連接該第一線路層，該多個第二導電墊設置於該絕緣基板的該上表面上，並電性連接該第一線路層；以及於該絕緣基板上形成多個第一導電結構與多個第二導電結構，該多個第一導電結構設置於該些第一導電墊上，各該第一導電結構具有一第一高度，該多個第二導電結構設置於該些第二導電墊上，各該第二導電結構具有一第二 高度，且該第二高度大於該第一高度。
  12. 如請求項10所述之製造方法，其中各該第一間隙為300um至1000um。
  13. 如請求項10所述之製造方法，其中各該第二間隙為100um至300um。
  14. 如請求項10所述之製造方法，其中各該封裝載板結構更包含一第二絕緣層覆蓋該絕緣基板之該下表面，且該第二絕緣層夾設於該絕緣基板與該封裝層之間。
  15. 一種封裝載板結構的製造方法，包含：提供一封裝基板，該封裝基板包含多個載板單元，其中各該載板單元包含：一絕緣基板，具有一上表面及與該上表面相對之一下表面；一第一線路層，設置於該絕緣基板的該上表面；一第二線路層，設置於該絕緣基板的該下表面；至少一導電通孔，貫穿該絕緣基板並電性連接該第一線路層和該第二線路層；多個第一導電墊，設置於該絕緣基板的該上表面上，並電性連接該第一線路層；多個第二導電墊，設置於該絕緣基板的該上表面上，並電性連接該第一線路層； 一第一絕緣層，設置於該絕緣基板的該上表面上並暴露出該些第一導電墊及該些第二導電墊；以及多個第一導電結構，設置於該些第一導電墊上，各該第一導電結構具有一第一高度；將該封裝基板黏附於一膠帶上，其中該膠帶完全覆蓋該些第一導電結構；切割黏附在該膠帶上的該封裝基板，使得任兩相鄰的該些載板單元之間具有一第一間隙；形成一封裝層覆蓋各該載板單元並填充該些第一間隙；切割位於該些第一間隙的該封裝層，以形成多個第二間隙；移除該膠帶；以及在移除該膠帶後，形成多個第二導電結構於該些第二導電墊上，以形成多個封裝載板結構，其中各該第二導電結構具有一第二高度，且該第二高度大於該第一高度。
  16. 如請求項15所述之製造方法，其中提供該封裝基板包含下列步驟：提供一絕緣基板，具有一上表面及與該上表面相對之一下表面；於該絕緣基板上形成一第一線路層、一第二線路層與至少一導電通孔，該第一線路層設置於該絕緣基板的該上表面，該第二線路層設置於該絕緣基板的該下表面，至少一導電通孔，貫穿該絕緣基板，並電性連接該第一線路層 和該第二線路層；於該絕緣基板上形成多個第一導電墊與多個第二導電墊，該多個第一導電墊設置於該絕緣基板的該上表面上，並電性連接該第一線路層，該多個第二導電墊設置於該絕緣基板的該上表面上，並電性連接該第一線路層；以及於該絕緣基板上形成多個第一導電結構，該多個第一導電結構設置於該些第一導電墊上，各該第一導電結構具有一第一高度。
  17. 如請求項15所述之製造方法，其中各該第一間隙為300um至1000um。
  18. 如請求項15所述之製造方法，其中各該第二間隙為100um至300um。
  19. 如請求項15所述之製造方法，其中各該封裝載板結構更包含一第二絕緣層覆蓋該絕緣基板之該下表面，且該第二絕緣層夾設於該絕緣基板與該封裝層之間。
TW107116326A 2018-05-14 2018-05-14 封裝載板結構及其製造方法 TWI675441B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107116326A TWI675441B (zh) 2018-05-14 2018-05-14 封裝載板結構及其製造方法
US16/028,440 US10937723B2 (en) 2018-05-14 2018-07-06 Package carrier structure having integrated circuit design and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107116326A TWI675441B (zh) 2018-05-14 2018-05-14 封裝載板結構及其製造方法

Publications (2)

Publication Number Publication Date
TWI675441B TWI675441B (zh) 2019-10-21
TW201947710A true TW201947710A (zh) 2019-12-16

Family

ID=68464876

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107116326A TWI675441B (zh) 2018-05-14 2018-05-14 封裝載板結構及其製造方法

Country Status (2)

Country Link
US (1) US10937723B2 (zh)
TW (1) TWI675441B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021048205A (ja) * 2019-09-17 2021-03-25 キオクシア株式会社 半導体装置の製造方法
US11450628B2 (en) * 2019-12-15 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure including a solenoid inductor laterally aside a die and method of fabricating the same
JP2021097129A (ja) * 2019-12-17 2021-06-24 イビデン株式会社 インダクタ内蔵基板

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3094069B2 (ja) * 1993-12-24 2000-10-03 日本特殊陶業株式会社 セラミックパッケージ本体の製造方法
US6242282B1 (en) * 1999-10-04 2001-06-05 General Electric Company Circuit chip package and fabrication method
JP2003273279A (ja) 2002-03-18 2003-09-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
TWI303870B (en) 2005-12-30 2008-12-01 Advanced Semiconductor Eng Structure and mtehod for packaging a chip
JP4912716B2 (ja) * 2006-03-29 2012-04-11 新光電気工業株式会社 配線基板の製造方法、及び半導体装置の製造方法
TW200931458A (en) * 2008-01-03 2009-07-16 Phoenix Prec Technology Corp Capacitors and method for manufacturing the same
US8963312B2 (en) * 2010-05-11 2015-02-24 Xintec, Inc. Stacked chip package and method for forming the same
US9159708B2 (en) * 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
CA2839560C (en) * 2011-06-16 2016-10-04 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Entropy coding of motion vector differences
US8486803B2 (en) 2011-10-13 2013-07-16 Alpha & Omega Semiconductor, Inc. Wafer level packaging method of encapsulating the bottom and side of a semiconductor chip
WO2013101131A1 (en) * 2011-12-29 2013-07-04 Intel Corporation Integrated inductor for integrated circuit devices
US8912670B2 (en) * 2012-09-28 2014-12-16 Intel Corporation Bumpless build-up layer package including an integrated heat spreader
JP6282425B2 (ja) * 2012-10-29 2018-02-21 新光電気工業株式会社 配線基板の製造方法
CN103857210A (zh) * 2012-11-28 2014-06-11 宏启胜精密电子(秦皇岛)有限公司 承载电路板、承载电路板的制作方法及封装结构
TWI487436B (zh) * 2013-05-10 2015-06-01 Unimicron Technology Corp 承載基板及其製作方法
US10418298B2 (en) * 2013-09-24 2019-09-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming dual fan-out semiconductor package
TWM477045U (en) * 2014-01-07 2014-04-21 Lee-Sheng Yen Package substrate
JP6335619B2 (ja) * 2014-01-14 2018-05-30 新光電気工業株式会社 配線基板及び半導体パッケージ
CN107973267B (zh) 2015-05-15 2020-08-21 风起科技股份有限公司 Cmos感测组件、cmos单晶片及制造方法
US9704825B2 (en) 2015-09-30 2017-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Chip packages and methods of manufacture thereof
US9653504B1 (en) 2015-11-03 2017-05-16 Omnivision Technologies, Inc. Chip-scale packaged image sensor packages with black masking and associated packaging methods
US10217690B2 (en) * 2015-11-30 2019-02-26 Kabushiki Kaisha Toshiba Semiconductor module that have multiple paths for heat dissipation
TWI602275B (zh) * 2016-10-14 2017-10-11 恆勁科技股份有限公司 封裝結構及其製作方法
US10541209B2 (en) * 2017-08-03 2020-01-21 General Electric Company Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof
US10163773B1 (en) * 2017-08-11 2018-12-25 General Electric Company Electronics package having a self-aligning interconnect assembly and method of making same

Also Published As

Publication number Publication date
US10937723B2 (en) 2021-03-02
TWI675441B (zh) 2019-10-21
US20190348356A1 (en) 2019-11-14

Similar Documents

Publication Publication Date Title
JP6110889B2 (ja) チップパッケージおよびその製造方法
TWI390692B (zh) 封裝基板與其製法暨基材
US7705245B2 (en) Electronic device substrate and its fabrication method, and electronic device and its fabrication method
US8168513B2 (en) Method for fabricating packaging substrate
US9054082B2 (en) Semiconductor package, semiconductor device, and method for manufacturing semiconductor package
US10199331B2 (en) Fabrication method of electronic package having embedded package block
JP4379102B2 (ja) 半導体装置の製造方法
TWI675441B (zh) 封裝載板結構及其製造方法
JP2007184438A (ja) 半導体装置
KR100622514B1 (ko) 회로 장치의 제조 방법
TWI538127B (zh) 封裝裝置及其製作方法
JP2011192726A (ja) 電子装置および電子装置の製造方法
KR100658022B1 (ko) 회로 장치의 제조 방법
TWI567894B (zh) 晶片封裝
KR20040027345A (ko) 회로 장치의 제조 방법
TWI602275B (zh) 封裝結構及其製作方法
KR100639737B1 (ko) 회로 장치의 제조 방법
CN110504238B (zh) 封装载板结构及其制造方法
JP3975969B2 (ja) ドライフィルムレジストのラミネート方法
JP4472481B2 (ja) 半導体装置およびその製造方法並びに積層型半導体装置
TWI399839B (zh) 內置於半導體封裝構造之中介連接器
JP2005116714A (ja) 半導体装置およびその製造方法
KR20220000610A (ko) 캐비티 내에 실장된 칩을 구비하는 적층 패키지 및 이의 제조 방법
CN117766472A (zh) 电子封装件及其制法
TWI398935B (zh) 晶片載板及其封裝結構與方法