TW201944176A - 曝光成孔薄型化埋入式線路卷式製造方法 - Google Patents
曝光成孔薄型化埋入式線路卷式製造方法Info
- Publication number
- TW201944176A TW201944176A TW107112326A TW107112326A TW201944176A TW 201944176 A TW201944176 A TW 201944176A TW 107112326 A TW107112326 A TW 107112326A TW 107112326 A TW107112326 A TW 107112326A TW 201944176 A TW201944176 A TW 201944176A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- circuit
- copper foil
- photosensitive
- manufacturing
- Prior art date
Links
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
本發明係一種曝光成孔薄型化埋入式線路卷式製造方法,包含以下步驟:在一複合銅箔的一第二銅箔層表面形成一第一線路層;在該第二銅箔層表面覆蓋一第一感光層;形成一連通該第一感光層表面及該第一線路層表面的盲孔,並在該第一感光層表面及各盲孔中的表面形成一導電材料層;在該導電材料層表面及盲孔中形成一第二線路層;蝕刻移除該第二銅箔層及未受該第二線路層覆蓋的導電材料層;由於本發明的方法係以卷對卷方式進行,提升製造效率,且該第一線路層埋入該第一感光層,因此避免該第一線路層產生損傷或斷線,提高線路製造良率。
Description
一種線路製造方法,尤指一種曝光成孔薄型化埋入式線路卷式製造方法。
消費性電子產品係多年來科技產業的發展重要趨勢之一,各種智慧型手機、平板電腦、顯示器等產品的需求量隨著普及率迅速提升,消費者不僅對於產品的品質要求提高,更多以輕薄短小,方便攜帶為主要流行趨勢。因此,廠商對於線路的製造效率、精細程度以及產品良率都必須不斷提升與進步。現有的線路製造方式一般來說包含以下步驟:取用一基板,該基板表面具有一銅箔層;在該銅箔層表面覆蓋一光阻層;對該光阻層執行曝光、顯影,以圖形化該光阻層並形成一線路遮罩;蝕刻該銅箔層,以移除未被該線路遮罩覆蓋的區域;移除該光阻層,露出該銅箔層形成之一線路層。
上述的現有線路製造方式係取用單片式的基板,各個步驟是由自動化機臺將該基板移動至執行各步驟的作業機臺間移動,移動過程耗費時間造成效率降低,且容易導致物料損傷。進一步來說,由於該線路層係一精密線路,該線路層在移除該光阻層線路遮罩後,係形成於基板的表面且凸出於該基板的表面,在進行後續製程中,可能受影響而斷線,導致良率降低。因此,現有線路製造方式勢必須進行進一步改良。
有鑑於現有的線路製造方式採用單片式製程,其流程效率較低,且良率低落,本發明提供一種曝光成孔薄型化埋入式線路卷式製造方法,包含以下步驟: 準備包含一第一銅箔層及一第二銅箔層的一複合銅箔,其中該第二銅箔層的厚度小於該第一銅箔層; 在該第二銅箔層表面形成一第一線路層; 在該第二銅箔層表面覆蓋一第一感光層,令該第一感光層包覆該第一線路層; 在該第一感光層表面形成盲孔,各該盲孔連通該第一感光層表面及該第一線路層表面; 在該第一感光層表面、各該盲孔的內壁及各該盲孔中的第一線路層表面形成一導電材料層; 移除該複合銅箔的該第一銅箔層; 在該導電材料層表面及各該盲孔中形成一第二線路層;; 蝕刻移除該第二銅箔層及未受該第二線路層覆蓋的導電材料層;其中該複合銅箔係卷式銅箔。
本發明採用卷對卷(Roll to Roll)的方式進行,該複合銅箔及流程中所用的乾膜光阻均以卷帶式提供,在流程中以成卷的方式進入製程機臺中,完成一次上述流程後,即可完成相較單片式製程複數倍面積之線路成品,有效提高製造效率,完成後則同樣以卷式方式收起,將線路包覆在感光層間,避免在運送過程中受到損傷,而且該第一線路層係埋入在該第一感光層中,並不會凸出於該第一感光層表面,因此降低在後續製程中受到影響導致線路斷線的機率,有效提升成品良率。
請參閱圖1所示,本發明的曝光成孔薄型化埋入式線路卷式製造方法包含以下步驟: 準備包含一第一銅箔層101及一第二銅箔層102的一複合銅箔10(S101),其中該第二銅箔層102的厚度小於該第一銅箔層101,且該複合銅箔10為一卷式銅箔; 在該第二銅箔層102表面形成一第一線路層11(S102); 在該第二銅箔層102表面覆蓋一第一感光層12(S103),使得該第一線路層11埋入該第一感光層12; 在該第一感光層12表面形成盲孔120,各該盲孔120連通該第一感光層12表面及該第一線路層11表面(S104); 在該第一感光層12表面、各該盲孔的內壁及各該盲孔120中的第一線路層11表面形成一導電材料層20(S105); 移除該複合銅箔10的該第一銅箔層101(S106); 在該導電材料層20表面及各該盲孔中形成一第二線路層21(S107); 蝕刻以移除該第二銅箔層102及未受該第二線路層21覆蓋的導電材料層20(S108)。
以下進一步詳細說明以上步驟的製造流程,請參閱圖2A~圖2O的剖面示意圖。
首先,如圖2A所示,步驟S101係準備該複合銅箔10,其中該第一銅箔層101的厚度小於該第二銅箔層102的厚度。
步驟S102係在該第二銅箔層102上形成該第一電路層11,此步驟進一步包含以下流程:如圖2B所示,先在該複合銅箔10上覆蓋一第一光阻層13;如圖2C所示,圖形化該第一光阻層13以形成該第一線路層遮罩13A;如圖2D所示,對該第二銅箔層102進行電鍍,以在該第二銅箔層102未受該第一線路層遮罩13A覆蓋的區域形成該第一線路層11。如圖2E所示,最後以光阻液移除該第一線路層遮罩13A,完成該第一線路層11的製造。
如圖2F所示,步驟S103係在該第一銅箔層101表面覆蓋該第一感光層12,使得該第一線路層11埋入該第一感光層12。
步驟S104係在第一在該第一感光層12表面形成盲孔120,此步驟進一步包含以下流程:如圖2G所示,在該第一感光層12表面上設置一光罩14,經由該光罩14對該第一感光層12進行曝光;如圖2H所示,再顯影該第一感光層12以形成盲孔120,且各該盲孔120係連通該第一感光層12的表面及該第一線路層11的表面。
如圖2I所示,步驟S105係以無電鍍的方式在該第一感光層12表面、各該盲孔120的內壁及各該盲孔120中的第一線路層11表面形成該導電材料層20,以準備進行製做第二線路層21的步驟。如圖2J所示,步驟S106係移除該第一銅箔層101。
步驟S107係在該導電材料層20表面及各該盲孔中形成一第二線路層21,此步驟進一步包含以下流程:如圖2K所示,首先在該導電材料層20表面覆蓋一第二光阻層23;如圖2L所示,圖形化該第二光阻層23以形成一第二線路層遮罩23A;如圖2M所示,接著電鍍該導電材料層20,在未受該第二線路層遮罩23A覆蓋的導電材料層20表面及各該盲孔120中形成該第二線路層21,在各該盲孔120中的第二線路層21係形成導通柱211,使該第一線路層11與該導電材料層20表面的第二線路層21電連接。如圖2N所示,最後以光阻液移除該第二線路層遮罩23A。
如圖2O所示,步驟S108係以蝕刻移除該第二銅箔層102,及未受該第二線路層21覆蓋的導電材料層20,如此一來,便完成製作該第一線路層11及該第二線路層21,以分別形成一第一層線路及一第二層線路。
較佳的,該第一感光層12及該第二感光層22分別係一感光性聚亞醯胺(Photosensitive Polyimide;PSPI),各該導電材料層20較佳為一銅層,且該第一光阻層13、第二光阻層23分別係卷式乾膜光阻。
本發明的曝光成孔薄型化埋入式線路卷式製造方法係採用卷對卷(Roll to Roll)的方式進行,該複合銅箔10、該第一光阻層13及該第二光阻層23均以卷帶式提供,在流程中以成卷的方式進入製成機臺中,完成一次上述各步驟後,即可完成相較單片式製程複數倍面積之線路成品,有效提高製造效率,完成製做後也能夠以卷式方式收起,將線路包覆在第一感光層12間,避免在運送過程中受到損傷,而且該第一線路層11係埋入在該第一感光層12中,並不會凸出於該第一感光層12表面,降低在後續製程中受到影響導致線路斷線的機率,因此有效提升成品良率。
進一步來說,本發明係以該第一感光層12做為第一線路層11及該第二線路層12間的絕緣層,由於其具有的感光特性,因此能夠經由透過光罩進行曝光並顯影的方式形成供設置該導通柱211的盲孔120。由於該光罩的成孔位置係相對形成線路層之線路層遮罩製作,能準確定位各該盲孔120形成之位置,相較傳統以鐳射鑽孔、機械鑽孔的方式在二線路層間的基材分別形成盲孔的方式,有效避免可能因機械或鐳射的精度不佳使得成孔位置不準確,導致第一線路層11及第二線路層21間的導通不良的缺點。
請參閱圖3所示,在本發明的第一較佳實施例中,係在已完成的第二線路層21上進一步形成一第三層線路。本較佳實施例包含以下步驟: 在該第一感光層12表面覆蓋一第二感光層22,使得該第二線路層21埋入該第二感光層22(S301); 在該第二感光層22表面形成盲孔220,各該盲孔220連通該第二感光層22表面及該第二線路層21表面(S302); 在該第二感光層22的表面、各該盲孔220的內壁及各該盲孔220中的第二線路層21表面形成一導電材料層20(S303); 在該導電材料層20表面及各該盲孔220中形成一第三線路層31(S304); 蝕刻以移除未受該第三線路層31覆蓋的導電材料層20(S305)。
為進一步詳細說明本較佳實施例的流程,請參閱圖4A~圖4H所示。
如圖4A所示,首先在步驟S301中,係在該第一感光層12表面覆蓋該第二感光層22,使得該第二線路層21埋入該第二感光層22。如圖4B所示,步驟S302係在該第二感光層22的表面形成盲孔220,且各該盲孔220連通該第二感光層22的表面及該第二線路層21表面;其中,此步驟的流程係先在該第二感光層22的表面上設置一光罩,透過該光罩對該第二感光層22進行曝光,再顯影該第二感光層22以形成盲孔220。
如圖4C所示,步驟S303係以無電鍍的方式在該第二感光層22表面、各該盲孔220的內壁及各該盲孔220中的第二線路層21表面形成一導電材料層30。其中,較佳的,該導電材料層30為一銅層。
步驟S304係在該導電材料層20表面及各該盲孔220中形成一第三線路層31,此步驟進一步包含以下流程。首先,如圖4D所示,在該第二感光層22表面的導電材料層20上覆蓋一第三光阻層32;如圖4E所示,圖形化該第三光阻層32,以形成一第三線路層遮罩32A;如圖4F所示,電鍍該第二感光層22表面的導電材料層30,以在該導電材料層30上及該各該盲孔220中形成該第三線路層31,其中各該盲孔220中的第三線路層31分別形成一導通柱311,使得第二線路層21及該導電材料層30表面的第三線路層31電性連接;如圖4G所示,以光阻液移除該第三線路層遮罩32A。如圖4H所示,步驟S305係以蝕刻移除未受該第三線路層31覆蓋的導電材料層20,完成第三層線路的製作。
在本發明的第二較佳實施例中,係提供一種在相近時間內完成二份相同線路的製造方法,包含以下步驟: 準備分別包含一第一銅箔層101及一第二銅箔層102的二複合銅箔10(S501),該第二銅箔層102的厚度小於該第一銅箔層101,且係在該二複合銅箔10的第一銅箔層101間以設置一膠和層40以相互黏合; 分別在該二第二銅箔層102表面形成一第一線路層11(S502); 分別在該二第二銅箔層102表面覆蓋一第一感光層12,使得該二第一線路層11分別埋入該二第一感光層12(S503); 分別在該二第一感光層12表面形成盲孔120,各該盲孔120連通該第一感光層12表面及該第一線路層11表面(S504); 分別在該二第一感光層12表面、各該盲孔120的內壁及各該盲孔120中的第一線路層11表面形成一導電材料層20(S505); 分別將該二第二銅箔層102與該二第一銅箔層101分離,取得二完成第一線路層11的第一感光層12(S506)。 分別對該二完成第一線路層11的第一感光層12進行以下步驟: 在該導電材料層20表面及各該盲孔120中形成一第二線路層21(S507); 蝕刻以移除該第二銅箔層102以及未受該第二線路層21覆蓋的導電材料層20(S508)。
為進一步詳細說明本較佳實施例的製作方法,請參閱圖6A~圖6H所示。
如圖6A所示,步驟S501係先準備該二複合銅箔10,其中該第一銅箔層101的厚度小於該第二銅箔層102厚度,且該二複合銅箔10的第一銅箔層101間設置該膠和層40以相黏合。進一步來說,該二複合銅箔10分別係卷式銅箔。
如圖6B所示,步驟S502係分別在該二銅箔層表面形成一第一線路層11。此步驟係先在各該第二銅箔層102表面覆蓋一第一光阻層,圖形化該第一光阻層以形成一第一線路層遮罩,然後電鍍該第二銅箔層102,最後移除該第一線路層遮罩,即完成該第一線路層11。
如圖6C所示,步驟S503係分別在該二第二銅箔層102表面覆蓋一第一感光層12,並將該第一線路層11埋入該第一感光層12。如圖6D所示,在步驟S504中係在該第一感光層12表面形成盲孔120。類似於步驟S104中在該第一感光層形成盲孔之方式,此步驟係根據該第一感光層12的感光特性,先在該第一感光層12表面設置一光罩,經由該光罩對該第一感光層12進行曝光後,移除該光罩並顯影該第一感光層12以形成盲孔120。
如圖6E所示,步驟S505係分別以無電鍍的方式在該二第一感光層12表面、各該盲孔120的內壁及各該盲孔120中的第一線路層11表面形成一導電材料層20,以準備進行製做第二層線路。如圖6F所示,步驟S506係分別將該二第二銅箔層102與該二第一銅箔層101之間分離,取得二份完成第一線路層11的第一感光層12。
在本較佳實施例中,係採用相對黏合的二複合銅箔10,並在製程中同時進行二複合銅箔10之製程,因此在步驟S506中將該二第一感光層12由該第二銅箔層102與該第一銅箔層101之間分離,及在相近時間內取得二份完成第一線路層11的第一感光層12,有效提升製造效率。
相似的,為完成第二線路層12,接著分別對該二第一感光層12進行製做第二線路層21的步驟。如圖6G所示,步驟S507係形成該第二線路層21,且包含以下步驟:首先在該導電材料層20表面覆蓋一第二光阻層,圖形化該第二光阻層以形成一第二線路層遮罩,接著電鍍該導電材料層20以在未受該第二線路層遮罩覆蓋的區域形成該第二線路層21,其中各該盲孔120中的第二線路層21係形成導通柱211,以電性連接該導電材料層20表面的第二線路層12及該第一線路層11。最後以光阻液移除該第二線路層遮罩。
如圖6H所示,最後在步驟S508中,以蝕刻移除該第二銅箔層102,以及未受該第二線路層21覆蓋的導電材料層20,完成製作該第二線路層21該第一線路層11,取得二份分別包含有完成的第一層線路及完成的第二層線路的第一感光層12。
以上所述僅是本發明的較佳實施例而已,並非對本發明做任何形式上的限制,雖然本發明已以較佳實施例揭露如上,然而並非用以限定本發明,任何熟悉本專業的技術人員,在不脫離本發明技術方案的範圍內,當可利用上述揭示的技術內容做出些許更動或修飾為等同變化的等效實施例,但凡是未脫離本發明技術方案的內容,依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾,均仍屬於本發明技術方案的範圍內。
10‧‧‧複合銅箔
101‧‧‧第一銅箔層
102‧‧‧第二銅箔層
11‧‧‧第一線路層
12‧‧‧第一感光層
120、220‧‧‧盲孔
13‧‧‧第一光阻層
13A‧‧‧第一線路層遮罩
20、30‧‧‧導電材料層
21‧‧‧第二線路層
211、311‧‧‧導通柱
22‧‧‧第二感光層
23‧‧‧第二光阻層
23A‧‧‧第二線路層遮罩
31‧‧‧第三線路層
32‧‧‧第三光阻層
32A‧‧‧第三線路層遮罩
40‧‧‧膠和層
圖1係本發明曝光成孔薄型化埋入式線路卷式製造方法的流程圖。 圖2A~圖2O係本發明曝光成孔薄型化埋入式線路卷式製造方法的剖面示意圖。 圖3係本發明曝光成孔薄型化埋入式線路卷式製造方法第一較佳實施例的流程圖。 圖4A~圖4H係本發明曝光成孔薄型化埋入式線路卷式製造方法第一較佳實施例的剖面示意圖。 圖5係本發明曝光成孔薄型化埋入式線路卷式製造方法第二較佳實施例的流程圖。 圖6A~圖6H係本發明曝光成孔薄型化埋入式線路卷式製造方法第二較佳實施例的剖面示意圖。
Claims (14)
- 一種曝光成孔薄型化埋入式線路卷式製造方法,包含以下步驟: a.準備包含一第一銅箔層及一第二銅箔層的一複合銅箔,其中該第二銅箔層的厚度小於該第一銅箔層; b.在該第二銅箔層表面形成一第一線路層; c.在該第二銅箔層表面覆蓋一第一感光層,使該第一線路層埋入該第一感光層; d.在該第一感光層表面形成盲孔,各該盲孔連通該第一感光層表面及該第一線路層表面; e.在該第一感光層的表面、各該盲孔的內壁及各該盲孔中的該第一線路層表面形成一導電材料層; f.移除該複合銅箔的該第一銅箔層; g.在該導電材料層表面及各該盲孔中形成一第二線路層; h.蝕刻移除該第二銅箔層及未受該第二線路層覆蓋的該導電材料層;其中: 該複合銅箔係卷式銅箔。
- 如請求項1所述之曝光成孔薄型化埋入式線路卷式製造方法,其中在該步驟d中,係進一步包含以下步驟: 在該第一感光層表面上設置一光罩; 經由該光罩對該第一感光層進行曝光; 移除該光罩並顯影該第一感光層以形成盲孔。
- 如請求項1所述之曝光成孔薄型化埋入式線路卷式製造方法,係進一步包含以下步驟: i.在該第一感光層表面覆蓋一第二感光層,令該第二線路層埋入該第二感光層; j.在該第二感光層表面形成盲孔,各該盲孔連通該第二感光層表面及該第二線路層表面; k.在該第二感光層表面、各該盲孔的內壁及各該盲孔中的該第二線路層表面形成一導電材料層; l.在該導電材料層表面及各該盲孔中形成一第三線路層; m.蝕刻以移除未受該第三線路層覆蓋的導電材料層。
- 如請求項3所述之曝光成孔薄型化埋入式線路卷式製造方法,其中該第一感光層及該第二感光層分別係一感光性聚亞醯胺(Photosensitive Polyimide;PSPI)層。
- 如請求項3所述之曝光成孔薄型化埋入式線路卷式製造方法,其中該步驟e及步驟k係分別以無電鍍的方式形成各該導電材料層,且各該導電材料層為一銅層。
- 如請求項3所述之曝光成孔薄型化埋入式線路卷式製造方法,其中在該步驟b中,係進一步包含以下步驟: 在該第二銅箔層表面覆蓋一第一光阻層; 圖形化該第一光阻層以形成一第一線路層遮罩; 電鍍該第一銅箔層,以在未受該第一線路層遮罩覆蓋的地方形成該第一線路層; 蝕刻以移除該圖形化的第一光阻層。
- 如請求項6所述之曝光成孔薄型化埋入式線路卷式製造方法,其中在該步驟g中,係進一步包含以下步驟: 在該導電材料層表面覆蓋一第二光阻層; 圖形化該第二光阻層以形成一第二線路層遮罩; 電鍍該導電材料層,以在未受該第二線路層遮罩覆蓋的地方形成該第二線路層; 移除該圖形化的第二光阻層。
- 如請求項7所述之曝光成孔薄型化埋入式線路卷式製造方法,其中在該步驟l中,係進一步包含以下步驟: 在該導電材料層表面覆蓋一第三光阻層; 圖形化該第二光阻層以形成一第三線路層遮罩; 電鍍該導電材料層,以在未受該第三線路層遮罩覆蓋的地方形成該第三線路層; 移除該圖形化的第三光阻層。
- 如請求項8所述之曝光成孔薄型化埋入式線路卷式製造方法,其中該第一光阻層、該第二光阻層及該第三光阻層分別係卷式乾膜光阻。
- 如請求項3所述之曝光成孔薄型化埋入式線路卷式製造方法,其中在該步驟j中,係進一步包含以下步驟: 在該第二感光層表面上設置一光罩; 對該第二感光層進行曝光; 移除該光罩並顯影該第二感光層以形成盲孔。
- 一種曝光成孔薄型化埋入式線路卷式製造方法,包含以下步驟: 準備分別包含一第一銅箔層及一第二銅箔層的二複合銅箔,該第二銅箔層的厚度小於該第一銅箔層,且該二複合銅箔的第一銅箔層間設置一膠和層以相互黏合; 分別在該二第二銅箔層表面形成一第一線路層; 分別在該二第二銅箔層表面覆蓋一第一感光層,使得該二第一線路層分別埋入該二第一感光層; 分別在該二第一感光層表面形成盲孔,各該盲孔連通該第一感光層表面及該第一線路層表面; 分別在該二第一感光層表面、各該盲孔的內壁及各該盲孔中的第一線路層表面形成一導電材料層; 分別將該二第二銅箔層與該二第一銅箔層分離,取得二完成第一線路層的第一感光層; 分別對該二包含第一線路層且表面形成該導電材料層的該第一感光層進行以下步驟: 在該二導電材料層表面及各該盲孔中形成一第二線路層; 蝕刻以移除該第二銅箔層及未受該第二線路層覆蓋的導電材料層。
- 如請求項11所述之曝光成孔薄型化埋入式線路卷式製造方法,其中該形成盲孔的步驟係包含以下步驟: 在該第一感光層的表面上設置一光罩; 對該第一感光層進行曝光; 移除該光罩並顯影該第一感光層以形成盲孔。
- 如請求項11所述之曝光成孔薄型化埋入式線路卷式製造方法,其中該導電材料層係以無電鍍方式形成,且該導電材料層為一銅層。
- 如請求項11所述之曝光成孔薄型化埋入式線路卷式製造方法,其中該第一感光層係一感光性聚亞醯胺(Photosensitive Polyimide;PSPI)層。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107112326A TWI699625B (zh) | 2018-04-10 | 2018-04-10 | 曝光成孔薄型化埋入式線路卷式製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107112326A TWI699625B (zh) | 2018-04-10 | 2018-04-10 | 曝光成孔薄型化埋入式線路卷式製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201944176A true TW201944176A (zh) | 2019-11-16 |
TWI699625B TWI699625B (zh) | 2020-07-21 |
Family
ID=69184534
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW107112326A TWI699625B (zh) | 2018-04-10 | 2018-04-10 | 曝光成孔薄型化埋入式線路卷式製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI699625B (zh) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7523545B2 (en) * | 2006-04-19 | 2009-04-28 | Dynamic Details, Inc. | Methods of manufacturing printed circuit boards with stacked micro vias |
-
2018
- 2018-04-10 TW TW107112326A patent/TWI699625B/zh active
Also Published As
Publication number | Publication date |
---|---|
TWI699625B (zh) | 2020-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI640234B (zh) | 具厚銅線路的電路板及其製作方法 | |
JPH04309290A (ja) | プリント配線板の製造方法 | |
TWI590734B (zh) | 柔性電路板及其製作方法 | |
TWI677267B (zh) | 電路板及其製作方法 | |
JP4952044B2 (ja) | 多層配線基板の製造方法及び半導体パッケージ並びに長尺配線基板 | |
TWI606763B (zh) | 電路板及其製作方法 | |
CN110381676B (zh) | 曝光成孔薄型化埋入式线路卷式制造方法 | |
TWI699625B (zh) | 曝光成孔薄型化埋入式線路卷式製造方法 | |
TWI633820B (zh) | 鏤空電路板及其製作方法 | |
JP2010108537A (ja) | サスペンション基板の製造方法 | |
US10779405B2 (en) | Landless multilayer circuit board and manufacturing method thereof | |
TWI640237B (zh) | Thin type buried line roll manufacturing method | |
CN113873771A (zh) | 一种适用于超精细fpc线路的制作工艺 | |
TWI415531B (zh) | 電路板製作方法 | |
CN109951969B (zh) | 薄型化埋入式线路卷式制造方法 | |
TW201714504A (zh) | 晶片封裝基板及其製作方法 | |
TW201640975A (zh) | 圖案化線路結構及其製作方法 | |
TW202102081A (zh) | 背膠銅箔增層製程 | |
TWI735019B (zh) | 電路板以及電路板的製備方法 | |
JP2014011403A (ja) | 配線基板の製造方法 | |
TWI658481B (zh) | 變壓器線路板的製作方法及其變壓器 | |
CN107680942B (zh) | 线路载板及其制作方法 | |
TWI619415B (zh) | Method for making printed circuit board by semi-additive method | |
JP2005229008A (ja) | プリント配線板及びその製造方法 | |
CN112672542A (zh) | 一种电路板的制作方法及电路板 |