TW201924220A - 偏斜補償電路以及包括其的半導體裝置 - Google Patents

偏斜補償電路以及包括其的半導體裝置 Download PDF

Info

Publication number
TW201924220A
TW201924220A TW107122296A TW107122296A TW201924220A TW 201924220 A TW201924220 A TW 201924220A TW 107122296 A TW107122296 A TW 107122296A TW 107122296 A TW107122296 A TW 107122296A TW 201924220 A TW201924220 A TW 201924220A
Authority
TW
Taiwan
Prior art keywords
skew
signal
generate
circuit
voltage
Prior art date
Application number
TW107122296A
Other languages
English (en)
Other versions
TWI768073B (zh
Inventor
徐榮錫
吳昇昱
林多絪
Original Assignee
韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商愛思開海力士有限公司 filed Critical 韓商愛思開海力士有限公司
Publication of TW201924220A publication Critical patent/TW201924220A/zh
Application granted granted Critical
Publication of TWI768073B publication Critical patent/TWI768073B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00323—Delay compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Abstract

本發明公開了一種偏斜補償電路以及包括其的半導體裝置。一種偏斜補償電路包括：偏斜檢測電路，其被配置為透過檢測構成半導體裝置的基本邏輯元件的偏斜特性來產生偏斜檢測信號；偏斜補償信號產生電路，其被配置為透過將偏斜檢測信號與多個參考電壓進行比較來產生偏斜補償信號；可變延遲電路，其被配置為透過將輸入信號延遲根據偏斜補償信號而變化的延遲時間來產生補償信號；以及參考電壓產生電路，其被配置為產生多個參考電壓，該多個參考電壓的偏移分量根據溫度的變化和外部電壓的變化而被補償。

Description

偏斜補償電路以及包括其的半導體裝置
各種實施例總體而言涉及一種半導體電路，並且更具體地，涉及一種偏斜補償電路以及包括偏斜補償電路的半導體裝置。
隨著操作速度的提高，半導體裝置需要更嚴格地遵守固定操作標準以確保穩定的操作可靠性。
然而，隨著集成度的提高，半導體裝置難以遵守根據PVT（功率、電壓或溫度）變化的規範。
因此，需要透過根據PVT變化而對與內部操作相關的信號的偏斜進行補償來提高半導體裝置的操作可靠性。
本專利申請請求於2017年11月20日向韓國智慧財產權局提交的申請號為10-2017-0155062的韓國專利申請的優先權，其全部內容透過引用合併於此。
各種實施例提供了一種能夠對與半導體裝置中的內部操作相關的信號的偏斜進行補償的偏斜補償電路以及包括該偏斜補償電路的半導體裝置。
在本公開的一個實施例中，一種偏斜補償電路可以包括：偏斜檢測電路，其被配置為透過檢測構成半導體裝置的基本邏輯元件的偏斜特性來產生偏斜檢測信號；偏斜補償信號產生電路，其被配置為透過將所述偏斜檢測信號與多個參考電壓進行比較來產生偏斜補償信號；可變延遲電路，其被配置為透過將輸入信號延遲根據所述偏斜補償信號而變化的延遲時間來產生補償信號；以及參考電壓產生電路，其被配置為產生所述多個參考電壓，所述多個參考電壓的偏移分量根據溫度的變化和外部電壓的變化而被補償。
在本公開的一個實施例中，一種偏斜補償電路可以包括：整流器，其被配置為透過對外部電壓進行整流來產生對外部電壓的變化進行補償的整流電壓；偏斜檢測電路，其被配置為透過使用所述整流電壓來檢測NMOS電晶體的閾值電壓特性和PMOS電晶體的閾值電壓特性而產生第一偏斜檢測信號和第二偏斜檢測信號；偏斜補償信號產生電路，其被配置為透過將所述第一偏斜檢測信號和第二偏斜檢測信號與多個參考電壓進行比較來產生偏斜補償信號；可變延遲電路，其被配置為透過將輸入信號延遲根據所述偏斜補償信號而變化的延遲時間來產生補償信號；以及參考電壓產生電路，其被配置為在使用整流電壓產生的多個分壓之中選擇與當前溫度相對應的部分分壓並且將選中的分壓輸出為所述多個參考電壓。
在本公開的一個實施例中，一種半導體裝置可以包括：延遲鎖定環電路，其被配置為使用複製電路來產生延遲鎖定環時脈信號，在所述複製電路中對所述半導體裝置的內部延遲時間進行建模；以及偏斜補償電路，其被配置為透過根據構成所述半導體裝置的基本邏輯元件的偏斜特性的檢測結果而對所述延遲鎖定環時脈信號的延遲時間偏移進行補償來產生補償信號。
在本公開的一個實施例中，一種半導體裝置可以包括：輸入緩衝器，其被配置為透過緩衝輸入信號來產生輸出信號並且根據偏斜補償信號來控制吸收（sink）電流量；以及偏斜補償電路，其被配置為根據構成所述半導體裝置的基本邏輯元件的偏斜特性的檢測結果來產生所述偏斜補償信號。
下面在題為“實施方式”的部分描述這些特徵、態樣和其他特徵、態樣以及實施例。
將參考所附圖式來更詳細地描述本發明的各種實施例。所附圖式為各種實施例（和中間結構）的示意圖。照此，可以預期由例如製造技術和/或公差造成的示圖的配置和形狀的變化。因此，描述的實施例不應被理解成限於本文中所示出的特定的配置和形狀，而可以包括配置和形狀的偏差，該偏差不偏離如所附請求項所限定的本發明的精神和範圍。
本文中參考本發明的理想實施例的截面圖和/或平面圖來描述本發明。然而，本發明的實施例不應被理解為限於本發明概念。雖然將示出和描述本發明的一些實施例，但是本發明所屬技術領域中具有通常知識者要理解的是，在不偏離本發明的原則和精神的情況下，可以對這些實施例做出改變。
圖1是示出根據一個實施例的偏斜補償電路100的配置的示圖。
如圖1所示，偏斜補償電路100可以包括偏斜檢測電路200、偏斜補償信號產生電路300、可變延遲電路400、參考電壓產生電路500、整流器600以及控制電路700。
偏斜檢測電路200可以透過檢測基本邏輯元件（例如，構成半導體裝置的電晶體（NMOS電晶體和PMOS電晶體））的偏斜特性（例如，閾值電壓特性）來產生偏斜檢測信號（例如，第一偏斜檢測信號VN和第二偏斜檢測信號VP）。
偏斜檢測電路200可以根據整流電壓VDET、第一時脈信號CLK_N、第二時脈信號CLK_P、第一重置信號RST_N以及第二重置信號RST_P來產生第一偏斜檢測信號VN和第二偏斜檢測信號VP。
偏斜補償信號產生電路300可以透過將第一偏斜檢測信號VN和第二偏斜檢測信號VP與多個參考電壓（例如，第一參考電壓至第四參考電壓VREFN_FT、VREFN_TS、VREFP_FT和VREFP_TS）進行比較來產生偏斜補償信號CCD＜0:N＞。
偏斜補償信號產生電路300可以根據致能信號（例如，第一致能信號EN_N和第二致能信號EN_P）而被啟動，並且執行產生偏斜補償信號CCD＜0:N＞的操作。
可變延遲電路400可以透過將輸入信號CLK_IN延遲根據偏斜補償信號CCD＜0:N＞而變化的延遲時間來產生補償信號CLK_CAL。
參考電壓產生電路500可以產生第一參考電壓至第四參考電壓VREFN_FT、VREFN_TS、VREFP_FT和VREFP_TS，第一參考電壓至第四參考電壓的偏移分量根據溫度的變化和外部電壓的變化而被補償。
參考電壓產生電路500可以在使用整流電壓VDET所產生的多個分壓之中選擇與當前溫度相對應的部分電壓（partial voltage），並且將選中的分壓輸出為第一參考電壓至第四參考電壓VREFN_FT、VREFN_TS、VREFP_FT和VREFP_TS。
整流器600可以透過對外部電壓（例如，電源電壓VDD）進行整流來產生對電源電壓VH（例如，VDD）的變化進行補償的整流電壓VDET。此外，整流器600可以將整流電壓VDET提供給偏斜檢測電路200和參考電壓產生電路500。
低壓差（LDO）整流器可以用來作為整流器600。
在本實施例中，描述了整流電壓VDET可以用於穩定操作的示例，但是偏斜補償電路100可以被配置為在偏斜檢測電路200和參考電壓產生電路500中直接使用電源電壓VDD。此外，可以透過對電源電壓VDD進行整流來產生不管電源電壓VDD的變化如何而具有恒定電平的整流電壓VDET。
控制電路700可以根據時脈信號CLK和重置信號RSTB來產生第一時脈信號CLK_N、第二時脈信號CLK_P、第一重置信號RST_N、第二重置信號RST_P以及第一致能信號EN_N和第二致能信號EN_P。
考慮到NMOS電晶體與PMOS電晶體之間的操作特性差異，控制電路700可以獨立地控制第一時脈信號CLK_N的觸發時段、第二時脈信號CLK_P的觸發時段、第一致能信號EN_N的啟動時段、第二致能信號EN_P的啟動時段、第一重置信號RST_N的啟動定時（timing）以及第二重置信號RST_P的啟動定時。
圖2是示出圖1的偏斜檢測電路200的配置的示圖。
如圖2所示，偏斜檢測電路200可以包括第一檢測器210和第二檢測器220。
第一檢測器210可以透過根據整流電壓VDET、第一時脈信號CLK_N和第一重置信號RST_N中的至少一個信號而檢測NMOS電晶體的偏斜特性（例如，閾值電壓特性）來產生第一偏斜檢測信號VN。
第二檢測器220可以透過根據整流電壓VDET、第二時脈信號CLK_P和第二重置信號RST_P中的至少一個信號而檢測PMOS電晶體的偏斜特性（例如，閾值電壓特性）來產生第二偏斜檢測信號VP。
圖3和圖4是示出圖2的第一檢測器210的配置和第二檢測器220的配置的示圖。
第一檢測器210和第二檢測器220可以以各種方式來配置。例如，如圖3和圖4中所示，第一檢測器210和第二檢測器220可以採用在文獻“On-Chip Process and Temperature Monitor for Self-Adjusting Slew Rate Control of 2 X VDD Output Buffers” （用於2 X VDD輸出緩衝器的自調節擺率控制的片上製程與溫度監測器）中所公開的NMOS閾值電壓檢測器和PMOS閾值電壓檢測器。
圖5是示出圖3的第一檢測器210的操作的時序圖。
如圖5中所示，第一檢測器210可以在第一重置信號RST_N的非啟動時段期間根據第一時脈信號CLK_N而工作，並在第一致能信號EN_N被啟動時將輸出信號輸出為第一偏斜檢測信號VN的最終值。
第一偏斜檢測信號VN可以根據NMOS電晶體的閾值電壓的典型電平、低電平和高電平而具有典型特性、快特性和慢特性。
圖6是示出圖4的第二檢測器220的操作的時序圖。
如圖6中所示，第二檢測器220可以在第二重置信號RST_P的非啟動時段期間根據第二時脈信號CLK_P而工作，並在第二致能信號EN_P被啟動時將輸出信號輸出作為第二偏斜檢測信號VP的最終值。
第二偏斜檢測信號VP可以根據PMOS電晶體的閾值電壓的典型電平、低電平和高電平而具有典型特性、快特性和慢特性。
圖7是示出圖1的偏斜補償信號產生電路300的配置的示圖。
如圖7中所示，偏斜補償信號產生電路300可以包括多個比較器（例如，第一比較器310至第四比較器340）以及編碼器350。
在第一致能信號EN_N的啟動時段期間，第一比較器310可以透過將第一參考電壓VREFN_FT與第一偏斜檢測信號VN進行比較來產生第一比較信號N_FT。
當第一偏斜檢測信號VN的電壓電平大於或等於第一參考電壓VREFN_FT時，第一比較器310可以輸出具有高電平的第一比較信號N_FT。
在第一致能信號EN_N的啟動時段期間，第二比較器320可以透過將第二參考電壓VREFN_TS與第一偏斜檢測信號VN進行比較來產生第二比較信號N_TS。
當第一偏斜檢測信號VN的電壓電平大於或等於第二參考電壓VREFN_TS時，第二比較器320可以輸出具有高電平的第二比較信號N_TS。
在第二致能信號EN_P的啟動時段期間，第三比較器330可以透過將第三參考電壓VREFP_FT與第二偏斜檢測信號VP進行比較來產生第三比較信號P_FT。
當第二偏斜檢測信號VP的電壓電平大於或等於第三參考電壓VREFP_FT時，第三比較器330可以輸出具有高電平的第三比較信號P_FT。
在第二致能信號EN_P的啟動時段期間，第四比較器340可以透過將第四參考電壓VREFP_TS與第二偏斜檢測信號VP進行比較來產生第四比較信號P_TS。
當第二偏斜檢測信號VP的電壓電平大於或等於第四參考電壓VREFP_TS時，第四比較器340可以輸出具有高電平的第四比較信號P_TS。
編碼器350可以透過對第一比較信號至第四比較信號N_FT、N_TS、P_FT和P_TS進行編碼來產生偏斜補償信號CCD＜0:N＞。
圖8是示出圖1的參考電壓產生電路500的配置的示圖。
如圖8中所示，參考電壓產生電路500可以包括參考電壓產生器510、多工電路520以及溫度感測器530。
參考電壓產生器510可以產生多個分壓VREF_T＜1:N＞。
多工電路520可以透過根據溫度碼TCD＜0:N＞而選擇從參考電壓產生器510輸出的多個分壓之中的部分分壓（partially divided voltage）來產生第一參考電壓至第四參考電壓VREFN_FT、VREFN_TS、VREFP_FT和VREFP_TS。
溫度感測器530可以檢測半導體裝置的當前溫度變化並將檢測結果輸出為溫度碼TCD＜0:N＞。
溫度補償自刷新（temperature compensated self-refresh, TCSR）電路可以用來作為溫度感測器530。
圖9是示出圖8的參考電壓產生器510的配置的示圖。
如圖9中所示，參考電壓產生器510可以透過借助耦接在整流電壓VDET的端子與另一個端子（例如，接地端子）之間的多個電阻器R來分割整流電壓VDET的電平來產生多個分壓VREF_T＜1:N＞。
圖10是示出圖8的多工電路520的配置的示圖。
如圖10中所示，多工電路520可以包括多個多工器（例如，第一多工器521至第四多工器524）。
第一多工器521可以根據溫度碼TCD＜0:N＞來選擇多個分壓VREF_T＜1:N＞之中的一個分壓，並將選中的分壓輸出為第一參考電壓VREFN_FT。
第二多工器522可以根據溫度碼TCD＜0:N＞來選擇多個分壓VREF_T＜1:N＞之中的一個分壓，並將選中的分壓輸出為第二參考電壓VREFN_TS。
第三多工器523可以根據溫度碼TCD＜0:N＞來選擇多個分壓VREF_T＜1:N＞之中的一個分壓，並將選中的分壓輸出為第三參考電壓VREFP_FT。
第四多工器524可以根據溫度碼TCD＜0:N＞來選擇多個分壓VREF_T＜1:N＞之中的一個分壓，並將選中的分壓輸出為第四參考電壓VREFP_TS。
第一多工器521至第四多工器524可以被配置為具有不同內部邏輯。因此，第一多工器521至第四多工器524可以根據溫度碼TCD＜0:N＞來選擇多個分壓VREF_T＜1:N＞中的每個分壓，使得第一參考電壓至第四參考電壓VREFN_FT、VREFN_TS、VREFP_FT和VREFP_TS具有彼此不同的值。
根據一個實施例的偏斜補償電路100可以透過允許偏斜檢測電路200和參考電壓產生電路500基於由整流器600產生的整流電壓VDET（該整流電壓VDET無論外部電壓（例如，電源電壓VDD）如何變化都具有恒定電平）來工作而對根據外部電壓變化的偏移進行補償。參考電壓產生電路500也可以使用溫度感測器530來對根據溫度變化的偏移進行補償。
因此，根據一個實施例的偏斜補償電路100可以產生對偏移進行補償的補償信號CLK_CAL，其中該偏移可以是根據外部電壓變化和溫度變化的延遲時間變化。
圖11是示出根據一個實施例的半導體裝置101的配置的示圖。
如圖11中所示，根據一個實施例的半導體裝置101可以包括延遲鎖定環電路1000、時脈緩衝器2000、驅動器3000、時脈路徑4000和偏斜補償電路5000。
時脈緩衝器2000可以透過接收從半導體裝置101的外部提供的差分時脈信號CLK和差分時脈信號CLKB來輸出參考時脈信號REFCLK。
驅動器3000可以驅動從延遲鎖定環電路1000產生的延遲鎖定環時脈信號DLLCLK並將其輸出。
驅動器3000的輸出可以經由時脈路徑4000而被輸出為資料選通信號DQS和資料選通信號DQSB。
延遲鎖定環電路1000可以使用具有內部延遲時間的複製電路1003來產生延遲鎖定環時脈信號DLLCLK，在該複製電路1003中對半導體裝置的延遲時間進行建模（model）。
延遲鎖定環電路1000可以產生具有由半導體裝置的內部延遲時間（例如，由時脈緩衝器2000、驅動器3000和時脈路徑4000引起的延遲時間）來補償的延遲時間的延遲鎖定環時脈信號DLLCLK。
延遲鎖定環電路1000可以包括延遲線1001、偏斜補償電路5000、複製電路1003、相位檢測器1004和延遲控制器1005。
延遲線1001可以透過將參考時脈信號REFCLK延遲可變延遲時間來輸出延遲鎖定環時脈信號DLLCLK。
複製電路1003可以透過將補償信號CLK_CAL延遲預設的延遲時間來輸出回饋時脈信號FB_CLK。
複製電路1003的延遲時間可以基於由時脈緩衝器2000、驅動器3000和時脈路徑4000引起的延遲時間而被設定。
相位檢測器1004可以透過檢測參考時脈信號REFCLK與回饋時脈信號FB_CLK之間的相位差來產生相位檢測信號PDOUT。
延遲控制器1005可以根據相位檢測信號PDOUT來調節（例如，增加或減少）延遲線1001的延遲時間。
偏斜補償電路5000可以透過根據構成半導體裝置的基本邏輯電路的偏斜特性的檢測結果而對延遲鎖定環時脈信號DLLCLK的延遲時間偏移進行補償來產生補償信號CLK_CAL。
偏斜補償電路5000可以採用圖1的偏斜補償電路100的配置，並且上文參考圖1至圖10描述了偏斜補償電路100的配置和操作，因此將省略其詳細描述。
在一個實施例中，偏斜補償電路5000可以被包括在延遲鎖定環電路1000中，但是偏斜補償電路5000可以被配置為與延遲鎖定環電路1000分開或可以被包括在延遲鎖定環電路1000中。偏斜補償電路5000可以對在與延遲鎖定環電路1000分開的配置中使用的信號的偏斜進行補償。
普通的延遲鎖定環電路可以對上述由時脈緩衝器2000引起的延遲時間以及由驅動器3000和時脈路徑4000引起的延時時間進行補償，但是普通的延遲鎖定環電路不會對由功率、電壓和溫度（PVT）變化引起的信號延遲進行補償。
然而，根據一個實施例的延遲鎖定環電路1000可以對如參考圖1至圖10所述的由時脈緩衝器2000、驅動器3000和時脈路徑4000引起的延時時間以及由PVT變化引起的延遲時間進行補償。延遲鎖定環電路1000可以使用偏斜補償電路5000來對延遲時間進行補償，並且因此還可以提高半導體裝置的操作穩定性。
圖12是示出根據另一個實施例的半導體裝置102的配置的示圖。
如圖12中所示，根據另一個實施例的半導體裝置102可以包括偏斜補償電路6000、輸入緩衝器7000、資料路徑8000和記憶體核9000。
偏斜補償電路6000可以根據構成半導體裝置的基本邏輯元件的偏斜特性的檢測結果來產生偏斜補償信號CCD＜0:N＞。
偏斜補償電路6000可以採用圖1的偏斜補償電路100的配置，並可以使用偏斜補償信號產生電路300的輸出作為偏斜補償信號CCD＜0:N＞。
偏斜補償電路6000可以採用圖1的偏斜補償電路100的元件之中除可變延遲電路400以外的元件。
因此，將省略對偏斜補償電路6000的配置和操作的描述。
輸入緩衝器7000可以透過緩衝輸入信號（例如，差分輸入信號IN和差分輸入信號INB）來產生輸出信號（例如，差分輸出信號OUT和差分輸出信號OUTB）。
輸入緩衝器7000可以根據偏斜補償信號CCD＜0:N＞來控制吸收電流（sink current）量。
吸收電流量可以根據偏斜補償信號CCD＜0:N＞來控制，並且因此會減小輸入緩衝器7000中根據PVT變化的增益變化和頻寬變化。
記憶體核9000可以包括與記憶體陣列相關的電路元件以及記憶體陣列的資料輸入/輸出。
從輸入緩衝器7000輸出的差分輸出信號OUT和差分輸出信號OUTB可以經由資料路徑8000而被記錄在記憶體核9000中。
圖13A和圖13B是示出圖12的輸入緩衝器7000的配置示例的示圖。
圖12的輸入緩衝器7000可以以各種形式來配置，且例如，輸入緩衝器7000可以被配置為如圖13A和圖13B所示。
參考圖13A，輸入緩衝器7000可以包括緩衝電路7100和電流吸收電路7200。
緩衝電路7100可以透過緩衝差分輸入信號IN和差分輸入信號INB來產生差分輸出信號OUT和差分輸出信號OUTB。
緩衝電路7100可以包括第一電阻器7110、第二電阻器7120、第一電晶體7130和第二電晶體7140。
第一電阻器7110的一個端部和第二電阻器7120的一個端部可以耦接到電源端子。
第一電晶體7130的汲極端子可以耦接到第一電阻器7110的另一個端部，第一電晶體7130的閘極端子可以接收輸入信號IN，且第一電晶體7130的源極端子可以耦接到節點7150。
第二電晶體7140的汲極端子可以耦接到第二電阻器7120的另一個端部，第二電晶體7140的閘極端子可以接收輸入信號INB，且第二電晶體7140的源極端子可以耦接到節點7150。
輸出信號OUTB可以在與第一電阻器7110和第一電晶體7130耦接的節點中產生，而輸出信號OUT可以在與第二電阻器7120和第二電晶體7140耦接的節點中產生。
電流吸收電路7200可以根據偏斜補償信號CCD＜0:N＞來控制緩衝電路7100的吸收電流量。
電流吸收電路7200可以包括並行耦接到緩衝電路7100的多個電晶體7210。
多個電晶體7210的汲極端子可以共同耦接到緩衝電路7100的節點7150，其源極端子可以耦接到另一個端子（例如，接地端子），且其閘極端子可以逐個接收偏斜補償信號CCD＜0:N＞的信號位元。
參考圖13B，輸入緩衝器7000可以包括緩衝電路7300和電流吸收電路7200。
緩衝電路7300可以透過緩衝差分輸入信號IN和差分輸入信號INB來產生輸出信號OUT。
緩衝電路7300可以包括第一電晶體7310至第四電晶體7340。
第一電晶體7310的源極端子可以耦接到電源端子，且第一電晶體7310的汲極端子可以耦接到第一電晶體7310的閘極端子。
第二電晶體7320的源極端子可以耦接到電源端子，且第二電晶體7320的閘極端子可以耦接到第一電晶體7310的閘極端子。
第三電晶體7330的汲極端子可以耦接到第一電晶體7310的汲極端子，第三電晶體7330的閘極端子可以接收輸入信號IN，且第三電晶體7330的源極端子可以耦接到節點7350。
第四電晶體7340的汲極端子可以耦接到第二電晶體7320的汲極端子，第四電晶體7340的閘極端子可以接收輸入信號INB，且第四電晶體7340的源極端子可以耦接到節點7350。
輸出信號OUT可以在與第二電晶體7320和第四電晶體7340耦接的節點中產生。
電流吸收電路7200可以與圖13A的電流吸收電路7200具有相同的配置。
例如，當電晶體的閾值電壓具有慢特性時，具有如圖13A和圖13B所示的配置的輸入緩衝器7000可以檢測閾值電壓的慢特性，根據所產生的偏斜補償信號CCD＜0:N＞來增加多個電晶體7210之中被啟動的電晶體的數量，並且因此增加吸收電流。因此，可以對電晶體的閾值電壓中的慢特性進行補償。
當電晶體的閾值電壓具有快特性時，輸入緩衝器可以檢測閾值電壓的快特性，根據所產生的偏斜補償信號CCD＜0:N＞來減少多個電晶體7210之中被啟動的電晶體的數量，並且因此減少吸收電流。因此，可以對電晶體的閾值電壓中的快特性進行補償。
本發明的上述實施例旨在闡明本發明，而非限制本發明。可能存在各種替換方案和等效方案。本發明不受本文中所描述的實施例的限制。本發明也不限於半導體裝置的任何特定類型。考慮到本公開，其他添加、刪減或修改是明顯的，且其他添加、刪減或修改意在落入所附申請專利範圍之內。
100‧‧‧偏斜補償電路
101‧‧‧半導體裝置
102‧‧‧半導體裝置
200‧‧‧偏斜檢測電路
210‧‧‧第一檢測器
220‧‧‧第二檢測器
300‧‧‧偏斜補償信號產生電路
310‧‧‧第一比較器
320‧‧‧第二比較器
330‧‧‧第三比較器
340‧‧‧第四比較器
350‧‧‧編碼器
400‧‧‧可變延遲電路
500‧‧‧參考電壓產生電路
510‧‧‧參考電壓產生器
520‧‧‧多工電路
521‧‧‧第一多工器
522‧‧‧第二多工器
523‧‧‧第三多工器
524‧‧‧第四多工器
530‧‧‧溫度感測器
600‧‧‧整流器
700‧‧‧控制電路
1000‧‧‧延遲鎖定環電路
1001‧‧‧延遲線
1003‧‧‧複製電路
1004‧‧‧相位檢測器
1005‧‧‧延遲控制器
2000‧‧‧時脈緩衝器
3000‧‧‧驅動器
4000‧‧‧時脈路徑
5000‧‧‧偏斜補償電路
6000‧‧‧偏斜補償電路
7000‧‧‧輸入緩衝器
7100‧‧‧緩衝電路
7110‧‧‧第一電阻器
7120‧‧‧第二電阻器
7130‧‧‧第一電晶體
7140‧‧‧第二電晶體
7150‧‧‧節點
7200‧‧‧電流吸收電路
7210‧‧‧電晶體
7300‧‧‧緩衝電路
7310‧‧‧第一電晶體
7320‧‧‧第二電晶體
7330‧‧‧第三電晶體
7340‧‧‧第四電晶體
7350‧‧‧節點
8000‧‧‧資料路徑
9000‧‧‧記憶體核
CCD＜0:N＞‧‧‧偏斜補償信號
CLK‧‧‧時脈信號
CLK_CAL‧‧‧補償信號
CLK_IN‧‧‧輸入信號
CLK_N‧‧‧第一時脈信號
CLK_P‧‧‧第二時脈信號
CLKB‧‧‧差分時脈信號
DLLCLK‧‧‧延遲鎖定環時脈信號
DQS‧‧‧資料選通信號
DQSB‧‧‧資料選通信號
EN_N‧‧‧第一致能信號
EN_P‧‧‧第二致能信號
FB_CLK‧‧‧回饋時脈信號
IN‧‧‧差分輸入信號
INB‧‧‧差分輸入信號
N_FT‧‧‧第一比較信號
N_TS‧‧‧第二比較信號
OUT‧‧‧差分輸出信號
OUTB‧‧‧差分輸出信號
P_FT‧‧‧第三比較信號
P_TS‧‧‧第四比較信號
PDOUT‧‧‧相位檢測信號
REFCLK‧‧‧參考時脈信號
RST_N‧‧‧第一重置信號
RST_P‧‧‧第二重置信號
RSTB‧‧‧重置信號
TCD＜0:N＞‧‧‧溫度碼
VDET‧‧‧整流電壓
VH‧‧‧電源電壓
VN‧‧‧第一偏斜檢測信號
VP‧‧‧第二偏斜檢測信號
VREF_T＜1:N＞‧‧‧分壓
VREFN_FT‧‧‧第一參考電壓
VREFN_TS‧‧‧第二參考電壓
VREFP_FT‧‧‧第三參考電壓
VREFP_TS‧‧‧第四參考電壓
結合所附圖式從下面的詳細描述中能更清晰地理解本公開的主題的上述和其他態樣、特徵以及優點，其中： ［圖1］是示出根據本公開的實施例的偏斜補償電路的配置的示圖； ［圖2］是示出圖1的偏斜檢測電路的配置的示圖； ［圖3和圖4］是示出圖2的第一檢測器的配置和第二檢測器的配置的示圖； ［圖5］是示出圖3的第一檢測器的操作的時序圖； ［圖6］是示出圖4的第二檢測器的操作的時序圖； ［圖7］是示出圖1的偏斜補償信號產生電路的配置的示圖； ［圖8］是示出圖1的參考電壓產生電路的配置的示圖； ［圖9］是示出圖8的參考電壓產生器的配置的示圖； ［圖10］是示出圖8的多工電路的配置的示圖； ［圖11］是示出根據本公開的一個實施例的半導體裝置的配置的示圖； ［圖12］是示出根據本公開的另一個實施例的半導體裝置的配置的示圖；以及 ［圖13A和圖13B］是示出圖12的輸入緩衝器的配置示例的示圖。

Claims (24)

  1. 一種偏斜補償電路，包括： 偏斜檢測電路，其被配置為透過檢測構成半導體裝置的基本邏輯元件的偏斜特性來產生偏斜檢測信號； 偏斜補償信號產生電路，其被配置為透過將所述偏斜檢測信號與多個參考電壓進行比較來產生偏斜補償信號； 可變延遲電路，其被配置為透過將輸入信號延遲根據所述偏斜補償信號而變化的延遲時間來產生補償信號；以及 參考電壓產生電路，其被配置為產生所述多個參考電壓，所述多個參考電壓的偏移分量根據溫度的變化和外部電壓的變化而被補償。
  2. 如請求項1所述的偏斜補償電路，其中，所述偏斜檢測電路被配置為透過檢測作為所述基本邏輯元件的NMOS電晶體和PMOS電晶體的閾值電壓特性來產生所述偏斜檢測信號。
  3. 如請求項1所述的偏斜補償電路，其中，所述偏斜檢測電路包括： 第一檢測器，其被配置為透過根據第一時脈信號而檢測NMOS電晶體的閾值電壓特性來產生第一偏斜檢測信號，所述第一偏斜檢測信號為所述偏斜檢測信號中的一個信號；以及 第二檢測器，其被配置為透過根據第二時脈信號而檢測PMOS電晶體的閾值電壓特性來產生第二偏斜檢測信號，所述第二偏斜檢測信號為所述偏斜檢測信號中的另一個信號。
  4. 如請求項1所述的偏斜補償電路，其中，所述偏斜補償信號產生電路包括： 多個比較器，其被配置為透過將所述多個參考電壓與所述偏斜檢測信號進行比較來產生多個比較信號；以及 編碼器，其被配置為透過對所述多個比較信號進行編碼來產生所述偏斜補償信號。
  5. 如請求項1所述的偏斜補償電路，其中，所述參考電壓產生電路包括： 參考電壓產生器，其被配置為產生多個分壓； 多工電路，其被配置為透過根據溫度碼而選擇所述多個分壓之中的部分分壓來產生所述多個參考電壓；以及 溫度感測器，其被配置為檢測所述半導體裝置中的當前溫度變化並將檢測結果輸出為所述溫度碼。
  6. 如請求項1所述的偏斜補償電路，還包括被配置為將整流電壓提供給所述偏斜檢測電路和所述參考電壓產生電路的整流器，其中所述整流電壓透過對外部電壓進行整流來產生。
  7. 一種偏斜補償電路，包括： 整流器，其被配置為透過對外部電壓進行整流來產生對外部電壓的變化進行補償的整流電壓； 偏斜檢測電路，其被配置為透過使用所述整流電壓來檢測NMOS電晶體的閾值電壓特性和PMOS電晶體的閾值電壓特性而產生第一偏斜檢測信號和第二偏斜檢測信號； 偏斜補償信號產生電路，其被配置為透過將所述第一偏斜檢測信號和第二偏斜檢測信號與多個參考電壓進行比較來產生偏斜補償信號； 可變延遲電路，其被配置為透過將輸入信號延遲根據所述偏斜補償信號而變化的延遲時間來產生補償信號；以及 參考電壓產生電路，其被配置為在使用所述整流電壓產生的多個分壓之中選擇與當前溫度相對應的部分分壓並且將選中的分壓輸出為所述多個參考電壓。
  8. 如請求項7所述的偏斜補償電路，其中，所述偏斜檢測電路包括： 第一檢測器，其被配置為透過根據第一時脈信號而檢測所述NMOS電晶體的閾值電壓特性來產生所述第一偏斜檢測信號；以及 第二檢測器，其被配置為透過根據第二時脈信號而檢測所述PMOS電晶體的閾值電壓特性來產生所述第二偏斜檢測信號。
  9. 如請求項7所述的偏斜補償電路，其中，所述偏斜補償信號產生電路包括： 多個比較器，其被配置為透過將所述多個參考電壓與所述第一偏斜檢測信號和第二偏斜檢測信號進行比較來產生多個比較信號；以及 編碼器，其被配置為透過對所述多個比較信號進行編碼來產生所述偏斜補償信號。
  10. 如請求項7所述的偏斜補償電路，其中，所述參考電壓產生電路包括： 參考電壓產生器，其被配置為使用所述整流電壓來產生所述多個分壓； 多工電路，其被配置為透過根據溫度碼而選擇所述多個分壓之中的部分分壓來產生所述多個參考電壓；以及 溫度感測器，其被配置為檢測半導體裝置中的當前溫度變化並且將檢測結果輸出為所述溫度碼。
  11. 一種半導體裝置，包括： 延遲鎖定環電路，其被配置為使用複製電路來產生延遲鎖定環時脈信號，在所述複製電路中對所述半導體裝置的內部延遲時間進行建模；以及 偏斜補償電路，其被配置為透過根據構成所述半導體裝置的基本邏輯元件的偏斜特性的檢測結果而對所述延遲鎖定環時脈信號的延遲時間偏移進行補償來產生補償信號。
  12. 如請求項11所述的半導體裝置，其中，所述延遲鎖定環電路包括： 延遲線，其被配置為將參考時脈信號延遲可變延遲時間並且將已延遲的參考時脈信號輸出為所述延遲鎖定環時脈信號； 複製電路，其被配置為將所述補償信號延遲預設的延遲時間並且將已延遲的補償信號輸出為回饋時脈信號； 相位檢測器，其被配置為透過檢測所述參考時脈信號與所述回饋時脈信號之間的相位差來產生相位檢測信號；以及 延遲控制器，其被配置為根據所述相位檢測信號來調節所述延遲線的延遲時間。
  13. 如請求項11所述的半導體裝置，其中，所述偏斜補償電路包括： 偏斜檢測電路，其被配置為透過檢測NMOS電晶體的閾值電壓特性和PMOS電晶體的閾值電壓特性來產生偏斜檢測信號； 偏斜補償信號產生電路，其被配置為透過將所述偏斜檢測信號與多個參考電壓進行比較來產生偏斜補償信號； 可變延遲電路，其被配置為透過將所述延遲鎖定環時脈信號延遲根據所述偏斜補償信號而變化的延遲時間來產生所述補償信號；以及 參考電壓產生電路，其被配置為產生所述多個參考電壓，所述多個參考電壓的偏移分量根據溫度的變化和外部電壓的變化而被補償。
  14. 如請求項13所述的半導體裝置，其中，所述偏斜檢測電路包括： 第一檢測器，其被配置為透過根據第一時脈信號而檢測所述NMOS電晶體的所述閾值電壓特性來產生第一偏斜檢測信號，所述第一偏斜檢測信號為所述偏斜檢測信號中的一個信號；以及 第二檢測器，其被配置為透過根據第二時脈信號而檢測所述PMOS電晶體的所述閾值電壓特性來產生第二偏斜檢測信號，所述第二偏斜檢測信號為所述偏斜檢測信號中的另一個信號。
  15. 如請求項13所述的半導體裝置，其中，所述偏斜補償信號產生電路包括： 多個比較器，其被配置為透過將所述多個參考電壓與所述偏斜檢測信號進行比較來產生多個比較信號；以及 編碼器，其被配置為透過對所述多個比較信號進行編碼來產生所述偏斜補償信號。
  16. 如請求項13所述的半導體裝置，其中，所述參考電壓產生電路包括： 參考電壓產生器，其被配置為產生多個分壓； 多工電路，其被配置為透過根據溫度碼而選擇所述多個分壓之中的部分分壓來產生所述多個參考電壓；以及 溫度感測器，其被配置為檢測所述半導體裝置中的當前溫度變化並且將檢測結果輸出為所述溫度碼。
  17. 如請求項13所述的半導體裝置，還包括被配置為將整流電壓提供給所述偏斜檢測電路和所述參考電壓產生電路的整流器，其中所述整流電壓透過對外部電壓進行整流來產生。
  18. 一種半導體裝置，包括： 輸入緩衝器，其被配置為透過緩衝輸入信號來產生輸出信號並且根據偏斜補償信號來控制吸收電流量；以及 偏斜補償電路，其被配置為根據構成所述半導體裝置的基本邏輯元件的偏斜特性的檢測結果來產生所述偏斜補償信號。
  19. 如請求項18所述的半導體裝置，其中，所述輸入緩衝器包括： 緩衝電路，其被配置為透過緩衝所述輸入信號來產生所述輸出信號；以及 電流吸收電路，其被配置為根據所述偏斜補償信號來控制所述緩衝電路的吸收電流量。
  20. 如請求項18所述的半導體裝置，其中，所述偏斜補償電路包括： 偏斜檢測電路，其被配置為透過檢測NMOS電晶體的閾值電壓特性和PMOS電晶體的閾值電壓特性來產生偏斜檢測信號； 偏斜補償信號產生電路，其被配置為透過將所述偏斜檢測信號與多個參考電壓進行比較來產生所述偏斜補償信號；以及 參考電壓產生電路，其被配置為產生所述多個參考電壓，所述多個參考電壓的偏移分量根據溫度的變化和外部電壓的變化而被補償。
  21. 如請求項20所述的半導體裝置，其中，所述偏斜檢測電路包括： 第一檢測器，其被配置為透過根據第一時脈信號而檢測所述NMOS電晶體的所述閾值電壓特性來產生第一偏斜檢測信號，所述第一偏斜檢測信號為所述偏斜檢測信號中的一個信號；以及 第二檢測器，其被配置為透過根據第二時脈信號而檢測所述PMOS電晶體的所述閾值電壓特性來產生第二偏斜檢測信號，所述第二偏斜檢測信號為所述偏斜檢測信號中的另一個信號。
  22. 如請求項20所述的半導體裝置，其中，所述偏斜補償信號產生電路包括： 多個比較器，其被配置為透過將所述多個參考電壓與所述偏斜檢測信號進行比較來產生多個比較信號；以及 編碼器，其被配置為透過對所述多個比較信號進行編碼來產生所述偏斜補償信號。
  23. 如請求項20所述的半導體裝置，其中，所述參考電壓產生電路包括： 參考電壓產生器，其被配置為產生多個分壓； 多工電路，其被配置為透過根據溫度碼而選擇所述多個分壓之中的部分分壓來產生所述多個參考電壓；以及 溫度感測器，其被配置為檢測所述半導體裝置中的當前溫度變化並且將檢測結果輸出為所述溫度碼。
  24. 如請求項20所述的半導體裝置，還包括被配置為將整流電壓提供給所述偏斜檢測電路和所述參考電壓產生電路的整流器，其中所述整流電壓透過對外部電壓進行整流來產生。
TW107122296A 2017-11-20 2018-06-28 偏斜補償電路以及包括其的半導體裝置 TWI768073B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020170155062A KR102415198B1 (ko) 2017-11-20 2017-11-20 스큐 보상 회로 및 이를 포함하는 반도체 장치
??10-2017-0155062 2017-11-20
KR10-2017-0155062 2017-11-20

Publications (2)

Publication Number Publication Date
TW201924220A true TW201924220A (zh) 2019-06-16
TWI768073B TWI768073B (zh) 2022-06-21

Family

ID=66533358

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107122296A TWI768073B (zh) 2017-11-20 2018-06-28 偏斜補償電路以及包括其的半導體裝置

Country Status (4)

Country Link
US (3) US10491219B2 (zh)
KR (1) KR102415198B1 (zh)
CN (1) CN109817251B (zh)
TW (1) TWI768073B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10581417B2 (en) 2017-09-29 2020-03-03 International Business Machines Corporation Skew sensor with enhanced reliability
US10587252B2 (en) * 2018-07-25 2020-03-10 Shanghai Zhaoxin Semiconductor Co., Ltd. Skew compensation circuit
KR102670946B1 (ko) * 2019-09-27 2024-05-31 에스케이하이닉스 주식회사 기준 전압을 생성하는 반도체 장치
KR102658272B1 (ko) * 2020-05-21 2024-04-17 에스케이하이닉스 주식회사 신호 수신 회로 및 신호 수신 회로의 오프셋 측정 방법
KR20210151399A (ko) * 2020-06-05 2021-12-14 에스케이하이닉스 주식회사 바이어스 생성 회로, 바이어스 생성 회로를 포함하는 버퍼 회로 및 버퍼 회로를 포함하는 반도체 시스템
JP2022018859A (ja) * 2020-07-16 2022-01-27 トヨタ自動車株式会社 車両用通信装置及びスキュー補正方法
TWI753548B (zh) * 2020-08-26 2022-01-21 華邦電子股份有限公司 低壓差穩壓器
US11340831B2 (en) * 2020-08-28 2022-05-24 Micron Technology, Inc. Systems and methods for adaptive read training of three dimensional memory
CN114185383B (zh) * 2020-09-14 2023-08-15 华邦电子股份有限公司 低压差稳压器
EP4318230A1 (en) * 2021-05-12 2024-02-07 Samsung Electronics Co., Ltd. Electronic apparatus comprising usb connection terminal and operating method therefor

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02105910A (ja) * 1988-10-14 1990-04-18 Hitachi Ltd 論理集積回路
US6791370B1 (en) * 1999-07-16 2004-09-14 Micron Technology, Inc. Apparatus and method for adjusting clock skew
US6766464B2 (en) * 2001-02-13 2004-07-20 Sun Microsystems, Inc. Method and apparatus for deskewing multiple incoming signals
US6618283B2 (en) * 2001-08-29 2003-09-09 Micron Technology, Inc. System and method for skew compensating a clock signal and for capturing a digital signal using the skew compensated clock signal
KR100521049B1 (ko) 2003-12-30 2005-10-11 주식회사 하이닉스반도체 더블 데이터 레이트 싱크로너스 디램의 쓰기 회로
KR100537196B1 (ko) * 2004-03-05 2005-12-16 주식회사 하이닉스반도체 반도체 기억 소자에서의 지연 고정 루프 및 그의 클럭록킹 방법
US7023252B2 (en) * 2004-05-19 2006-04-04 Lsi Logic Corporation Chip level clock tree deskew circuit
US7493509B2 (en) * 2004-12-10 2009-02-17 Ati Technologies Ulc Intra-pair differential skew compensation method and apparatus for high-speed cable data transmission systems
JP4718933B2 (ja) * 2005-08-24 2011-07-06 富士通株式会社 並列信号のスキュー調整回路及びスキュー調整方法
US7650526B2 (en) * 2005-12-09 2010-01-19 Rambus Inc. Transmitter with skew reduction
KR100705207B1 (ko) * 2005-12-13 2007-04-06 주식회사 하이닉스반도체 반도체 메모리 소자의 지연 고정 루프 회로
US20070296868A1 (en) * 2006-06-23 2007-12-27 Rgb Systems, Inc., (Dba Extron Electronics) Method and apparatus for automatic compensation of skew in video transmitted over multiple conductors
US20080129357A1 (en) * 2006-11-30 2008-06-05 Chlipala James D Adaptive Integrated Circuit Clock Skew Correction
KR100910853B1 (ko) * 2007-03-29 2009-08-06 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동방법
US8422590B2 (en) * 2007-12-06 2013-04-16 Rambus Inc. Apparatus and methods for differential signal receiving
US7768255B2 (en) * 2008-08-28 2010-08-03 Advantest Corporation Interconnection substrate, skew measurement method, and test apparatus
US7746142B2 (en) * 2008-10-13 2010-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit and method for clock skew compensation in voltage scaling
KR20100068670A (ko) * 2008-12-15 2010-06-24 삼성전자주식회사 채널 스큐 보상 기능을 갖는 인터페이스 회로, 이를 구비한통신 시스템 및 채널 스큐 보상 방법
US7956651B2 (en) * 2009-09-10 2011-06-07 Semiconductor Components Industries, Llc Method for detecting a current and compensating for an offset voltage and circuit
KR101087922B1 (ko) * 2010-06-24 2011-11-28 주식회사 하이닉스반도체 입력 버퍼 회로
JP5505512B2 (ja) * 2010-11-05 2014-05-28 富士通株式会社 送受信装置および情報処理装置
KR20140023749A (ko) * 2012-08-17 2014-02-27 에스케이하이닉스 주식회사 반도체 장치의 기준 전압 발생 회로
JP6068193B2 (ja) 2013-02-28 2017-01-25 シナプティクス・ジャパン合同会社 受信装置及び送受信システム
JP6498912B2 (ja) * 2014-11-10 2019-04-10 株式会社メガチップス スキュー調整回路及びスキュー調整方法
KR102222622B1 (ko) * 2014-12-19 2021-03-05 에스케이하이닉스 주식회사 지연 고정 루프 회로

Also Published As

Publication number Publication date
US20200052700A1 (en) 2020-02-13
CN109817251A (zh) 2019-05-28
KR102415198B1 (ko) 2022-07-04
US20210126637A1 (en) 2021-04-29
US20190158090A1 (en) 2019-05-23
US11233511B2 (en) 2022-01-25
US10924114B2 (en) 2021-02-16
US10491219B2 (en) 2019-11-26
KR20190057748A (ko) 2019-05-29
CN109817251B (zh) 2023-04-28
TWI768073B (zh) 2022-06-21

Similar Documents

Publication Publication Date Title
TWI768073B (zh) 偏斜補償電路以及包括其的半導體裝置
US7528639B2 (en) DLL circuit and method of controlling the same
US8049545B2 (en) Delay-locked loop circuit controlled by column strobe write latency
KR101027679B1 (ko) Ｄｌｌ 회로
US9984740B1 (en) Timing control for input receiver
US20070170990A1 (en) Amplifier circuit with output delay selectively changed according to common mode voltage level, associated replica delay circuit and internal clock generator
KR101068567B1 (ko) 데이터 출력 회로
US8823433B2 (en) Data output circuit
US8598927B2 (en) Internal clock generator and operating method thereof
KR101818505B1 (ko) 듀티비 보정 회로
KR20210151399A (ko) 바이어스 생성 회로, 바이어스 생성 회로를 포함하는 버퍼 회로 및 버퍼 회로를 포함하는 반도체 시스템
US7176761B2 (en) Apparatus and method for receiving inputted signal
WO2011021357A1 (ja) データ受信回路
JP2009124703A (ja) データセンタートラッキング回路及びこれを含む半導体集積回路
KR100859834B1 (ko) 지연 고정 루프와 그의 구동 방법
KR20070069345A (ko) 반도체 메모리 소자의 지연 고정 루프 회로
KR100532482B1 (ko) 공통 모드 전압 레벨에 따라 선택적으로 변경되는 출력지연 시간을 가지는 증폭 회로와 이를 구비하는 리플리카지연 회로 및 이 리플리카 지연 회로를 구비하는 내부클럭 발생 회로
CN118192726A (zh) 电压调节器
KR20110012770A (ko) 지연 고정 루프와 그의 동작 방법