CN114185383B - 低压差稳压器 - Google Patents

低压差稳压器 Download PDF

Info

Publication number
CN114185383B
CN114185383B CN202010959899.5A CN202010959899A CN114185383B CN 114185383 B CN114185383 B CN 114185383B CN 202010959899 A CN202010959899 A CN 202010959899A CN 114185383 B CN114185383 B CN 114185383B
Authority
CN
China
Prior art keywords
signal
comparison signal
power transistor
comparator
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010959899.5A
Other languages
English (en)
Other versions
CN114185383A (zh
Inventor
林志丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN202010959899.5A priority Critical patent/CN114185383B/zh
Publication of CN114185383A publication Critical patent/CN114185383A/zh
Application granted granted Critical
Publication of CN114185383B publication Critical patent/CN114185383B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明提供一种低压差稳压器，包括第一比较器、边沿触发器、第二比较器、第三比较器以及输出级电路。第一比较器依据第一参考信号及输出信号来产生第一比较信号。边沿触发器依据第一比较信号、第二比较信号及第三比较信号来输出触发信号。第二比较器依据输出信号及第二参考信号来产生第二比较信号。第三比较器依据输出信号及第三参考信号来产生第三比较信号。输出级电路依据第一比较信号、第二比较信号及第三比较信号来输出输出信号。输出级电路包括多个迟滞控制器及多个功率晶体管。各迟滞控制器控制所对应的功率晶体管的导通状态。

Description

低压差稳压器
技术领域
本发明涉及一种稳压器，尤其涉及一种低压差稳压器(Low-dropout regulator，LDO)。
背景技术
由于动态随机存取内存(Dynamic Random Access Memory，DRAM)规格不断演进，输入电压越来越低，但操作频率却愈来愈快。因此，低压差稳压器的反应速度和输出能力愈趋重要。以目前的规格为例，由于输入电压和输出电压非常的接近，且驱动电路的尺寸非常大，因此，必须将使用数字式低压差稳压器(digital LDO)，因为有较快的回转率(slewrate)，能在较短的时间内提供大电流。
虽然数字式低压差稳压器可以快速且完全开启输出级，而产生较大的驱动电流。然而，由于数字式低压差稳压器产生的切换信号是全摆幅(full swing)，如果其中的功率晶体管频繁开关，则比较器(comparator)会有较大的功率消耗(power consumption)。反之，若减缓功率晶体管的开关回转率，会使得输出电压有较大的涟波(ripple)。
发明内容
本发明提供一种低压差稳压器，可减少输出涟波和节省比较器的功率消耗。
本发明的低压差稳压器，包括第一比较器、边沿触发器、第二比较器、第三比较器以及输出级电路。第一比较器依据第一参考信号及输出信号来产生第一比较信号。边沿触发器依据第一比较信号、第二比较信号及第三比较信号来输出触发信号。第二比较器依据输出信号及第二参考信号来产生第二比较信号。第三比较器依据输出信号及第三参考信号来产生第三比较信号。输出级电路依据第一比较信号、第二比较信号及第三比较信号来输出输出信号。输出级电路包括多个迟滞控制器及多个功率晶体管。各迟滞控制器用以控制所对应的功率晶体管的导通状态。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1示出本发明一实施例的低压差稳压器的方块示意图；
图2示出图1实施例的低压差稳压器的电路示意图；
图3示出本发明一实施例的边沿触发器及回转率限制器操作时，比较信号、触发信号及切换信号的波型示意图；
图4示出本发明一实施例的第一迟滞控制器操作时，比较信号及切换信号的波型示意图；
图5示出本发明一实施例的第二迟滞控制器操作时，比较信号及切换信号的波型示意图；
图6示出本发明一实施例的低压差稳压器操作在轻载时，比较信号、切换信号及输出信号的波型示意图；
图7示出本发明一实施例的低压差稳压器操作在中载时，比较信号、切换信号及输出信号的波型示意图；
图8示出本发明一实施例的低压差稳压器操作在重载时，比较信号、切换信号及输出信号的波型示意图。
附图标号说明
100：存储装置；
110：存储器控制电路；
120：存储器晶胞阵列；
122：存储器晶胞；
210：上电极；
100:低压差稳压器；
110:第一比较器；
120:边沿触发器；
132:第二比较器；
133:第三比较器；
140:输出级电路；
141、142、143:输出级；
410:回转率限制器；
411、412:迟滞控制器；
LV1、LV2、LV3:比较信号；
MN1、MN2、MN3:功率晶体管；
SW1、SW2、SW3:切换信号；
TR1:触发信号；
VIN:输入信号；
VOUT:输出信号；
VREF1、VREF:第一参考信号；
VREF2、VREF+△V:第二参考信号；
VREF3、VREF-△V:第三参考信号。
具体实施方式
在将详细参考本发明的示范实施例，所述示范实施例将配合附图进行说明。尽可能地在附图及说明中使用相同的参考标号，且所述相同参考标号代表相同或相似的组件。
本发明实施例针对功率晶体管开关切换的问题，设计了功率晶体管分段控制。利用三个比较器和迟滞控制器(hysteresis controller)，让低压差稳压器在不同的负载电流(loading current)，都只有一个功率晶体管频繁地在开关，如此便可减少输出涟波和节省比较器的功率消耗。
图1示出本发明一实施例的低压差稳压器的方块示意图。请参考图1，本发明的低压差稳压器100包括第一比较器110、边沿触发器120、第二比较器132、第三比较器133及输出级电路140。边沿触发器120耦接在第一比较器110及输出级电路140之间。第二比较器132及第三比较器133耦接至边沿触发器120及输出级电路140。
第一比较器110用以依据第一参考信号VREF1及输出信号VOUT来产生第一比较信号LV1，并且输出第一比较信号LV1给边沿触发器120及输出级电路140。第二比较器132用以依据输出信号VOUT及第二参考信号VREF2来产生第二比较信号LV2，并且输出第二比较信号LV2给边沿触发器120及输出级电路140。第三比较器133用以依据输出信号VOUT及第三参考信号VREF3来产生第三比较信号LV3，并且输出第三比较信号LV3给边沿触发器120及输出级电路140。
边沿触发器120用以依据第一比较信号LV1、第二比较信号LV2及第三比较信号LV3来输出触发信号TR1给输出级电路140，以失能(disable)或使能(enable)输出级电路140的操作。输出级电路140用以依据第一比较信号LV1、第二比较信号LV2及第三比较信号LV3来输出输出信号VOUT给第一比较器110、第二比较器132及第三比较器133。
图2示出图1实施例的低压差稳压器的电路示意图。请参考图2，第一比较器110包括反相输入端、非反相输入端及输出端。反相输入端接收输出信号VOUT，非反相输入端接收第一参考信号VREF1，且输出端输出第一比较信号LV1。第二比较器132包括反相输入端、非反相输入端及输出端。反相输入端接收输出信号VOUT，非反相输入端接收第二参考信号VREF2，且输出端输出第二比较信号LV2。第三比较器133包括反相输入端、非反相输入端及输出端。反相输入端接收输出信号VOUT，非反相输入端接收第三参考信号VREF3，且输出端输出第三比较信号LV3。
在本实施例中，第一参考信号VREF1、第二参考信号VREF2及第三参考信号VREF3可由信号产生电路(未示出)来产生。在一实施例中，第二参考信号VREF2大于第一参考信号VREF1，第一参考信号VREF1大于第三参考信号VREF3。举例而言，第一参考信号VREF1例如是参考信号VREF，第二参考信号VREF2例如是参考信号VREF+△V，第三参考信号VREF3例如是参考信号VREF-△V。
输出级电路140包括第一输出级141、第二输出级142及第三输出级143。第一输出级141耦接至该边沿触发器120。第二输出级142耦接至第一输出级141。第三输出级143耦接至第二输出级142。
第一输出级141用以接收输入信号VIN。第一输出级141依据触发信号TR1输出输出信号VOUT给第一比较器110、第二比较器132及第三比较器133。
具体而言，第一输出级包括141包括第一功率晶体管MN1及回转率限制器(slewrate limiter)410。回转率限制器410耦接在边沿触发器120及第一功率晶体管MN1之间。回转率限制器410依据触发信号TR1输出第一切换信号SW1至第一功率晶体管MN1的控制端来调整第一功率晶体管MN1的回转率。第一功率晶体管MN1包括第一端、第二端及控制端。第一端接收输入信号VIN，第二端输出输出信号VOUT给第一比较器110、第二比较器132及第三比较器133，控制端接收第一切换信号SW1。
第二输出级142用以接收输入信号VIN。第二输出级142依据第一比较信号LV1及第二比较信号LV2输出输出信号VOUT给第一比较器110、第二比较器132及第三比较器133。
具体而言，第二输出级142包括第二功率晶体管MN2以及第一迟滞控制器(hysteresis controller)411。第一迟滞控制器411耦接至第二功率晶体管MN2。第一迟滞控制器411依据第一比较信号LV1及第二比较信号LV2，输出第二切换信号SW2至第二功率晶体管MN2的控制端，以控制第二功率晶体管MN2的导通状态。第二功率晶体管MN2包括第一端、第二端及控制端。第一端接收输入信号VIN，第二端输出输出信号VOUT给第一比较器110、第二比较器132及第三比较器133，控制端接收第二切换信号SW2。
第三输出级143用以接收输入信号VIN。第三输出级143依据第一比较信号LV1及第三比较信号LV3输出输出信号VOUT给第一比较器110、第二比较器132及第三比较器133。
具体而言，第三输出级143包括第三功率晶体管MN3以及第二迟滞控制器412。第二迟滞控制器412耦接至第三功率晶体管MN3。第二迟滞控制器412依据第一比较信号LV1及第三比较信号LV3，输出第三切换信号SW3至第三功率晶体管MN3的控制端，以控制第三功率晶体管MN3的导通状态。第三功率晶体管MN3包括第一端、第二端及控制端。第一端接收输入信号VIN，第二端输出输出信号VOUT给第一比较器110、第二比较器132及第三比较器133，控制端接收第三切换信号SW3。
在本实施例中，边沿触发器120、回转率限制器410、第一迟滞控制器411及第二迟滞控制器412的电路结构及其操作方法可由本技术领域的公知常识获致足够的教示、建议与实施说明。
图3示出本发明一实施例的边沿触发器及回转率限制器操作时，比较信号、触发信号及切换信号的波型示意图。请参考图2及图3，本实施例的边沿触发器120接收第一比较信号LV1、第二比较信号LV2及第三比较信号LV3。边沿触发器120依据第一比较信号LV1、第二比较信号LV2及第三比较信号LV3来输出触发信号TR1给回转率限制器410，以失能或使能回转率限制器410的操作。
举例而言，当接收到第一比较信号LV1、第二比较信号LV2及第三比较信号LV3当中的任一个信号的上升缘时(在此例为边沿触发器120先接收到第二比较信号LV2的上升缘)，边沿触发器120会输出高电平(第一电平)的触发信号TR1给回转率限制器410，以触发其操作。回转率限制器410被使能后可减缓(slow down)第一切换信号SW1的拉高(pull-high)速度。因此，当接收到第一比较信号LV1、第二比较信号LV2及第三比较信号LV3当中的任一个信号的上升缘时，第一功率晶体管MN1会被导通。
当接收到第一比较信号LV1、第二比较信号LV2及第三比较信号LV3当中的任一个信号的下降缘时(在此例为边沿触发器120先接收到第三比较信号LV3的下降缘)，边沿触发器120会输出低电平(第二电平)的触发信号TR1给回转率限制器410，以停止其操作。回转率限制器410被失能后第一切换信号SW1会逐渐被拉低(pull-low)。因此，当接收到第一比较信号LV1、第二比较信号LV2及第三比较信号LV3当中的任一个信号的下降缘时，第一功率晶体管MN1不导通。
图4示出本发明一实施例的第一迟滞控制器操作时，比较信号及切换信号的波型示意图。请参考图2及图4，本实施例的第一迟滞控制器411接收第一比较信号LV1及第二比较信号LV2。第一迟滞控制器411依据第一比较信号LV1及第二比较信号LV2，输出第二切换信号SW2至第二功率晶体管MN2的控制端，以控制第二功率晶体管MN2的导通状态。
举例而言，当输出信号VOUT小于或等于第一参考信号VREF时，第一比较器110输出高电平的第一比较信号LV1。当接收到第一比较信号LV1的上升缘时，第一迟滞控制器411会输出高电平的第二切换信号SW2给第二功率晶体管MN2，以使其导通。当输出信号VOUT大于第二参考信号VREF+△V时，第二比较器132输出低电平的第二比较信号LV2。当接收到第二比较信号LV2的下降缘时，第一迟滞控制器411会输出低电平的第二切换信号SW2给第二功率晶体管MN2，以使其不导通。
图5示出本发明一实施例的第二迟滞控制器操作时，比较信号及切换信号的波型示意图。请参考图2及图5，本实施例的第二迟滞控制器412接收第一比较信号LV1及第三比较信号LV3。第二迟滞控制器412依据第一比较信号LV1及第三比较信号LV3，输出第三切换信号SW3至第三功率晶体管MN3的控制端，以控制第三功率晶体管MN3的导通状态。
举例而言，当输出信号VOUT小于或等于第三参考信号VREF-△V时，第三比较器133输出高电平的第三比较信号LV3。当接收到第三比较信号LV3的上升缘时，第二迟滞控制器412会输出高电平的第三切换信号SW3给第三功率晶体管MN3，以使其导通。当输出信号VOUT大于第一参考信号VREF时，第一比较器110输出低电平的第一比较信号LV1。当接收到第一比较信号LV1的下降缘时，第二迟滞控制器412会输出低电平的第三切换信号SW3给第三功率晶体管MN3，以使其不导通。
底下分别说明本发明实施例的低压差稳压器操作在轻载(light loading)、中载(middle loading)及重载(heavy loading)时，其操作方式及输出信号的波型变化。
图6示出本发明一实施例的低压差稳压器操作在轻载时，比较信号、切换信号及输出信号的波型示意图。请参考图2及图6，低压差稳压器100操作在轻载(即负载电流较小)时，其输出信号VOUT主要以第二参考信号VREF+△V为基准在变化。在本实施例中，第二比较器132比较第二参考信号VREF+△V及输出信号VOUT的大小。当输出信号VOUT小于或等于第二参考信号VREF+△V时，第二比较器132输出高电平的第二比较信号LV2。当输出信号VOUT大于第二参考信号VREF+△V时，第二比较器132输出低电平的第二比较信号LV2。
边沿触发器120依据第二比较信号LV2的上升缘来输出高电平的触发信号TR1给输出级电路140，以使能回转率限制器410的操作，从而使得第一功率晶体管MN1被导通。接着，边沿触发器120依据第二比较信号LV2的下降缘来输出低电平的触发信号TR1给输出级电路140，以失能回转率限制器410的操作，从而使得第一功率晶体管MN1不导通。边沿触发器120及回转率限制器410的操作的可参考图3。因此，在本实施例中，第一功率晶体管MN1保持在切换状态，输出信号VOUT的涟波(ripple)小。
此外，在本实施例中，第二功率晶体管MN2及第三功率晶体管MN3是保持在不导通状态。因此，在本实施例中，如果负载电流较小，即输出信号VOUT小于或等于第二参考信号VREF+ΔV，此时第一功率晶体管MN1会缓慢开启和关闭，而第二功率晶体管MN2及第三功率晶体管MN3保持关闭。
图7示出本发明一实施例的低压差稳压器操作在中载时，比较信号、切换信号及输出信号的波型示意图。请参考图2及图7，低压差稳压器100操作在中载(即负载电流中等)时，其输出信号VOUT主要以第一参考信号VREF为基准在变化。在本实施例中，第一比较器110比较第一参考信号VREF及输出信号VOUT的大小。当输出信号VOUT小于或等于第一参考信号VREF时，第一比较器110输出高电平的第一比较信号LV1。当输出信号VOUT大于第一参考信号VREF时，第一比较器110输出低电平的第一比较信号LV1。另一方面，在本实施例中，由于输出信号VOUT小于第二参考信号VREF+△V，因此第二比较器132输出高电平的第二比较信号LV2，且第二比较信号LV2持续处于高电平的状态。
边沿触发器120依据第二比较信号LV2的上升缘来输出高电平的触发信号TR1给输出级电路140，以使能回转率限制器410的操作，从而使得第一功率晶体管MN1被导通。接着，边沿触发器120依据第一比较信号LV1的下降缘来输出低电平的触发信号TR1给输出级电路140，以失能回转率限制器410的操作，从而使得第一功率晶体管MN1不导通。边沿触发器120及回转率限制器410的操作的可参考图3。因此，在本实施例中，第一功率晶体管MN1保持在切换状态，输出信号VOUT的涟波(ripple)小。
此外，由于第二比较信号LV2是持续处于高电平的状态，因此第二功率晶体管MN2保持在导通状态，其操作可参考图4。此外，在本实施例中，第三功率晶体管MN3是保持在不导通状态。因此，在本实施例中，如果负载电流中等，即输出信号VOUT小于或等于第一参考信号VREF，此时第一功率晶体管MN1会缓慢开启和关闭，第二功率晶体管MN2快速开启后维持导通状态，而第三功率晶体管MN3保持关闭。
图8示出本发明一实施例的低压差稳压器操作在重载时，比较信号、切换信号及输出信号的波型示意图。请参考图2及图8，低压差稳压器100操作在重载(即负载电流较大)时，其输出信号VOUT主要以第三参考信号VREF-△V为基准在变化。在本实施例中，第三比较器133比较第三参考信号VREF-△V及输出信号VOUT的大小。当输出信号VOUT小于或等于第三参考信号VREF-△V时，第三比较器133输出高电平的第三比较信号LV3。当输出信号VOUT大于第三参考信号VREF-△V时，第三比较器133输出低电平的第三比较信号LV3。另一方面，在本实施例中，由于输出信号VOUT小于第一参考信号VREF及第二参考信号VREF+△V，因此第二比较器132输出高电平的第二比较信号LV2，第一比较器110输出高电平的第一比较信号LV1，且第一比较信号LV1及第二比较信号LV2皆持续处于高电平的状态。
边沿触发器120依据第二比较信号LV2的上升缘来输出高电平的触发信号TR1给输出级电路140，以使能回转率限制器410的操作，从而使得第一功率晶体管MN1被导通。接着，边沿触发器120依据第三比较信号LV3的下降缘来输出低电平的触发信号TR1给输出级电路140，以失能回转率限制器410的操作，从而使得第一功率晶体管MN1不导通。边沿触发器120及回转率限制器410的操作的可参考图3。因此，在本实施例中，第一功率晶体管MN1保持在切换状态，输出信号VOUT的涟波(ripple)小。
此外，由于第二比较信号LV2及第一比较信号LV1是持续处于高电平的状态，因此第二功率晶体管MN2及第三功率晶体管MN3保持在导通状态，其操作可分别参考图4及图5。因此，在本实施例中，如果负载电流较大，即输出信号VOUT小于或等于第三参考信号VREF-△V，此时第一功率晶体管MN1会缓慢开启和关闭，第二功率晶体管MN2和第三功率晶体管MN3快速开启后维持导通状态。
综上所述，在本发明的实施例中，低压差稳压器使用多个比较器搭配多个参考信号，产生了三种触发区间，从而使用这些信息来控制功率晶体管，使得功率晶体管可以分段开启，并且减少频繁导通功率晶体管的数量。此外，低压差稳压器还包括回转率限制器和迟滞控制器，进一步减少功率晶体管的输出电流的变化率。回转率限制器用来控制第一功率晶体管，迟滞控制器用来控制第二功率晶体管及第三功率晶体管。通过本发明实施例的控制方式，无论负载电流大小，都只会频繁开关第一功率晶体管，因此涟波会比较小，耗电也比较少。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定的为准。

Claims (13)

1.一种低压差稳压器，包括：
第一比较器，用以依据第一参考信号及输出信号来产生第一比较信号；
边沿触发器，耦接至所述第一比较器，用以依据所述第一比较信号、第二比较信号及第三比较信号来输出触发信号；
第二比较器，耦接至所述边沿触发器，用以依据所述输出信号及第二参考信号来产生所述第二比较信号；
第三比较器，耦接至所述边沿触发器，用以依据所述输出信号及第三参考信号来产生所述第三比较信号；以及
输出级电路，耦接至所述边沿触发器、所述第二比较器及所述第三比较器，用以依据所述第一比较信号、所述第二比较信号及所述第三比较信号来输出所述输出信号，其中所述输出级电路包括多个迟滞控制器及多个功率晶体管，且各所述迟滞控制器用以控制所对应的所述功率晶体管的导通状态。
2.根据权利要求1所述的低压差稳压器，其中所述输出级电路包括第一输出级，耦接至所述边沿触发器，所述第一输出级用以接收输入信号，并且依据所述触发信号输出所述输出信号。
3.根据权利要求2所述的低压差稳压器，其中所述第一输出级包括：
第一功率晶体管，包括第一端、第二端及控制端，所述第一端接收所述输入信号，所述第二端输出所述输出信号给所述第一比较器、所述第二比较器及所述第三比较器，其中所述功率晶体管包括所述第一功率晶体管；以及
回转率限制器，耦接在所述边沿触发器及所述第一功率晶体管之间，用以依据所述触发信号输出第一切换信号至所述第一功率晶体管的所述控制端来调整所述第一功率晶体管的回转率。
4.根据权利要求3所述的低压差稳压器，其中
当边沿触发器接收到所述第一比较信号、所述第二比较信号及所述第三比较信号当中的任一个信号的上升缘时，边沿触发器输出第一电平的所述触发信号，使能所述回转率限制器的操作，且所述回转率限制器使所述第一功率晶体管导通；以及
当边沿触发器接收到所述第一比较信号、所述第二比较信号及所述第三比较信号当中的任一个信号的下降缘时，边沿触发器输出第二电平的所述触发信号，失能所述回转率限制器的操作，且所述回转率限制器使所述第一功率晶体管不导通。
5.根据权利要求4所述的低压差稳压器，其中
所述边沿触发器接收所述第二比较信号的上升缘，且所述回转率限制器被使能以减缓所述第一切换信号的拉高速度；以及
所述边沿触发器接收所述第三比较信号的下降缘，且所述回转率限制器被失能以使所述第一切换信号逐渐被拉低。
6.根据权利要求2所述的低压差稳压器，其中所述输出级电路还包括第二输出级，耦接至所述第一输出级，所述第二输出级用以接收所述输入信号，并且依据所述第一比较信号及所述第二比较信号输出所述输出信号。
7.根据权利要求6所述的低压差稳压器，其中所述第二输出级包括：
第二功率晶体管，包括第一端、第二端及控制端，所述第一端接收所述输入信号，所述第二端输出所述输出信号给所述第一比较器、所述第二比较器及所述第三比较器，其中所述功率晶体管包括所述第二功率晶体管；以及
第一迟滞控制器，耦接至所述第二功率晶体管，用以依据所述第一比较信号及所述第二比较信号，输出第二切换信号至所述第二功率晶体管的所述控制端，以控制所述第二功率晶体管的导通状态，其中所述迟滞控制器包括所述第一迟滞控制器。
8.根据权利要求7所述的低压差稳压器，其中
当所述第一迟滞控制器接收到所述第一比较信号或所述第二比较信号的上升缘时，所述第一迟滞控制器输出第一电平的所述第二切换信号，以使所述第二功率晶体管导通；以及
当所述第一迟滞控制器接收到所述第一比较信号或所述第二比较信号的下降缘时，所述第一迟滞控制器输出第二电平的所述第二切换信号，以使所述第二功率晶体管不导通。
9.根据权利要求8所述的低压差稳压器，其中
当所述输出信号小于或等于所述第一参考信号时，所述第一比较器输出所述第一电平的所述第一比较信号，所述第一迟滞控制器接收到所述第一比较信号的上升缘时，所述第一迟滞控制器输出所述第一电平的所述第二切换信号，以使所述第二功率晶体管导通；以及
当所述输出信号大于所述第二参考信号时，所述第二比较器输出所述第二电平的所述第二比较信号，所述第一迟滞控制器接收到所述第二比较信号的下降缘时，所述第一迟滞控制器输出所述第二电平的所述第二切换信号，以使所述第二功率晶体管不导通，其中所述第二参考信号大于所述第一参考信号。
10.根据权利要求6所述的低压差稳压器，其中所述输出级电路还包括第三输出级，耦接至所述第二输出级，所述第三输出级用以接收所述输入信号，并且依据所述第一比较信号及所述第三比较信号输出所述输出信号。
11.根据权利要求10所述的低压差稳压器，其中所述第三输出级包括：
第三功率晶体管，包括第一端、第二端及控制端，所述第一端接收所述输入信号，所述第二端输出所述输出信号给所述第一比较器、所述第二比较器及所述第三比较器，其中所述功率晶体管包括所述第三功率晶体管；以及
第二迟滞控制器，耦接至所述第三功率晶体管，用以依据所述第一比较信号及所述第三比较信号，输出第三切换信号至所述第三功率晶体管的所述控制端，以控制所述第三功率晶体管的导通状态，其中所述迟滞控制器包括所述第二迟滞控制器。
12.根据权利要求11所述的低压差稳压器，其中
当所述第二迟滞控制器接收到所述第一比较信号或所述第三比较信号的上升缘时，所述第二迟滞控制器输出第一电平的所述第三切换信号，以使所述第三功率晶体管导通；以及
当所述第二迟滞控制器接收到所述第一比较信号或所述第三比较信号的下降缘时，所述第二迟滞控制器输出第二电平的所述第三切换信号，以使所述第三功率晶体管不导通。
13.根据权利要求12所述的低压差稳压器，其中
当所述输出信号小于或等于所述第三参考信号时，所述第三比较器输出所述第一电平的所述第三比较信号，所述第二迟滞控制器接收到所述第三比较信号的上升缘时，所述第二迟滞控制器输出所述第一电平的所述第三切换信号，以使所述第三功率晶体管导通；以及
当所述输出信号大于所述第一参考信号时，所述第一比较器输出所述第二电平的所述第一比较信号，所述第二迟滞控制器接收到所述第一比较信号的下降缘时，所述第二迟滞控制器输出所述第二电平的所述第三切换信号，以使所述第三功率晶体管不导通，其中所述第一参考信号大于所述第三参考信号。
CN202010959899.5A 2020-09-14 2020-09-14 低压差稳压器 Active CN114185383B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010959899.5A CN114185383B (zh) 2020-09-14 2020-09-14 低压差稳压器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010959899.5A CN114185383B (zh) 2020-09-14 2020-09-14 低压差稳压器

Publications (2)

Publication Number Publication Date
CN114185383A CN114185383A (zh) 2022-03-15
CN114185383B true CN114185383B (zh) 2023-08-15

Family

ID=80538940

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010959899.5A Active CN114185383B (zh) 2020-09-14 2020-09-14 低压差稳压器

Country Status (1)

Country Link
CN (1) CN114185383B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6201375B1 (en) * 2000-04-28 2001-03-13 Burr-Brown Corporation Overvoltage sensing and correction circuitry and method for low dropout voltage regulator
WO2013085992A2 (en) * 2011-12-07 2013-06-13 Microchip Technology Incorporated Integrated circuit device with two voltage regulators
CN104795993A (zh) * 2013-12-31 2015-07-22 三星显示有限公司 功率变换器系统及其操作方法
EP3010131A1 (en) * 2014-10-15 2016-04-20 Dialog Semiconductor (UK) Ltd Clocked pulse frequency modulation buck DC-to-DC converter
CN107977037A (zh) * 2017-11-17 2018-05-01 合肥鑫晟光电科技有限公司 一种低压差稳压器及其控制方法
CN109817251A (zh) * 2017-11-20 2019-05-28 爱思开海力士有限公司 偏斜补偿电路以及包括其的半导体装置
CN110196611A (zh) * 2018-02-27 2019-09-03 联发科技股份有限公司 一种低压差稳压器及其系统
CN111208858A (zh) * 2020-01-15 2020-05-29 西安电子科技大学 一种数字低压差稳压器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7560916B2 (en) * 2006-01-19 2009-07-14 Broadcom Corporation Voltage-locked loop
KR101522531B1 (ko) * 2008-12-30 2015-05-26 주식회사 동부하이텍 히스테리시스 특성을 갖는 비교 장치 및 이를 이용한 전압 레귤레이터

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6201375B1 (en) * 2000-04-28 2001-03-13 Burr-Brown Corporation Overvoltage sensing and correction circuitry and method for low dropout voltage regulator
WO2013085992A2 (en) * 2011-12-07 2013-06-13 Microchip Technology Incorporated Integrated circuit device with two voltage regulators
CN104054246A (zh) * 2011-12-07 2014-09-17 密克罗奇普技术公司 具有线性电压调节器及内部切换模式电压调节器的集成电路装置
CN104795993A (zh) * 2013-12-31 2015-07-22 三星显示有限公司 功率变换器系统及其操作方法
EP3010131A1 (en) * 2014-10-15 2016-04-20 Dialog Semiconductor (UK) Ltd Clocked pulse frequency modulation buck DC-to-DC converter
CN107977037A (zh) * 2017-11-17 2018-05-01 合肥鑫晟光电科技有限公司 一种低压差稳压器及其控制方法
CN109817251A (zh) * 2017-11-20 2019-05-28 爱思开海力士有限公司 偏斜补偿电路以及包括其的半导体装置
CN110196611A (zh) * 2018-02-27 2019-09-03 联发科技股份有限公司 一种低压差稳压器及其系统
CN111208858A (zh) * 2020-01-15 2020-05-29 西安电子科技大学 一种数字低压差稳压器

Also Published As

Publication number Publication date
CN114185383A (zh) 2022-03-15

Similar Documents

Publication Publication Date Title
EP3454164B1 (en) Voltage regulator circuit and method therefor
US8310389B1 (en) Hysteretic inductive switching regulator with power supply compensation
US7928715B2 (en) Switching regulator
JP5376559B2 (ja) 電源回路及び電源制御方法
CN109412408B (zh) 一种电荷泵电路及其负载驱动方法
CN108415502B (zh) 一种无有限周期震荡的数字线性稳压电源及稳压方法
KR20040110669A (ko) 내부전압 생성용 액티브 드라이버
KR101790943B1 (ko) 멀티 모드 검출 기술을 이용한 디지털 ｌｄｏ 레귤레이터
CN112148053B (zh) 生成参考电压的电路和方法以及参考电压发生器
CN108572683B (zh) 电压产生器
CN109473136B (zh) 记忆体驱动装置
TWI753548B (zh) 低壓差穩壓器
CN114185383B (zh) 低压差稳压器
US10551862B2 (en) System on chip with different current setting modes
CN115113673A (zh) 低压差稳压器
US6693458B1 (en) Apparatus for an optimized high speed comparator
KR20160142780A (ko) 저전압 강하 레귤레이터들을 포함하는 전압 보상 회로 및 이의 동작 방법
US10444782B1 (en) Digital regulator
US10579083B1 (en) Managing linear regulator transient voltages upon sleep transitions
US8081016B2 (en) Input buffer
CN112703557B (zh) 记忆体驱动装置
KR20210083608A (ko) 전압 생성 회로
KR102667716B1 (ko) 전류 추정을 통한 빠른 과도 응답 특성을 갖는 레귤레이터 및 이의 제어 방법
CN114860017B (zh) 一种ldo电路、控制方法、芯片及电子设备
CN111766913B (zh) 集成电路的控制系统和集成电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant