CN109817251B - 偏斜补偿电路以及包括其的半导体装置 - Google Patents

偏斜补偿电路以及包括其的半导体装置 Download PDF

Info

Publication number
CN109817251B
CN109817251B CN201810844327.5A CN201810844327A CN109817251B CN 109817251 B CN109817251 B CN 109817251B CN 201810844327 A CN201810844327 A CN 201810844327A CN 109817251 B CN109817251 B CN 109817251B
Authority
CN
China
Prior art keywords
skew
generate
signal
circuit
skew detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810844327.5A
Other languages
English (en)
Other versions
CN109817251A (zh
Inventor
徐荣锡
吴昇昱
林多絪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN109817251A publication Critical patent/CN109817251A/zh
Application granted granted Critical
Publication of CN109817251B publication Critical patent/CN109817251B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00323—Delay compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

本发明公开了一种偏斜补偿电路以及包括其的半导体装置。一种偏斜补偿电路包括：偏斜检测电路，其被配置为通过检测构成半导体装置的基本逻辑元件的偏斜特性来产生偏斜检测信号；偏斜补偿信号发生电路，其被配置为通过将偏斜检测信号与多个参考电压进行比较来产生偏斜补偿信号；可变延迟电路，其被配置为通过将输入信号延迟根据偏斜补偿信号而变化的延迟时间来产生补偿信号；以及参考电压发生电路，其被配置为产生多个参考电压，该多个参考电压的偏移分量根据温度的变化和外部电压的变化而被补偿。

Description

偏斜补偿电路以及包括其的半导体装置
相关申请的交叉引用
本申请要求于2017年11月20日向韩国知识产权局提交的申请号为10-2017-0155062的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
各种实施例总体而言涉及一种半导体电路，并且更具体地，涉及一种偏斜补偿电路以及包括偏斜补偿电路的半导体装置。
背景技术
随着操作速度的提高，半导体装置需要更严格地遵守固定操作标准以确保稳定的操作可靠性。
然而，随着集成度的提高，半导体装置难以遵守根据PVT(功率、电压或温度)变化的规范。
因此，需要通过根据PVT变化而对与内部操作相关的信号的偏斜进行补偿来提高半导体装置的操作可靠性。
发明内容
各种实施例提供了一种能够对与半导体装置中的内部操作相关的信号的偏斜进行补偿的偏斜补偿电路以及包括该偏斜补偿电路的半导体装置。
在本公开的一个实施例中，一种偏斜补偿电路可以包括：偏斜检测电路，其被配置为通过检测构成半导体装置的基本逻辑元件的偏斜特性来产生偏斜检测信号；偏斜补偿信号发生电路，其被配置为通过将所述偏斜检测信号与多个参考电压进行比较来产生偏斜补偿信号；可变延迟电路，其被配置为通过将输入信号延迟根据所述偏斜补偿信号而变化的延迟时间来产生补偿信号；以及参考电压发生电路，其被配置为产生所述多个参考电压，所述多个参考电压的偏移分量根据温度的变化和外部电压的变化而被补偿。
在本公开的一个实施例中，一种偏斜补偿电路可以包括：整流器，其被配置为通过对外部电压进行整流来产生对外部电压的变化进行补偿的整流电压；偏斜检测电路，其被配置为通过使用所述整流电压来检测NMOS晶体管的阈值电压特性和PMOS晶体管的阈值电压特性而产生第一偏斜检测信号和第二偏斜检测信号；偏斜补偿信号发生电路，其被配置为通过将所述第一偏斜检测信号和第二偏斜检测信号与多个参考电压进行比较来产生偏斜补偿信号；可变延迟电路，其被配置为通过将输入信号延迟根据所述偏斜补偿信号而变化的延迟时间来产生补偿信号；以及参考电压发生电路，其被配置为在使用整流电压产生的多个分压之中选择与当前温度相对应的部分分压并且将选中的分压输出为所述多个参考电压。
在本公开的一个实施例中，一种半导体装置可以包括：延迟锁定环电路，其被配置为使用复制电路来产生延迟锁定环时钟信号，在所述复制电路中对所述半导体装置的内部延迟时间进行建模；以及偏斜补偿电路，其被配置为通过根据构成所述半导体装置的基本逻辑元件的偏斜特性的检测结果而对所述延迟锁定环时钟信号的延迟时间偏移进行补偿来产生补偿信号。
在本公开的一个实施例中，一种半导体装置可以包括：输入缓冲器，其被配置为通过缓冲输入信号来产生输出信号并且根据偏斜补偿信号来控制吸收(sink)电流量；以及偏斜补偿电路，其被配置为根据构成所述半导体装置的基本逻辑元件的偏斜特性的检测结果来产生所述偏斜补偿信号。
下面在题为“具体实施方式”的部分描述这些特征、方面和其他特征、方面以及实施例。
附图说明
结合附图从下面的详细描述中能更清晰地理解本公开的主题的上述和其他方面、特征以及优点，其中：
图1是示出根据本公开的实施例的偏斜补偿电路的配置的示图；
图2是示出图1的偏斜检测电路的配置的示图；
图3和图4是示出图2的第一检测器的配置和第二检测器的配置的示图；
图5是示出图3的第一检测器的操作的时序图；
图6是示出图4的第二检测器的操作的时序图；
图7是示出图1的偏斜补偿信号发生电路的配置的示图；
图8是示出图1的参考电压发生电路的配置的示图；
图9是示出图8的参考电压发生器的配置的示图；
图10是示出图8的多路复用电路的配置的示图；
图11是示出根据本公开的一个实施例的半导体装置的配置的示图；
图12是示出根据本公开的另一个实施例的半导体装置的配置的示图；以及
图13A和图13B是示出图12的输入缓冲器的配置示例的示图。
具体实施方式
将参考附图来更详细地描述本发明的各种实施例。附图为各种实施例(和中间结构)的示意图。照此，可以预期由例如制造技术和/或公差造成的示图的配置和形状的变化。因此，描述的实施例不应被理解成限于本文中所示出的特定的配置和形状，而可以包括配置和形状的偏差，该偏差不偏离如所附权利要求所限定的本发明的精神和范围。
本文中参考本发明的理想实施例的截面图和/或平面图来描述本发明。然而，本发明的实施例不应被理解为限于本发明概念。虽然将示出和描述本发明的一些实施例，但是本领域普通技术人员要理解的是，在不偏离本发明的原则和精神的情况下，可以对这些实施例做出改变。
图1是示出根据一个实施例的偏斜补偿电路100的配置的示图。
如图1所示，偏斜补偿电路100可以包括偏斜检测电路200、偏斜补偿信号发生电路300、可变延迟电路400、参考电压发生电路500、整流器600以及控制电路700。
偏斜检测电路200可以通过检测基本逻辑元件(例如，构成半导体装置的晶体管(NMOS晶体管和PMOS晶体管))的偏斜特性(例如，阈值电压特性)来产生偏斜检测信号(例如，第一偏斜检测信号VN和第二偏斜检测信号VP)。
偏斜检测电路200可以根据整流电压VDET、第一时钟信号CLK_N、第二时钟信号CLK_P、第一复位信号RST_N以及第二复位信号RST_P来产生第一偏斜检测信号VN和第二偏斜检测信号VP。
偏斜补偿信号发生电路300可以通过将第一偏斜检测信号VN和第二偏斜检测信号VP与多个参考电压(例如，第一参考电压至第四参考电压VREFN_FT、VREFN_TS、VREFP_FT和VREFP_TS)进行比较来产生偏斜补偿信号CCD<0:N>。
偏斜补偿信号发生电路300可以根据使能信号(例如，第一使能信号EN_N和第二使能信号EN_P)而被激活，并且执行产生偏斜补偿信号CCD<0:N>的操作。
可变延迟电路400可以通过将输入信号CLK_IN延迟根据偏斜补偿信号CCD<0:N>而变化的延迟时间来产生补偿信号CLK_CAL。
参考电压发生电路500可以产生第一参考电压至第四参考电压VREFN_FT、VREFN_TS、VREFP_FT和VREFP_TS，第一参考电压至第四参考电压的偏移分量根据温度的变化和外部电压的变化而被补偿。
参考电压发生电路500可以在使用整流电压VDET所产生的多个分压之中选择与当前温度相对应的部分电压(partial voltage)，并且将选中的分压输出为第一参考电压至第四参考电压VREFN_FT、VREFN_TS、VREFP_FT和VREFP_TS。
整流器600可以通过对外部电压(例如，电源电压VDD)进行整流来产生对电源电压VH(例如，VDD)的变化进行补偿的整流电压VDET。此外，整流器600可以将整流电压VDET提供给偏斜检测电路200和参考电压发生电路500。
低压差(LDO)整流器可以用作整流器600。
在本实施例中，描述了整流电压VDET可以用于稳定操作的示例，但是偏斜补偿电路100可以被配置为在偏斜检测电路200和参考电压发生电路500中直接使用电源电压VDD。此外，可以通过对电源电压VDD进行整流来产生不管电源电压VDD的变化如何而具有恒定电平的整流电压VDET。
控制电路700可以根据时钟信号CLK和复位信号RSTB来产生第一时钟信号CLK_N、第二时钟信号CLK_P、第一复位信号RST_N、第二复位信号RST_P以及第一使能信号EN_N和第二使能信号EN_P。
考虑到NMOS晶体管与PMOS晶体管之间的操作特性差异，控制电路700可以独立地控制第一时钟信号CLK_N的触发时段、第二时钟信号CLK_P的触发时段、第一使能信号EN_N的激活时段、第二使能信号EN_P的激活时段、第一复位信号RST_N的激活定时(timing)以及第二复位信号RST_P的激活定时。
图2是示出图1的偏斜检测电路200的配置的示图。
如图2所示，偏斜检测电路200可以包括第一检测器210和第二检测器220。
第一检测器210可以通过根据整流电压VDET、第一时钟信号CLK_N和第一复位信号RST_N中的至少一个信号而检测NMOS晶体管的偏斜特性(例如，阈值电压特性)来产生第一偏斜检测信号VN。
第二检测器220可以通过根据整流电压VDET、第二时钟信号CLK_P和第二复位信号RST_P中的至少一个信号而检测PMOS晶体管的偏斜特性(例如，阈值电压特性)来产生第二偏斜检测信号VP。
图3和图4是示出图2的第一检测器210的配置和第二检测器220的配置的示图。
第一检测器210和第二检测器220可以以各种方式来配置。例如，如图3和图4中所示，第一检测器210和第二检测器220可以采用在文献“On-Chip Process and TemperatureMonitor for Self-Adjusting Slew Rate Control of 2X VDD Output Buffers”(用于2XVDD输出缓冲器的自调节摆率控制的片上工艺与温度监测器)中所公开的NMOS阈值电压检测器和PMOS阈值电压检测器。
图5是示出图3的第一检测器210的操作的时序图。
如图5中所示，第一检测器210可以在第一复位信号RST_N的非激活时段期间根据第一时钟信号CLK_N而工作，并在第一使能信号EN_N被激活时将输出信号输出为第一偏斜检测信号VN的最终值。
第一偏斜检测信号VN可以根据NMOS晶体管的阈值电压的典型电平、低电平和高电平而具有典型特性、快特性和慢特性。
图6是示出图4的第二检测器220的操作的时序图。
如图6中所示，第二检测器220可以在第二复位信号RST_P的非激活时段期间根据第二时钟信号CLK_P而工作，并在第二使能信号EN_P被激活时将输出信号输出作为第二偏斜检测信号VP的最终值。
第二偏斜检测信号VP可以根据PMOS晶体管的阈值电压的典型电平、低电平和高电平而具有典型特性、快特性和慢特性。
图7是示出图1的偏斜补偿信号发生电路300的配置的示图。
如图7中所示，偏斜补偿信号发生电路300可以包括多个比较器(例如，第一比较器310至第四比较器340)以及编码器350。
在第一使能信号EN_N的激活时段期间，第一比较器310可以通过将第一参考电压VREFN_FT与第一偏斜检测信号VN进行比较来产生第一比较信号N_FT。
当第一偏斜检测信号VN的电压电平大于或等于第一参考电压VREFN_FT时，第一比较器310可以输出具有高电平的第一比较信号N_FT。
在第一使能信号EN_N的激活时段期间，第二比较器320可以通过将第二参考电压VREFN_TS与第一偏斜检测信号VN进行比较来产生第二比较信号N_TS。
当第一偏斜检测信号VN的电压电平大于或等于第二参考电压VREFN_TS时，第二比较器320可以输出具有高电平的第二比较信号N_TS。
在第二使能信号EN_P的激活时段期间，第三比较器330可以通过将第三参考电压VREFP_FT与第二偏斜检测信号VP进行比较来产生第三比较信号P_FT。
当第二偏斜检测信号VP的电压电平大于或等于第三参考电压VREFP_FT时，第三比较器330可以输出具有高电平的第三比较信号P_FT。
在第二使能信号EN_P的激活时段期间，第四比较器340可以通过将第四参考电压VREFP_TS与第二偏斜检测信号VP进行比较来产生第四比较信号P_TS。
当第二偏斜检测信号VP的电压电平大于或等于第四参考电压VREFP_TS时，第四比较器340可以输出具有高电平的第四比较信号P_TS。
编码器350可以通过对第一比较信号至第四比较信号N_FT、N_TS、P_FT和P_TS进行编码来产生偏斜补偿信号CCD<0:N>。
图8是示出图1的参考电压发生电路500的配置的示图。
如图8中所示，参考电压发生电路500可以包括参考电压发生器510、多路复用电路520以及温度传感器530。
参考电压发生器510可以产生多个分压VREF_T<1:N>。
多路复用电路520可以通过根据温度码TCD<0:N>而选择从参考电压发生器510输出的多个分压之中的部分分压(partially divided voltage)来产生第一参考电压至第四参考电压VREFN_FT、VREFN_TS、VREFP_FT和VREFP_TS。
温度传感器530可以检测半导体装置的当前温度变化并将检测结果输出为温度码TCD<0:N>。
温度补偿自刷新(TCSR)电路可以用作温度传感器530。
图9是示出图8的参考电压发生器510的配置的示图。
如图9中所示，参考电压发生器510可以通过借助耦接在整流电压VDET的端子与另一个端子(例如，接地端子)之间的多个电阻器R来分割整流电压VDET的电平来产生多个分压VREF_T<1:N>。
图10是示出图8的多路复用电路520的配置的示图。
如图10中所示，多路复用电路520可以包括多个多路复用器(例如，第一多路复用器521至第四多路复用器524)。
第一多路复用器521可以根据温度码TCD<0:N>来选择多个分压VREF_T<1:N>之中的一个分压，并将选中的分压输出为第一参考电压VREFN_FT。
第二多路复用器522可以根据温度码TCD<0:N>来选择多个分压VREF_T<1:N>之中的一个分压，并将选中的分压输出为第二参考电压VREFN_TS。
第三多路复用器523可以根据温度码TCD<0:N>来选择多个分压VREF_T<1:N>之中的一个分压，并将选中的分压输出为第三参考电压VREFP_FT。
第四多路复用器524可以根据温度码TCD<0:N>来选择多个分压VREF_T<1:N>之中的一个分压，并将选中的分压输出为第四参考电压VREFP_TS。
第一多路复用器521至第四多路复用器524可以被配置为具有不同内部逻辑。因此，第一多路复用器521至第四多路复用器524可以根据温度码TCD<0:N>来选择多个分压VREF_T<1:N>中的每个分压，使得第一参考电压至第四参考电压VREFN_FT、VREFN_TS、VREFP_FT和VREFP_TS具有彼此不同的值。
根据一个实施例的偏斜补偿电路100可以通过允许偏斜检测电路200和参考电压发生电路500基于由整流器600产生的整流电压VDET(该整流电压VDET无论外部电压(例如，电源电压VDD)如何变化都具有恒定电平)来工作而对根据外部电压变化的偏移进行补偿。参考电压发生电路500也可以使用温度传感器530来对根据温度变化的偏移进行补偿。
因此，根据一个实施例的偏斜补偿电路100可以产生对偏移进行补偿的补偿信号CLK_CAL，其中该偏移可以是根据外部电压变化和温度变化的延迟时间变化。
图11是示出根据一个实施例的半导体装置101的配置的示图。
如图11中所示，根据一个实施例的半导体装置101可以包括延迟锁定环电路1000、时钟缓冲器2000、驱动器3000、时钟路径4000和偏斜补偿电路5000。
时钟缓冲器2000可以通过接收从半导体装置101的外部提供的差分时钟信号CLK和差分时钟信号CLKB来输出参考时钟信号REFCLK。
驱动器3000可以驱动从延迟锁定环电路1000产生的延迟锁定环时钟信号DLLCLK并将其输出。
驱动器3000的输出可以经由时钟路径4000而被输出为数据选通信号DQS和数据选通信号DQSB。
延迟锁定环电路1000可以使用具有内部延迟时间的复制电路1003来产生延迟锁定环时钟信号DLLCLK，在该复制电路1003中对半导体装置的延迟时间进行建模(model)。
延迟锁定环电路1000可以产生具有由半导体装置的内部延迟时间(例如，由时钟缓冲器2000、驱动器3000和时钟路径4000引起的延迟时间)来补偿的延迟时间的延迟锁定环时钟信号DLLCLK。
延迟锁定环电路1000可以包括延迟线1001、偏斜补偿电路5000、复制电路1003、相位检测器1004和延迟控制器1005。
延迟线1001可以通过将参考时钟信号REFCLK延迟可变延迟时间来输出延迟锁定环时钟信号DLLCLK。
复制电路1003可以通过将补偿信号CLK_CAL延迟预设的延迟时间来输出反馈时钟信号FB_CLK。
复制电路1003的延迟时间可以基于由时钟缓冲器2000、驱动器3000和时钟路径4000引起的延迟时间而被设定。
相位检测器1004可以通过检测参考时钟信号REFCLK与反馈时钟信号FB_CLK之间的相位差来产生相位检测信号PDOUT。
延迟控制器1005可以根据相位检测信号PDOUT来调节(例如，增加或减少)延迟线1001的延迟时间。
偏斜补偿电路5000可以通过根据构成半导体装置的基本逻辑电路的偏斜特性的检测结果而对延迟锁定环时钟信号DLLCLK的延迟时间偏移进行补偿来产生补偿信号CLK_CAL。
偏斜补偿电路5000可以采用图1的偏斜补偿电路100的配置，并且上文参考图1至图10描述了偏斜补偿电路100的配置和操作，因此将省略其详细描述。
在一个实施例中，偏斜补偿电路5000可以被包括在延迟锁定环电路1000中，但是偏斜补偿电路5000可以被配置为与延迟锁定环电路1000分开或可以被包括在延迟锁定环电路1000中。偏斜补偿电路5000可以对在与延迟锁定环电路1000分开的配置中使用的信号的偏斜进行补偿。
普通的延迟锁定环电路可以对上述由时钟缓冲器2000引起的延迟时间以及由驱动器3000和时钟路径4000引起的延时时间进行补偿，但是普通的延迟锁定环电路不会对由功率、电压和温度(PVT)变化引起的信号延迟进行补偿。
然而，根据一个实施例的延迟锁定环电路1000可以对如参考图1至图10所述的由时钟缓冲器2000、驱动器3000和时钟路径4000引起的延时时间以及由PVT变化引起的延迟时间进行补偿。延迟锁定环电路1000可以使用偏斜补偿电路5000来对延迟时间进行补偿，并且因此还可以提高半导体装置的操作稳定性。
图12是示出根据另一个实施例的半导体装置102的配置的示图。
如图12中所示，根据另一个实施例的半导体装置102可以包括偏斜补偿电路6000、输入缓冲器7000、数据路径8000和存储器核9000。
偏斜补偿电路6000可以根据构成半导体装置的基本逻辑元件的偏斜特性的检测结果来产生偏斜补偿信号CCD<0:N>。
偏斜补偿电路6000可以采用图1的偏斜补偿电路100的配置，并可以使用偏斜补偿信号发生电路300的输出作为偏斜补偿信号CCD<0:N>。
偏斜补偿电路6000可以采用图1的偏斜补偿电路100的组件之中除可变延迟电路400以外的组件。
因此，将省略对偏斜补偿电路6000的配置和操作的描述。
输入缓冲器7000可以通过缓冲输入信号(例如，差分输入信号IN和差分输入信号INB)来产生输出信号(例如，差分输出信号OUT和差分输出信号OUTB)。
输入缓冲器7000可以根据偏斜补偿信号CCD<0:N>来控制吸收电流(sinkcurrent)量。
吸收电流量可以根据偏斜补偿信号CCD<0:N>来控制，并且因此会减小输入缓冲器7000中根据PVT变化的增益变化和带宽变化。
存储器核9000可以包括与存储器阵列相关的电路组件以及存储器阵列的数据输入/输出。
从输入缓冲器7000输出的差分输出信号OUT和差分输出信号OUTB可以经由数据路径8000而被记录在存储器核9000中。
图13A和图13B是示出图12的输入缓冲器7000的配置示例的示图。
图12的输入缓冲器7000可以以各种形式来配置，且例如，输入缓冲器7000可以被配置为如图13A和图13B所示。
参考图13A，输入缓冲器7000可以包括缓冲电路7100和电流吸收电路7200。
缓冲电路7100可以通过缓冲差分输入信号IN和差分输入信号INB来产生差分输出信号OUT和差分输出信号OUTB。
缓冲电路7100可以包括第一电阻器7110、第二电阻器7120、第一晶体管7130和第二晶体管7140。
第一电阻器7110的一个端部和第二电阻器7120的一个端部可以耦接到电源端子。
第一晶体管7130的漏极端子可以耦接到第一电阻器7110的另一个端部，第一晶体管7130的栅极端子可以接收输入信号IN，且第一晶体管7130的源极端子可以耦接到节点7150。
第二晶体管7140的漏极端子可以耦接到第二电阻器7120的另一个端部，第二晶体管7140的栅极端子可以接收输入信号INB，且第二晶体管7140的源极端子可以耦接到节点7150。
输出信号OUTB可以在与第一电阻器7110和第一晶体管7130耦接的节点中产生，而输出信号OUT可以在与第二电阻器7120和第二晶体管7140耦接的节点中产生。
电流吸收电路7200可以根据偏斜补偿信号CCD<0:N>来控制缓冲电路7100的吸收电流量。
电流吸收电路7200可以包括并行耦接到缓冲电路7100的多个晶体管7210。
多个晶体管7210的漏极端子可以共同耦接到缓冲电路7100的节点7150，其源极端子可以耦接到另一个端子(例如，接地端子)，且其栅极端子可以逐个接收偏斜补偿信号CCD<0:N>的信号比特位。
参考图13B，输入缓冲器7000可以包括缓冲电路7300和电流吸收电路7200。
缓冲电路7300可以通过缓冲差分输入信号IN和差分输入信号INB来产生输出信号OUT。
缓冲电路7300可以包括第一晶体管7310至第四晶体管7340。
第一晶体管7310的源极端子可以耦接到电源端子，且第一晶体管7310的漏极端子可以耦接到第一晶体管7310的栅极端子。
第二晶体管7320的源极端子可以耦接到电源端子，且第二晶体管7320的栅极端子可以耦接到第一晶体管7310的栅极端子。
第三晶体管7330的漏极端子可以耦接到第一晶体管7310的漏极端子，第三晶体管7330的栅极端子可以接收输入信号IN，且第三晶体管7330的源极端子可以耦接到节点7350。
第四晶体管7340的漏极端子可以耦接到第二晶体管7320的漏极端子，第四晶体管7340的栅极端子可以接收输入信号INB，且第四晶体管7340的源极端子可以耦接到节点7350。
输出信号OUT可以在与第二晶体管7320和第四晶体管7340耦接的节点中产生。
电流吸收电路7200可以与图13A的电流吸收电路7200具有相同的配置。
例如，当晶体管的阈值电压具有慢特性时，具有如图13A和图13B所示的配置的输入缓冲器7000可以检测阈值电压的慢特性，根据所产生的偏斜补偿信号CCD<0:N>来增加多个晶体管7210之中被激活的晶体管的数量，并且因此增加吸收电流。因此，可以对晶体管的阈值电压中的慢特性进行补偿。
当晶体管的阈值电压具有快特性时，输入缓冲器可以检测阈值电压的快特性，根据所产生的偏斜补偿信号CCD<0:N>来减少多个晶体管7210之中被激活的晶体管的数量，并且因此减少吸收电流。因此，可以对晶体管的阈值电压中的快特性进行补偿。
本发明的上述实施例旨在阐明本发明，而非限制本发明。可能存在各种替换方案和等效方案。本发明不受本文中所描述的实施例的限制。本发明也不限于半导体器件的任何特定类型。考虑到本公开，其他添加、删减或修改是明显的，且其他添加、删减或修改意在落入所附权利要求的范围之内。

Claims (23)

1.一种偏斜补偿电路，包括：
偏斜检测电路，其被配置为通过检测构成半导体装置的基本逻辑元件的偏斜特性来产生偏斜检测信号；
偏斜补偿信号发生电路，其被配置为通过将所述偏斜检测信号与多个参考电压进行比较来产生偏斜补偿信号；
可变延迟电路，其被配置为通过将输入信号延迟根据所述偏斜补偿信号而变化的延迟时间来产生补偿信号；以及
参考电压发生电路，其被配置为产生所述多个参考电压，所述多个参考电压的偏移分量根据温度的变化和外部电压的变化而被补偿，
其中，所述偏斜检测电路被配置为通过检测作为所述基本逻辑元件的NMOS晶体管和PMOS晶体管的阈值电压特性来产生所述偏斜检测信号。
2.根据权利要求1所述的偏斜补偿电路，其中，所述偏斜检测电路包括：
第一检测器，其被配置为通过根据第一时钟信号而检测所述NMOS晶体管的所述阈值电压特性中的一个阈值电压特性来产生第一偏斜检测信号，所述第一偏斜检测信号为所述偏斜检测信号中的一个信号；以及
第二检测器，其被配置为通过根据第二时钟信号而检测所述PMOS晶体管的所述阈值电压特性中的另一个阈值电压特性来产生第二偏斜检测信号，所述第二偏斜检测信号为所述偏斜检测信号中的另一个信号。
3.根据权利要求1所述的偏斜补偿电路，其中，所述偏斜补偿信号发生电路包括：
多个比较器，其被配置为通过将所述多个参考电压与所述偏斜检测信号进行比较来产生多个比较信号；以及
编码器，其被配置为通过对所述多个比较信号进行编码来产生所述偏斜补偿信号。
4.根据权利要求1所述的偏斜补偿电路，其中，所述参考电压发生电路包括：
参考电压发生器，其被配置为产生多个分压；
多路复用电路，其被配置为通过根据温度码而选择所述多个分压之中的部分分压来产生所述多个参考电压；以及
温度传感器，其被配置为检测所述半导体装置中的当前温度变化并将检测结果输出为所述温度码。
5.根据权利要求1所述的偏斜补偿电路，还包括被配置为将整流电压提供给所述偏斜检测电路和所述参考电压发生电路的整流器，其中所述整流电压通过对外部电压进行整流来产生。
6.一种偏斜补偿电路，包括：
整流器，其被配置为通过对外部电压进行整流来产生对外部电压的变化进行补偿的整流电压；
偏斜检测电路，其被配置为通过使用所述整流电压来检测NMOS晶体管的阈值电压特性和PMOS晶体管的阈值电压特性而产生第一偏斜检测信号和第二偏斜检测信号；
偏斜补偿信号发生电路，其被配置为通过将所述第一偏斜检测信号和第二偏斜检测信号与多个参考电压进行比较来产生偏斜补偿信号；
可变延迟电路，其被配置为通过将输入信号延迟根据所述偏斜补偿信号而变化的延迟时间来产生补偿信号；以及
参考电压发生电路，其被配置为在使用所述整流电压产生的多个分压之中选择与当前温度相对应的部分分压并且将选中的分压输出为所述多个参考电压。
7.根据权利要求6所述的偏斜补偿电路，其中，所述偏斜检测电路包括：
第一检测器，其被配置为通过根据第一时钟信号而检测所述NMOS晶体管的阈值电压特性来产生所述第一偏斜检测信号；以及
第二检测器，其被配置为通过根据第二时钟信号而检测所述PMOS晶体管的阈值电压特性来产生所述第二偏斜检测信号。
8.根据权利要求6所述的偏斜补偿电路，其中，所述偏斜补偿信号发生电路包括：
多个比较器，其被配置为通过将所述多个参考电压与所述第一偏斜检测信号和第二偏斜检测信号进行比较来产生多个比较信号；以及
编码器，其被配置为通过对所述多个比较信号进行编码来产生所述偏斜补偿信号。
9.根据权利要求6所述的偏斜补偿电路，其中，所述参考电压发生电路包括：
参考电压发生器，其被配置为使用所述整流电压来产生所述多个分压；
多路复用电路，其被配置为通过根据温度码而选择所述多个分压之中的部分分压来产生所述多个参考电压；以及
温度传感器，其被配置为检测半导体装置中的当前温度变化并且将检测结果输出为所述温度码。
10.一种半导体装置，包括：
延迟锁定环电路，其被配置为使用复制电路来产生延迟锁定环时钟信号，在所述复制电路中对所述半导体装置的内部延迟时间进行建模；以及
偏斜补偿电路，其被配置为通过根据构成所述半导体装置的基本逻辑元件的偏斜特性的检测结果而对所述延迟锁定环时钟信号的延迟时间偏移进行补偿来产生补偿信号，
其中，偏斜检测电路被配置为通过检测作为所述基本逻辑元件的NMOS晶体管和PMOS晶体管的阈值电压特性来产生所述偏斜检测信号。
11.根据权利要求10所述的半导体装置，其中，所述延迟锁定环电路包括：
延迟线，其被配置为将参考时钟信号延迟可变延迟时间并且将已延迟的参考时钟信号输出为所述延迟锁定环时钟信号；
复制电路，其被配置为将所述补偿信号延迟预设的延迟时间并且将已延迟的补偿信号输出为反馈时钟信号；
相位检测器，其被配置为通过检测所述参考时钟信号与所述反馈时钟信号之间的相位差来产生相位检测信号；以及
延迟控制器，其被配置为根据所述相位检测信号来调节所述延迟线的延迟时间。
12.根据权利要求10所述的半导体装置，其中，所述偏斜补偿电路包括：
偏斜检测电路，其被配置为通过检测所述NMOS晶体管的阈值电压特性和所述PMOS晶体管的所述阈值电压特性来产生偏斜检测信号；
偏斜补偿信号发生电路，其被配置为通过将所述偏斜检测信号与多个参考电压进行比较来产生偏斜补偿信号；
可变延迟电路，其被配置为通过将所述延迟锁定环时钟信号延迟根据所述偏斜补偿信号而变化的延迟时间来产生所述补偿信号；以及
参考电压发生电路，其被配置为产生所述多个参考电压，所述多个参考电压的偏移分量根据温度的变化和外部电压的变化而被补偿。
13.根据权利要求12所述的半导体装置，其中，所述偏斜检测电路包括：
第一检测器，其被配置为通过根据第一时钟信号而检测所述NMOS晶体管的所述阈值电压特性来产生第一偏斜检测信号，所述第一偏斜检测信号为所述偏斜检测信号中的一个信号；以及
第二检测器，其被配置为通过根据第二时钟信号而检测所述PMOS晶体管的所述阈值电压特性来产生第二偏斜检测信号，所述第二偏斜检测信号为所述偏斜检测信号中的另一个信号。
14.根据权利要求12所述的半导体装置，其中，所述偏斜补偿信号发生电路包括：
多个比较器，其被配置为通过将所述多个参考电压与所述偏斜检测信号进行比较来产生多个比较信号；以及
编码器，其被配置为通过对所述多个比较信号进行编码来产生所述偏斜补偿信号。
15.根据权利要求12所述的半导体装置，其中，所述参考电压发生电路包括：
参考电压发生器，其被配置为产生多个分压；
多路复用电路，其被配置为通过根据温度码而选择所述多个分压之中的部分分压来产生所述多个参考电压；以及
温度传感器，其被配置为检测所述半导体装置中的当前温度变化并且将检测结果输出为所述温度码。
16.根据权利要求12所述的半导体装置，还包括被配置为将整流电压提供给所述偏斜检测电路和所述参考电压发生电路的整流器，其中所述整流电压通过对外部电压进行整流来产生。
17.一种半导体装置，包括：
输入缓冲器，其被配置为通过缓冲输入信号来产生输出信号并且根据偏斜补偿信号来控制吸收电流量；以及
偏斜补偿电路，其被配置为根据构成所述半导体装置的基本逻辑元件的偏斜特性的检测结果来产生所述偏斜补偿信号，
其中，偏斜检测电路被配置为通过检测作为所述基本逻辑元件的NMOS晶体管和PMOS晶体管的阈值电压特性来产生所述偏斜检测信号。
18.根据权利要求17所述的半导体装置，其中，所述输入缓冲器包括：
缓冲电路，其被配置为通过缓冲所述输入信号来产生所述输出信号；以及
电流吸收电路，其被配置为根据所述偏斜补偿信号来控制所述缓冲电路的吸收电流量。
19.根据权利要求17所述的半导体装置，其中，所述偏斜补偿电路包括：
偏斜检测电路，其被配置为通过检测所述NMOS晶体管的所述阈值电压特性和所述PMOS晶体管的所述阈值电压特性来产生偏斜检测信号；
偏斜补偿信号发生电路，其被配置为通过将所述偏斜检测信号与多个参考电压进行比较来产生所述偏斜补偿信号；以及
参考电压发生电路，其被配置为产生所述多个参考电压，所述多个参考电压的偏移分量根据温度的变化和外部电压的变化而被补偿。
20.根据权利要求19所述的半导体装置，其中，所述偏斜检测电路包括：
第一检测器，其被配置为通过根据第一时钟信号而检测所述NMOS晶体管的所述阈值电压特性来产生第一偏斜检测信号，所述第一偏斜检测信号为所述偏斜检测信号中的一个信号；以及
第二检测器，其被配置为通过根据第二时钟信号而检测所述PMOS晶体管的所述阈值电压特性来产生第二偏斜检测信号，所述第二偏斜检测信号为所述偏斜检测信号中的另一个信号。
21.根据权利要求19所述的半导体装置，其中，所述偏斜补偿信号发生电路包括：
多个比较器，其被配置为通过将所述多个参考电压与所述偏斜检测信号进行比较来产生多个比较信号；以及
编码器，其被配置为通过对所述多个比较信号进行编码来产生所述偏斜补偿信号。
22.根据权利要求19所述的半导体装置，其中，所述参考电压发生电路包括：
参考电压发生器，其被配置为产生多个分压；
多路复用电路，其被配置为通过根据温度码而选择所述多个分压之中的部分分压来产生所述多个参考电压；以及
温度传感器，其被配置为检测所述半导体装置中的当前温度变化并且将检测结果输出为所述温度码。
23.根据权利要求19所述的半导体装置，还包括被配置为将整流电压提供给所述偏斜检测电路和所述参考电压发生电路的整流器，其中所述整流电压通过对外部电压进行整流来产生。
CN201810844327.5A 2017-11-20 2018-07-27 偏斜补偿电路以及包括其的半导体装置 Active CN109817251B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170155062A KR102415198B1 (ko) 2017-11-20 2017-11-20 스큐 보상 회로 및 이를 포함하는 반도체 장치
KR10-2017-0155062 2017-11-20

Publications (2)

Publication Number Publication Date
CN109817251A CN109817251A (zh) 2019-05-28
CN109817251B true CN109817251B (zh) 2023-04-28

Family

ID=66533358

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810844327.5A Active CN109817251B (zh) 2017-11-20 2018-07-27 偏斜补偿电路以及包括其的半导体装置

Country Status (4)

Country Link
US (3) US10491219B2 (zh)
KR (1) KR102415198B1 (zh)
CN (1) CN109817251B (zh)
TW (1) TWI768073B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11853090B2 (en) 2020-08-26 2023-12-26 Winbond Electronics Corp. Low-dropout regulator

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10581417B2 (en) * 2017-09-29 2020-03-03 International Business Machines Corporation Skew sensor with enhanced reliability
US10587252B2 (en) * 2018-07-25 2020-03-10 Shanghai Zhaoxin Semiconductor Co., Ltd. Skew compensation circuit
US11079787B2 (en) * 2019-09-27 2021-08-03 SK Hynix Inc. Semiconductor apparatus for generating a reference voltage
KR102658272B1 (ko) * 2020-05-21 2024-04-17 에스케이하이닉스 주식회사 신호 수신 회로 및 신호 수신 회로의 오프셋 측정 방법
KR20210151399A (ko) * 2020-06-05 2021-12-14 에스케이하이닉스 주식회사 바이어스 생성 회로, 바이어스 생성 회로를 포함하는 버퍼 회로 및 버퍼 회로를 포함하는 반도체 시스템
JP2022018859A (ja) * 2020-07-16 2022-01-27 トヨタ自動車株式会社 車両用通信装置及びスキュー補正方法
US11340831B2 (en) 2020-08-28 2022-05-24 Micron Technology, Inc. Systems and methods for adaptive read training of three dimensional memory
CN114185383B (zh) * 2020-09-14 2023-08-15 华邦电子股份有限公司 低压差稳压器
EP4318230A1 (en) * 2021-05-12 2024-02-07 Samsung Electronics Co., Ltd. Electronic apparatus comprising usb connection terminal and operating method therefor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101884192A (zh) * 2007-12-06 2010-11-10 拉姆伯斯公司 用于差分信号接收的装置和方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02105910A (ja) * 1988-10-14 1990-04-18 Hitachi Ltd 論理集積回路
US6791370B1 (en) * 1999-07-16 2004-09-14 Micron Technology, Inc. Apparatus and method for adjusting clock skew
US6766464B2 (en) * 2001-02-13 2004-07-20 Sun Microsystems, Inc. Method and apparatus for deskewing multiple incoming signals
US6618283B2 (en) * 2001-08-29 2003-09-09 Micron Technology, Inc. System and method for skew compensating a clock signal and for capturing a digital signal using the skew compensated clock signal
KR100521049B1 (ko) 2003-12-30 2005-10-11 주식회사 하이닉스반도체 더블 데이터 레이트 싱크로너스 디램의 쓰기 회로
KR100537196B1 (ko) * 2004-03-05 2005-12-16 주식회사 하이닉스반도체 반도체 기억 소자에서의 지연 고정 루프 및 그의 클럭록킹 방법
US7023252B2 (en) * 2004-05-19 2006-04-04 Lsi Logic Corporation Chip level clock tree deskew circuit
US7493509B2 (en) * 2004-12-10 2009-02-17 Ati Technologies Ulc Intra-pair differential skew compensation method and apparatus for high-speed cable data transmission systems
JP4718933B2 (ja) * 2005-08-24 2011-07-06 富士通株式会社 並列信号のスキュー調整回路及びスキュー調整方法
US7650526B2 (en) 2005-12-09 2010-01-19 Rambus Inc. Transmitter with skew reduction
KR100705207B1 (ko) * 2005-12-13 2007-04-06 주식회사 하이닉스반도체 반도체 메모리 소자의 지연 고정 루프 회로
US20070296868A1 (en) * 2006-06-23 2007-12-27 Rgb Systems, Inc., (Dba Extron Electronics) Method and apparatus for automatic compensation of skew in video transmitted over multiple conductors
US20080129357A1 (en) * 2006-11-30 2008-06-05 Chlipala James D Adaptive Integrated Circuit Clock Skew Correction
KR100910853B1 (ko) * 2007-03-29 2009-08-06 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동방법
US7768255B2 (en) * 2008-08-28 2010-08-03 Advantest Corporation Interconnection substrate, skew measurement method, and test apparatus
US7746142B2 (en) * 2008-10-13 2010-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit and method for clock skew compensation in voltage scaling
KR20100068670A (ko) * 2008-12-15 2010-06-24 삼성전자주식회사 채널 스큐 보상 기능을 갖는 인터페이스 회로, 이를 구비한통신 시스템 및 채널 스큐 보상 방법
US7956651B2 (en) * 2009-09-10 2011-06-07 Semiconductor Components Industries, Llc Method for detecting a current and compensating for an offset voltage and circuit
KR101087922B1 (ko) * 2010-06-24 2011-11-28 주식회사 하이닉스반도체 입력 버퍼 회로
JP5505512B2 (ja) * 2010-11-05 2014-05-28 富士通株式会社 送受信装置および情報処理装置
KR20140023749A (ko) * 2012-08-17 2014-02-27 에스케이하이닉스 주식회사 반도체 장치의 기준 전압 발생 회로
JP6068193B2 (ja) 2013-02-28 2017-01-25 シナプティクス・ジャパン合同会社 受信装置及び送受信システム
JP6498912B2 (ja) * 2014-11-10 2019-04-10 株式会社メガチップス スキュー調整回路及びスキュー調整方法
KR102222622B1 (ko) * 2014-12-19 2021-03-05 에스케이하이닉스 주식회사 지연 고정 루프 회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101884192A (zh) * 2007-12-06 2010-11-10 拉姆伯斯公司 用于差分信号接收的装置和方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11853090B2 (en) 2020-08-26 2023-12-26 Winbond Electronics Corp. Low-dropout regulator

Also Published As

Publication number Publication date
US20210126637A1 (en) 2021-04-29
US10924114B2 (en) 2021-02-16
US11233511B2 (en) 2022-01-25
US20200052700A1 (en) 2020-02-13
TWI768073B (zh) 2022-06-21
CN109817251A (zh) 2019-05-28
US20190158090A1 (en) 2019-05-23
KR102415198B1 (ko) 2022-07-04
TW201924220A (zh) 2019-06-16
KR20190057748A (ko) 2019-05-29
US10491219B2 (en) 2019-11-26

Similar Documents

Publication Publication Date Title
CN109817251B (zh) 偏斜补偿电路以及包括其的半导体装置
US7977986B2 (en) Semiconductor device having delay locked loop and method for driving the same
KR100510515B1 (ko) 공정의 변화에 따라서 클럭신호의 듀티 사이클을 보정하는듀티 사이클 보정회로를 구비하는 반도체 장치
US9369118B2 (en) Duty cycle correction circuit and semiconductor device
US7969213B2 (en) DLL circuit
US20050156647A1 (en) Delay signal generator circuit and memory system including the same
US8143940B2 (en) Internal supply voltage generating circuit and method for generating internal supply voltage
US20100271115A1 (en) Internal voltage generating circuit of semiconductor device
JP2011130162A (ja) 半導体装置
CN112562753A (zh) 参考电压训练电路以及包括其的半导体设备
US8823433B2 (en) Data output circuit
US7176761B2 (en) Apparatus and method for receiving inputted signal
KR20070069345A (ko) 반도체 메모리 소자의 지연 고정 루프 회로
US7705634B2 (en) Input circuit of semiconductor integrated circuit
US7557632B2 (en) Internal clock generator and method of generating internal clock
WO2011021357A1 (ja) データ受信回路
US10879884B2 (en) Buffer circuit of a semiconductor apparatus
US20080278206A1 (en) Dll circuit
KR100937941B1 (ko) 반도체 메모리 장치의 지연고정루프
KR100968447B1 (ko) 반도체 집적 회로
KR20030005771A (ko) 외부클락의 주기에 따라 지연시간을 조절할 수 있는ｄｌｌ 회로 및 이를 포함하는 메모리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant