TW201921612A - 安裝結構體之製造方法及使用於其之積層片材 - Google Patents

安裝結構體之製造方法及使用於其之積層片材

Info

Publication number
TW201921612A
TW201921612A TW107134552A TW107134552A TW201921612A TW 201921612 A TW201921612 A TW 201921612A TW 107134552 A TW107134552 A TW 107134552A TW 107134552 A TW107134552 A TW 107134552A TW 201921612 A TW201921612 A TW 201921612A
Authority
TW
Taiwan
Prior art keywords
circuit member
conductive layer
laminated sheet
heat
heat conductive
Prior art date
Application number
TW107134552A
Other languages
English (en)
Other versions
TWI754103B (zh
Inventor
橋本卓幸
石橋卓也
西村和樹
Original Assignee
日商長瀨化成股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商長瀨化成股份有限公司 filed Critical 日商長瀨化成股份有限公司
Publication of TW201921612A publication Critical patent/TW201921612A/zh
Application granted granted Critical
Publication of TWI754103B publication Critical patent/TWI754103B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/08—Holders with means for regulating temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02834—Means for compensation or elimination of undesirable effects of temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1078—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a foil covering the non-active sides of the SAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1085—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a non-uniform sealing mass covering the non-active sides of the BAW device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/02—Forming enclosures or casings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/085—Shaping or machining of piezoelectric or electrostrictive bodies by machining
    • H10N30/088—Shaping or machining of piezoelectric or electrostrictive bodies by machining by cutting or dicing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/875—Further connection or lead arrangements, e.g. flexible wiring boards, terminal pins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/88—Mounts; Supports; Enclosures; Casings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thermal Sciences (AREA)
  • Laminated Bodies (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

本發明係一種安裝結構體之製造方法，具備以下步驟：準備安裝構件之步驟，該安裝構件具有第1電路構件與多數第2電路構件，並且於前述第1電路構件與前述第2電路構件之間形成有空間；準備積層片材之步驟，該積層片材具有第1與第2熱傳導層，前述第1熱傳導層配置於至少一側之最外側；配置步驟，以使前述第1熱傳導層與前述第2電路構件相向之方式將前述積層片材配置於前述安裝構件；及密封步驟，將前述積層片材對前述第1電路構件按壓並同時加熱，一面維持前述空間一面密封前述第2電路構件，使前述積層片材硬化。硬化後之前述第1熱傳導層在常溫下厚度方向之熱傳導率為主面方向之熱傳導率以上；硬化後之前述第2熱傳導層在常溫下主面方向之熱傳導率大於厚度方向之熱傳導率。

Description

安裝結構體之製造方法及使用於其之積層片材
本發明係有關於一種內部具有空間之安裝結構體之製造方法，詳而言之，有關於使用積層片材密封之安裝結構體之製造方法、及使用於其之積層片材。
裝載於電路基板上之電子零件(電路構件)中，與電路基板之間需留有空間。例如，用以去除行動電話等之雜訊之SAW晶片為了利用壓電基板(壓電體)上傳輸之表面波來過濾所期之頻率，壓電體上之電極與裝載有SAW晶片之電路基板之間需留有空間。
SAW晶片於輸入電力時會自發熱。當SAW晶片之溫度因自發熱而上升時，將產生頻率變動，有接收靈敏度下降的情況。此外，因SAW晶片本身之劣化，有不易長期使用的情況。因此，進行了於密封SAW晶片之樹脂片材中摻合熱傳導性材料，促進散熱(專利文獻1及2)。
先前技術文獻
專利文獻
專利文獻1：日本專利特開2015-35567號公報
專利文獻2：日本專利特開2016-784號公報
發明概要
發明欲解決之課題
但，如專利文獻1及2，僅於密封用之樹脂片材中摻合熱傳導性材料，難以使SAW晶片內部產生之熱透過樹脂片材快速地散熱至基板。SAW晶片之散熱隨著裝載其之電子零件的高積體化及高密度化，變得日益重要。
用以解決課題之手段
有鑑於前述，本發明一形態之安裝結構體之製造方法，具備以下步驟：準備安裝構件之步驟，該安裝構件具有第1電路構件與裝載於前述第1電路構件之多數第2電路構件，並且於前述第1電路構件與前述第2電路構件之間形成有空間；準備積層片材之步驟，該積層片材具有第1熱傳導層與第2熱傳導層，前述第1熱傳導層配置於至少一側之最外側；配置步驟，以使前述第1熱傳導層與前述第2電路構件相向之方式將前述積層片材配置於前述安裝構件；及密封步驟，將前述積層片材對前述第1電路構件按壓，並同時加熱前述積層片材，一面維持前述空間一面密封前述第2電路構件，使前述積層片材硬化。硬化後之前述第1熱傳導層在常溫下厚度方向之熱傳導率為主面方向之熱傳導率以上；硬化後之前述第2熱傳導層在常溫下主面方向之熱傳導率大於厚度方向之熱傳導率。
本發明其他形態之積層片材係用以密封安裝構件，該安裝構件具有第1電路構件與裝載於前述第1電路構件之多數第2電路構件，並且於前述第1電路構件與前述第2電路構件之間形成有空間；前述積層片材具有第1熱傳導層與第2熱傳導層；前述第1熱傳導層配置於至少一側之最外側；硬化後之前述第1熱傳導層在常溫下厚度方向之熱傳導率為主面方向之熱傳導率以上；硬化後之前述第2熱傳導層在常溫下主面方向之熱傳導率大於厚度方向之熱傳導率。
發明效果
依據本發明，安裝結構體可獲中空密封，並且安裝結構體之散熱性可提升。
用以實施發明之形態
於圖1顯示藉由本實施形態之方法製造的安裝結構體之一例。圖1係示意性顯示安裝結構體10的截面圖。
安裝結構體10具有第1電路構件1、裝載於第1電路構件1之多數第2電路構件2、密封第2電路構件2之密封材4。第1電路構件1與第2電路構件2之間形成有空間(內部空間S)。密封材4是為了一面維持內部空間S並一面密封第2電路構件2，且使自第2電路構件2產生之熱散出而設。再者，本實施形態中介著凸塊3將第2電路構件2裝載於第1電路構件1，但裝載於第1電路構件1之裝載方法並未受其所限定。
密封材4為積層片材4P之硬化物。本發明包含該積層片材4P。如圖2所示，積層片材4P具有配置於至少一側之最外側的第1熱傳導層41P與第2熱傳導層42P。因此，所得之密封材4具備至少具第1熱傳導層41P之硬化物層(以下，稱作第1硬化熱傳導層41)與第2熱傳導層42P之硬化物層(以下，稱作第2硬化熱傳導層42)的積層構造。積層片材4P為未硬化物或半硬化物，第1熱傳導層41P及第2熱傳導層42P又分別為未硬化物或半硬化物。圖2係示意性顯示積層片材4P的截面圖。
第1硬化熱傳導層41中，常溫(20~30℃)下厚度方向之熱傳導率λ1T 為主面方向之熱傳導率λ1S 以上。另一方面，第2硬化熱傳導層42中，常溫下主面方向之熱傳導率λ2S 較厚度方向之熱傳導率λ2T 大。屬於熱源之第2電路構件2，與第1硬化熱傳導層41之一主面(第1內表面)相向。因此，自第2電路構件2產生之熱將從第1硬化熱傳導層41之內表面快速地傳至其內部，並且從內部快速地傳至另一主面(第1外表面)。傳至第1外表面之熱將傳至與第1外表面接觸的第2硬化熱傳導層42之一主面(第2內表面)。傳至第2內表面之熱於第2硬化熱傳導層42內部主要朝主面方向移動，自第1硬化熱傳導層41與第1電路構件1之接觸部分再傳至第1硬化熱傳導層41後，散熱至第1電路構件1。
[積層片材]
密封步驟中，積層片材4P係以第1熱傳導層41P與第2電路構件2相向來配置，並朝著第1電路構件1被按壓。藉此，積層片材4P密著於第2電路構件2之表面，並且到達第2電路構件2彼此間之第1電路構件1之表面。此時，第1熱傳導層41P及第2熱傳導層42P之至少一者宜具有彈性，該彈性為可一面維持內部空間S並一面密著於第2電路構件2及第2電路構件2彼此間的第1電路構件1之表面而予以密封之程度。此處，由更易提升散熱性之點來看，於密封第2電路構件2時，積層片材4P宜具備：具有彈性之第1熱傳導層41P與具可流動程度之黏性的第2熱傳導層42P，前述第1熱傳導層41P具有之彈性是可一面維持內部空間S並一面密著於第2電路構件2及第2電路構件2彼此間的第1電路構件1之表面而予以密封之程度。
一面參照圖式一面說明當密封步驟之際，藉由第1熱傳導層41P具有前述彈性，且第2熱傳導層42P具有前述黏性，可更加提升散熱性之理由。圖3(a)及(b)係示意性顯示密封步驟中之安裝構件的截面圖。又，圖3(a)係顯示積層片材4P硬化前之狀態，圖3(b)係顯示積層片材4P硬化後之狀態。再者，圖3中於方便上以箭頭顯示第2熱傳導層42P之熱傳導率較高的方向。
密封步驟中，對第1電路構件1按壓積層片材4P。此時，具彈性之第1熱傳導層41P會沿著第2電路構件2之外形變形。例如，於進入第2電路構件2彼此間之際，第1熱傳導層41P將彎曲成U字型以落入第2電路構件2彼此之間。此時，第2熱傳導層42P將隨著第1熱傳導層41P之彎曲以U字型流動(圖3(a))。因此，例如，若第2熱傳導層42P包含纖維狀或鱗片狀之熱傳導性填料的情況，熱傳導性填料將會定向於與第2熱傳導層42P之流動方向相同的方向上。即，第2熱傳導層42P可在維持朝主面方向之高熱傳導率的狀態下，覆蓋第2電路構件2之外形。因此，即使積層片材4P硬化後，覆蓋第2電路構件2側面之第2硬化熱傳導層42仍可朝第1電路構件1之方向傳導熱(圖3(b))。此外，因第1硬化熱傳導層41厚度方向之熱傳導率為主面方向之熱傳導率以上，故自第2電路構件2產生之熱容易從第1硬化熱傳導層41傳導至第2硬化熱傳導層42。之後，該熱自第2硬化熱傳導層42再傳導至第1硬化熱傳導層41，自第1硬化熱傳導層41快速地散熱至第1電路構件1。
此外，密封步驟中，對第1電路構件1按壓積層片材4P時，具黏性之第2熱傳導層42P變形，藉此第2熱傳導層42P與具彈性之第1熱傳導層41P的密著性更加提升。此時，摻合至第1熱傳導層41P之熱傳導性填料(以下，稱作第1熱傳導性填料)容易與摻合至第2熱傳導層42P之熱傳導性填料(以下，稱作第2熱傳導性填料)接觸，第1硬化熱傳導層41與第2硬化熱傳導層42間之熱傳導性提升。
如前述，第1硬化熱傳導層41與第2硬化熱傳導層42間之熱傳導性提升，同時自第2電路構件2產生之熱透過第2硬化熱傳導層42及第1硬化熱傳導層41快速地散熱至第1電路構件1，故安裝結構體10之散熱性變得非常高。
以下，詳細地說明各層，但本發明並未受其所限定。
(第1熱傳導層)
第1熱傳導層41P是為了維持內部空間S及第2電路構件2之散熱而設。第1熱傳導層41P於密封第2電路構件2時，宜具有可一面維持內部空間S，一面密著於第2電路構件2及第2電路構件2彼此間之第1電路構件1表面程度的彈性。
第1硬化熱傳導層41在常溫下厚度方向之熱傳導率λ1T 為主面方向之熱傳導率λ1S 以上。藉此，第2電路構件2之熱容易傳至第1硬化熱傳導層41。熱傳導率λ1T 與熱傳導率λ1S 之比：λ1T /λ1S 只要為1以上的話不需特別限定，可為1.2以上，亦可為1.5以上。熱傳導率λ1T 並未特別限定，可為1W/m×K以上，亦可為3W/m×K以上。熱傳導率係依據JIS A 1412-2所測定。
第1熱傳導層由包含熱硬化性樹脂之第1樹脂組成物構成。
第1樹脂組成物在密封第2電路構件2時之溫度t下之損耗正切tanδ1可為1以下，亦可為0.9以下，更可為0.7以下。損耗正切tanδ1之下限並未特別限定，可為例如0.1。具如此損耗正切tanδ1之第1熱傳導層41P可單獨一面維持內部空間S，一面密封第2電路構件2。因此，即使積層片材4P具有黏性高之第2熱傳導層42P，仍可維持內部空間S。
所謂密封第2電路構件2時之溫度t，是在維持內部空間S之狀態下，利用積層片材4P覆蓋第2電路構件2表面後的積層片材4P溫度。積層片材4P溫度可取代為密封步驟中對積層片材4P之加熱裝置的設定溫度。若積層片材4P之加熱裝置為衝壓機的情況，加熱裝置之設定溫度為衝壓機之設定溫度。若積層片材4P之加熱裝置為加熱第1電路構件1之加熱機的情況，加熱裝置之設定溫度為第1電路構件1之加熱機的設定溫度。溫度t可對應積層片材4P之材質等變更，例如，室溫+15℃(40℃)至200℃之間。具體而言，溫度t為例如50℃以上、180℃以下。密封第2電路構件2時，積層片材4P可為未硬化狀態，亦可為半硬化狀態。
損耗正切tanδ1為溫度t下第1樹脂組成物之儲藏剪切彈性率(G1’)與損失剪切彈性率(G1”)的比：G1”/G1’。儲藏剪切彈性率G1’及損失剪切彈性率G1”可藉由依據JIS K 7244之黏彈性測定裝置測定。具體而言，儲藏剪切彈性率G1’及損失剪切彈性率G1”為對直徑8mm×1mm之試驗片使用黏彈性測定裝置(例如，TA Instruments公司製，ARES-LS2)，在頻率1Hz、升溫速度10℃/分之條件下測定。構成第2熱傳導層42P之第2樹脂組成物之損耗正切tanδ2亦相同。
溫度t下儲藏剪切彈性率G1’可為1.0×107 Pa以下，亦可為1.0×106 Pa以下。儲藏剪切彈性率G1’之下限並未特別限定，可為例如，1.0×104 Pa。只要溫度t下儲藏剪切彈性率G1’於該範圍的話，可抑制第1熱傳導層41P密封步驟中對內部空間S的侵入，並且可輕易地以可密著於第2電路構件2表面及第2電路構件2彼此間之第1電路構件1表面的程度流動。
第1熱傳導層41P之厚度T1並未特別限定。厚度T1可為100μm以下，亦可為80μm以下。藉此，可薄型化，並且可輕易地朝厚度方向熱傳導。另一方面，由容易確保絕緣性之點、及容易維持內部空間S之點來看，厚度T1可為1μm以上，亦可為10μm以上。第1熱傳導層41P之厚度T1為第1熱傳導層41P之主面間的距離。將任意10處之距離平均化後可求得主面間之距離。亦可同樣地求得第2熱傳導層42P之厚度T2。
由絕緣性之觀點來看，第1熱傳導層41P之體積電阻率可為1×108 Ω×cm以上，亦可為1×1010 Ω×cm以上。
第1樹脂組成物包含熱硬化性樹脂。第1樹脂組成物包含例如，熱硬化性樹脂、硬化劑、熱塑性樹脂、無機填充劑及第1熱傳導性填料。
熱硬化性樹脂並未特別限定，可舉例如：環氧樹脂、(甲基)丙烯酸樹脂、酚樹脂、三聚氰胺樹脂、矽酮樹脂、脲樹脂、胺甲酸乙酯樹脂、乙烯酯樹脂、不飽和聚酯樹脂、苯二甲酸二烯丙酯樹脂、聚醯亞胺樹脂等。該等可單獨使用1種，亦可組合2種以上使用。其中亦以環氧樹脂為佳。
密封前之熱硬化性樹脂可為未硬化狀態或半硬化狀態。半硬化狀態為熱硬化性樹脂包含單體及/或寡聚物之狀態，稱作熱硬化性樹脂之三維交聯結構未充分地發達的狀態。半硬化狀態之熱硬化性樹脂於室溫(25℃)下未溶解於溶劑中，硬化為不完全之狀態，即所謂之B階段。
環氧樹脂並未特別限定，可使用例如：雙酚A型環氧樹脂、雙酚F型環氧樹脂、雙酚AD型環氧樹脂、雙酚A型環氧樹脂、氫化雙酚A型環氧樹脂、雙酚F型環氧樹脂、氫化雙酚F型環氧樹脂、酚酚醛清漆型環氧樹脂、萘型環氧樹脂、脂環式脂肪族環氧樹脂、有機羧酸類之環氧丙基醚等。該等可單獨使用，亦可組合2種以上使用。環氧樹脂可為預聚物，亦可為如聚醚改質環氧樹脂、矽酮改質環氧樹脂之環氧樹脂與其他聚合物的共聚物。其中，亦以雙酚AD型環氧樹脂、萘型環氧樹脂、雙酚A型環氧樹脂及/或雙酚F型環氧樹脂為佳。特別是，由耐熱性及耐水性優異且便宜之點來看，以雙酚A型環氧樹脂、雙酚F型環氧樹脂為佳。
為調節樹脂組成物之黏度，環氧樹脂中相對於環氧樹脂全體，包含0.1質量%以上、30質量%以下左右之分子中具有1個環氧基的1官能環氧樹脂。如此之1官能環氧樹脂可使用苯基環氧丙基醚、2-乙基己基環氧丙基醚、乙基二乙二醇環氧丙基醚、二環戊二烯環氧丙基醚、2-羥基乙基環氧丙基醚等。該等可單獨使用，亦可組合2種以上使用。
樹脂組成物包含熱硬化性樹脂之硬化劑。硬化劑並未特別限定，可使用例如：酚系硬化劑(酚樹脂等)、二氰二胺系硬化劑(二氰二胺等)、尿素系硬化劑、有機酸醯肼系硬化劑、多胺鹽系硬化劑、胺加成物系硬化劑、酸酐系硬化劑、咪唑系硬化劑等。該等可單獨使用，亦可組合2種以上使用。硬化劑之種類可對應熱硬化性樹脂適當地選擇。其中，由硬化時之低排氣性、耐溼性、耐熱循環性等點來看，亦以使用酚系硬化劑為佳。
硬化劑之量視硬化劑種類而異。於使用環氧樹脂的情況，例如，環氧基每1當量，硬化劑官能基之當量數為0.001當量以上、2當量以下，更可使用0.005當量以上、1.5當量以下量的硬化劑。
再者，二氰二胺系硬化劑、尿素系硬化劑、有機酸醯肼系硬化劑、多胺鹽系硬化劑、胺加成物系硬化劑為潛伏型硬化劑。潛伏型硬化劑之活性溫度為60℃以上，更可為80℃以上。又，活性溫度為250℃以下，更可為180℃以下。藉此，以活性溫度以上可得迅速硬化之樹脂組成物。
可摻合熱塑性樹脂作為片材化劑。藉由片材化樹脂組成物，可提升密封步驟中之處理性，並且抑制樹脂組成物之下垂等，容易維持內部空間S。
熱塑性樹脂之種類可舉例如：丙烯酸樹脂、苯氧基樹脂、聚烯烴、聚胺甲酸乙酯、嵌段異氰酸酯、聚醚、聚酯、聚醯亞胺、聚乙烯醇、丁醛樹脂、聚醯胺、氯乙烯、纖維素、熱塑性環氧樹脂、熱塑性酚樹脂等。其中，由作為片材化劑之機能優異之點來看，以丙烯酸樹脂為佳。熱塑性樹脂之量為每熱硬化性樹脂100質量份，可為5質量份以上、 200質量份以下，亦可為10質量份以上、150質量份以下。
添加至樹脂組成物之際熱塑性樹脂的形態並未特別限定。熱塑性樹脂可為例如，重量平均粒徑0.01μm以上、200μm以下之粒子，亦可為0.01μm以上、100μm以下之粒子。前述粒子亦可具有核殼結構。此時，核心可為例如，包含來自選自於由正-、異-及三級丁基(甲基)丙烯酸酯所構成群組中之至少1個單體之單元的聚合物，亦可為包含來自其他(甲基)丙烯酸酯之單元的聚合物。殼層亦可為例如，甲基(甲基)丙烯酸酯、正-、異-及三級丁基(甲基)丙烯酸酯、(甲基)丙烯酸等單官能單體與1,6-己烷二醇二丙烯酸酯等多官能單體的共聚物。又，亦可將分散或溶解於溶劑中之高純度熱塑性樹脂添加至樹脂組成物。
樹脂組成物中可含之無機填充劑，可舉例如：熔融二氧化矽等二氧化矽、滑石、碳酸鈣、鈦白、氧化鐵紅、碳化矽、氮化硼(BN)等。其中，由便宜之點來看，以熔融二氧化矽為佳。無機填充劑之平均粒徑為例如，0.01μm以上、100μm以下。無機填充劑之量每熱硬化性樹脂100質量份，可為1質量份以上、5000質量份以下，亦可為10質量份以上、3000質量份。平均粒徑為體積粒度分布之累積體積50%下的粒徑(D50。以下相同)。
第1熱傳導性填料只要具熱傳導性的話，並未特別限定，可具有等向性之熱傳導性，亦可具有異向性之熱傳導性。第1熱傳導性填料可舉例如：結晶性二氧化矽、BN、氮化矽、氮化鋁(AlN)、氧化鋁(Al2 O3 )、氧化鎂、氧化鋅、鑽石等。該等可單獨使用，亦可組合2種以上使用。其中，由熱傳導性優異之點來看，以BN、Al2 O3 、AlN為佳，更由耐濕性優異之點來看，以BN、Al2 O3 為佳。又，亦可使用Al2 O3 或經絕緣性之有機化合物表面處理的AlN。
第1熱傳導性填料之形狀並未特別限定，為例如，粒子狀、纖維狀、鱗片狀。其中，由厚度方向之熱傳導率容易為主面方向之熱傳導率以上的點來看，以粒子狀為佳。纖維狀或鱗片狀之第1熱傳導性填料於密封時容易朝主面方向配向。粒子狀之第1熱傳導性填料可為二次粒子，亦可將纖維狀或鱗片狀填料造粒後得到。如此之粒子狀的熱傳導性填料，可舉凝聚有鱗片狀BN填料之二次粒子、Al2 O3 粒子、AlN粒子為例。粒子狀之第1熱傳導性填料的平均粒徑並未特別限定，可為例如0.01μm以上、100μm以下。
纖維狀或鱗片狀為例如，縱橫比2以上、50以下，以5以上、50以下之形狀為佳。粒子狀為例如，縱橫比1以上、小於2之形狀。
第1熱傳導性填料之量並未特別限定，可考量其種類或第1熱傳導層41P之tanδ1等後，適當地設定。例如，BN、Al2 O3 或AlN之含量，可為每熱硬化性樹脂100質量份，各1質量份以上、5000質量份以下。此處，如BN這種兼作無機填充劑與熱傳導性填料所摻合之物質，則視為分別作為無機填充劑及熱傳導性填料而予以摻合，算出各含量。
第1樹脂組成物亦可含有前述以外之第三成分。第三成分可舉硬化加速劑、聚合引發劑、阻燃劑、顏料、矽烷偶合劑、賦觸變性劑等為例。
硬化加速劑並未特別限定，但可舉改質咪唑系硬化加速劑、改質脂肪族多胺系促進劑、改質多胺系促進劑等為例。硬化加速劑以作為與環氧樹脂等樹脂之反應生成物(加成物)使用為佳。該等可單獨使用，亦可組合2種以上使用。硬化加速劑之活性溫度由保存穩定性之點來看，為60℃以上，更以80℃以上為佳。又，活性溫度為250℃以下，更以180℃以下為佳。此處，活性溫度為藉著潛伏型硬化劑及/或硬化加速劑之作用，熱硬化性樹脂加速提早硬化的溫度。
硬化加速劑之量視硬化加速劑之種類而異。通常，每環氧樹脂100質量份，以0.1質量份以上、20質量份以下為佳，亦可為1質量份以上、10質量份以下。再者，將硬化加速劑作為加成物使用的情況，硬化加速劑之量係指除以硬化加速劑以外之成分(環氧樹脂等)後的硬化加速劑之淨額的量。
聚合引發劑藉由光照射及/或加熱顯現硬化性。聚合引發劑可使用自由基產生劑、酸產生劑、鹼基產生劑等。具體而言，可使用二苯基酮系化合物、羥基酮系化合物、偶氮化合物、有機過氧化物、芳香族鋶鹽、脂肪族鋶鹽等鋶鹽等。聚合引發劑之量，例如，每環氧樹脂100質量份，可為0.1質量份以上、20質量份以下，亦可為1質量份以上、10質量份以下。
(第2熱傳導層)
第2硬化熱傳導層42為用以將自第2電路構件2傳至第1硬化熱傳導層41之熱擴散至安裝結構體(或安裝晶片)全體後，再傳至第1電路構件1的層。第2硬化熱傳導層42在常溫下主面方向之熱傳導率λ2S 較厚度方向之熱傳導率λ2T 大。再者，亦可於安裝結構體(或安裝晶片)設置第1電路構件1以外之散熱機構。藉此，傳至第1硬化熱傳導層41之熱藉由前述散熱機構將更容易散出。
熱傳導率λ2T 與熱傳導率λ2S 之比：λ2T /λ2S 只要小於1的話，並未特別限定。比：λ2T /λ2S 可小於0.8，亦可小於0.5。藉此，第2電路構件2之熱容易擴散至安裝結構體(或安裝晶片)全體，將容易傳導至第1電路構件1。
熱傳導率λ2S 並未特別限定，可為1W/m×K以上，亦可為3W/m×K以上。第1硬化熱傳導層41在常溫下厚度方向之熱傳導率λ1T 與第2硬化熱傳導層42在常溫下主面方向之熱傳導率λ2S 之比：λ1T /λ2S 並未特別限定。其中，由散熱效果高之點來看，比：λ1T /λ2S 以2以下為佳。
第2熱傳導層由包含熱硬化性樹脂之第2樹脂組成物構成。
第2樹脂組成物在溫度t下之損耗正切tanδ2可大於0.3。藉此，密封第2電路構件2時，第2熱傳導層42P將變得容易流動，主面方向之熱傳導率容易變高，同時容易使安裝結構體10之密封面為平整。損耗正切tanδ2之上限並未特別限定，例如，可為10，亦可為8。再者，若僅憑如此之第2熱傳導層42P單獨，要一面維持內部空間S又一面密封有所困難。
溫度t下第2樹脂組成物之儲藏剪切彈性率G2’亦可為1.0×103 Pa以上。儲藏剪切彈性率G2’之上限並未特別限定，例如，可為1.0×107 Pa，亦可為1.0×106 Pa。若溫度t下之儲藏剪切彈性率G2’於該範圍內，第2熱傳導層42P將變得容易流動，密封面容易變得平整。
第2樹脂組成物由熱硬化性樹脂及第2熱傳導性填料構成。第2樹脂組成物之構造並未特別限定，亦可為與第1樹脂組成物相同的構造。
第2熱傳導性填料只要具異向性之熱傳導性的話並未特別限定，可舉與第1熱傳導層41P所含之第1熱傳導性填料相同的材料為例。第2熱傳導性填料可單獨使用具異向性之熱傳導性的填料，亦可組合使用具異向性之熱傳導性的填料與具等向性之熱傳導性的填料。又，第2熱傳導性填料之摻合量只要與第1熱傳導性填料相同即可。
第2熱傳導性填料之形狀並未特別限定。其中，為提高主面方向之熱傳導率，以包含纖維狀或鱗片狀之填料為佳。如此之填料可舉鱗片狀BN為例。第2熱傳導性填料中，藉使30質量%以上為纖維狀或鱗片狀，可更加提高主面方向之熱傳導率。第2熱傳導性填料之平均粒徑亦並未特別限定，為例如0.01μm以上、100μm以下。
由更加提高散熱性之點來看，宜為第1熱傳導層41P之第1熱傳導性填料包含選自於由鱗片狀BN填料凝集後之二次粒子、Al2 O3 粒子、及AlN粒子所構成群組中之至少一種，第2熱傳導層42P之第2熱傳導性填料包含鱗片狀BN填料。其中，第1熱傳導性填料以包含鱗片狀BN填料凝集後之二次粒子及Al2 O3 粒子為佳。
黏彈性(即損耗正切tanδ)可藉由例如第1樹脂組成物及/或第2樹脂組成物之組成調整。例如，藉由變更片材化劑之熱塑性樹脂的量或種類，可改變損耗正切tanδ。其中，若使用苯氧基樹脂可輕易地降低儲藏剪切彈性率G2’，增加tanδ。第2樹脂組成物所含之熱塑性樹脂的量，每熱硬化性樹脂100質量份，可為5質量份以上、200質量份以下，亦可為10質量份以上、150質量份以下。
第2熱傳導層42P之厚度T2可為10μm以上、1400μm以下。藉此，密封步驟中容易維持內部空間S，並且容易使安裝結構體10之密封面平整。第2熱傳導層42P之體積電阻率並未特別限定，可為例如，與第1熱傳導層41P相同程度，亦可較小。厚度T2可為10μm以上、740μm以下。
積層片材4P全體之厚度T並未特別限定，由容易密著於第2電路構件2表面之點來看，可為11μm以上、1500μm以下、或20μm以上、1000μm以下，抑或20μm以上、750μm以下。
積層片材4P亦可更具有其他之第3層。但，於其一側之最外側配置第1熱傳導層41P，並與第1熱傳導層41P鄰接地配置第2熱傳導層42P。即，第3層作為另一側之最外層配置。該第3層可為單層，亦可為多數層之積層體。
[安裝結構體之製造方法]
一面參照圖4一面說明本實施形態之製造方法。圖4係藉由安裝構件或安裝結構體10之截面示意性顯示本實施形態之製造方法的說明圖。
安裝結構體10可由具以下步驟之方法製造：第1準備步驟，準備安裝構件，其具第1電路構件1與裝載於第1電路構件1之多數第2電路構件2，並且於第1電路構件1與第2電路構件2之間形成有內部空間S；第2準備步驟，準備積層片材4P；配置步驟，以使積層片材4P之第1熱傳導層41P與第2電路構件2相向之方式將積層片材4P配置於安裝構件；及密封步驟，將積層片材4P按壓至第1電路構件1，並且加熱積層片材4P，一面維持內部空間S一面密封第2電路構件2，使積層片材4P硬化。此外，亦可進行將所得之安裝結構體10按各第2電路構件2切割的個片化步驟。
(第1準備步驟)
準備具第1電路構件1與裝載於第1電路構件1之多數第2電路構件2的安裝構件(圖4(a))。第2電路構件2例如，透過凸塊3裝載於第1電路構件1。因此，於第1電路構件1與第2電路構件2之間形成有內部空間S。
第1電路構件1為例如，選自於由半導體元件、半導體封裝、玻璃基板、樹脂基板、陶瓷基板及矽基板所構成群組中之至少1種。該等第1電路構件亦可為其表面形成有如ACF(異向性導電薄膜)或ACP(異向性導電糊)之導電材料層者。樹脂基板可為剛性樹脂基板或彈性樹脂基板，可舉例如：環氧樹脂基板(例如，玻璃環氧基板)、雙馬來亞醯胺三基板、聚醯亞胺樹脂基板、氟樹脂基板等。第1電路構件1亦可為內部具半導體晶片等之內建零件基板。
第2電路構件2透過例如凸塊3裝載於第1電路構件1。藉此，於第1電路構件1與第2電路構件2之間形成內部空間S。第2電路構件2為需在維持該內部空間S之狀態下密封(中空密封)的電子零件。第2電路構件2可舉例如：RFIC、SAW、感測晶片(加速度感測器等)、壓電振動器晶片、水晶振動器晶片、MEMS裝置等。
凸塊3具導電性，第1電路構件1與第2電路構件2透過凸塊3電連接。凸塊3之高度並未特別限定，可為例如，5μm以上、150μm以下。凸塊3之材料亦只要具導電性的話，並未特別限定，可舉銅、金、焊球等為例。
換言之，安裝構件可具有於各種第1電路構件1上裝載有第2電路構件2之Chip on Board(CoB)結構(包含Chip on Wafer(CoW)、Chip on Film(CoF)、Chip on Glass(CoG))、Chip on Chip(CoC)結構、Chip on Package(CoP)結構及Package on Package(PoP)結構。安裝構件亦可為於裝載有第2電路構件2之第1電路構件1更積層有第1電路構件1及/或第2電路構件2的多層安裝構件。
安裝構件亦可更具有裝載於第1電路構件並可發熱之第3電路構件(未圖示)。於裝載有發熱之第3電路構件的情況下，因仍可藉由積層片材4P促進散熱，故可抑制對第2電路構件2之熱影響。第3電路構件可舉功率放大器為例。
(第2準備步驟)
準備具第1熱傳導層41P及第2熱傳導層42P之積層片材4P(圖4(a))。
積層片材4P之製造方法並未特別限定。積層片材4P可於分別作成各層後藉由積層(層疊法)形成，亦可藉由依序塗布各層之材料(塗布法)形成。
層疊法中，各層藉由包含以下步驟之方法形成，例如，分別調製包含前述樹脂組成物之溶劑糊或無溶劑糊(以下，僅總稱作糊)的步驟、及自前述糊形成各層的步驟(形成步驟)。藉由該方法，於分別形成第1熱傳導層41P及第2熱傳導層42P後再依序積層。若糊包含預凝膠化劑，於形成步驟之際將進行凝膠化。凝膠化藉由以下進行：將糊薄膜化後，以低於熱硬化性樹脂硬化溫度(例如，70℃以上、150℃以下)將薄膜加熱1分鐘以上、10分鐘以下。
另一方面，塗布法中，藉由前述方法例如，形成第1熱傳導層41P後，於該第1熱傳導層41P表面塗布包含第2樹脂組成物之糊，形成第2熱傳導層42P。此時，亦可於形成步驟之際進行凝膠化。凝膠化可於自各糊分別形成薄膜後依序實施，亦可於形成薄膜之積層體後實施。
各層(薄膜)藉由例如，模具、輥塗布機、刮刀等形成。此時，以將糊之黏度調整至10mPa×s以上、10000mPa×s以下為佳。若使用有溶劑糊，之後亦可進行70℃以上、150℃以下，1分鐘以上、10分鐘以下之乾燥，去除溶劑。前述凝膠化與溶劑之去除可同時實施。
(配置步驟)
以使第1熱傳導層41P與第2電路構件2相向之方式將積層片材4P配置於安裝構件。若裝載有第3電路構件，則與第2電路構件同樣地使第1熱傳導層41P與第3電路構件相向。
此時，亦可以一片積層片材4P覆蓋多數第2電路構件2，甚至是第3電路構件。藉此，可一起密封多數第2電路構件2表面及第2電路構件2彼此間之第1電路構件1表面。
(密封步驟)
將積層片材4P按壓至第1電路構件1(圖4(b))並加熱積層片材4P。藉此，可一面維持內部空間S，一面密封第2電路構件2，甚至是第3電路構件。積層片材4P於密封第2電路構件2等之同時、或密封第2電路構件2等後硬化(圖4(c))。
積層片材4P對第1電路構件1之按壓，於例如，將積層片材4P以低於積層片材4P所含熱硬化性樹脂之硬化溫度一面加熱一面進行(熱壓)。藉此，密封第2電路構件2。此時，積層片材4P密著於第2電路構件2表面，並且容易延展至第2電路構件2彼此間之第1電路構件1表面，第2電路構件2之密封可靠性升高。
熱壓可於大氣壓下進行，亦可於減壓環境氣體(例如50Pa以上、50,000Pa以下，以50Pa以上、3,000Pa以下為佳)下進行。按壓時之加熱條件並未特別限定，可視按壓方法或熱硬化性樹脂種類適當地設定。前述加熱以例如，40℃以上、200℃以下(以50℃以上、180℃以下為佳)進行，1秒以上、300分鐘以下(以3秒以上、300分鐘以下為佳)。
接著，將積層片材4P以前述硬化溫度加熱，使積層片材4P中之熱硬化性樹脂硬化，形成密封材4。積層片材4P之加熱(熱硬化性樹脂之硬化)條件可視熱硬化性樹脂種類適當地設定。熱硬化性樹脂之硬化以例如，50℃以上、200℃以下(以120℃以上180℃以下為佳)進行1秒以上、300分鐘以下(以60分鐘以上、300分鐘以下為佳)。
熱壓與熱硬化性樹脂之硬化可分別實施，亦可同時實施。例如，可於減壓環境氣體下以低於積層片材4P所含熱硬化性樹脂之硬化溫度熱壓後，解除減壓，於大氣壓下更以高溫加熱，使熱硬化性樹脂硬化。抑或，可於大氣壓下以低於積層片材4P所含熱硬化性樹脂之硬化溫度熱壓後，更以高溫加熱後使熱硬化性樹脂硬化。又，亦可於減壓環境氣體下以硬化溫度熱壓，藉此於減壓中使熱硬化性樹脂硬化。
藉由以上方法，可得具安裝構件與密封安裝構件之密封材的安裝結構體10，前述安裝構件具有第1電路構件1、及裝載於第1電路構件1之多數第2電路構件2。
(個片化步驟)
亦可進行將所得之安裝結構體10按每第2電路構件2切割的個片化步驟(圖4(d))。藉此，可得晶片等級之安裝結構體(安裝晶片20)。
產業上之可利用性
本發明安裝結構體之製造方法因可中空密封並賦予高散熱性，故可作為各種安裝結構體之製造方法。又，該方法所使用之本發明積層片材亦適用於各種安裝結構體的製造。
1‧‧‧第1電路構件
2‧‧‧第2電路構件
3‧‧‧凸塊
4‧‧‧密封材(積層片材之硬化物)
10‧‧‧安裝結構體
20‧‧‧安裝晶片
41‧‧‧第1硬化熱傳導層
42‧‧‧第2硬化熱傳導層
4P‧‧‧積層片材
41P‧‧‧第1熱傳導層
42P‧‧‧第2熱傳導層
S‧‧‧空間(內部空間)
圖1係示意性顯示本發明一實施形態之安裝結構體的截面圖。
圖2係示意性顯示本發明一實施形態之積層片材的截面圖。
圖3係示意性顯示密封步驟中之安裝構件的截面圖。但，(a)係顯示積層片材硬化前之狀態，(b)係顯示積層片材硬化後之狀態。
圖4係藉由安裝構件或安裝結構體之截面示意性顯示本發明一實施形態之製造方法的說明圖。

Claims (11)

  1. 一種安裝結構體之製造方法，具備以下步驟： 準備安裝構件之步驟，該安裝構件具有第1電路構件與裝載於前述第1電路構件之多數第2電路構件，並且於前述第1電路構件與前述第2電路構件之間形成有空間； 準備積層片材之步驟，前述積層片材具有第1熱傳導層與第2熱傳導層，前述第1熱傳導層配置於至少一側之最外側； 配置步驟，以使前述第1熱傳導層與前述第2電路構件相向之方式將前述積層片材配置於前述安裝構件；及 密封步驟，將前述積層片材對前述第1電路構件按壓，並同時加熱前述積層片材，一面維持前述空間一面密封前述第2電路構件，使前述積層片材硬化， 且，硬化後之前述第1熱傳導層在常溫下厚度方向之熱傳導率為主面方向之熱傳導率以上； 硬化後之前述第2熱傳導層在常溫下主面方向之熱傳導率大於厚度方向之熱傳導率。
  2. 如請求項1之安裝結構體之製造方法，其中硬化後之前述第1熱傳導層在常溫下厚度方向之熱傳導率為1W/m×K以上。
  3. 如請求項1或2之安裝結構體之製造方法，其中硬化後之前述第2熱傳導層在常溫下主面方向之熱傳導率為1W/m×K以上。
  4. 如請求項1至3中任一項之安裝結構體之製造方法，其中前述第1熱傳導層由包含熱硬化性樹脂之第1樹脂組成物構成； 在密封前述第2電路構件時之溫度t下， 前述第1樹脂組成物之損耗正切tanδ1為1以下。
  5. 如請求項1至4中任一項之安裝結構體之製造方法，其中前述第2熱傳導層由包含熱硬化性樹脂之第2樹脂組成物構成； 在密封前述第2電路構件時之溫度t下， 前述第2樹脂組成物之損耗正切tanδ2大於0.3。
  6. 如請求項1至5中任一項之安裝結構體之製造方法，其中前述安裝構件更具有與前述第2電路構件相異之第3電路構件，其裝載於第1電路構件並可發熱； 又，前述配置步驟中，將前述第1熱傳導層配置成與前述第2電路構件及前述第3電路構件相向； 又，前述密封步驟中，前述第2電路構件及前述第3電路構件被密封。
  7. 一種積層片材，係用以密封安裝構件，該安裝構件具有第1電路構件與裝載於前述第1電路構件之多數第2電路構件，並且於前述第1電路構件與前述第2電路構件之間形成有空間； 前述積層片材係： 具有第1熱傳導層與第2熱傳導層； 前述第1熱傳導層配置於至少一側之最外側； 硬化後之前述第1熱傳導層在常溫下厚度方向之熱傳導率為主面方向之熱傳導率以上； 硬化後之前述第2熱傳導層在常溫下主面方向之熱傳導率大於厚度方向之熱傳導率。
  8. 如請求項7之積層片材，其中硬化後之前述第1熱傳導層在常溫下厚度方向之熱傳導率為1W/m×K以上。
  9. 如請求項7或8之積層片材，其中硬化後之前述第2熱傳導層在常溫下主面方向之熱傳導率為1W/m×K以上。
  10. 如請求項7至9中任一項之積層片材，其中前述第1熱傳導層由包含熱硬化性樹脂之第1樹脂組成物構成； 在密封前述第2電路構件時之溫度t下， 前述第1樹脂組成物之損耗正切tanδ1為1以下。
  11. 如請求項7至10中任一項之積層片材，其中前述第2熱傳導層由包含熱硬化性樹脂之第2樹脂組成物構成； 在密封前述第2電路構件時之溫度t下， 前述第2樹脂組成物之損耗正切tanδ2大於0.3。
TW107134552A 2017-09-29 2018-09-28 安裝結構體之製造方法及使用於其之積層片材 TWI754103B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017191944 2017-09-29
JP2017-191944 2017-09-29

Publications (2)

Publication Number Publication Date
TW201921612A true TW201921612A (zh) 2019-06-01
TWI754103B TWI754103B (zh) 2022-02-01

Family

ID=65901469

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107134552A TWI754103B (zh) 2017-09-29 2018-09-28 安裝結構體之製造方法及使用於其之積層片材

Country Status (8)

Country Link
US (1) US11799442B2 (zh)
EP (1) EP3690931A4 (zh)
JP (1) JP7118985B2 (zh)
KR (1) KR102522785B1 (zh)
CN (1) CN111108595A (zh)
SG (1) SG11202002477YA (zh)
TW (1) TWI754103B (zh)
WO (1) WO2019065976A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111279472B (zh) * 2017-10-31 2023-06-30 长濑化成株式会社 安装结构体的制造方法及其中使用的片材
CN113992174A (zh) * 2021-11-03 2022-01-28 北京超材信息科技有限公司 声学装置封装结构

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001160607A (ja) * 1999-12-02 2001-06-12 Polymatech Co Ltd 異方性熱伝導性シート
US6900383B2 (en) * 2001-03-19 2005-05-31 Hewlett-Packard Development Company, L.P. Board-level EMI shield that adheres to and conforms with printed circuit board component and board surfaces
DE10136743B4 (de) * 2001-07-27 2013-02-14 Epcos Ag Verfahren zur hermetischen Verkapselung eines Bauelementes
JP4383768B2 (ja) * 2003-04-23 2009-12-16 スリーエム イノベイティブ プロパティズ カンパニー 封止用フィルム接着剤、封止用フィルム積層体及び封止方法
US7228894B2 (en) * 2004-04-30 2007-06-12 Hewlett-Packard Development Company, L.P. Heat spreader with controlled Z-axis conductivity
JP4872587B2 (ja) * 2006-10-12 2012-02-08 日立化成工業株式会社 封止フィルム、及びこれを用いた半導体装置
GB0700917D0 (en) 2007-01-17 2007-02-28 Queen Mary & Westfield College Structures with improved properties
US7687895B2 (en) * 2007-04-30 2010-03-30 Infineon Technologies Ag Workpiece with semiconductor chips and molding, semiconductor device and method for producing a workpiece with semiconductors chips
DE102007020656B4 (de) * 2007-04-30 2009-05-07 Infineon Technologies Ag Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips
JP2010034254A (ja) 2008-07-29 2010-02-12 Mitsubishi Chemicals Corp 三次元ｌｓｉ
US8093106B2 (en) 2009-09-23 2012-01-10 Chipmos Technologies Inc. Method for manufacturing packaging structure
JP5421751B2 (ja) * 2009-12-03 2014-02-19 スタンレー電気株式会社 半導体発光装置
JP5349432B2 (ja) * 2010-09-06 2013-11-20 日東電工株式会社 電子部品装置の製法およびそれに用いる電子部品封止用樹脂組成物シート
WO2012057137A1 (ja) * 2010-10-28 2012-05-03 京セラ株式会社 電子装置
JP6119950B2 (ja) * 2011-12-02 2017-04-26 ナガセケムテックス株式会社 中空構造電子部品
US9414530B1 (en) * 2012-12-18 2016-08-09 Amazon Technologies, Inc. Altering thermal conductivity in devices
JP5735036B2 (ja) 2013-05-23 2015-06-17 日東電工株式会社 電子部品装置の製造方法、及び、積層シート
JP6393092B2 (ja) 2013-08-07 2018-09-19 日東電工株式会社 中空型電子デバイス封止用樹脂シート及び中空型電子デバイスパッケージの製造方法
JP6259608B2 (ja) * 2013-08-09 2018-01-10 日東電工株式会社 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法
JP2016001685A (ja) 2014-06-12 2016-01-07 日東電工株式会社 電子デバイス装置の製造方法
JP6584752B2 (ja) * 2014-06-12 2019-10-02 日東電工株式会社 封止用樹脂シート
JP6375756B2 (ja) 2014-07-28 2018-08-22 大日本印刷株式会社 太陽電池モジュール用の封止材シート及びその製造方法
JP6254509B2 (ja) * 2014-11-07 2017-12-27 信越化学工業株式会社 電磁波シールド性支持基材付封止材及び封止後半導体素子搭載基板、封止後半導体素子形成ウエハ並びに半導体装置
SG11201705001TA (en) 2014-12-19 2017-07-28 Lintec Corp Sheet laminate for forming resin film
US10319890B2 (en) * 2015-01-26 2019-06-11 Cooledge Lighting Inc. Systems for adhesive bonding of electronic devices
JP6520257B2 (ja) 2015-03-18 2019-05-29 大日本印刷株式会社 太陽電池モジュール用の封止材シート、及び太陽電池モジュール
JP6282626B2 (ja) * 2015-11-04 2018-02-21 日東電工株式会社 中空型電子デバイス封止用シート、及び、中空型電子デバイスパッケージの製造方法
JP6603174B2 (ja) * 2016-05-11 2019-11-06 信越化学工業株式会社 半導体装置、及び半導体装置の製造方法
US20180062611A1 (en) * 2016-08-26 2018-03-01 Wisol Co., Ltd. Rf module including saw device, method of manufacturing the rf module, the saw device, and method of manufacturing the saw device
JP6467689B2 (ja) * 2017-03-13 2019-02-13 ナガセケムテックス株式会社 中空構造電子部品
US10930633B2 (en) * 2018-06-29 2021-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Buffer design for package integration

Also Published As

Publication number Publication date
JPWO2019065976A1 (ja) 2020-11-26
WO2019065976A1 (ja) 2019-04-04
KR20200066611A (ko) 2020-06-10
TWI754103B (zh) 2022-02-01
KR102522785B1 (ko) 2023-04-18
SG11202002477YA (en) 2020-04-29
US20200287518A1 (en) 2020-09-10
CN111108595A (zh) 2020-05-05
JP7118985B2 (ja) 2022-08-16
EP3690931A4 (en) 2021-02-17
US11799442B2 (en) 2023-10-24
EP3690931A1 (en) 2020-08-05

Similar Documents

Publication Publication Date Title
TWI770330B (zh) 安裝結構體之製造方法及其所用之片材
JP7038726B2 (ja) 実装構造体の製造方法およびこれに用いられるシート
TWI785138B (zh) 安裝結構體之製造方法及使用於其之片材
TWI754103B (zh) 安裝結構體之製造方法及使用於其之積層片材
JP6894076B2 (ja) 実装構造体の製造方法およびこれに用いられる積層シート
JP6975547B2 (ja) 実装構造体の製造方法およびこれに用いられる積層シート
JP6865340B2 (ja) 実装構造体の製造方法およびこれに用いられる積層シート