TW201918025A - 反相器 - Google Patents

反相器 Download PDF

Info

Publication number
TW201918025A
TW201918025A TW106136053A TW106136053A TW201918025A TW 201918025 A TW201918025 A TW 201918025A TW 106136053 A TW106136053 A TW 106136053A TW 106136053 A TW106136053 A TW 106136053A TW 201918025 A TW201918025 A TW 201918025A
Authority
TW
Taiwan
Prior art keywords
voltage
type
inverter
type transistors
transistors
Prior art date
Application number
TW106136053A
Other languages
English (en)
Other versions
TWI654842B (zh
Inventor
陳智聖
彭天雲
Original Assignee
立積電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 立積電子股份有限公司 filed Critical 立積電子股份有限公司
Priority to TW106136053A priority Critical patent/TWI654842B/zh
Priority to CN201711144531.8A priority patent/CN109698688B/zh
Priority to US16/111,238 priority patent/US10454479B2/en
Application granted granted Critical
Publication of TWI654842B publication Critical patent/TWI654842B/zh
Publication of TW201918025A publication Critical patent/TW201918025A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Inverter Devices (AREA)

Abstract

反相器包含第一系統電壓端、第二系統電壓端、輸出端、複數個P型電晶體、複數個N型電晶體及壓降阻抗元件。第一系統電壓端接收第一電壓，第二系統電壓端接收第二電壓。複數個P型電晶體彼此串聯於第一系統電壓端及輸出端之間。複數個N型電晶體彼此串聯於輸出端及第二系統電壓端之間。壓降阻抗元件與複數個N型電晶體中之一第一N型電晶體相並聯，且壓降阻抗元件之阻抗小於第一N型電晶體在截止時之阻抗。

Description

反相器
本發明係有關於一種反相器，尤其是一種能夠避免內部電晶體分壓不均的反相器。
反相器是數位邏輯中實現邏輯「非」的邏輯閘，亦即當反相器接收到低電壓訊號時會輸出高電壓，而在接收到高電壓訊號時會輸出低電壓。一般而言，反相器常可利用串聯的N型電晶體及P型電晶體來實作。由於反相器具有高輸入阻抗以及低輸出阻抗的特性，因此有時也被當作輸出訊號的緩衝器或延遲器，而被廣泛的應用在各種電路當中。
在先前技術中，當反相器需配合高壓操作時，常會透過串接更多數量的電晶體來提高反相器的整體耐壓。然而在實際運作時，反相器中的各個電晶體所承受的電壓常會分配不均，導致有部分電晶體因長期承受過高的壓差而損壞，降低反相器的穩定性。
本發明之一實施例提供一種反相器，反相器包含第一系統電壓端、第二系統電壓端、輸出端、複數個P型電晶體、複數個N型電晶體及壓降阻抗元件。
第一系統電壓端用以接收第一電壓，第二系統電壓端用以接收第二電壓。複數個P型電晶體彼此串聯於第一系統電壓端及輸出端之間，複數個N型電晶體彼此串聯於輸出端及第二系統電壓端之間。壓降阻抗元件與複數個N型電晶體中的第一N型電晶體相並聯。壓降阻抗元件之阻抗小於第一N型電晶體在截止時之阻抗。
本發明之另一實施例提供一種反相器，反相器包含第一系統電壓端、第二系統電壓端、輸出端、複數個P型電晶體及複數個N型電晶體。
第一系統電壓端用以接收第一電壓，第二系統電壓端用以接收第二電壓。複數個P型電晶體彼此串聯於第一系統電壓端及輸出端之間，複數個N型電晶體彼此串聯於輸出端及第二系統電壓端之間。複數個N型電晶體之第一N型電晶體的通道寬長比大於複數個N型電晶體之第二N型電晶體的通道寬長比。
第1圖為本發明一實施例之反相器100的示意圖。反相器100包含第一系統電壓端110、第二系統電壓端120、輸出端OUT、P型電晶體P1 及P2 、N型電晶體N1 及N2 及壓降阻抗元件1301 及1302 。
P型電晶體P1 及P2 可彼此串聯於第一系統電壓端110及輸出端OUT之間，而N型電晶體N1 及N2 可彼此串聯於輸出端OUT及第二系統電壓端120之間。第一系統電壓端110可接收第一電壓V1，而第二系統電壓端120可接收第二電壓V2。在本發明的部分實施例中，第一電壓V1可大於第二電壓V2，舉例來說，第一電壓V1可為提供反相器100輸出的高電壓，例如為2.5V，而第二電壓V2則可為提供反相器100輸出的低電壓，例如為-2.5V，又或是在其他實施例中，第一電壓V1可為系統中的高電壓，而第二電壓可為系統中的接地電壓。
P型電晶體P1 具有第一端、第二端及控制端，P型電晶體P1 的第二端耦接於輸出端OUT。P型電晶體P2 具有第一端、第二端及控制端，P型電晶體P2 的第一端耦接於第一系統電壓端110，而P型電晶體P2 的第二端耦接於P型電晶體P1 的第一端。N型電晶體N1 具有第一端、第二端及控制端，N型電晶體N1 的第一端耦接於輸出端OUT。N型電晶體N2 具有第一端、第二端及控制端，N型電晶體N2 的第一端耦接於N型電晶體N1 的第二端，而N型電晶體N2 的第二端耦接於第二系統電壓端120。
在本發明的部分實施例中，P型電晶體P1 及P2 的控制端以及N型電晶體N1 及N2 的控制端可彼此共同耦接以接收控制訊號SIGIN 。當控制訊號SIGIN 具有高電壓，例如第一電壓V1時，P型電晶體P1 及P2 會被截止，而N型電晶體N1 及N2 會被導通，因此輸出端OUT輸出的輸出訊號SIGOUT 會被拉低至接近第二電壓V2。
反之，當控制訊號SIGIN 具有低電壓，例如第二電壓V2時，P型電晶體P1 及P2 會被導通，而N型電晶體N1 及N2 會被截止，因此輸出端OUT輸出的輸出訊號SIGOUT 會被拉升至接近第一電壓V1。此時，被截止的N型電晶體N1 及N2 的跨壓會接近於第一電壓V1與第二電壓V2之間的電壓差。也就是說，N型電晶體N1 及N2 會共同承受第一電壓V1與第二電壓V2之間的電壓差。
由於N型電晶體N1 較靠近輸出端OUT，而N型電晶體N2 較靠近第二系統電壓端120，兩者的閘極-源極電壓並不相同，因此在截止時，N型電晶體N1 及N2 的阻抗會有不小的差異，導致兩者的汲極-源極電壓也不相同，亦即N型電晶體N1 及N2 所分配到的跨壓並不平均。舉例來說，若第一電壓V1為2.5V，第二電壓V2為-2.5V，則N型電晶體N1 及N2 會共同承受約5V的跨壓，而N型電晶體N1 所承受的跨壓可能超過3V，而N型電晶體N2 所承受的跨壓則不超過2V。在汲極-源極電壓差較大的情況下，可能會導致被截止的N型電晶體N1 崩潰，造成反相器100的運作不正常，增加系統的不穩定性。
然而，在第1圖中，壓降阻抗元件1301 會與N型電晶體N1 並聯，且壓降阻抗元件1301 的阻抗小於N型電晶體N1 在截止時的阻抗，而壓降阻抗元件1302 會與N型電晶體N2 並聯，且壓降阻抗元件1302 的阻抗會小於N型電晶體N2 在截止時的阻抗。換言之，當N型電晶體N1 及N2 被截止時，壓降阻抗元件1301 及1302 可在輸出端OUT及第二系統電壓端120之間形成電流路徑，且由於壓降阻抗元件1301 及1302 的阻抗會小於N型電晶體N1 及N2 在截止時的阻抗，因此流經壓降阻抗元件1301 及1302 的電流會大於N型電晶體N1 及N2 在截止時的漏電流，此時，透過選擇適當的壓降阻抗元件1301 及1302 ，就能夠平衡N型電晶體N1 及N2 所承受的跨壓。
舉例來說，當壓降阻抗元件1301 與截止中之N型電晶體N1 並聯的等效阻抗實質上和壓降阻抗元件1302 與截止中之N型電晶體N2 並聯之等效阻抗相等時，輸出端OUT與第二系統電壓端120之間的電壓差就會平均地由並聯的壓降阻抗元件1301 與N型電晶體N1 以及並聯的壓降阻抗元件1302 與N型電晶體N2 來承受。換言之，N型電晶體N1 及N2 會承受相同的電壓差。如此一來，就能夠避免N型電晶體N1 及N2 因為承受不平均的跨壓，而導致反相器100操作不穩定的問題。在本發明的部分實施例中，反相器是根據直流電壓訊號操作，因此等效阻抗亦可視為等效電阻。
此外，當壓降阻抗元件1301 的阻抗甚小於N型電晶體N1 在截止時的阻抗時，例如當壓降阻抗元件1301 的阻抗約小於N型電晶體N1 在截止時的阻抗的1/10時，流經壓降阻抗元件1301 的電流即約為流經N型電晶體N1 的電流的10倍，因此N型電晶體N1 的跨壓會由壓降阻抗元件1301 所主導；同樣的，當壓降阻抗元件1302 的阻抗甚小於N型電晶體N2 在截止時的阻抗時，例如當壓降阻抗元件1302 的阻抗約小於N型電晶體N2 在截止時的阻抗的1/10時，流經壓降阻抗元件1302 的電流即約為流經N型電晶體N2 的電流的10倍，N型電晶體N2 的跨壓就會由壓降阻抗元件1302 所主導，在此情況下，若壓降阻抗元件1301 與壓降阻抗元件1302 具有接近的阻抗，亦即壓降阻抗元件1301 與壓降阻抗元件1302 具有實質上相等的阻抗時，就能夠有效地使N型電晶體N1 及N2 承受相近的跨壓，進而避免有部分電晶體承受過大的跨壓所導致的系統不穩定性。
在第1圖中，壓降阻抗元件1301 可包含彼此串聯之X個二極體D1，而壓降阻抗元件1302 可包含彼此串聯之Y個二極體D2，二極體D1為獨立於N型電晶體N1 設置的元件，而二極體D2為獨立於N型電晶體N2 設置的元件。在N型電晶體N1 及N2 具有相同電路特性的情況下，X及Y可為相同且大於1的正整數，如此一來，壓降阻抗元件1301 與截止中的N型電晶體N1 在並聯後的阻抗會與壓降阻抗元件1302 與截止中的N型電晶體N2 在並聯後的阻抗相同，因此能夠確保N型電晶體N1 及N2 的跨壓相等。在某些情況下，例如N型電晶體N1 及N2 的電路特性有所差異時，X及Y也可能對應到不同的數值，以使N型電晶體N1 及N2 的跨壓能夠維持相等。
為了避免反相器100產生過大的漏電流，在輸出端OUT輸出高電壓的情況下，每一個二極體D1及D2都會處於接近導通而尚未完全導通的狀態。此外，每一二極體D1及D2皆具有陽極及陰極，且其陽極的電壓會高於陰極的電壓，也就是說，在輸出端OUT輸出高電壓的情況下，每一個二極體D1及D2都處於順向偏壓且接近導通而尚未完全導通的狀態，然而本發明並不以此為限。
第2圖為本發明一實施例之反相器200的示意圖，反相器200與反相器100具有相似的結構及操作原理，其主要的差別在於壓降阻抗元件2301 中，每一個二極體D1的陽極電壓會低於陰極電壓，且壓降阻抗元件2302 中，每一個二極體D2的陽極電壓會低於陰極電壓。換言之，在反相器200之輸出端OUT輸出高電壓的情況下，每一個二極體D1及D2都處於逆向偏壓且接近導通而尚未完全導通的狀態。由於逆向偏壓下的二極體相較於順向偏壓下的二極體可提供較大的阻抗，因此相較於壓降阻抗元件1301 及1302 ，壓降阻抗元件2301 及2302 所需的二極體數量較小。
在第1及第2圖中，反相器100及200是利用二極體來實作壓降阻抗元件1301 、1302 、2301 及2302 ，然而在本發明的其他實施例中，反相器也可利用以二極體形式串聯的電晶體(diode connected transistor)，又或是電阻…等其他不同的元件來實作壓降阻抗元件。第3圖為本發明一實施例之反相器300的示意圖，反相器300與反相器100具有相似的結構及操作原理，其主要的差別在於壓降阻抗元件3301 包含X個以二極體形式相串聯的電晶體M1，而壓降阻抗元件3302 包含Y個以二極體形式相串聯的電晶體M2。
舉例來說，在第3圖中，電晶體M1及M2可為N型電晶體，而每一個電晶體M1的閘極可耦接至其對應的汲極，因此每一個電晶體M1實際上的操作原理會與二極體相似，同樣的，每一個電晶體M2的閘極也可耦接至其對應的汲極，因此每一個電晶體M2實際上的操作原理也會與二極體相似。然而本發明並不限定電晶體M1及M2為N型電晶體，在本發明的其他實施例中，電晶體M1及M2亦可為P型電晶體，並可將其閘極耦接至對應的汲極，以等效為二極體來操作。
此外，根據系統的需求不同，並聯於相異N型電晶體的壓降阻抗元件可能會具有相同或相異的阻值，舉例來說，在第3圖中，壓降阻抗元件3301 可包含X個彼此串聯的電晶體M1，而壓降阻抗元件3302 可包含Y個彼此串聯的電晶體M2。在N型電晶體N1 及N2 具有相同電路特性的情況下，X及Y可為相同且大於1的正整數，如此一來，壓降阻抗元件3301 與截止中的N型電晶體N1 在並聯後的阻抗會與壓降阻抗元件3302 與截止中的N型電晶體N2 在並聯後的阻抗相同，因此能夠確保N型電晶體N1 及N2 的跨壓相等。在某些情況下，例如N型電晶體N1 及N2 的電路特性有所差異時，X及Y也可能對應到不同的數值，以使N型電晶體N1 及N2 的跨壓能夠維持相等。
然而，在N型電晶體N1 及N2 的電路特性有所差異的情況下，倘若兩者的電路特性差異不大，則由於壓降阻抗元件3301 與壓降阻抗元件3302 的阻抗會甚小於N型電晶體N1 及N2 在截止時的阻抗，因此壓降阻抗元件3301 與壓降阻抗元件3302 將會主導跨壓的分配，此時即便壓降阻抗元件3301 與3302 包含數量相同的電晶體，亦即X與Y的數值相等，也仍然能夠平均分配N型電晶體N1 及N2 的跨壓，進而避免有部分電晶體承受過大的跨壓所導致的系統不穩定性。如此一來，也能夠更加簡化反相器300的設計及製作流程。
第4圖為本發明一實施例之反相器400的示意圖，反相器400與反相器100具有相似的結構及操作原理，其主要的差別在於壓降阻抗元件4301 包含電阻R1，而壓降阻抗元件4302 包含電阻R2。透過選擇適當阻值的電阻R1及R2，就能夠平均分配N型電晶體N1 及N2 所承受的跨壓，而能夠避免有部分電晶體承受過大的跨壓所導致的系統不穩定性。
此外，在本發明的部分實施例中，反相器100至400甚至可以省略壓降阻抗元件1302 、2302 、3302 、4302 而僅保留壓降阻抗元件1301 、2301 、3301 、4301 ，或是可以省略壓降阻抗元件1301 、2301 、3301 、4301 而僅保留壓降阻抗元件1302 、2302 、3302 、4302 ，而仍然能夠平均分配N型電晶體N1 及N2 的跨壓。
一般而言，N型電晶體的結構較P型電晶體脆弱而容易崩潰，因此在第1至4圖中，反相器100至400包含與N型電晶體N1 並聯的壓降阻抗元件1301 至4301 及與N型電晶體N2 並聯的壓降阻抗元件1302 至4302 ，而並未設置與P型電晶體P1 及P2 並聯的壓降阻抗元件，然而在本發明的部分實施例中，反相器也可包含與P型電晶體P1 及P2 並聯的壓降阻抗元件。
第5圖為本發明一實施例之反相器500的示意圖。反相器500與反相器300具有相似的結構及操作原理，主要的差別在於反相器500還包含壓降阻抗元件5401 及5402 。壓降阻抗元件5401 與P型電晶體P1 並聯，且壓降阻抗元件5401 的阻抗小於P型電晶體P1 在截止時的阻抗，而壓降阻抗元件5402 與P型電晶體P2 並聯，且壓降阻抗元件5402 的阻抗小於P型電晶體P2 在截止時的阻抗。
換言之，當P型電晶體P1 及P2 被截止時，P型電晶體P1 及P2 需承受第一系統電壓端110與輸出端OUT之間的電壓差，此時壓降阻抗元件5401 及5402 可在第一系統電壓端110與輸出端OUT之間形成電流路徑，且由於壓降阻抗元件5401 及5402 的阻抗會小於P型電晶體P1 及P2 在截止時的阻抗，因此流經壓降阻抗元件5401 及5402 的電流會甚大於P型電晶體P1 及P2 在截止時的漏電流，此時，透過選擇適當的壓降阻抗元件5401 及5402 ，就能夠平衡P型電晶體P1 及P2 所承受的跨壓。
舉例來說，當壓降阻抗元件5401 與截止中之P型電晶體P1 並聯的等效阻抗實質上和壓降阻抗元件5402 與截止中之P型電晶體P2 並聯之等效阻抗相等時，第一系統電壓端110與輸出端OUT之間的電壓差就會平均的由並聯的壓降阻抗元件5401 與P型電晶體P1 以及並聯的壓降阻抗元件5402 與P型電晶體P2 來承受，換言之，P型電晶體P1 及P2 會承受相同的電壓差。如此一來，就能夠避免P型電晶體P1 及P2 因為承受不平均的跨壓，而導致反相器500操作不穩定的問題。在此實施例中，由於反相器500可操作於直流電壓，因此等效阻抗亦可視為等效電阻。
在第5圖中，壓降阻抗元件5401 可利用以二極體形式相串聯之複數個電晶體M3來實作，而壓降阻抗元件5402 可利用以二極體形式相串聯之複數個電晶體M4來實作。在第5圖的實施例中，電晶體M3及M4可為N型電晶體，然而在本發明的其他實施例中，電晶體M3及M4亦可利用P型電晶體來實作。
此外，在本發明的其他實施例中，壓降阻抗元件5401 及5402 也可分別利用複數個彼此串聯二極體或電阻來實作，例如第1圖所示的壓降阻抗元件1301 及1302 、第2圖所示的壓降阻抗元件2301 及2302 及第4圖所示的壓降阻抗元件4301 及4302 。
第6圖為本發明一實施例之反相器600的示意圖。在第1至5圖的實施例中，N型電晶體N1 及N2 及P型電晶體P1 及P2 的控制端可接收相同的控制訊號SIGIN ，因此P型電晶體P1 及P2 會同步操作，N型電晶體N1 及N2 會同步操作，而P型電晶體P1 及P2 則會與N型電晶體N1 及N2 反相操作，然而本發明並不以此為限。在第6圖中，反相器600之N型電晶體N1 及N2 可分別接收相異的控制訊號SIGINN1 及SIGINN2 ，而反相器600之P型電晶體P1 及P2 可分別接收相異的控制訊號SIGINP1 至SIGINP2 ，在此情況下，P型電晶體P1 及P2 亦會同步操作，N型電晶體N1 及N2 亦會同步操作，而P型電晶體P1 及P2 則會與N型電晶體N1 及N2 反相操作。
在本發明的部分實施例中，當欲使輸出端OUT輸出高電壓時，須將N型電晶體N1 及N2 截止。舉例來說，若第一電壓V1為6V，而第二電壓V2為0V，則當反相器600輸出接近第一電壓V1的高壓時，控制訊號SIGINP1 及SIGINP2 需導通P型電晶體P1 及P2 ，同時控制訊號SIGINN1 及SIGINN2 需截止N型電晶體N1 及N2 。此時倘若控制訊號SIGINN1 及SIGINN2 皆以相同的低電位，例如為0V，來截止N型電晶體N1 及N2 ，則N型電晶體N1 的閘極-汲極電壓差會接近於第一電壓V1及第二電壓V2之間的電壓差，例如為6V。在第一電壓V1與第二電壓V2之間具有高電壓差的情況下，可能會造成N型電晶體N1 產生可觀的漏電流或甚至損壞。在此情況下，即可讓控制訊號SIGINN1 為3V，亦即第一電壓V1與第二電壓V2差值的一半，並使控制訊號SIGINN2 為0V，而控制訊號SIGINP1 及SIGINP2 皆為3V，也就是說，當N型電晶體N1 及N2 之兩個控制端所接收到的控制訊號SIGINN1 及SIGINN2 具有相異的電壓時，P型電晶體P1 及P2 之兩個控制端所接收的控制訊號SIGINP1 及SIGINP2 可具有相同的電壓，如此一來，就能夠在有效截止N型電晶體N1 及N2 的情況下，避免N型電晶體N1 及N2 的閘極-源極電壓差和閘極-汲極電壓差過大而導致電晶體損壞。在上述實施例中，當反相器包含K個N型電晶體N1 至NK 時，K個N型電晶體N1 至NK 可分別接收相異的控制訊號SIGINN1 至SIGINNK ，其中第N個控制訊號的電壓值SIGINNN =V2+(K-N)∙X，X=。
同理，當欲使輸出端OUT輸出低電壓時，則須將P型電晶體P1 及P2 截止。而在截止P型電晶體P1 及P2 時，也可利用類似上述的方式操作，讓控制訊號SIGINN1 及SIGINN2 皆為3V，而控制訊號SIGINP1 及SIGINP2 依序為3V及6V，也就是說，當P型電晶體P1 及P2 之兩個控制端所接收的控制訊號SIGINP1 及SIGINP2 具有相異電壓時，N型電晶體N1 及N2 之兩個控制端所接收的控制訊號SIGINN1 及SIGINN2 可具有相同電壓，以避免P型電晶體P1 及P2 的閘極-源極電壓差和閘極-汲極電壓差過大而導致電晶體損壞。在此情況下，N型電晶體N1 及P型電晶體P1 實質上可由相同的控制訊號來控制，也就是說控制訊號SIGINN1 及SIGINP1 可為實質上相同的控制訊號。在上述實施例中，當反相器包含K個P型電晶體P1 至PK 時，K個P型電晶體P1 至PK 可分別接收相異的控制訊號SIGINP1 至SIGINPK ，其中第N個控制訊號的電壓值SIGINPN =V1-(K-N)∙X，X=。
再者，雖然反相器100至600皆包含兩個N型電晶體N1 及N2 以及兩個P型電晶體P1 及P2 ，然而本發明並不以此為限，在本發明的其他實施例中，根據系統的需求，反相器還可能包含更多數量的電晶體。
第7圖為本發明一實施例之反相器700的示意圖。反相器700包含K個N型電晶體N1 至NK 、K個P型電晶體P1 至PK 、分別與K個N型電晶體N1 至NK 並聯的壓降阻抗元件7301 至730K ，以及分別與K個P型電晶體P1 至PK 並聯的壓降阻抗元件7401 至740K ，其中K為大於2的正整數。由於反相器700較反相器100至600包含更多數量的電晶體，因此反相器700也可能被用來輸出更高的電壓，而透過適當的選擇壓降阻抗元件7301 至730K 及壓降阻抗元件7401 至740K 的阻抗，就能夠在反相器700輸出高電壓時，平均分配N型電晶體N1 至NK 所承受的分壓，並在反相器700輸出低電壓時，平均分配P型電晶體P1 至PK 所承受的分壓，因此能夠避免因為電晶體承受不平均的跨壓，而導致系統不穩定的問題。
此外，在第7圖中，K個N型電晶體N1 至NK 及K個P型電晶體P1 至PK 都可接收相同的控制訊號SIGIN ，然而在本發明的其他實施例中，K個N型電晶體N1 至NK 及K個P型電晶體P1 至PK 也可在N型電晶體N1 至NK 保持同步操作，P型電晶體P1 至PK 保持同步操作，且P型電晶體P1 至PK 及N型電晶體N1 至NK 為反相操作的情況下，接收相異的控制訊號，以避免閘極-源極電壓差和閘極-汲極電壓差過大而導致電晶體損壞。
第8圖為本發明一實施例之反相器700’的示意圖。反相器700’與反相器700具有相似的結構，且在第8圖的實施例中K為3，亦即，反相器700’包含3個N型電晶體N1 至N3 及3個P型電晶體P1 至P3 。此外，N型電晶體N1 至N3 可分別接收到控制訊號SIGINN1 至SIGINN3 ，而P型電晶體P1 至P3 可分別接收到控制訊號SIGINP1 至SIGINP3 。
當欲使輸出端OUT輸出高電壓時， N型電晶體N1 、N2 及N3 須為截止。為了避免在K個N型電晶體N’1 至N’K 截止時及K個P型電晶體P’1 至P’K 截止時，其閘極-源極電壓差和閘極-汲極電壓差過大而導致電晶體崩潰的問題，使用者可根據第一電壓V1與第二電壓V2的電壓值，適當地選擇K的數值。此時，在第一電壓V1為9V且第二電壓V2為0V的情況下，即可使控制訊號SIGINP1 、SIGINP2 及SIGINP3 皆為6V，並使控制訊號SIGINN1 為6V，使控制訊號SIGINN2 為3V，而控制訊號SIGINN3 為0V，亦即使用者可在選擇K的數值後再根據K的數值設定控制訊號SIGINN1 、SIGINN2 及SIGINN3 的電壓，以使控制訊號SIGINN1 、SIGINN2 及SIGINN3 的電壓接近等差分配，也就是說，當N型電晶體N1 至N3 之複數個控制端所接收的複數個控制訊號SIGINN1 、SIGINN2 及SIGINN3 具有相異電壓時，P型電晶體P1 至P3 之複數個控制端所接收的複數個控制訊號 SIGINP1 、SIGINP2 及SIGINP3 可具有相同電壓。如此一來，就能夠在有效截止N型電晶體N1 、N2 及N3 的情況下，避免N型電晶體N1 、N2 及N3 的閘極-源極電壓差和閘極-汲極電壓差過大而導致電晶體損壞。在上述實施例中，當反相器包含K個N型電晶體N1 至NK 時，K個N型電晶體N1 至NK 可分別接收相異的控制訊號SIGINN1 至SIGINNK ，其中第N個控制訊號的電壓值SIGINNN =V2+(K-N)∙X，X=。
同理，當欲使輸出端OUT輸出低電壓時， P型電晶體P1 、P2 及P3 須為截止。為了避免在K個N型電晶體N’1 至N’K 截止時及K個P型電晶體P’1 至P’K 截止時，其閘極-源極電壓差和閘極-汲極電壓差過大而導致電晶體崩潰的問題，使用者可根據第一電壓V1與第二電壓V2的電壓值，適當地選擇K的數值。此時，在第一電壓V1為9V且第二電壓V2為0V的情況下，即可使控制訊號SIGINN1 、SIGINN2 及SIGINN3 皆為3V，並使控制訊號SIGINP1 為3V，使控制訊號SIGINP2 為6V，而控制訊號SIGINP3 為9V，亦即使用者可在選擇K的數值後再根據K的數值設定控制訊號SIGINP1 、SIGINP2 及SIGINP3 的電壓，以使控制訊號SIGINP1 、SIGINP2 及SIGINP3 的電壓接近等差分配，也就是說，當P型電晶體P1 至P3 之複數個控制端所接收的複數個控制訊號SIGINP1 、SIGINP2 及SIGINP3 具有相異電壓時，N型電晶體N1 至N3 之複數個控制端所接收的複數個控制訊號SIGINN1 、SIGINN2 及SIGINN3 可具有相同電壓。如此一來，就能夠在有效截止P型電晶體P1 、P2 及P3 的情況下，避免P型電晶體P1 、P2 及P3 的閘極-源極電壓差和閘極-汲極電壓差過大而導致電晶體損壞。在上述實施例中，當反相器包含K個P型電晶體P1 至PK 時，K個P型電晶體P1 至PK 可分別接收相異的控制訊號SIGINP1 至SIGINPK ，其中第N個控制訊號的電壓值SIGINPN =V1-(K-N)∙X，X=。
換言之，在第8圖中，N型電晶體N1 至N3 雖然可接收到不同的控制訊號，然而N型電晶體N1 至N3 仍會保持同步操作，亦即同步地導通或截止。同理，P型電晶體P1 至P3 雖然也可接收到不同的控制訊號，然而P型電晶體P1 至P3 也會保持同步操作，且P型電晶體P1 至P3 會與N型電晶體N1 至N3 為反相操作。因此N型電晶體N1 至N3 及P型電晶體P1 至P3 可在操作正常的情況下，避免其閘極-源極電壓差和閘極-汲極電壓差過大而導致損壞。
第9圖為本發明一實施例之反相器800的示意圖，反相器800包含第一系統電壓端110、第二系統電壓端120、輸出端OUT、K個P型電晶體P’1 至P’K 以及K個N型電晶體N’1 至N’K ，其中K為大於1的正整數。
在第9圖中，由於N型電晶體N’1 較靠近輸出端OUT，而N型電晶體N’2 較靠近第二系統電壓端V2，兩者的閘極-源極電壓並不相同，因此在截止時，N型電晶體N’1 及N’2 的阻抗會有不小的差異，導致N型電晶體N’1 及N’2 所分配到的跨壓並不平均。由於N型電晶體N’1 可能會承受較大的跨壓，因此可以選擇使N型電晶體N’1 的通道寬長比大於N型電晶體N’2 的通道寬長比。如此一來，N型電晶體N’1 的阻抗就會小於N型電晶體N’2 的阻抗，因此N型電晶體N’1 所承受的跨壓也會因而降低。也就是說，透過適當地選擇N型電晶體N’1 及N’2 的通道寬長比，就能夠較為平均的分配N型電晶體N’1 及N’2 的跨壓。
相似的，設計者也可選擇使N型電晶體N’2 的通道寬長比大於N型電晶體N’3 的通道寬長比，並依此類推，使得N型電晶體N’(K-1) 的通道寬長比大於N型電晶體N’K 的通道寬長比。如此一來，N型電晶體N’1 至N’K 在截止時，就能夠可以承受相近的跨壓，避免N型電晶體N’1 至N’K 因為承受不平均的跨壓，而導致系統不穩定。
同理，反相器800還可以透過適當地選擇P型電晶體P’1 至P’K 的通道寬長比，使得P型電晶體P’1 的通道寬長比大於P型電晶體P’2 的通道寬長比，P型電晶體P’2 的通道寬長比大於P型電晶體P’3 的通道寬長比，並依此類推，使得P型電晶體P’(K-1) 的通道寬長比大於P型電晶體P’K 的通道寬長比。如此一來，P型電晶體P’1 至P’K 在截止時，就能夠可以承受相近的跨壓，避免P型電晶體P’1 至P’K 因為承受不平均的跨壓，而導致系統不穩定。
在第9圖中，P型電晶體P’1 至P’K 之複數個控制端及N型電晶體N’1 至N’K 之複數個控制端會互相耦接，並可接收相同的控制訊號SIGIN ，使得P型電晶體P’1 至P’K 能夠同步操作，N型電晶體N’1 至N’K 能夠同步操作，且P型電晶體P’1 至P’K 會與N型電晶體N’1 至N’K 反相操作。然而在本發明的其他實施例中，P型電晶體P’1 至P’K 的控制端也可如第8圖所示接收相異的控制訊號，N型電晶體N’1 至N’K 的控制端也可接收相異的控制訊號，使得反相器800能夠在N型電晶體N’1 至N’K 保持同步操作，P型電晶體P’1 至P’K 也保持同步操作，且P型電晶體P’1 至P’K 及N型電晶體N’1 至N’K 為反相操作的情況下，進一步避免在N型電晶體N’1 至N’K 截止時及P型電晶體P’1 至P’K 截止時，其閘極-源極電壓差和閘極-汲極電壓差過大而導致電晶體崩潰的問題。此外，在本發明的部分實施例中，反相器800還可進一步結合壓降阻抗元件。
而在上述本發明的實施例中，反相器100至800中的N型電晶體N1 至NK 、N’1 至N’K 及P型電晶體P1 至PK 、P’1 至P’K 及壓降阻抗元件1301 、1302 、2301 、2302 、3301 、3302 、4301 、4302 、5401 及5402 、6301 、6302 、6401 、6402 、7301 至730K 、7401 至740K 皆可利用互補式金屬氧化物半導體(Complementary Metal-Oxide-Semiconductor，CMOS)製程來製作，亦即反相器100至800整體皆可利用相同的製程製造。倘若欲進一步減少漏電流產生，則亦可利用絕緣層覆矽(Silicon On Insulator，SOI)製程製造。此外，以絕緣層覆矽製程製造的反相器也會具有較好的高頻特性。
綜上所述，本發明之實施例所提供的反相器能夠透過並聯壓降阻抗元件或調整電晶體的通道寬長比來平均分配其內部電晶體的跨壓，因此能夠避免反相器內部的電晶體因為承受不平均的跨壓，而導致系統不穩定的問題。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100、200、300、400、500、600‧‧‧反相器
700、700’、800 110‧‧‧第一系統電壓端
120‧‧‧第二系統電壓端
1301、1302、2301、2302、3301、3302、‧‧‧壓降阻抗元件
4301、4302、5401、5402、6301、6302、 6401、6402、7301至730K、7401至740KN1至NK、N’1至N’K‧‧‧N型電晶體
P1至PK、P’1至P’K‧‧‧P型電晶體
OUT‧‧‧輸出端
SIGIN、SIGINN1至SIGINN3、SIGINP1至SIGINP3‧‧‧控制訊號
SIGOUT‧‧‧輸出訊號
V1‧‧‧第一電壓
V2‧‧‧第二電壓
D1、D2‧‧‧二極體
R1、R2‧‧‧電阻
M1、M2、M3、M4‧‧‧電晶體
第1圖為本發明一實施例之反相器的示意圖。 第2圖為本發明另一實施例之反相器的示意圖。 第3圖為本發明另一實施例之反相器的示意圖。 第4圖為本發明另一實施例之反相器的示意圖。 第5圖為本發明另一實施例之反相器的示意圖。 第6圖為本發明另一實施例之反相器的示意圖。 第7圖為本發明另一實施例之反相器的示意圖。 第8圖為本發明另一實施例之反相器的示意圖。 第9圖為本發明另一實施例之反相器的示意圖。

Claims (15)

  1. 一種反相器，包含： 一第一系統電壓端，用以接收一第一電壓； 一第二系統電壓端，用以接收一第二電壓； 一輸出端； 複數個Ｐ型電晶體，彼此串聯於該第一系統電壓端及該輸出端之間； 複數個N型電晶體，彼此串聯於該輸出端及該第二系統電壓端之間；及 一第一壓降阻抗元件，與該些N型電晶體中之一第一N型電晶體相並聯； 其中： 該第一壓降阻抗元件之一阻抗小於該第一N型電晶體在截止時之一阻抗。
  2. 如請求項1所述之反相器，其中該第一壓降阻抗元件包含一電阻、彼此串聯之複數個二極體或以二極體形式相串聯之複數個電晶體。
  3. 如請求項2所述之反相器，其中當該第一壓降阻抗元件為彼此串聯之複數個二極體時，每一二極體具有一陽極及一陰極，且每一二極體之該陽極的電壓係低於或高於該陰極的電壓。
  4. 如請求項1所述之反相器，其中： 該第一N型電晶體具有一第一端耦接於該輸出端，一第二端耦接於該些N型電晶體之一第二N型電晶體，及一控制端； 其中該反相器另包含： 一第二壓降阻抗元件，與該第二N型電晶體相並聯，且該第二壓降阻抗元件之一阻抗小於該第二N型電晶體在截止時之一阻抗。
  5. 如請求項4所述之反相器，其中該第一壓降阻抗元件與截止中的該第一N型電晶體並聯之一等效電阻實質上與該第二壓降阻抗元件與截止中的該第二N型電晶體並聯之一等效電阻相等。
  6. 如請求項4所述之反相器，其中該第一壓降阻抗元件與該第二壓降阻抗元件具有實質上相等的阻抗。
  7. 如請求項4所述之反相器，其中： 該第一壓降阻抗元件包含彼此串聯之X個二極體或以二極體形式相串聯之X個電晶體； 該第二壓降阻抗元件包含彼此串聯之Y個二極體或以二極體形式相串聯之Y個電晶體；及 X及Y為大於1之正整數。
  8. 如請求項7所述之反相器，其中X及Y為相同或相異之正整數。
  9. 如請求項7所述之反相器，另包含： 一第三壓降阻抗元件，與該些P型電晶體中之一第一P型電晶體相並聯。
  10. 如請求項9所述之反相器，另包含： 一第四壓降阻抗元件，與該些P型電晶體中之一第二P型電晶體相並聯。
  11. 如請求項10所述之反相器，其中： 該第三壓降阻抗元件包含一電阻、彼此串聯之複數個二極體或以二極體形式相串聯之複數個電晶體；及 該第四壓降阻抗元件包含一電阻、彼此串聯之複數個二極體或以二極體形式相串聯之複數個電晶體。
  12. 一種反相器，包含： 一第一系統電壓端，用以接收一第一電壓； 一第二系統電壓端，用以接收一第二電壓； 一輸出端； 複數個P型電晶體，彼此串聯於該第一系統電壓端及該輸出端之間；及 複數個N型電晶體，彼此串聯於該輸出端及該第二系統電壓端之間； 其中： 該些N型電晶體之一第一N型電晶體的通道寬長比大於該些N型電晶體之一第二N型電晶體的通道寬長比。
  13. 如請求項12所述之反相器，其中： 該第一N型電晶體具有一第一端耦接於該輸出端，一第二端耦接於該些N型電晶體之該第二N型電晶體，及一控制端；及 該第二N型電晶體具有一第一端耦接於該第一N型電晶體之該第二端，一第二端耦接於該第二系統電壓端，及一控制端。
  14. 如請求項1或12所述之反相器，其中： 當該些P型電晶體之複數個控制端所接收之複數個控制訊號具有相異的電壓時，該些N型電晶體之複數個控制端所接收之複數個控制訊號具有相同的電壓；及 該些P型電晶體係同步操作，該些N型電晶體係同步操作，且該些P型電晶體及該些N型電晶體係反相操作。
  15. 如請求項1或12所述之反相器，其中： 當該些N型電晶體之複數個控制端所接收之複數個控制訊號具有相異的電壓時，該些P型電晶體之複數個控制端所接收之複數個控制訊號具有相同的電壓；及 該些P型電晶體係同步操作，該些N型電晶體係同步操作，且該些P型電晶體及該些N型電晶體係反相操作。
TW106136053A 2017-10-20 2017-10-20 反相器 TWI654842B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW106136053A TWI654842B (zh) 2017-10-20 2017-10-20 反相器
CN201711144531.8A CN109698688B (zh) 2017-10-20 2017-11-17 反相器
US16/111,238 US10454479B2 (en) 2017-10-20 2018-08-24 Inverter with balanced voltages across internal transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106136053A TWI654842B (zh) 2017-10-20 2017-10-20 反相器

Publications (2)

Publication Number Publication Date
TWI654842B TWI654842B (zh) 2019-03-21
TW201918025A true TW201918025A (zh) 2019-05-01

Family

ID=66169578

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106136053A TWI654842B (zh) 2017-10-20 2017-10-20 反相器

Country Status (3)

Country Link
US (1) US10454479B2 (zh)
CN (1) CN109698688B (zh)
TW (1) TWI654842B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11043936B1 (en) 2020-03-27 2021-06-22 Macronix International Co., Ltd. Tuning method for current mode relaxation oscillator
KR102613131B1 (ko) * 2021-12-24 2023-12-13 호서대학교 산학협력단 Cmos 인버터 회로
US11881859B2 (en) * 2022-05-20 2024-01-23 Texas Instruments Incorporated Schmitt trigger circuit having mismatched input and supply

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4103188A (en) 1977-08-22 1978-07-25 Rca Corporation Complementary-symmetry amplifier
NL8800075A (nl) * 1988-01-14 1989-08-01 Philips Nv Hot carrier stress vrije push-pull uitgangsschakeling.
US5198699A (en) * 1988-09-09 1993-03-30 Texas Instruments Incorporated Capacitor-driven signal transmission circuit
US5181187A (en) * 1991-03-29 1993-01-19 Silicon Storage Technology, Inc. Low power voltage sensing circuit
US5304874A (en) 1991-05-31 1994-04-19 Thunderbird Technologies, Inc. Differential latching inverter and random access memory using same
EP0587938B1 (de) 1992-09-18 1996-03-13 Siemens Aktiengesellschaft Integrierte Pufferschaltung
JP3562725B2 (ja) * 1993-12-24 2004-09-08 川崎マイクロエレクトロニクス株式会社 出力バッファ回路、および入出力バッファ回路
US5568081A (en) * 1995-06-07 1996-10-22 Cypress Semiconductor, Corporation Variable slew control for output buffers
JP3686174B2 (ja) * 1996-07-30 2005-08-24 株式会社ルネサステクノロジ 半導体集積回路装置
US5767728A (en) 1996-09-05 1998-06-16 International Business Machines Corporation Noise tolerant CMOS inverter circuit having a resistive bias
FR2758422B1 (fr) * 1997-01-13 1999-02-05 Sgs Thomson Microelectronics Oscillateur en anneau en technologie cmos
JP3711184B2 (ja) 1997-02-26 2005-10-26 株式会社アドバンテスト Ｃｍｏｓ集積回路
EP0928068A1 (en) * 1997-12-31 1999-07-07 STMicroelectronics S.r.l. Low consumption TTL-CMOS input buffer stage
JP2997241B1 (ja) * 1998-07-17 2000-01-11 株式会社半導体理工学研究センター 低スイッチング雑音論理回路
US6124741A (en) * 1999-03-08 2000-09-26 Pericom Semiconductor Corp. Accurate PLL charge pump with matched up/down currents from Vds-compensated common-gate switches
US6744294B1 (en) * 1999-05-12 2004-06-01 Telefonaktiebolaget Lm Ericsson (Publ) Cascode signal driver with low harmonic content
DE19949144C1 (de) 1999-10-12 2001-02-01 Texas Instruments Deutschland Digitale Treiberschaltung
US6580306B2 (en) * 2001-03-09 2003-06-17 United Memories, Inc. Switching circuit utilizing a high voltage transistor protection technique for integrated circuit devices incorporating dual supply voltage sources
AU2002353320A1 (en) 2002-01-17 2003-07-30 Koninklijke Philips Electronics N.V. Differential inverter circuit
CN1233093C (zh) * 2002-02-20 2005-12-21 松下电器产业株式会社 驱动电路
DE102004019345B4 (de) * 2004-04-21 2007-02-08 Austriamicrosystems Ag Ausgangsstufenanordnung
CN1835402B (zh) * 2005-03-15 2010-04-28 凌阳科技股份有限公司 自偏压式高频逻辑门与应用其的或非门、与非门
SG127783A1 (en) * 2005-05-12 2006-12-29 Taiwan Semiconductor Mfg Thin-oxide devices for high voltage i/o drivers
US7495483B2 (en) * 2005-06-30 2009-02-24 Stmicroelectronics Pvt. Ltd. Input buffer for CMOS integrated circuits
JP4938307B2 (ja) * 2005-12-28 2012-05-23 パナソニック株式会社 スイッチ回路、ダイオード
JP2008252251A (ja) * 2007-03-29 2008-10-16 Advantest Corp スイッチ回路、信号出力装置および試験装置
US7592858B1 (en) * 2008-04-15 2009-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit and method for a gate control circuit with reduced voltage stress
US8610470B2 (en) 2008-12-10 2013-12-17 Seiko Epson Corporation Inverter circuit
KR101696477B1 (ko) * 2010-08-18 2017-01-24 엘지디스플레이 주식회사 인버터 회로와 이를 이용한 액정표시장치
CN103765777B (zh) * 2011-06-29 2017-06-06 辛纳普蒂克斯公司 使用中压装置的高压驱动器
US8421501B1 (en) * 2011-12-07 2013-04-16 Arm Limited Digital data handling in a circuit powered in a high voltage domain and formed from devices designed for operation in a lower voltage domain
US8988152B2 (en) 2012-02-29 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8860497B1 (en) * 2013-07-01 2014-10-14 Nvidia Corporation Oxide stress reduction for a cascode stack circuit
CN104579306A (zh) 2013-10-10 2015-04-29 飞思卡尔半导体公司 低功率反相器电路
CN103580479B (zh) * 2013-10-15 2016-06-08 上海兆芯集成电路有限公司 电压转换电路
JP6461517B2 (ja) 2014-08-28 2019-01-30 ルネサスエレクトロニクス株式会社 半導体装置
US9300299B1 (en) 2014-09-16 2016-03-29 Realtek Semiconductor Corp. High-speed inverter and method thereof
US9906213B2 (en) 2015-11-06 2018-02-27 Globalfoundries Inc. Reducing thermal runaway in inverter devices
EP3176669B1 (fr) * 2015-11-30 2019-01-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Circuit de génération d'une tension de référence

Also Published As

Publication number Publication date
CN109698688A (zh) 2019-04-30
TWI654842B (zh) 2019-03-21
US20190123747A1 (en) 2019-04-25
CN109698688B (zh) 2022-11-11
US10454479B2 (en) 2019-10-22

Similar Documents

Publication Publication Date Title
US8106711B2 (en) Stacked pre-driver amplifier
US11314273B2 (en) Power supply switching circuit
TWI654842B (zh) 反相器
JPS59108426A (ja) 結合用中間回路
EP0110701A2 (en) Input buffer circuit
JP3680122B2 (ja) 基準電圧発生回路
US10274981B2 (en) Voltage dropping apparatus, voltage switching apparatus, and internal voltage supply apparatus using the same
JP3948621B2 (ja) インターフェース回路
US9112511B2 (en) Low voltage level shifter for low power applications
US7471163B2 (en) Oxide overstress tolerant crystal oscillator
KR102353399B1 (ko) 기준 전압 회로 및 전자 기기
US8207784B2 (en) Method and apparatus for MOSFET drain-source leakage reduction
KR101618971B1 (ko) 인버터 형태의 전력 증폭기
US20050134364A1 (en) Reference compensation circuit
TW201918026A (zh) 反相器
US10007289B2 (en) High precision voltage reference circuit
TWI670937B (zh) 通用序列匯流排控制電路
CN108628379B (zh) 偏压电路
TWI664809B (zh) 阻抗電路及偏壓電路
JP4238106B2 (ja) 論理回路
TWI569126B (zh) 輸出緩衝裝置
US8836382B1 (en) Mixed voltage driving circuit
TW201444275A (zh) 差分信號驅動器
CN110971121B (zh) 电子装置及其电源传输电路
US20090201075A1 (en) Method and Apparatus for MOSFET Drain-Source Leakage Reduction