TW201916105A - 半導體裝置及其形成方法 - Google Patents

半導體裝置及其形成方法 Download PDF

Info

Publication number
TW201916105A
TW201916105A TW107133797A TW107133797A TW201916105A TW 201916105 A TW201916105 A TW 201916105A TW 107133797 A TW107133797 A TW 107133797A TW 107133797 A TW107133797 A TW 107133797A TW 201916105 A TW201916105 A TW 201916105A
Authority
TW
Taiwan
Prior art keywords
layer
chemical mechanical
mechanical polishing
notch
semiconductor device
Prior art date
Application number
TW107133797A
Other languages
English (en)
Other versions
TWI677904B (zh
Inventor
徐俊偉
聶菱甫
朱品磊
劉啟人
林易生
張庭熏
何嘉瑋
陳亮光
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201916105A publication Critical patent/TW201916105A/zh
Application granted granted Critical
Publication of TWI677904B publication Critical patent/TWI677904B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供半導體裝置及其形成方法。在一些實施例中，此方法包含在基底上方形成介電層，並將介電層圖案化，以形成第一凹口。此方法也可包含在第一凹口中沉積第一層，並在第一層上方沉積第二層，第二層不同於第一層。此方法也可包含使用第一氧化劑在第二層上進行第一化學機械研磨製程，並使用第一氧化劑在第二層和第一層的剩餘部分上進行第二化學機械研磨製程。此方法也可包含在進行第二化學機械研磨製程之後，在第一層的剩餘部分上方形成第一導電元件。

Description

半導體裝置及其形成方法
本發明實施例係有關於半導體技術，且特別是有關於半導體裝置及其形成方法。
在將半導體裝置微型化的現今製程中，為了降低由於電容效應引起的信號傳播中的電阻電容(resistive-capacitive，RC)延遲，期望低介電常數(low-k)介電材料作為導電內連線之間的金屬層間介電質及/或層間介電質。如此一來，介電質的介電常數越低，相鄰導線的寄生電容越低，且積體電路(integrated circuit，IC)的電阻電容延遲越低。
然而，目前被考慮或使用作為低介電常數介電材料的材料並不理想。特別來說，在基於介電常數值選擇材料時，且特別是基於其低介電常數值時，其他特性(例如材料的硬度或強度)可能不適用於半導體製造過程。如此一來，期望改進使用低介電常數介電材料的製程。
在一些實施例中，提供一種半導體裝置的形成方法，此方法包含在基底上方形成介電層；將介電層圖案化，以形成第一凹口；在第一凹口中沉積第一層；在第一層上方沉積 第二層，第二層不同於第一層；使用第一氧化劑在第二層上進行第一化學機械研磨製程，第一化學機械研磨製程偵測到終點時終止；在進行第一化學機械研磨製程之後，使用第一氧化劑在第二層和第一層上進行第二化學機械研磨製程；以及在進行第二化學機械研磨製程之後，在第一層的剩餘部分上方形成第一導電元件。
在一些其他實施例中，提供一種半導體裝置的形成方法，此方法包含將第一介電層圖案化，以形成第一凹口和第二凹口；在第一凹口和第二凹口中沉積第一層，其中第一層沿第一介電層的上表面在第一凹口與第二凹口之間延伸，且其中第一層的上表面包括尖峰和谷底；在第一層上方沉積第二層；進行第一化學機械研磨製程，其中第一化學機械研磨製程在偵測到第一層的上表面的尖峰時終止；在第一層上進行第二化學機械研磨製程，其中第二化學機械研磨製程在第一預定時間之後終止；以及在第一層上進行第三化學機械研磨製程，其中第三化學機械研磨製程在第二預定時間之後終止。
在另外一些實施例中，提供一種半導體裝置，半導體裝置包含基底；介電層，在基底上方；第一導電部件，在介電層中，第一導電部件包括第一數量的材料層；第二導電部件，在介電層中且相鄰於第一導電部件，第二導電部件包括第二數量的材料層，其中第二數量大於第一數量；以及電性連接器，在第一導電部件及/或第二導電部件上方。
100‧‧‧半導體裝置
104‧‧‧半導體基底
106、138‧‧‧介電層
108、116‧‧‧遮罩
110、112、114‧‧‧區域
118‧‧‧晶種層
120‧‧‧第一層
122‧‧‧第二層
128‧‧‧內連線層
128’‧‧‧最上方內連線層
130‧‧‧導通孔
132‧‧‧導線
132’‧‧‧最上方導線
138’‧‧‧最上方介電層
140‧‧‧保護膜
142、144‧‧‧凹口
146、148、150‧‧‧導電部件
160‧‧‧晶粒連接器
162‧‧‧介電材料
D1、D2、D3‧‧‧距離
T1、T2、T3、T4、T5、T6、T7‧‧‧厚度
根據以下的詳細說明並配合所附圖式可以更加理 解本發明實施例。應注意的是，根據本產業的標準慣例，圖示中的各種部件(feature)並未必按照比例繪製。事實上，可能任意的放大或縮小各種部件的尺寸，以做清楚的說明。
第1-16圖顯示依據一些實施例之形成半導體裝置的中間階段的剖面示意圖及/或平面圖。
要瞭解的是以下的揭露內容提供許多不同的實施例或範例，以實施提供之標的物的不同部件。以下敘述各個構件及其排列方式的特定範例，以求簡化揭露內容的說明。當然，這些僅為範例並非用以限定本發明。例如，以下的揭露內容敘述了將一第一部件形成於一第二部件之上或上方，即表示其包含了所形成的上述第一部件與上述第二部件是直接接觸的實施例，亦包含了尚可將附加的部件形成於上述第一部件與上述第二部件之間，而使上述第一部件與上述第二部件可能未直接接觸的實施例。此外，揭露內容中不同範例可能使用重複的參考符號及/或用字。這些重複符號或用字係為了簡化與清晰的目的，並非用以限定各個實施例及/或所述外觀結構之間的關係。
再者，為了方便描述圖式中一元件或部件與另一(複數)元件或(複數)部件的關係，可使用空間相關用語，例如“在...之下”、“下方”、“下部”、“上方”、“上部”及類似的用語。除了圖式所繪示的方位之外，空間相關用語也涵蓋裝置在使用或操作中的不同方位。所述裝置也可被另外定位(例如，旋轉90度或者位於其他方位)，並對應地解讀所使用的空間相關用 語的描述。
第1-16圖顯示依據一些實施例之形成半導體裝置100的中間階段的剖面示意圖及/或平面圖。依據一些實施例，內連線結構可形成於基底上方。內連線結構可包含一個或多個導電部件，例如導線、主動裝置、被動裝置及/或虛設(dummy)裝置。導電部件的形成方法可包含過填充凹口，接著例如透過使用化學機械研磨(chemical mechanical polishing，CMP)製程將過填充的凹口變薄至所期望的厚度。在一些實施例中，導電部件可能透過使用相對昂貴的金屬形成。舉例來說，導電部件可透過使用釕形成。如果使用相對昂貴的金屬，過填充及後續變薄的步驟可能浪費昂貴金屬並且增加成本。此外，導電部件可透過使用相對難以化學機械研磨的金屬形成。舉例來說，為了有效地對釕進行化學機械研磨，可能需要使用強氧化劑，強氧化劑可能產生氣體，此氣體如果被人體吸入為有害的。如果使用弱氧化劑來對釕進行化學機械研磨，製造過程可較為安全，但是用於化學機械研磨的時間可能不合乎預期地冗長。
依據一些實施例，可使用雙層製程來形成內連線區域的介電層中的導電部件。第一層形成於介電層的凹口中，其中導電部件將形成於此介電層中，其中第一層包含所要製造的導電部件所期望的材料組成。第二層可形成於第一層上方，其中第二層具有比第一層較不昂貴及/或較容易進行化學機械研磨的材料組成。可進行複數個化學機械研磨製程來將第二層、第一層和介電層變薄至所期望的厚度。由於存在第二層，因此至少一道化學機械研磨製程進行在第二層上而非第一 層，其可能使得較少的昂貴金屬損耗及/或可僅使用相對弱氧化劑來更有效地進行化學機械研磨，其可改善製造安全性及/或節省時間。
請參照第1圖，半導體裝置100包含半導體基底104。半導體基底104可由半導體材料形成，例如摻雜或未摻雜的矽，或絕緣層上覆半導體(semiconductor-on-insulator，SOI)基底的主動層。半導體基底104可包含其他半導體材料(例如鍺)、化合物半導體(包含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦)、合金半導體(包含SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP)或前述之組合。也可使用其他基底，例如多層基底或梯度基底。裝置(未繪示)(例如電晶體、二極體、電容、電阻等)可形成於半導體基底104的主動表面中及/或主動表面上。
第1-16圖描繪在半導體基底104上方形成內連線結構的各種中間階段。介電層106形成於半導體基底104上。在一些實施例中，介電層106為層間介電質(interlayer dielectric，ILD)。介電層106可由聚合物形成，其可為感光性材料，例如聚苯並噁唑(polybenzoxazole，PBO)、聚醯亞胺、苯並環丁烯(benzocyclobutene，BCB)、前述之組合或類似物，其可透過使用微影來圖案化。在其他實施例中，介電層106可由氮化物(例如氮化矽)、氧化物(例如氧化矽)、磷矽酸鹽玻璃(PhosphoSilicate Glass，PSG)、硼矽酸鹽玻璃(BoroSilicate Glass，BSG)、硼摻雜磷矽酸鹽玻璃(Boron-doped PhosphoSilicate Glass，BPSG)、前述之組合或類似物形成。介 電層106可透過旋塗、貼合、化學氣相沉積(chemical vapor deposition，CVD)或類似方法形成。
第2-15圖描繪導電部件的形成，這些導電部件分別形成於半導體裝置100的區域110、區域112和區域114(顯示於例如第2圖)中。依據一些實施例，區域110、112及/或114可皆位於同一半導體裝置100上，或者區域110、112和114可位於不同的半導體裝置100上。雖然圖中繪示三個區域110、112和114，在一些實施例中，導電部件可形成於額外的區域中或更少的區域中。當區域110、112和114形成於同一半導體裝置100中時，區域110、112和114可彼此相鄰設置或在半導體裝置100的個別區域中。形成於區域110、112和114中的導電部件可為導線、主動裝置、被動裝置、密封環、對準線(例如切割線)、虛設(dummy)裝置、前述之組合或類似物。第1-16圖描繪在區域110中形成靜態隨機存取記憶體(Static Random-Access Memory，SRAM)裝置，在區域112中形成邏輯裝置，而在區域114中形成密封環。
請參照第2圖，遮罩108形成於介電層106上方。在一些實施例中，遮罩108為光阻，且可透過使用旋塗技術形成。雖然圖中繪示遮罩108為單一層，但是在一些實施例中，遮罩108可為三層或雙層。在其他實施例中，遮罩108可例如透過使用原子層沉積(atomic layer deposition，ALD)、化學氣相沉積(CVD)、物理氣相沉積(physical vapor deposition，PVD)或類似方法沉積。遮罩108可包含氮化矽、金屬硬遮罩層、前述之組合或類似物。
接著，將遮罩108例如透過使用可接受的光微影技術來圖案化。形成的結構顯示於第3圖中。如第3圖所繪示，遮罩108的圖案化在遮罩108中已形成凹口142。介電層106的一部分透過凹口142暴露出來。
請參照第4圖，遮罩108的圖案轉移至介電層106。蝕刻製程可透過使用遮罩108作為蝕刻遮罩來進行。在一些實施例中，此蝕刻可為非等向性。依據一些實施例，蝕刻製程可為定時的，使得在預定時間過了之後，蝕刻製程終止，且介電層106已被蝕刻至所期望的量。在完成蝕刻製程之後，凹口142已延伸進入介電層106。在一些實施例中，凹口142可僅穿透介電層106的一部分，且不完全地延伸穿透介電層106。在蝕刻製程之後，凹口142可具有錐形(tapered)側壁。
在完成蝕刻製程之後，可例如透過使用灰化製程來移除遮罩108的剩餘部分。形成的結構顯示於第5圖中。
接著，請參照第6圖，遮罩116形成於介電層106上方。遮罩116形成於介電層106中的凹口142中。在一些實施例中，遮罩116為光阻，且可透過使用旋塗技術形成。雖然圖中繪示遮罩116為單一層，但是在一些實施例中，遮罩116可為三層或雙層。在其他實施例中，遮罩116可例如透過使用原子層沉積(ALD)、化學氣相沉積(CVD)、物理氣相沉積(PVD)或類似方法沉積。遮罩116可包含氮化矽、金屬硬遮罩層、前述之組合或類似物。
請參照第7圖，將遮罩116例如透過使用可接受的光微影技術來圖案化。遮罩116的圖案化形成凹口144。介電層 106的一部分透過凹口144暴露出來。
接著，遮罩116的圖案轉移至介電層106。蝕刻製程可透過使用遮罩116作為蝕刻遮罩來進行。此蝕刻可為非等向性。依據一些實施例，蝕刻製程可為定時的，使得在預定時間過了之後，蝕刻製程終止，且介電層106已被蝕刻至所期望的量。在其他實施例中，蝕刻製程可繼續直到蝕刻穿透介電層106，並且偵測到半導體基底104。在完成蝕刻製程之後，凹口144已延伸進入介電層106。在一些實施例中，凹口144可穿透介電層106，並暴露出半導體基底104。在蝕刻製程之後，凹口144可具有錐形側壁。形成的結構顯示於第8圖中。
當終止蝕刻製程時，可例如透過使用灰化製程來移除遮罩116。形成的結構描繪於第9圖中。
接著，晶種層118形成於介電層106上方以及凹口142和144中。在一些實施例中，晶種層118可包括銅，然而，可使用其他合適的材料。晶種層118可透過沉積製程形成，例如原子層沉積、物理氣相沉積、化學氣相沉積、電漿增強化學氣相沉積(plasma-enhanced CVD，PECVD)或類似方法。晶種層118可沿著介電層106的上表面、凹口142和144的側壁以及凹口142和144的底表面來延伸。形成的結構顯示於第10圖中。
第11和12圖描繪以第一層120和第二層122填充和溢出(overflow)凹口142和144。一些導電部件可透過以導電材料溢出於介電層中的凹口，並且接著例如透過使用化學機械研磨(CMP)製程將導電材料和介電層變薄至所期望的尺寸來形成。然而，在化學機械研磨製程期間，移除導電材料的多餘部 分(例如溢出凹口的部分)。如果導電材料相對地昂貴，化學機械研磨製程可能浪費相對昂貴的材料。再者，使用的導電材料可能影響薄化製程的參數和時間。舉例來說，氧化劑可用於化學機械研磨製程中。如果使用的導電材料相對難以透過使用化學機械研磨製程來變薄，使用相對弱的氧化劑的化學機械研磨製程可能需要相對長時間來完成。舉例來說，如果使用釕作為導電材料，H2O2用作氧化劑，則化學機械研磨製程可能需花費較長的時間。如果強氧化劑(例如IO4或ClO4)用於化學機械研磨製程中，可能較快完成此製程。然而，強氧化劑可能產生對人體有害的氣體(例如RuO4)，使得裝置的製造更危險。
依據一些實施例，導電部件可透過使用雙層製程來形成。第一層120可透過使用將在所形成的導電部件中使用的導電材料來形成。第一層120可沉積於介電層的凹口中，使得凹口被填充或部分填充。接著，第二層122(請參照第12圖)形成所期望的厚度於第一層120上方。第二層122可比第一層120相對不昂貴且相對容易透過使用化學機械研磨製程來變薄。如此一來，在化學機械研磨製程期間，變薄的材料的至少一部分為第二層122而非第一層120。如此一來，產生的耗損材料相對不昂貴，且化學機械研磨製程可透過僅使用弱氧化劑而進行地相對快速，其可使製造過程較為安全。
請參照第11圖，第一層120形成於晶種層118上方和凹口142和144中。在一些實施例中，第一層120可包括導電材料，例如金屬。第一層120可包括貴金屬，例如釕、銠、鈀、銀、鋨、銥、鉑、金或前述之組合。由於貴金屬抗氧化及/或 抗腐蝕的能力，貴金屬可為有利的。第一層120可例如透過使用化學氣相沉積來沉積。在其他實施例中，第一層120可透過使用物理氣相沉積、原子層沉積、電漿增強化學氣相沉積或類似方法來沉積。
第一層120的沉積製程可繼續直到第一層120填充及/或溢出區域110和112的凹口142和144。沉積製程也可在填滿凹口之前終止，如區域114的凹口144所示。在沉積製程之後，第一層120可具有包含一個或多個尖峰和谷底的非平坦上表面，其中上表面中的山谷對應至介電層106中的凹口142或144。
如第11圖所示，包括比區域112和114相對窄的凹口開口的區域110可填充第一層120，直到溢出凹口142和144，並在介電層106的頂表面上方延伸距離D1。在一些實施例中，距離D1可為約10Å至約3000Å，例如約300Å。區域112可包括比區域110的凹口相對寬且比區域114的凹口相對窄的凹口開口，區域112可填充第一層120直到第一層120溢出凹口142，並在介電層106的頂表面上方延伸距離D2。距離D2可小於距離D1。在一些實施例中，距離D2可為約10Å至約3000Å，例如約250Å。區域114可包括比區域110和112相對寬的凹口開口。區域114可包括僅被第一層120部分填充的凹口。第一層120也可沉積於區域114中的介電層106的上表面上，且可在介電層106的頂表面上方延伸距離D3。距離D3可小於距離D1和距離D2。在一些實施例中，距離D3可為約10Å至約3000Å，例如約200Å。
請參照第12圖，第二層122形成於第一層120上 方。在一些實施例中，第二層122例如透過使用物理氣相沉積來沉積。在其他實施例中，第二層122可透過使用化學氣相沉積、原子層沉積、電漿增強化學氣相沉積或類似方法來沉積。第二層122可包含與用於形成第一層120的材料相比，較不昂貴的材料。第二層122可包含與用於形成第一層120的材料相比，較容易使用弱氧化劑進行化學機械研磨的材料。在一些實施例中，第二層122可包含介電材料、金屬氮化物、金屬(其氧化物可溶於研磨漿(例如用於化學機械研磨的研磨漿)中)或前述之組合。舉例來說，依據一些實施例，第二層122可包括Co、Cu、Al、TiN、TaN、SiO2、SiN、類似物或前述之組合。第二層122可至少部分依據第一層120的材料組成來選擇。舉例來說，可選擇第二層122來避免或最小化在第一層120和第二層122的界面處的腐蝕。
在一些實施例中，第二層122可在每一區域110、112和114中形成至相同高度。第二層122可在區域110中形成至厚度T1，其中厚度T1在約0Å至約10000Å，例如約1500Å。厚度T1可從區域110中的第一層120的最頂表面來測量。第二層122可在區域112中形成至厚度T2，其中厚度T2在約0Å至約10000Å，例如約1500Å。厚度T2可從區域112中的第一層120的最頂表面來測量。第二層122可在區域114中形成至厚度T3，其中厚度T3在約0Å至約10000Å，例如約1000Å。厚度T3可從區域114中的第一層120的最頂表面來測量。在一些實施例中，厚度T1小於厚度T2和厚度T3，厚度T2大於厚度T1但小於厚度T3，而厚度T3大於厚度T1和厚度T2。在一些實施例中，第二層122 並未延伸進入區域110或112中之介電層106中的凹口，而在區域114中，第二層122至少部分地穿透進入凹口144並溢出凹口144(凹口142和144顯示於第11圖中)。
請參照第13圖，在半導體裝置100上進行一道或多道第一化學機械研磨製程。在一些實施例中，每一區域110、112及/或114可進行個別的第一化學機械研磨製程。在其他實施例中，每一區域110、112及/或114可進行相同的第一化學機械研磨製程。由於一道或多道第一化學機械研磨製程大致為第二層122的化學機械研磨，可使用弱氧化劑來有效地進行化學機械研磨製程。舉例來說，可使用H2O2氧化劑。可避免使用強氧化劑(例如IO4或ClO4)，且可改善製造的安全性。
一道或多道第一化學機械研磨製程可繼續直到偵測到第一層120。由於第一層120的上表面的非平坦性質，當在一道或多道第一化學機械研磨製程偵測到第一層120且一道或多道第一化學機械研磨製程終止時，第二層122的一部分可保留在區域110和112中。形成的結構顯示於第13圖中。由於第一層120在區域110、112和114之間的變化的高度(請參照上述關於第11圖的討論)，在一道或多道第一化學機械研磨製程之後，第一層120和第二層122的合併厚度也在區域110、112和114之間變化。依據一些實施例，在一道或多道第一化學機械研磨製程之後，在區域110、112和114的每一個中之第一層120和第二層122的合併厚度大致相同於或對應於在沉積第一層120之後的第一層120的厚度，其中在沉積第一層120之後的第一層120的厚度從第一層120的頂端測量至第一層120的相對表面。
請參照第14圖，可在每一區域110、112和114中進行選擇性的一道或多道第二化學機械研磨製程。在一些實施例中，每一區域110、112及/或114可進行個別的第二化學機械研磨製程。在其他實施例中，每一區域110、112及/或114可進行相同的第二化學機械研磨製程。一道或多道第二化學機械研磨製程可移除晶種層118的剩餘部分以及溢出介電層106中的凹口142和144的第一層120和第二層122。一道或多道第二化學機械研磨製程可使用相對弱氧化劑，例如H2O2，其產生較安全的製造過程。雖然可在一道或多道第二化學機械研磨製程中移除第一層120的一部分，由於第一層120被移除的量相對少，可使用弱氧化劑，而不會使一道或多道第二化學機械研磨製程的時間變得過於漫長。
在一些實施例中，一道或多道第二化學機械研磨製程的終點可依據一道或多道第二化學機械研磨製程的經過時間來決定。在一些實施例中，其中一道或多道第二化學機械研磨製程的終點由時間來決定時，在一道或多道第二化學機械研磨製程終止之後，介電層106的厚度、第一層120的厚度及/或第一層120和第二層122的合併厚度可在區域110、區域112及/或區域114中變化。介電層106的厚度、第一層120的厚度及/或第一層120和第二層122的合併厚度可依據厚度的初始差異(例如結合第13圖上述討論)在區域110、區域112及/或區域114中變化。形成的結構顯示於第14圖中。在一些實施例中，在區域110中的介電層106的厚度為厚度T4，其中厚度T4為約50Å至約1000Å，例如約400Å。在一些實施例中，在區域112中的介 電層106的厚度為厚度T5，其中厚度T5為約50Å至約1000Å，例如約350Å。在一些實施例中，在區域114中的介電層106的厚度及/或第一層120和第二層122的合併厚度為厚度T6，其中厚度T6為約50Å至約1000Å，例如約300Å。在一些實施例中，厚度T4大於厚度T5和厚度T6，厚度T5大於厚度T6且小於厚度T4，而厚度T6小於厚度T4和厚度T5。
在其他實施例中，一道或多道第二化學機械研磨製程可在偵測到終點時終止。舉例來說，一道或多道第二化學機械研磨製程可在偵測到介電層106時終止。在一些實施例中，其中一道或多道第二化學機械研磨製程在偵測到終點時終止，介電層106、第一層120和第二層122的合併厚度在區域110、區域112和114中大致相同(未顯示於第14圖)。
請參照第15圖，可在每一區域110、112和114中進行一道或多道第三化學機械研磨製程，以將第一層120、第二層122和介電層106變薄至目標厚度。在一些實施例中，每一區域110、112及/或114可進行個別的第三化學機械研磨製程。在其他實施例中，每一區域110、112及/或114可進行相同的第三化學機械研磨製程。在區域110和112中，一道或多道第三化學機械研磨製程可移除晶種層118、第一層120和介電層106的剩餘部分。在區域114中，一道或多道第三化學機械研磨製程可移除晶種層118、第一層120、第二層122和介電層106的剩餘部分。一道或多道第三化學機械研磨製程可使用相對弱的氧化劑，例如H2O2，其產生較安全的製造過程。雖然可在一道或多道第三化學機械研磨製程中移除第一層120的一部分，由於第 一層120被移除的量相對少，可使用弱氧化劑，而不會使一道或多道第三化學機械研磨製程的時間變得過於漫長。
一道或多道第三化學機械研磨製程可持續指定的經過時間，在此之後，介電層106和第一層120(和如果可應用的第二層122)達到目標厚度。在一些實施例中，在完成一道或多道第三化學機械研磨製程之後，介電層106和第一層120(和如果可應用的第二層122)具有大致相同的厚度T7。在一些實施例中，厚度T7在約50Å至約800Å，例如約200Å。形成的結構顯示於第15圖中。導電部件146已形成於區域110中，導電部件148已形成於區域112中，導電部件150已形成於區域114中。在一些實施例中，導電部件146為靜態隨機存取記憶體裝置，導電部件148為邏輯裝置，而導電部件150為密封環。
在後續加工中，如第16圖所示，額外的內連線層及/或額外的密封環(例如內連線層128)可形成於介電層106上方。如第16圖所示，內連線層128可包含導線132、導通孔130和介電層138。導線132及/或導通孔130可形成來電性連接及/或物理連接至導電部件146、導電部件148及/或導電部件150。在一些實施例中，導線132及/或導通孔130可將導電部件146、導電部件148及/或導電部件150的一個或多個彼此連接或連接至外部組件。在一些實施例中，導線132及/或導通孔130將導電部件146、導電部件148及/或導電部件150連接至電源節點或接地節點。
在一實施例中，導通孔130和導線132可透過使用例如雙鑲嵌製程來形成，藉由此製程用於給定的內連線層128 中的導通孔130和導線132兩者的開口形成於各自的介電層(例如介電層138)中。在一實施例中，介電層138形成於介電層106上。在一些實施例中，介電層138由聚合物形成，其可為感光性材料，例如聚苯並噁唑(PBO)、聚醯亞胺、苯並環丁烯(BCB)、前述之組合或類似物，其可透過使用微影來圖案化。在其他實施例中，介電層138可由氮化物(例如氮化矽)、氧化物(例如氧化矽)、磷矽酸鹽玻璃(PSG)、硼矽酸鹽玻璃(BSG)、硼摻雜磷矽酸鹽玻璃(BPSG)或類似物形成。介電層138可透過旋塗、貼合、化學氣相沉積(CVD)或類似方法形成。
用於導線132和導通孔130的開口可透過在介電層138上放置光阻材料並將光阻材料圖案化來形成。當放置光阻材料並將光阻材料圖案化之後，可使用乾蝕刻製程(例如反應性離子蝕刻)來將圖案化光阻的圖案轉移至下方的介電層138。可重複此製程，以形成開口的通孔部份和開口的溝槽部份。
當開口形成之後，可用導電材料填充開口，以形成在介電層138中的導通孔130和導線132。在一實施例中，導電材料的形成可透過先沉積阻障層(未分開繪示於第16圖中)來開始。阻障層可為阻障材料，例如氮化鈦或氮化鉭。阻障層可透過使用沉積製程來沉積，例如化學氣相沉積、物理氣相沉積、原子層沉積或類似方法。然而，可使用任何合適的材料或沉積方法來形成阻障層。
當阻障層形成之後，可沉積導電材料來填充及/或過填充介電層138中的開口。在一實施例中，導電材料可為例 如銅、鎢、釕、二氧化鈦、前述之組合或類似物的材料，導電材料可透過使用晶種層(未顯示)和電鍍製程(例如電化學電鍍)形成。然而，依據所期望的材料，可替代地使用其他形成製程，例如濺鍍、蒸鍍或電漿增強化學氣相沉積製程。當開口已填充導電材料之後，可移除開口之外的任何多餘的導電材料，且導線132和介電層138可透過使用例如化學機械研磨製程來平坦化。可根據需求重複上述製程，以形成一些特別封裝設計所需的內連線，例如第16圖所示。
如第16圖所示，在一些實施例中，多個導電部件150可形成於複數個內連線層128中。可重複與形成導電部件150相關的上述相同或相似的製程，以在內連線層128中形成額外的導電部件150。
在一些實施例中，晶粒連接器160形成於內連線層128上方。晶粒連接器160對應耦接至最遠離半導體基底104的最上方導線132’。晶粒連接器160可提供外部電性連接至半導體裝置100。保護膜140在最上方介電層138’上和晶粒連接器160各自耦接的各自的最上方導線132’的一部分上。製作穿過保護膜140的開口到達晶粒連接器160各自耦接之各自的最上方導線132’。晶粒連接器160例如是導電柱(例如包括金屬，像是銅)，其在穿過保護膜140的開口中，並機械性耦接和電性耦接至各自的最上方導線132’，各自的晶粒連接器160各自耦接至最上方導線132’。晶粒連接器160可透過例如電鍍或類似方法形成。晶粒連接器160可電性耦接至區域110、112和114的一個或多個分別的導電部件。
介電材料162在保護膜140上和晶粒連接器160的側壁上。介電材料162橫向地封裝晶粒連接器160，且介電材料162橫向與晶粒連接器160相連。介電材料162可為聚合物(例如聚苯並噁唑、聚醯亞胺、苯並環丁烯或類似物)、氮化物(例如氮化矽或類似物)、氧化物(例如氧化矽)、磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼摻雜磷矽酸鹽玻璃或類似物，或者前述之組合，且可透過例如旋塗、貼合、化學氣相沉積或類似方法形成。
在其他實施例中，可不形成晶粒連接器160。取而代之的是，依據一些實施例，凸塊下金屬層(under bump metallization，UBM)(未顯示於第16圖)可形成並圖案化於最上方內連線層128’上方，藉此形成與最上方導線132’的電性連接。凸塊下金屬層提供電性連接，電性連接器(例如焊球/焊錫凸塊、導電柱或類似物)可放置於凸塊下金屬層上。在一實施例中，凸塊下金屬層包含擴散阻障層、晶種層或前述之組合。擴散阻障層可包含Ti、TiN、Ta、TaN或前述之組合。晶種層可包含銅或銅合金。然而，也可包含其他金屬，例如鎳、鈀、銀、金、鋁、前述之組合和前述之多層。在一實施例中，凸塊下金屬層可透過使用濺鍍形成。在其他實施例中，可使用電鍍。
依據一些實施例，連接器(未顯示)可形成於凸塊下金屬層上方。連接器可為焊球、金屬柱、控制塌陷高度晶片連接(controlled collapse chip connection，C4)凸塊、微凸塊、化學鍍鎳鈀浸金(electroless nickel-electroless palladium-immersion gold，ENEPIG)技術形成的凸塊、前述之組合(例如具有焊球附著於其上的金屬柱)或類似物。連接器可 包含導電材料，例如焊料、銅、鋁、金、鎳、銀、鈀、錫、類似物或前述之組合。在一些實施例中，舉例來說，連接器包括共晶材料，且可包括例如焊錫凸塊或焊球。焊錫材料可例如為鉛基焊料(例如Pb-Sn組成)和無鉛焊料(包含InSb)、錫-銀-銅組成(Sn-Ag-Cu，SAC)以及具有共同熔點並在電性應用中形成導電焊接的其他共晶材料。對於無鉛焊料，舉例來說，可使用不同成分比例的錫-銀-銅焊料，例如SAC105(Sn 98.5%、Ag 1.0%、Cu 0.5%)、SAC305和SAC405。無鉛連接器(例如焊球)也可從SnCu化合物形成，而不使用銀(Ag)。另外，無鉛連接器可包含錫和銀(Sn-Ag)，而不使用銅。連接器可形成格柵，例如球柵陣列(ball grid array，BGA)。在一些實施例中，可進行回焊製程，給予連接器一個部分球體的形狀。另外，連接器可包括其他形狀。舉例來說，連接器也可包括例如非球形的導電連接器。
在一些實施例中，連接器包括金屬柱(例如銅柱)，其透過濺鍍、印刷、電鍍、無電電鍍、化學氣相沉積或類似方法形成、可以有或沒有焊錫材料於其上。金屬柱可為無鉛，且具有大致垂直的側壁或錐形側壁。
如此處所描述，依據一些實施例，導電部件可透過使用雙層製程形成。第一層可透過使用將用於形成在介電層中的導電部件中的導電材料來形成。第一層可沉積於介電層的凹口中，使得凹口被填充或部分填充。接著，第二層形成於第一層上方至所期望的厚度。第二層可比第一層相對不昂貴且相對容易使用化學機械研磨製程來變薄。如此一來，在後續化學 機械研磨製程期間，變薄的材料的至少一部分為第二層而非第一層。如此一來，耗損的材料為相對不昂貴，且可在僅使用弱氧化劑的情況下，以相對快的速度進行化學機械研磨製程，其可使製造過程較為安全。
依據一些實施例，提供一方法，此方法包含在基底上方形成介電層。此方法也包含將介電層圖案化，以形成第一凹口。此方法也包含在第一凹口中沉積第一層。此方法也包含在第一層上方沉積第二層，第二層不同於第一層。此方法也包含使用第一氧化劑在第二層上進行第一化學機械研磨(CMP)製程，第一化學機械研磨製程偵測到終點時終止。此方法也包含在進行第一化學機械研磨製程之後，使用第一氧化劑在第二層和第一層上進行第二化學機械研磨製程。此方法也包含在進行第二化學機械研磨製程之後，在第一層的剩餘部分上方形成第一導電元件。在一實施例中，第一層包括釕。在一實施例中，第一氧化劑包括H2O2。在一實施例中，終點的偵測包括偵測到第一層。在一實施例中，在沉積第一層之後，第一層過填充第一凹口並沿著介電層的頂表面延伸。在一實施例中，此方法也包含在第一化學機械研磨製程之後和第二化學機械研磨製程之前，進行第三化學機械研磨製程，其中第三化學機械研磨製程移除第一層沿著介電層的頂表面延伸的部分。在一實施例中，此方法包含將介電層圖案化以形成第二凹口，在第二凹口中沉積第一層，在第二凹口中沉積第二層，以及在進行第二化學機械研磨製程之後，在第二凹口中的第一層和第二層的剩餘部分上方形成第二導電元件。在一實施例中，在第一化學機械 研磨製程之後，與第一凹口相鄰且在介電層上方的第一層和第二層的合併高度大於與第二凹口相鄰且在介電層上方的第一層和第二層的合併高度。在一實施例中，此方法包含將介電層圖案化以形成第三凹口，以及在第三凹口中沉積第一層，其中第一凹口相鄰於第二凹口，且第二凹口相鄰於第三凹口。在一實施例中，在第二化學機械研磨製程之後，第二層延伸在第三凹口中，且其中第二層不延伸在第一凹口或第二凹口中。在一實施例中，依據二化學機械研磨製程的經過時間來決定第二化學機械研磨製程的終點。
依據一些實施例，提供一方法，此方法可包含將第一介電層圖案化，以形成第一凹口和第二凹口。此方法也可包含在第一凹口和第二凹口中沉積第一層，其中第一層沿第一介電層的上表面在第一凹口與第二凹口之間延伸，且其中第一層的上表面包括尖峰和谷底。此方法也可包含在第一層上方沉積第二層。此方法也可包含進行第一化學機械研磨(CMP)製程，其中第一化學機械研磨製程在偵測到第一層的上表面的尖峰時終止。此方法也可包含在第一層上進行第二化學機械研磨製程，其中第二化學機械研磨製程在第一預定時間之後終止。此方法也可包含在第一層上進行第三化學機械研磨製程，其中第三化學機械研磨製程在第二預定時間之後終止。在一實施例中，第一層包括貴金屬。在一實施例中，第一層包括釕。在一實施例中，第一凹口相鄰於第二凹口。在一實施例中，在第一化學機械研磨製程之後，在第一區中之介電層、第一層和第二層的合併厚度大於在第二區中之介電層、第一層和第二層的合 併厚度，其中第一區相鄰於第一凹口，且第二區相鄰於第二凹口。在一實施例中，在第二化學機械研磨製程之後，在第一區中之介電層、第一層和第二層的合併厚度大於在第二區中之介電層、第一層和第二層的合併厚度。
依據一些實施例，提供一裝置，此裝置包含基底。此裝置也包含介電層在基底上方。此裝置也包含第一導電部件在介電層中，第一導電部件包括第一材料。此裝置也包含第二導電部件在介電層中且相鄰於第一導電部件，第二導電部件包括第二材料在第一材料上方。此裝置也包含電性連接器，在第一導電部件及/或第二導電部件上方。在一實施例中，第一材料為釕。在一實施例中，在平行於基底的主表面的方向上通過第二導電部件的虛擬線依序經過第一材料、第二材料和第一材料。
前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更加了解本發明實施例。本技術領域中具有通常知識者應可理解，且可輕易地以本發明實施例為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本發明的發明精神與範圍。在不背離本發明的發明精神與範圍之前提下，可對本發明實施例進行各種改變、置換或修改。

Claims (20)

  1. 一種半導體裝置的形成方法，包括：在一基底上方形成一介電層；將該介電層圖案化，以形成一第一凹口；在該第一凹口中沉積一第一層；在該第一層上方沉積一第二層，該第二層不同於該第一層；使用一第一氧化劑在該第二層上進行一第一化學機械研磨製程，該第一化學機械研磨製程偵測到一終點時終止；在進行該第一化學機械研磨製程之後，使用該第一氧化劑在該第二層和該第一層上進行一第二化學機械研磨製程；以及在進行該第二化學機械研磨製程之後，在該第一層的剩餘部分上方形成一第一導電元件。
  2. 如申請專利範圍第1項所述之半導體裝置的形成方法，其中該第一層包括釕。
  3. 如申請專利範圍第1項所述之半導體裝置的形成方法，其中該第一氧化劑包括H 2O 2。
  4. 如申請專利範圍第1項所述之半導體裝置的形成方法，其中該終點的偵測包括偵測到該第一層。
  5. 如申請專利範圍第1項所述之半導體裝置的形成方法，其中在沉積該第一層之後，該第一層過填充該第一凹口並沿著該介電層的頂表面延伸。
  6. 如申請專利範圍第5項所述之半導體裝置的形成方法，更包括在該第一化學機械研磨製程之後和該第二化學機械研磨 製程之前，進行一第三化學機械研磨製程，其中該第三化學機械研磨製程移除該第一層沿著該介電層的頂表面延伸的部分。
  7. 如申請專利範圍第1項所述之半導體裝置的形成方法，更包括：將該介電層圖案化，以形成一第二凹口；在該第二凹口中沉積該第一層；在該第二凹口中沉積一第二層；以及在進行該第二化學機械研磨製程之後，在該第二凹口中的該第一層和該第二層的剩餘部分上方形成一第二導電元件。
  8. 如申請專利範圍第7項所述之半導體裝置的形成方法，其中在該第一化學機械研磨製程之後，與該第一凹口相鄰且在該介電層上方的該第一層和該第二層的合併高度大於與該第二凹口相鄰且在該介電層上方的該第一層和該第二層的合併高度。
  9. 如申請專利範圍第7項所述之半導體裝置的形成方法，更包括：將該介電層圖案化，以形成一第三凹口；以及在該第三凹口中沉積該第一層，其中該第一凹口相鄰於該第二凹口，且該第二凹口相鄰於該第三凹口。
  10. 如申請專利範圍第9項所述之半導體裝置的形成方法，其中在該第二化學機械研磨製程之後，該第二層延伸在該第三凹口中，且其中該第二層不延伸在該第一凹口或該第二凹 口中。
  11. 如申請專利範圍第1項所述之半導體裝置的形成方法，其中依據該二化學機械研磨製程的經過時間來決定該第二化學機械研磨製程的終點。
  12. 一種半導體裝置的形成方法，包括：將一第一介電層圖案化，以形成一第一凹口和一第二凹口；在該第一凹口和該第二凹口中沉積一第一層，其中該第一層沿該第一介電層的上表面在該第一凹口與該第二凹口之間延伸，且其中該第一層的上表面包括一尖峰和一谷底；在該第一層上方沉積一第二層；進行一第一化學機械研磨製程，其中該第一化學機械研磨製程在偵測到該第一層的上表面的該尖峰時終止；在該第一層上進行一第二化學機械研磨製程，其中該第二化學機械研磨製程在一第一預定時間之後終止；以及在該第一層上進行一第三化學機械研磨製程，其中該第三化學機械研磨製程在一第二預定時間之後終止。
  13. 如申請專利範圍第12項所述之半導體裝置的形成方法，其中該第一層包括一貴金屬。
  14. 如申請專利範圍第13項所述之半導體裝置的形成方法，其中該第一層包括釕。
  15. 如申請專利範圍第12項所述之半導體裝置的形成方法，其中該第一凹口相鄰於該第二凹口。
  16. 如申請專利範圍第12項所述之半導體裝置的形成方法，其中在該第一化學機械研磨製程之後，在一第一區中之該介 電層、該第一層和該第二層的合併厚度大於在一第二區中之該介電層、該第一層和該第二層的合併厚度，其中該第一區相鄰於該第一凹口，且該第二區相鄰於該第二凹口。
  17. 如申請專利範圍第16項所述之半導體裝置的形成方法，其中在該第二化學機械研磨製程之後，在該第一區中之該介電層、該第一層和該第二層的合併厚度大於在該第二區中之該介電層、該第一層和該第二層的合併厚度。
  18. 一種半導體裝置，包括：一基底；一介電層，在該基底上方；一第一導電部件，在該介電層中，該第一導電部件包括一第一數量的材料層；一第二導電部件，在該介電層中且相鄰於該第一導電部件，該第二導電部件包括一第二數量的材料層，其中該第二數量大於該第一數量；以及一電性連接器，在該第一導電部件及/或該第二導電部件上方。
  19. 如申請專利範圍第18項所述之半導體裝置，其中該第一數量的材料層包括一釕層。
  20. 如申請專利範圍第18項所述之半導體裝置，其中在平行於該基底的主表面的方向上通過該第二導電部件的一虛擬線依序經過一阻障層、一第一材料層、一第二材料層和該第一材料層。
TW107133797A 2017-09-29 2018-09-26 半導體裝置及其形成方法 TWI677904B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762565919P 2017-09-29 2017-09-29
US62/565,919 2017-09-29
US15/939,894 2018-03-29
US15/939,894 US10636701B2 (en) 2017-09-29 2018-03-29 Methods of forming semiconductor devices using multiple planarization processes

Publications (2)

Publication Number Publication Date
TW201916105A true TW201916105A (zh) 2019-04-16
TWI677904B TWI677904B (zh) 2019-11-21

Family

ID=65896859

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107133797A TWI677904B (zh) 2017-09-29 2018-09-26 半導體裝置及其形成方法

Country Status (4)

Country Link
US (2) US10636701B2 (zh)
KR (1) KR102151606B1 (zh)
CN (1) CN109585361B (zh)
TW (1) TWI677904B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI774481B (zh) * 2021-03-12 2022-08-11 台灣積體電路製造股份有限公司 半導體器件及其製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11592618B2 (en) * 2020-06-10 2023-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Photonic semiconductor device and method of manufacture
USD1023769S1 (en) 2021-07-01 2024-04-23 Diageo North America, Inc. Surface ornamentation for a bottle

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3391933B2 (ja) 1995-04-27 2003-03-31 沖電気工業株式会社 半導体素子とその製造方法
JP2001319928A (ja) 2000-05-08 2001-11-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2002050595A (ja) 2000-08-04 2002-02-15 Hitachi Ltd 研磨方法、配線形成方法及び半導体装置の製造方法
US6717265B1 (en) * 2002-11-08 2004-04-06 Intel Corporation Treatment of low-k dielectric material for CMP
US6896591B2 (en) * 2003-02-11 2005-05-24 Cabot Microelectronics Corporation Mixed-abrasive polishing composition and method for using the same
KR20050001188A (ko) 2003-06-27 2005-01-06 주식회사 하이닉스반도체 다마신을 이용한 반도체소자의 금속배선 형성방법
US7030016B2 (en) * 2004-03-30 2006-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Post ECP multi-step anneal/H2 treatment to reduce film impurity
US7968967B2 (en) * 2006-07-17 2011-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. One-time-programmable anti-fuse formed using damascene process
JPWO2008132983A1 (ja) 2007-04-17 2010-07-22 旭硝子株式会社 研磨剤組成物および半導体集積回路装置の製造方法
JP5447789B2 (ja) 2009-04-15 2014-03-19 Ｊｓｒ株式会社 化学機械研磨用水系分散体および該分散体の調製方法、ならびに化学機械研磨方法
JP5601380B2 (ja) * 2010-12-28 2014-10-08 富士通セミコンダクター株式会社 半導体装置の製造方法
US8734665B2 (en) * 2011-10-12 2014-05-27 International Business Machines Corporation Slurry for chemical-mechanical polishing of copper and use thereof
US9514986B2 (en) * 2013-08-28 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Device with capped through-substrate via structure
US9576892B2 (en) * 2013-09-09 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of forming same
KR20170017335A (ko) * 2015-08-06 2017-02-15 삼성전자주식회사 플러그 형성 방법, 이를 이용한 반도체 장치 제조 방법, 상기 반도체 장치 제조 방법에 사용되는 연마 챔버, 및 반도체 장치
US9530737B1 (en) * 2015-09-28 2016-12-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI774481B (zh) * 2021-03-12 2022-08-11 台灣積體電路製造股份有限公司 半導體器件及其製造方法

Also Published As

Publication number Publication date
CN109585361B (zh) 2021-11-30
US20190103308A1 (en) 2019-04-04
TWI677904B (zh) 2019-11-21
US10636701B2 (en) 2020-04-28
KR102151606B1 (ko) 2020-09-04
US11121028B2 (en) 2021-09-14
US20200006125A1 (en) 2020-01-02
CN109585361A (zh) 2019-04-05
KR20190038427A (ko) 2019-04-08

Similar Documents

Publication Publication Date Title
US11784124B2 (en) Plurality of different size metal layers for a pad structure
TWI429047B (zh) 積體電路結構
TWI712141B (zh) 半導體封裝
US11824026B2 (en) Connector structure and method of forming same
TWI464848B (zh) 積體電路結構與形成積體電路結構的方法
US10163862B2 (en) Package structure and method for forming same
TWI735991B (zh) 封裝體及其製造方法
US11362064B2 (en) Semiconductor package with shared barrier layer in redistribution and via
TWI735992B (zh) 半導體裝置及其製造方法
US20220352022A1 (en) Semiconductor device having a dual material redistribution line
TWI677904B (zh) 半導體裝置及其形成方法
US9576929B1 (en) Multi-strike process for bonding
TWI812961B (zh) 封裝及其製造方法
TWI792433B (zh) 半導體裝置以及其製造方法
US11705384B2 (en) Through vias of semiconductor structure and method of forming thereof
TW202201574A (zh) 半導體封裝裝置及其製造方法
TW202147434A (zh) 半導體裝置及其製造方法
DE102018122473A1 (de) Halbleitervorrichtung und Herstellungsverfahren