TW201907496A - 凸塊製程與覆晶結構 - Google Patents
凸塊製程與覆晶結構 Download PDFInfo
- Publication number
- TW201907496A TW201907496A TW106122272A TW106122272A TW201907496A TW 201907496 A TW201907496 A TW 201907496A TW 106122272 A TW106122272 A TW 106122272A TW 106122272 A TW106122272 A TW 106122272A TW 201907496 A TW201907496 A TW 201907496A
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- bump
- area
- opening
- wafer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
- H01L2224/1146—Plating
- H01L2224/11462—Electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1401—Structure
- H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
本發明提供凸塊製程與覆晶結構。凸塊製程包括下列步驟。於晶圓上形成光阻層。晶圓的每一晶片區具有多個接墊,且包括第一區與第二區。圖案化光阻層,以於每一晶片區中形成暴露出多個接墊的多個第一開口,且於至少一晶片區中形成至少一第二開口。第一區具有多個第一開口。經圖案化的光阻層在第一區中所佔的面積比例小於其在第二區中所佔的面積比例。第二開口位於第一區與第二區之間。各第一開口的面積小於第二開口的面積。於多個第一開口中形成多個導電凸塊,且於第二開口中形成擬凸塊。移除經圖案化的光阻層。
Description
本發明是有關於一種凸塊製程與一種覆晶結構,且特別是有關於一種包括形成擬凸塊的凸塊製程與一種具有擬凸塊的覆晶結構。
在晶圓上形成凸塊的製程包括在晶圓上形成圖案化光阻層,其具有暴露出晶圓表面上的多個接墊的多個開口。接著,在多個開口中形成多個導電凸塊。最後,單分晶圓以形成多個覆晶結構。
在上述製程中,包括烘烤固化圖案化光阻層及形成導電凸塊的過程皆會放出熱能,而使光阻層受熱膨脹。而晶圓中的各晶片區上的圖案化光阻層可依據開口所佔的面積比例分為開口密集區與開口稀疏區。圖案化光阻層在開口稀疏區所佔的面積比例較大,故其在開口稀疏區中的膨脹量也較大。如此一來,會擠壓開口密集區中的圖案化光阻層,使得該區中的開口扭曲並產生形變,也可能造成開口密集區中的圖案化光阻層剝離而與下方結構之間產生空隙。如此一來,開口密集區中相鄰的開口之間的間距可能縮短,且形成導電凸塊的鍍液可能滲入空隙中而造成滲鍍,進而導致相鄰的導電凸塊之間的間距縮短或相鄰的導電凸塊短路的問題。
本發明提供一種凸塊製程及一種覆晶結構,可避免相鄰的導電凸塊之間的間距縮短或相鄰的導電凸塊短路的問題。
本發明的凸塊製程包括下列步驟。於晶圓上形成光阻層。晶圓包括多個晶片區。每一晶片區具有多個接墊,且每一晶片區包括彼此相鄰的至少一第一區與至少一第二區。圖案化光阻層,以於每一晶片區中形成暴露出多個接墊的多個第一開口,以及於至少一晶片區中形成至少一第二開口。每一晶片區的至少一第一區中具有沿著一第一方向排列的多個第一開口。經圖案化的光阻層在至少一第一區中所佔的面積比例小於經圖案化的光阻層在相鄰的至少一第二區中所佔的面積比例。至少一第二開口位於至少一第一區與至少一第二區之間,且相鄰於至少一第一區中沿著第一方向排列的多個第一開口而延伸。至少一第一區中的每一第一開口的面積小於至少一第二開口的面積。於多個第一開口中形成多個導電凸塊,且於至少一第二開口中形成至少一擬凸塊。移除經圖案化的光阻層。
本發明的覆晶結構包括晶片、多個導電凸塊以及至少一擬凸塊。晶片具有多個接墊。晶片上包括彼此相鄰的至少一第一區與至少一第二區。多個導電凸塊設置於多個接墊上。至少一第一區中具有沿著一第一方向排列的多個導電凸塊。未被多個導電凸塊覆蓋的區域在至少一第一區中所佔的面積比例小於在相鄰的至少一第二區中所佔的面積比例。至少一擬凸塊設置於晶片上,且位於至少一第一區與至少一第二區之間。至少一擬凸塊相鄰於至少一第一區中沿著第一方向排列的多個導電凸塊而延伸。至少一第一區中的每一導電凸塊的面積小於至少一擬凸塊的面積。
基於上述,藉由在光阻層所佔面積比例較小的第一區與光阻層所佔面積比例較大的第二區之間設置第二開口,可使第二開口在光阻層烘烤固化及形成導電凸塊與擬凸塊的過程中吸收光阻層受熱而產生自第二區朝向第一區的推擠。且由於第二開口的面積大於各第一開口的面積,故第二開口可承受較大的形變量。因此,可減少在第一區中的第一開口受到推擠而產生的形變,也可降低第一區中的光阻層剝離而與下方結構之間產生空隙的機率。如此一來,可避免鍍液滲鍍導致相鄰的導電凸塊之間的間距縮短或相鄰的導電凸塊短路的問題。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A至圖1D是依照本發明的一實施例的一種形成覆晶結構的凸塊製程的立體示意圖。圖1E是圖1D的覆晶結構的上視示意圖。本實施例的凸塊製程包括下列步驟。
請參照圖1A,晶圓W包括多個晶片區C,每一晶片區C具有多個接墊P。詳細而言,晶圓W內的多層金屬導線結構匯合至最上層而於晶圓W的表面形成多個接墊P。一般而言,晶圓W上會以鈍化層(圖未繪示)覆蓋,鈍化層具有多個開孔暴露出接墊P。此外,晶圓W例如是半導體晶圓或絕緣體上覆矽(silicon on insulator;SOI)晶圓。半導體晶圓的材料可包括矽、鍺、砷化鎵、碳化矽、砷化銦、磷化銦或其他半導體材料。請同時參照圖1B,每一晶片區C包括彼此相鄰的第一區102與第二區104。特別來說,多個接墊P位於第一區102中。第二區104中可不具有接墊P,或第二區104中的接墊P的數量小於第一區102中的接墊P的數量。以簡潔起見,圖1A至圖1D僅繪示多個晶片區C中的一者。在本實施例中,晶片區C包括多個第一區102以及一第二區104。在其他實施例中,每一晶片區C亦可具有單數個第一區102以及多個第二區104,本發明並不以第一區102及第二區104的數量為限。在本實施例中,可選擇性地在晶圓W上形成晶種層100。晶種層100的材料可包括金屬、合金或金屬化合物。舉例而言,金屬可包括金、銀或銅。形成晶種層100的方法可包括物理氣相沉積(physical vapor deposition;PVD)法,例如是濺鍍(Sputtering)。
接著,於晶圓W上形成光阻層106。隨後圖案化光阻層106,以於每一晶片區C中形成多個第一開口108,且於多個晶片區C中的至少一者中形成至少一第二開口110。多個第一開口108分別暴露出多個接墊P。圖案化光阻層106的方法例如是使用包括曝光、顯影等步驟的光微影製程。需注意的是,本文所述的“第一開口108暴露出接墊P”所代表的意思為第一開口108是暴露出接墊P所在的位置,更詳細而言,第一開口108在晶圓W上的正投影與接墊P在晶圓W上的正投影重疊。在本實施例中,第一開口108是暴露出接墊P上的晶種層100。此外,晶片區C的第一區102中具有沿著第一方向D1排列的多個第一開口108。經圖案化的光阻層106a在第一區102中所佔的面積比例小於其在相鄰的第二區104中所佔的面積比例。換言之,經圖案化的光阻層106a在第一區102中單位面積上所佔的面積小於其在第二區104中單位面積上所佔的面積。詳細而言,在本實施例中,第二區104中不具有第一開口108,而第一區102中則具有密集排列的第一開口108。因此,以0.1 x 0.1mm2
的單位面積來看,經圖案化的光阻層106a在第二區104中單位面積上所佔的面積即為0.1 x 0.1mm2
,而其在第一區102中單位面積上所佔的面積則是0.1 x 0.1mm2
扣除第一開口108的面積後所剩的面積。
第二開口110位於第一區102與第二區104之間。第二開口110相鄰於第一區102中沿著第一方向D1排列的多個第一開口108而延伸。此外,第一區102中的每一第一開口108的面積小於第二開口110的面積。在本實施例中,第一區102包含第一區102a與第一區102b,分別鄰近晶片區C的兩個相對長邊。第二區104位於第一區102a與第一區102b之間,第二開口110a位於第一區102a與第二區104之間,第二開口110b位於第一區102b與第二區104之間。第二開口110a與第二開口110b分別相鄰於第一區102a與第一區102b中沿著第一方向D1排列的多個第一開口108而延伸。在本實施例中,第二開口110a與第二開口110b可分別具有一些間隔G1與間隔G2,使第二開口110a與第二開口110b分別形成間斷的多條線段。藉由間隔G1與間隔G2分別斷開連續的第二開口110a與第二開口110b,可避免形成過長的第二開口110。過長的第二開口110會使第二開口110與相鄰的第一開口108之間的經圖案化的光阻層106a的長度與寬度差異過大,猶如形成一連續的長光阻,由於長光阻的膨脹效應較大,極易導致該處的經圖案化的光阻層106a變形或產生中央塌陷的問題。除此之外,間隔G1與間隔G2的設置位置可呈錯位排列,也就是間隔G1與間隔G2在垂直晶片區C長邊方向的投影不會重疊。當間隔G1與間隔G2位置相互對應時,經圖案化的光阻層106a在間隔G1、第二區104及間隔G2形成了垂直晶片區C長邊方向的長光阻。因此,使間隔G1與間隔G2錯位排列可避免產生膨脹效應較大的長光阻,進而降低經圖案化的光阻層106a於該處產生變形的機率。
請參照圖1C,於多個第一開口108中形成多個導電凸塊112,且在第二開口110中形成擬凸塊114。之後,移除經圖案化的光阻層106a。在一些實施例中,可同時形成導電凸塊112與擬凸塊114。換言之,導電凸塊112的材料及形成方法可分別與擬凸塊114的材料及形成方法相同。舉例而言,導電凸塊112與擬凸塊114的材料可包括金屬、合金或金屬化合物。金屬可包括金、銀或銅。此外,導電凸塊112與擬凸塊114的形成方法可包括電解電鍍法、化學電鍍法等。在其他實施例中,可在不同的步驟中形成導電凸塊112與擬凸塊114。換言之,導電凸塊112的材料及形成方法可分別相異於與擬凸塊114的材料及形成方法。
然而,在烘烤固化經圖案化的光阻層106a及形成導電凸塊112與擬凸塊114的過程中所產生的熱能,會使經圖案化的光阻層106a受熱膨脹。由於經圖案化的光阻層106a在第二區104中所佔的面積比例大於其在第一區102中所佔的面積比例,故第二區104中經圖案化的光阻層106a的膨脹量大於其在第一區102中的膨脹量。如此一來,第二區104中經圖案化的光阻層106a受熱後會由第二區104朝向第一區102推擠。然而,第一區102中密集排列的第一開口108使得經圖案化的光阻層106a於第一區102中的結構猶如許多薄薄的光阻牆,當經圖案化的光阻層106a受熱後由第二區104朝向第一區102推擠時,這些光阻牆極易產生扭曲變形,進而導致光阻牆剝離而與下方的晶種層100之間產生空隙。藉由在第一區102與第二區104之間設置第二開口110,在經圖案化的光阻層106a受熱膨脹時,第二開口110可吸收經圖案化的光阻層106a從第二區104而來的推擠,避免第一區102中的光阻牆被推擠而扭曲變形。此外,由於第二開口110的面積大於第一開口108的面積,故第二開口110可承受較大的形變量。因此,可減少第一開口108在經圖案化的光阻層106a受熱膨脹時受到推擠而產生的形變。再者,由於在第一區102中經圖案化的光阻層106a的形變量降低,故晶種層100與經圖案化的光阻層106a之間因膨脹速率不同而產生的相對位移量也可降低。因此,可避免在晶種層100與經圖案化的光阻層106a之間產生空隙。如此一來,可避免鍍液滲鍍導致導電凸塊112延伸到此空隙中,而造成相鄰的導電凸塊112之間的間距縮短或相鄰的導電凸塊112短路的問題。此外,由於在形成導電凸塊112與擬凸塊114的過程中,第二開口110吸收第二區104中經圖案化的光阻層106a的推擠,故可能使第二開口110的輪廓受到扭曲,或使第二開口110呈現非平滑的輪廓。因此,後續形成在第二開口110中的擬凸塊114可具有扭曲或非平滑的輪廓(並未繪示)。
請參照圖1D,在一些實施例中,更可在移除經圖案化的光阻層106a之後移除被導電凸塊112與擬凸塊114所暴露出的晶種層100。移除部分晶種層100的方法可包括等向性蝕刻,例如是濕式蝕刻。至此,已形成本實施例的覆晶結構10。
接下來,以圖1D及圖1E來說明本實施例的覆晶結構10。覆晶結構10包括晶片(晶片區C)、多個導電凸塊112以及至少一擬凸塊114。
晶片(晶片區C)具有多個接墊P(請參考圖1A),且包括彼此相鄰的至少一第一區102與至少一第二區104。多個導電凸塊112設置於多個接墊P上。至少一第一區102中具有沿著第一方向D1排列的多個導電凸塊112。未被多個導電凸塊112覆蓋的區域在至少一第一區102中所佔的面積比例小於在至少一第二區104中所佔的面積比例。換言之,未被多個導電凸塊112覆蓋的區域在第一區102中單位面積上所佔的面積小於其在第二區104中單位面積上所佔的面積。至少一擬凸塊114設置於晶片(晶片區C)上,且位於至少一第一區102與至少一第二區104之間。至少一擬凸塊114相鄰於至少一第一區102中沿著第一方向D1排列的多個導電凸塊112而延伸。至少一第一區102中的每一導電凸塊112的面積小於至少一擬凸塊114的面積。在本實施例中,相鄰於至少一第一區102中沿著第一方向D1排列的多個導電凸塊112而延伸的至少一擬凸塊114為間斷的多條線段。
基於上述,在經圖案化的光阻層106a受熱膨脹時,第二開口110可吸收經圖案化的光阻層106a從至少一第二區104而來的推擠,進而避免至少一第一區102中的經圖案化的光阻層106a被推擠而扭曲變形。此外,由於第二開口110的面積大於各個第一開口108的面積,故第二開口110可承受較大的形變量。因此,可減少第一開口108受到推擠而產生的形變。如此一來,可避免相鄰的導電凸塊112間距縮短或是相鄰的導電凸塊112短路的問題。此外,更可降低晶種層100與經圖案化的光阻層106a之間因膨脹速率不同而產生的相對位移量,而避免在晶種層100與經圖案化的光阻層106a之間產生空隙。如此一來,可避免鍍液滲鍍導致導電凸塊112延伸到此空隙中,而造成相鄰的導電凸塊112之間的間距縮短或相鄰的導電凸塊112短路的問題。
圖2A至圖2B是依照本發明的另一實施例的一種形成覆晶結構的凸塊製程的立體示意圖。圖2C是圖2B的覆晶結構的上視示意圖。本實施例的覆晶結構20以及形成覆晶結構20的凸塊製程分別與圖1A至圖1E所示的覆晶結構10及形成覆晶結構10的凸塊製程相似。以下僅就差異處進行說明,相同或相似處則不再贅述。此外,相同的元件標號代表相同或相似的構件。
請參照圖2A與圖2B,本實施例的第一區102可包括第一區102a、第一區102b、第一區102c以及第一區102d。第二區104可包括第二區104a、第二區104b、第二區104c以及第二區104d。以第一區102a為例,經圖案化的光阻層106a在第一區102a中形成沿著第一方向D1排列的多個第一開口108,此外,第一開口108更沿著第二方向D2排列成三排。而第一方向D1與第二方向D2間的夾角θ大於0度且小於等於90度。在本實施例中,第二區104a、第二區104b以及第二區104c分別相鄰於第一區102a的三側。經圖案化的光阻層106a在第二區104a中不形成第一開口108,而在第二區104b及第二區104c中則分別形成一些第一開口108。在第一區102a中、第二區104b及第二區104c中的第一開口108暴露出接墊P所在位置。然而,第二區104b及第二區104c中第一開口108的數量遠小於第一區102a中第一開口108的數量。更詳細而言,在形成第一開口108之後,經圖案化的光阻層106a在第一區102a中所佔的面積比例小於其在第二區104a、第二區104b或第二區104c中所佔的面積比例。換言之,經圖案化的光阻層106a在第一區102a中所佔的面積比例小於其在第二區104a、第二區104b或第二區104c中所佔的面積比例。對應地,第二開口110可包括第二開口110a、第二開口110b與第二開口110c。第二開口110a位於第一區102a與不具有第一開口108的第二區104a之間,且第二開口110b及第二開口110c分別位於第一區102a與具有一些第一開口108的第二區104b及第二區104c之間。第二開口110a相鄰於第一區102a中沿著第一方向D1排列的第一開口108而延伸,而第二開口110b及第二開口110c則相鄰於沿著第二方向D2排列的第一開口108而延伸。此外,在本實施例中,第一區102a與晶片(晶片區C)邊緣之間也可形成第二開口110a。換言之,兩個第二開口110a、第二開口110b及第二開口110c環繞第一區102a的四周。如此一來,可在多個方向上降低第一區102a中的經圖案化的光阻層106a受到從相鄰的第二區104中的經圖案化的光阻層106a而來的推擠,進而避免第一區102a中的經圖案化的光阻層106a扭曲變形。
繼續以第一區102a為例,後續所形成的擬凸塊114包括擬凸塊114a、擬凸塊114b與擬凸塊114c。擬凸塊114a形成於第二開口110a內,擬凸塊114b形成於第二開口110b內,且擬凸塊114c形成於第二開口110c內。相應地,擬凸塊114a、擬凸塊114b及擬凸塊114c環繞第一區102a的四周。如此一來,可在多個方向上降低第一區102a中相鄰的導電凸塊112之間的間距縮短或是相鄰的導電凸塊112短路的問題。
此外,第二開口110a在第一方向D1上的延伸長度可大於相鄰的多個第一開口108在相同方向上分布的長度。換言之,第二開口110a的端部可延伸超過第一區102a中沿著第一方向D1排列的多個第一開口108(的最外側一個)。相同地,第二開口110b或第二開口110c在第二方向D2上的延伸長度也可大於相鄰的多個第一開口108在相同方向上分布的長度。也就是說,第二開口110b或第二開口110c的端部也可延伸超過第一區102a中沿著第二方向D2排列的多個第一開口108(的最外側一個)。如此一來,擬凸塊114a在第一方向D1上的延伸長度可大於相鄰的多個導電凸塊112在相同方向上分布的長度。擬凸塊114b或擬凸塊114c在第二方向D2上的延伸長度可大於相鄰的多個導電凸塊112在相同方向上分布的長度。再者,第二開口110a可為間斷的多條線段,避免形成過長的第二開口110a。過長的第二開口110a會使第二開口110a與相鄰的第一開口108之間的經圖案化的光阻層106a的長度與寬度差異過大,即形成一連續的長光阻,長光阻的膨脹效應較大,因此易導致該處的經圖案化的光阻層106a變形或產生中央塌陷的問題。除此之外,第二開口110中的至少一者(例如是第二開口110b)可選擇性地與其相鄰的至少一第一開口108連接。對應地,後續所形成的擬凸塊114中的至少一者(例如是擬凸塊114b)可與其相鄰的至少一導電凸塊112連接。因此,第二開口110b與相鄰的第一開口108之間的經圖案化的光阻層106a藉由兩者間的連接區段而切分為兩段,同樣可避免該處形成膨脹效應較大的長光阻,進而降低經圖案化的光阻層106a變形或中央塌陷的問題發生。
綜上所述,藉由在光阻層所佔面積比例較小的第一區與光阻層所佔面積比例較大的第二區之間設置第二開口,可使第二開口在光阻層烘烤固化及形成導電凸塊與擬凸塊的過程中吸收光阻層受熱而產生自第二區朝向第一區的推擠。且由於第二開口的面積大於各第一開口的面積,故第二開口可承受較大的形變量。因此,可減少在第一區中的第一開口受到推擠而產生的形變,也可降低第一區中的光阻層剝離而與下方結構之間產生空隙的機率。如此一來,可避免鍍液滲鍍導致相鄰的導電凸塊之間的間距縮短或相鄰的導電凸塊短路的問題。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、20‧‧‧覆晶結構
100‧‧‧晶種層
102、102a、102b、102c、102d‧‧‧第一區
104、104a、104b、104c、104d‧‧‧第二區
106‧‧‧光阻層
106a‧‧‧經圖案化的光阻層
108‧‧‧第一開口
110、110a、110b、110c‧‧‧第二開口
112‧‧‧導電凸塊
114、114a、114b、114c‧‧‧擬凸塊
C‧‧‧晶片區
D1‧‧‧第一方向
D2‧‧‧第二方向
G1、G2‧‧‧間隔
P‧‧‧接墊
W‧‧‧晶圓
θ‧‧‧夾角
圖1A至圖1D是依照本發明的一實施例的一種形成覆晶結構的凸塊製程的立體示意圖。 圖1E是圖1D的覆晶結構的上視示意圖。 圖2A至圖2B是依照本發明的另一實施例的一種形成覆晶結構的凸塊製程的立體示意圖。 圖2C是圖2B的覆晶結構的上視示意圖。
Claims (13)
- 一種凸塊製程,包括: 於晶圓上形成光阻層,所述晶圓包括多個晶片區,其中每一晶片區具有多個接墊,且每一晶片區包括彼此相鄰的至少一第一區與至少一第二區; 圖案化所述光阻層,以於每一晶片區中形成暴露出所述多個接墊的多個第一開口,以及於至少一晶片區中形成至少一第二開口,其中每一晶片區的所述至少一第一區中具有沿著一第一方向排列的多個所述第一開口,經圖案化的光阻層在所述至少一第一區中所佔的面積比例小於所述經圖案化的光阻層在相鄰的所述至少一第二區中所佔的面積比例,所述至少一第二開口位於所述至少一第一區與所述至少一第二區之間,且相鄰於所述至少一第一區中沿著所述第一方向排列的多個所述第一開口而延伸,所述至少一第一區中的每一第一開口的面積小於所述至少一第二開口的面積; 於所述多個第一開口中形成多個導電凸塊,且於所述至少一第二開口中形成至少一擬凸塊;以及 移除所述經圖案化的光阻層。
- 如申請專利範圍第1項所述的凸塊製程,其中在形成所述光阻層之前更包括在所述晶圓上形成晶種層,且在移除所述經圖案化的光阻層之後更包括移除被所述多個導電凸塊以及所述至少一擬凸塊所暴露的晶種層。
- 如申請專利範圍第1項所述的凸塊製程,其中所述至少一第二開口未暴露出所述多個接墊。
- 如申請專利範圍第1項所述的凸塊製程,其中所述經圖案化的光阻層在所述至少一第一區中的多個所述第一開口更沿著一第二方向排列成至少兩排,相鄰於所述第一區的所述至少一第二區包括兩個第二區,所述至少一第二開口包括兩個第二開口,所述兩個第二開口分別位於所述至少一第一區與所述兩個第二區之間,且分別相鄰於所述至少一第一區中沿著所述第一方向排列的多個所述第一開口以及沿著所述第二方向排列的多個所述第一開口而延伸,其中所述第一方向與所述第二方向間的夾角大於0度且小於等於90度。
- 如申請專利範圍第1項所述的凸塊製程,其中所述經圖案化的光阻層的所述至少一第二開口的端部延伸超過所述至少一第一區中沿著所述第一方向排列的多個所述第一開口。
- 如申請專利範圍第1項所述的凸塊製程,其中相鄰於所述至少一第一區中沿著所述第一方向排列的多個所述第一開口而延伸的所述至少一第二開口為間斷的多條線段。
- 如申請專利範圍第1項所述的凸塊製程,其中所述至少一第二開口環繞所述至少一第一區。
- 一種覆晶結構,包括: 一晶片,具有多個接墊,所述晶片上包括彼此相鄰的至少一第一區與至少一第二區; 多個導電凸塊,設置於所述多個接墊上,其中所述至少一第一區中具有沿著一第一方向排列的多個所述導電凸塊,未被所述多個導電凸塊覆蓋的區域在所述至少一第一區中所佔的面積比例小於在相鄰的所述至少一第二區中所佔的面積比例;以及 至少一擬凸塊,設置於所述晶片上,且位於所述至少一第一區與所述至少一第二區之間,其中所述至少一擬凸塊相鄰於所述至少一第一區中沿著所述第一方向排列的多個所述導電凸塊而延伸,且所述至少一第一區中的每一導電凸塊的面積小於所述至少一擬凸塊的面積。
- 如申請專利範圍第8項所述的覆晶結構,其中所述至少一擬凸塊與所述至少一第一區中的至少一導電凸塊連接。
- 如申請專利範圍第8項所述的覆晶結構,其中在所述第一區中的多個所述導電凸塊更沿著一第二方向排列成至少兩排,相鄰於所述第一區的所述至少一第二區包括兩個第二區,所述至少一擬凸塊包括兩個擬凸塊,所述兩個擬凸塊分別位於所述至少一第一區與所述兩個第二區之間,且分別相鄰於所述至少一第一區中沿著所述第一方向排列的多個所述導電凸塊以及沿著所述第二方向排列的多個所述導電凸塊而延伸,其中所述第一方向與所述第二方向間的夾角大於0度且小於等於90度。
- 如申請專利範圍第8項所述的覆晶結構,其中所述至少一擬凸塊的端部延伸超過所述至少一第一區中沿著所述第一方向排列的多個所述導電凸塊。
- 如申請專利範圍第8項所述的覆晶結構,其中相鄰於所述至少一第一區中沿著所述第一方向排列的多個所述導電凸塊而延伸的所述至少一擬凸塊為間斷的多條線段。
- 如申請專利範圍第8項所述的覆晶結構,其中所述至少一擬凸塊環繞所述至少一第一區。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106122272A TWI662633B (zh) | 2017-07-03 | 2017-07-03 | 凸塊製程與覆晶結構 |
CN201710815533.9A CN109216308B (zh) | 2017-07-03 | 2017-09-12 | 凸块工艺与覆晶结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106122272A TWI662633B (zh) | 2017-07-03 | 2017-07-03 | 凸塊製程與覆晶結構 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201907496A true TW201907496A (zh) | 2019-02-16 |
TWI662633B TWI662633B (zh) | 2019-06-11 |
Family
ID=64991416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106122272A TWI662633B (zh) | 2017-07-03 | 2017-07-03 | 凸塊製程與覆晶結構 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN109216308B (zh) |
TW (1) | TWI662633B (zh) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002231749A (ja) * | 2001-02-01 | 2002-08-16 | Casio Comput Co Ltd | 半導体装置およびその接合構造 |
TWI306636B (en) * | 2005-03-14 | 2009-02-21 | Au Optronics Corp | Chip with dummy bump |
JP2007019388A (ja) * | 2005-07-11 | 2007-01-25 | Seiko Epson Corp | 半導体装置及び半導体装置の実装方法 |
TWI292958B (en) * | 2005-11-11 | 2008-01-21 | Chipmos Technologies Inc | Flip chip package structure |
JP4116055B2 (ja) * | 2006-12-04 | 2008-07-09 | シャープ株式会社 | 半導体装置 |
TWI409917B (zh) * | 2009-01-23 | 2013-09-21 | Himax Tech Ltd | 降低翹曲之晶片佈局及其方法 |
JP2014082282A (ja) * | 2012-10-15 | 2014-05-08 | Sharp Corp | 半導体チップおよびそれを備えた表示パネル |
CN110071089A (zh) * | 2012-12-14 | 2019-07-30 | 台湾积体电路制造股份有限公司 | 用于半导体封装件的凸块结构及其制造方法 |
KR20150038842A (ko) * | 2013-10-01 | 2015-04-09 | 삼성디스플레이 주식회사 | 구동 칩, 이를 구비한 표시 장치 및 구동 칩 제조 방법 |
-
2017
- 2017-07-03 TW TW106122272A patent/TWI662633B/zh active
- 2017-09-12 CN CN201710815533.9A patent/CN109216308B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN109216308B (zh) | 2020-06-30 |
CN109216308A (zh) | 2019-01-15 |
TWI662633B (zh) | 2019-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI569388B (zh) | 使用矽之晶片級熱消散技術 | |
KR101208830B1 (ko) | 반도체 구조체 상에 분해능 이하의 정렬 마크를 제조하는 방법과, 그것을 포함하는 반도체 구조체 | |
TWI476880B (zh) | 用於積體電路之凸塊應力減輕層 | |
JP6366412B2 (ja) | パターン形成方法 | |
JP2009055022A (ja) | 半導体素子の製造方法 | |
JP2013247273A (ja) | 半導体装置の製造方法およびその方法により製造された半導体装置 | |
TWI699861B (zh) | 用於預防焊錫橋接之互連結構及相關系統及方法 | |
US10276535B2 (en) | Method of fabricating contacts of an electronic package structure to reduce solder interconnect stress | |
TWI662633B (zh) | 凸塊製程與覆晶結構 | |
TWI618214B (zh) | 具有重佈線路層的晶片結構 | |
TWI538015B (zh) | 半導體元件的製作方法 | |
JP2005354046A (ja) | 半導体装置の製造方法 | |
US11682647B2 (en) | Semiconductor package and method for manufacturing the same | |
JP6005853B2 (ja) | 半導体構造物(semiconductorconstruction)および半導体構造物を形成する方法 | |
JP2014072494A (ja) | 半導体装置及びその製造方法 | |
TWI793963B (zh) | 半導體裝置及其製造方法 | |
JP2004006930A (ja) | 半導体装置の製造方法 | |
TWI604588B (zh) | 封裝結構及其製造方法 | |
JP2009252954A (ja) | 半導体装置の製造方法 | |
TWI611514B (zh) | 熔絲元件及其形成方法 | |
JP2007149714A (ja) | 基板およびその形成方法および半導体装置 | |
JP6459690B2 (ja) | 電子部品及びその製造方法 | |
JP2014138017A (ja) | 半導体装置及びその製造方法 | |
JP2007180098A (ja) | 半導体装置及びその製造方法 | |
JP3038873B2 (ja) | 半導体装置の製造方法 |