TW201903869A - 乾蝕刻方法及乾式清潔方法 - Google Patents

乾蝕刻方法及乾式清潔方法 Download PDF

Info

Publication number
TW201903869A
TW201903869A TW107110191A TW107110191A TW201903869A TW 201903869 A TW201903869 A TW 201903869A TW 107110191 A TW107110191 A TW 107110191A TW 107110191 A TW107110191 A TW 107110191A TW 201903869 A TW201903869 A TW 201903869A
Authority
TW
Taiwan
Prior art keywords
etching
dry
patent application
gas
reaction
Prior art date
Application number
TW107110191A
Other languages
English (en)
Other versions
TWI770150B (zh
Inventor
高橋至直
深江功也
加藤惟人
Original Assignee
日商關東電化工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商關東電化工業股份有限公司 filed Critical 日商關東電化工業股份有限公司
Publication of TW201903869A publication Critical patent/TW201903869A/zh
Application granted granted Critical
Publication of TWI770150B publication Critical patent/TWI770150B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B5/00—Cleaning by methods involving the use of air flow or gas flow
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B7/00—Cleaning by methods not provided for in a single other subclass or a single group in this subclass
    • B08B7/0064—Cleaning by methods not provided for in a single other subclass or a single group in this subclass by temperature changes
    • B08B7/0071—Cleaning by methods not provided for in a single other subclass or a single group in this subclass by temperature changes by heating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B7/00—Cleaning by methods not provided for in a single other subclass or a single group in this subclass
    • B08B7/04—Cleaning by methods not provided for in a single other subclass or a single group in this subclass by a combination of operations
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/67034—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for drying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

本發明之課題在於提供選擇性蝕刻多晶矽(Poly-Si)或單晶矽、非晶矽(a-Si)等以矽為主要成分之膜的方法。此外，提供能夠不對裝置內部造成損傷而除去、清潔化學氣相沈積(CVD)裝置等進行成膜的裝置之試樣室內堆積、附著之以矽為主成分的堆積物、附著物的方法。 　　本發明之解決方法為同時把單氟鹵素間氣體(XF，在此，X為Cl、Br、I之中任一種)與一氧化氮(NO)導入進行蝕刻或成膜之裝置的內部，藉由以熱激發，使SiN或SiO2 之蝕刻速率降低，同時可以選擇性地且高速地蝕刻多晶矽或單晶矽、非晶矽等以矽為主成分之膜。此外，能夠不對裝置內部造成損傷而除去、清潔CVD裝置等進行成膜的裝置的內部所堆積、附著之以矽為主成分的堆積物、附著物。

Description

乾蝕刻方法及乾式清潔方法
本發明係關於利用藉著同時使用單氟鹵素間氣體與一氧化碳誘發的化學反應，進行乾蝕刻或者乾式清潔，關於以矽為主要成分的膜的選擇性加工，或者選擇性除去以矽為主要成分的堆積物之方法。
在最先進的半導體乾蝕刻進行數個nm以下的加工，但這樣微細化的加工藉由利用反應性高的氣體或電漿之乾蝕刻而對含有矽的膜與其他膜進行選擇性加工是非常重要的。例如，多晶矽(Poly-Si)於乾蝕刻作為硬遮罩使用，但在蝕刻後有必要除去不需要的多晶矽(Poly-Si)硬遮罩。此時，要求以僅選擇性蝕刻多晶矽，而不蝕刻下底之膜的方式來進行乾蝕刻。
另一方面，乾式清潔是為了除去在半導體製造或液晶面板的製造等所使用的成膜裝置(電漿化學氣相沈積(CVD)裝置、熱CVD裝置、濺鍍裝置等)的裝置內面所附著的藉由成膜產生的不要的堆積物而進行的，防止在製品因堆積物的剝離所產生的微粒的附著等污染，使裝置內面保持在清淨狀態之必要的步驟。乾式清潔通常為了提高生產率而使用反應性高的氣體，多以高速進行清潔，但反應性很高會成為裝置內部腐蝕或損傷的原因。
於乾蝕刻要使選擇性提高的場合，或是於乾式清潔要減輕對裝置的腐蝕或損傷的場合，多半使用與通常使用的氣體相比反應性較低的氣體。但是採用如此對應方式的場合，蝕刻速率變慢，清潔時間也變長的可能性很高，會導致製品製造的生產率降低。因此，採用對於以加工或除去為目的之對象物質呈現高反應性，而對其他的物質為反應性低，更具選擇性，或者是可以低損傷地進行蝕刻、清潔的氣體系是理想的。
為了解決這樣的問題，在專利文獻1揭示了把F2 與NO供給至真空室，利用所產生的FNO與F原子之中的F原子，而不使用電漿，在25℃以下之相對比較低的溫度，對SiO2 遮罩選擇性地乾蝕刻矽或者多晶矽的方法。
揭示於專利文獻1的方法，特徵為藉著利用與本發明接近的化學反應(F2 +NO→F+FNO)，而不使用因UV光或離子、電子而對裝置造成損傷的電漿，此外，程序為低溫，所以不容易對裝置內部或被處理基板造成不要的損傷。但是，專利文獻1使用反應性非常高的危險的F2 ，而F2 與NO的反應為放熱反應，在要求蝕刻等的精密控制的製程部會有必須要有複雜的控制機構之疑慮。
實際上，在專利文獻2揭示了因為根據F2 與NO的反應之發熱與產生的F原子與FNO會對成膜裝置內部造成損傷，所以把除去反應的發熱能量之後的反應氣體導入成膜裝置內部之方法。在專利文獻2揭示的方法，對成膜裝置內部造成的損傷是可以抑制的，但在導入此方法時，必須要新設供除去F2 與NO反應之發熱能量之用的機構之系統，要導入既有的成膜裝置的會有困難。
此外，在先前的發明使用藉由F2 與NO的反應產生的反應性高的F原子，可以把矽或SiN進行蝕刻、清潔，但F原子反應性高，例如在相對於矽選擇性蝕刻SiN的場合，如揭示於專利文獻3的，有必要在狹窄的範圍內精密控制溫度條件。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特許第5888674號公報 　　[專利文獻2]日本特開2014-170786號公報 　　[專利文獻3]日本特開2014-236055號公報 [非專利文獻]
[非專利文獻1]ECS Journal of Solid State Science and Technology, 4 (6) N5041-N5053 (2015)
[發明所欲解決之課題]
揭示於專利文獻1、專利文獻2、專利文獻3的發明藉由F2 與NO的反應可以使矽在低溫度下高速地蝕刻、或者清潔，所以對於程序時間的縮短、或不適於高溫條件的製程來說是非常有效的。此外，可以不使用電漿而產生反應活性高的F原子，所以不會產生起因於電漿的UV光、離子、電子，不會對基板或裝置帶來不必要的能量，從容易與F原子反應者優先發生反應。結果，不會對基板或裝置造成損傷，可以選擇性進行蝕刻或清潔。
但是，在先前的發明使用反應性非常高的F2 。使用反應性如此高的氣體的製程的運用伴隨著非常高的危險性。接著，也有因F2 與NO的反應之發熱導致配管或裝置內部腐蝕的可能性，有必要抑制反應的發熱，或是導入除去發熱能量的機構。如以上所述，進行實際上使用F2 與NO的蝕刻、清潔的場合，必須要有設備的安全對策，或是裝置的改良等設備投資。
此外，藉由F2 與NO反應產生的F原子對矽呈現高反應性，但是與其它的SiN或SiO2 等含矽的膜也會反應，所以為了選擇性的僅把矽予以蝕刻或清潔，必須要有正確的溫度控制。
本發明提供藉著使用XF(X為Cl、Br、I之中任一種鹵素元素，以下相同)表示的單氟鹵素間氣體與一氧化氮(NO)而解決從前的使用F2 與NO的蝕刻、清潔所具有的課題，提供選擇性蝕刻含有以矽為主要成分的膜的方法，或者清潔含有以矽為主成分的附著物乃至於堆積物而不會對成膜裝置內部造成損傷的方法。 [供解決課題之手段]
本案發明人等，為了達成前述目的經過銳意檢討的結果，發現要以更為簡便的方法，把以矽為主要成分的薄膜、堆積物、附著物等，以不會對蝕刻或成膜的裝置內部造成腐蝕或損傷地將其選擇性乾蝕刻，或者進行乾式清潔，有效的方法是以適切的比例混合以XF表示之單氟鹵素間氣體與NO，在加熱條件下使用，從而完成本發明。
根據本發明的話，提供以下的態樣。 　　[1]一種乾蝕刻方法，其特徵為同時把以XF(X為Cl、Br、I之中任一種鹵素元素)表示的單氟鹵素間氣體與一氧化氮(NO)導入蝕刻裝置之反應室內部，藉由熱誘發蝕刻對象與XF及NO之反應。 　　[2]一種乾蝕刻方法，其特徵為混合以XF(X為Cl、Br、I之中任一種鹵素元素)表示的單氟鹵素間氣體與一氧化氮(NO)，藉由加熱誘發XF及NO之化學反應，將產生的激發態物種供給至蝕刻裝置內部。 　　[3]一種乾式清潔方法，其特徵為同時把以XF(X為Cl、Br、I之中任一種鹵素元素)表示的單氟鹵素間氣體與一氧化氮(NO)導入成膜裝置之反應室內部，藉由熱誘發清潔對象與XF及NO之反應。 　　[4]一種乾式清潔方法，其特徵為混合以XF(X為Cl、Br、I之中任一種鹵素元素)表示的單氟鹵素間氣體與一氧化氮(NO)，藉由加熱誘發XF及NO之化學反應，將產生的激發態物種供給至成膜裝置內部。 　　[5]如[1]或[2]記載之乾蝕刻方法或[3]或[4]記載之乾式清潔方法，其中混合以XF(X為Cl、Br、I之中任一種鹵素元素)表示的單氟鹵素間氣體與一氧化氮(NO)之比例在體積比或流量比為XF：NO=1：Y的場合，Y滿足0＜Y＜2。 　　[6]如[1]或[2]記載之乾蝕刻方法或[3]或[4]記載之乾式清潔方法，其中單氟鹵素氣體為ClF。 　　[7]如[1]記載之乾蝕刻方法，其中乾蝕刻時之蝕刻裝置的反應室內部的溫度或蝕刻對象的溫度為20～700℃。 　　[8]如[3]記載之乾式清潔方法，其中乾式清潔時之成膜裝置內部的溫度或反應裝置壁表面的溫度為20～700℃。 　　[9]如[2]記載之乾蝕刻方法或[4]記載之乾式清潔方法，其中以XF(X為Cl、Br、I之中任一種鹵素元素)表示的單氟鹵素間氣體與一氧化氮(NO)之混合物的加熱溫度為20～700℃。 　　[10]如[1]記載之乾蝕刻方法，其中藉著把蝕刻裝置反應室內部或蝕刻對象調節為20～700℃，使構成元素的90%以上為Si、Ge、Al、W、Ti、Hf之任一之膜，或者構成元素的90%以上為Si、Ge、Al、W、Ti、Hf之中2種以上的元素所構成之膜，對Si、Ge、Al、W、Ti、Hf分別的氧化物、氮化物進行選擇性蝕刻。 　　[11]如[3]記載之乾式清潔方法，其中藉著把成膜裝置內部或者成膜裝置內部之壁的溫度調節為20～700℃，使構成元素的70%以上為Si、Ge、Al、W、Ti、Hf之任一之附著物或堆積物，或者構成元素的70%以上為Si、Ge、Al、W、Ti、Hf之中2種以上的元素所構成之附著物或堆積物，不腐蝕、不劣化地除去、清潔構成裝置之材質。 　　[12]如[2]記載之乾蝕刻方法或[4]記載之乾式清潔方法，其中藉著使以XF(X為Cl、Br、I之中任一種鹵素元素)表示的單氟鹵素間氣體與一氧化氮(NO)之混合物的加熱溫度為20～700℃，誘發以下式1之化學反應， 　　(式1) XF + NO → X + FNO 　　供給產生之X(X為Cl、Br、I之中任一種鹵素元素)原子以及亞硝醯氟(FNO)。 　　[13]如[1]或[2]記載之乾蝕刻方法或[3]或[4]記載之乾式清潔方法，其中藉著對XF(X為Cl、Br、I之中任一種鹵素元素)與一氧化氮(NO)，使用N2 、Ar、He、Kr、Xe及CO2 構成的群所選擇之至少1種反應性低的氣體進行稀釋，而進行乾蝕刻之蝕刻速率、蝕刻選擇性之控制，抑制乾蝕刻方法或乾式清潔之清潔時間、成膜裝置內部之腐蝕或者損傷。 [發明之效果]
根據本發明，提供可以解消從前的乾蝕刻方法或乾式清潔方法之問題，不使用電漿，不會對基板或成膜裝置內部造成損傷，可以選擇性、控制性良好地蝕刻或者清潔以矽為主成分的膜或堆積物之乾蝕刻方法，或者乾式清潔方法。 　　本發明之乾蝕刻方法及乾式清潔方法可達成以下的效果。 　　(1)使用與F2 相比反應性較低的以XF表示的單氟鹵素間氣體，所以比較安全。 　　(2)以XF表示的單氟鹵素間氣體與一氧化氮(NO)如F2 與NO的反應那樣僅僅混合反應就會進行，但沒有像F2 與NO的反應那樣激烈發熱，具有容易控制的特徵。因此，不需要除去發熱能量的機構，不用追加具有加熱機構的蝕刻裝置，或者在成膜裝置追加新的機構，能夠以既存的狀態進行運用。 　　(3)因為使用藉由以XF表示的單氟鹵素間氣體與一氧化氮(NO)的反應產生的X原子，即使在高溫度也不會與SiN或SiO2 反應，可以選擇性蝕刻或者清潔僅以矽為主要成分的膜或是堆積物而已。 　　(4)除了矽以外，可以使Al或Hf等、與F原子反應的話會形成沸點非常高的化合物、蝕刻或清潔困難的金屬材料、或是與X原子反應而形成揮發性高的化合物之W、Ti、金屬材料、SiGe或WSi那樣的材料，相對於SiO2 或SiN、金屬材料之氧化物或氮化物進行選擇性蝕刻或清潔。 　　(5)藉由以XF表示的單氟鹵素間氣體與一氧化氮(NO)之反應產生的X原子反應活性高，即使在20℃也與(4)所記載的材料反應，可以除去蝕刻裝置或成膜裝置內的難以加熱之處所堆積的堆積物。 　　(6)因為是選擇性非常高的蝕刻、清潔方法，所以對基板或裝置不會造成不必要的損傷，提高半導體裝置或其他裝置的製造的生產率，同時可以延長製造裝置壽命。 　　(7)因為是控制性高的蝕刻、清潔方法，所以製程中產生局部高溫處所的場合，也不會引起過剩的反應，可以進行均勻的加工，可以抑制損傷。
本發明之乾蝕刻方法，或乾式清潔方法所使用的以XF表示之單氟鹵素間氣體純度以80vol%(體積百分比，以下同)以上為佳，90vol%以上為特佳。
混合於以XF表示的單氟鹵素間氣體之一氧化氮(NO)的比例以體積比或流量比為XF：NO=1：Y的場合，Y滿足0＜Y＜2為佳，進而藉著在0.5＜Y≦1之範圍， 　　XF + NO → X + FNO 　　之反應可效率佳地進行所以特佳。NO比例多的場合會發生X原子的濃度被稀釋的場合，或是產生不太具有反應活性的XNO，蝕刻或清潔的效率降低。NO比例少的場合，會因XF而進行過剩的反應，使得反應的控制或選擇性反應變得困難。
在本發明，藉著把N2 、He、Ar、Kr、Xe、CO2 等適當的惰性氣體作為稀釋氣體使用，在以XF表示的單氟鹵素間氣體與一氧化氮(NO)之反應、XF與NO反應產生的X原子與Si、W、Al等與X反應而形成具有揮發性的化合物之元素為主要成分之膜、或者堆積物之反應，可以抑制過剩的反應，進行控制性更為良好的蝕刻或者清潔，所以較佳。稀釋氣體以XF濃度成為5～50vol%的方式混合為佳，以XF濃度成為5～30vol%的方式混合為特佳。
本發明之乾蝕刻方法，或者乾式清潔方法因為藉由以XF表示的單氟鹵素間氣體與一氧化氮(NO)的反應而產生的X原子反應活性很高，所以即使在20℃下與被蝕刻材料或被清潔材料之反應也會進行，產生揮發物質，可以除去這些物質，但為了促進揮發物質的生成反應，使產物效率佳地揮發、除去，會有把蝕刻裝置或清潔裝置的氛圍、成為蝕刻對象的基板、裝置的壁面等加熱到100℃以上的場合。反應溫度低的場合反應為和緩，所以在被要求控制性的場合是較佳的。被要求蝕刻速率或清潔時間的縮短的場合，藉由反應產生的化合物的沸點較高的場合，以20℃以上的溫度實施為較佳，以100℃以上的溫度實施為更佳，但是成為700℃以上的話，反應的控制變得困難，所以在700℃以下進行為較佳，而以400℃以下，特別以300℃以下進行為更佳。本發明之方法，可知在700℃以下的溫度，可以呈現與使用XF、F2 、ClF3 之從前的方法同等或者更佳的效果。特別是對於使用XF之從前的方法，本發明的方法不論在哪個溫度都可以呈現出高性能，發揮與F2 、ClF3 等反應性高的氣體同等或者更佳的性能。
本發明之乾蝕刻方法，或者乾式清潔方法，導入以XF表示的單氟鹵素間氣體與一氧化氮(NO)，以及由N2 、He、Ar、Kr、Xe、CO2 之中選擇的惰性氣體，以使蝕刻裝置，或者成膜裝置內部成為0.001～760Torr的壓力的方式進行調節，可以使XF與NO反應產生的X原子與被蝕刻材料或者被清潔材料效率佳地反應。特別是藉著使壓力為0.001～300Torr，即使沸點高蒸氣壓低的反應產物也可以效率佳地排出至裝置外所以較佳。 [實施例]
以下，藉由實施例及比較例進而詳細說明本發明，但本發明並不以這些為限。 　　以下之例，使用圖1記載之熱CVD裝置來進行。於圖1之裝置，設有供確保對試樣進行CVD處理的空間之用的處理容器，於此處理容器，被連接著流體可流通之配管。如圖1所示，此配管始於XF供給線，NO供給線合流於XF供給線，進而在其下游有惰性氣體線(N2 管線)合流，以對處理容器供給XF、NO及惰性氣體的混合物的方式設計的。於各管線設有質量流量控制器，可以針對各管線調節氣體的流量。搭載試樣之台以及處理空間可進行溫度調節。於處理容器，也設有供排放反應後的氣體之排氣線。其他事項、裝置規格如下。 　　裝置的材質(真空室壁：石英，配管及其他：SUS306、承受器、加熱部：Ni) 　　反應室的尺寸(直徑：φ222mm、高度：200mm) 　　加熱方式(電阻加熱)
[實施例1] 　　分別把於矽基板上被成膜100nm的SiO2 進而於其上被成膜300nm之多晶矽(Poly-Si)的矽晶圓試樣、於矽基板上被成膜300nm之SiN的矽晶圓試樣、於矽基板上被成膜1000nm的SiO2 的矽晶源試樣分別設置於可個別加熱的真空裝置的處理容器內，單氟鹵素氣體使用ClF。把ClF與NO由分別的氣瓶通過質量流量控制器分別以100sccm的流量供給至處理容器內，同時使用N2 作為稀釋用惰性氣體以400sccm的流量供給。使裝置內部的溫度為100℃，壓力為100Torr，處理了30秒鐘。結果，多晶矽膜過度蝕刻，蝕刻速率為600.0nm/min以上，SiN膜之蝕刻速率為1.5nm/min，SiO2 膜之蝕刻速率為0.0nm/min。相對於SiN之多晶矽的選擇性為400.0以上，相對於SiO2 之多晶矽的選擇性為無限大。
[實施例2] 　　使用與實施例1同樣的多晶矽、SiN、SiO2 試樣，分別設置於可個別加熱的真空裝置之處理容器內，作為單氟鹵素氣體使用了ClF。把ClF與NO由分別的氣瓶通過質量流量控制器分別以100sccm的流量供給至處理容器內，同時使用N2 作為稀釋用惰性氣體以400sccm的流量供給。使裝置內部的溫度為200℃，壓力為100Torr，處理了30秒鐘。結果，多晶矽膜過度蝕刻，蝕刻速率為600.0nm/min以上，SiN膜之蝕刻速率為1.7nm/min，SiO2 膜之蝕刻速率為0.0nm/min。相對於SiN之多晶矽的選擇性為352.9以上，相對於SiO2 之多晶矽的選擇性為無限大。
[實施例3] 　　使用與實施例1同樣的多晶矽、SiN、SiO2 試樣，把分別的試樣設置於可個別加熱的真空裝置之處理容器內，作為單氟鹵素氣體使用了ClF。把ClF與NO由分別的氣瓶通過質量流量控制器分別以100sccm的流量供給至處理容器內，同時使用N2 作為稀釋用惰性氣體以400sccm的流量供給。使裝置內部的溫度為300℃，壓力為100Torr，處理了30秒鐘。結果，多晶矽膜過度蝕刻，蝕刻速率為600.0nm/min以上，SiN膜之蝕刻速率為1.2nm/min，SiO2 膜之蝕刻速率為12.9nm/min。相對於SiN之多晶矽的選擇性為500.0以上，相對於SiO2 之多晶矽的選擇性46.5以上。
[實施例4] 　　使用與實施例1同樣的多晶矽、SiN、SiO2 試樣，把分別的試樣設置於可個別加熱的真空裝置之處理容器內，作為單氟鹵素氣體使用了ClF。把ClF與NO由分別的氣瓶通過質量流量控制器分別以100sccm的流量供給至處理容器內，同時使用N2 作為稀釋用惰性氣體以400sccm的流量供給。使裝置內部的溫度為400℃，壓力為100Torr，處理了30秒鐘。結果，多晶矽膜過度蝕刻，蝕刻速率為600.0nm/min以上，SiN膜之蝕刻速率為24.9nm/min，SiO2 膜之蝕刻速率為0.0nm/min。相對於SiN之多晶矽的選擇性為24.1以上，相對於SiO2 之多晶矽的選擇性為無限大。
[比較例1] 　　使用與實施例1同樣的多晶矽、SiN、SiO2 試樣，把分別的試樣設置於可個別加熱的真空裝置之處理容器內，作為單氟鹵素氣體使用了ClF。把ClF由氣瓶通過質量流量控制器以100sccm的流量供給至處理容器內，同時使用N2 作為稀釋用惰性氣體以400sccm的流量供給。使裝置內部的溫度為100℃，壓力為100Torr，處理了30秒鐘。結果，多晶矽膜的蝕刻速率為2.0nm/min，SiN膜之蝕刻速率為1.2nm/min，SiO2 膜之蝕刻速率為0.0nm/min。相對於SiN之多晶矽的選擇性為1.7，相對於SiO2 之多晶矽的選擇性為無限大，但多晶矽的蝕刻速率與實施例1的結果相比為0.003倍以下。
[比較例2] 　　使用與實施例1同樣的多晶矽、SiN、SiO2 試樣，把分別的試樣設置於可個別加熱的真空裝置之處理容器內，作為單氟鹵素氣體使用了ClF。把ClF由氣瓶通過質量流量控制器以100sccm的流量供給至處理容器內，同時使用N2 作為稀釋用惰性氣體以400sccm的流量供給。使裝置內部的溫度為200℃，壓力為100Torr，處理了30秒鐘。結果，多晶矽膜的蝕刻速率為170.8nm/min，SiN膜之蝕刻速率為3.3nm/min，SiO2 膜之蝕刻速率為0.0nm/min。相對於SiN之多晶矽的選擇性為51.8，相對於SiO2 之多晶矽的選擇性為無限大，但多晶矽的蝕刻速率與實施例1的結果相比為0.285倍以下。
[比較例3] 　　使用與實施例1同樣的多晶矽、SiN、SiO2 試樣，把分別的試樣設置於可個別加熱的真空裝置之處理容器內，作為單氟鹵素氣體使用了ClF。把ClF由氣瓶通過質量流量控制器以100sccm的流量供給至處理容器內，同時使用N2 作為稀釋用惰性氣體以400sccm的流量供給。使裝置內部的溫度為300℃，壓力為100Torr，處理了30秒鐘。結果，多晶矽膜的蝕刻速率為375.4nm/min，SiN膜之蝕刻速率為12.5nm/min，SiO2 膜之蝕刻速率為4.0nm/min。相對於SiN之多晶矽的選擇性為30.0，相對於SiO2 之多晶矽的選擇性93.9。多晶矽的蝕刻速率與實施例1的結果相比為0.626倍以下。
[比較例4] 　　使用與實施例1同樣的多晶矽、SiN、SiO2 試樣，把分別的試樣設置於可個別加熱的真空裝置之處理容器內，作為單氟鹵素氣體使用了ClF。把ClF由氣瓶通過質量流量控制器以100sccm的流量供給至處理容器內，同時使用N2 作為稀釋用惰性氣體以400sccm的流量供給。使裝置內部的溫度為400℃，壓力為100Torr，處理了30秒鐘。結果，多晶矽膜過度蝕刻，蝕刻速率為600.0nm/min以上，SiN膜之蝕刻速率為141.7nm/min，SiO2 膜之蝕刻速率為0.0nm/min。相對於SiN之多晶矽的選擇性為4.2以上，相對於SiO2 之多晶矽的選擇性為無限大。
[實施例5] 　　使用與實施例1同樣的多晶矽、SiN、SiO2 試樣，把分別的試樣設置於可個別加熱的真空裝置之處理容器內，作為單氟鹵素氣體使用了ClF。把ClF與NO由分別的氣瓶通過質量流量控制器分別以ClF：100sccm、NO：300sccm的流量供給至處理容器內，同時使用N2 作為稀釋用惰性氣體以400sccm的流量供給。使裝置內部的溫度為200℃，壓力為100Torr，處理了30秒鐘。結果，多晶矽膜的蝕刻速率為501.4nm/min，SiN膜之蝕刻速率為2.1nm/min，SiO2 膜之蝕刻速率為0.0nm/min。相對於SiN之多晶矽的選擇性為238.8，比實施例2還低。相對於SiO2 之多晶矽的選擇性為無限大。
[實施例6] 　　使用與實施例1同樣的多晶矽、SiN、SiO2 試樣，把分別的試樣設置於可個別加熱的真空裝置之處理容器內，作為單氟鹵素氣體使用了ClF。把ClF與NO由分別的氣瓶通過質量流量控制器分別以ClF：100sccm、NO：100sccm的流量供給至處理容器內，同時使用N2 作為稀釋用惰性氣體以400sccm的流量供給。使裝置內部的溫度為20℃，壓力為100Torr，處理了30秒鐘。結果，多晶矽膜的蝕刻速率為29.4nm/min，SiN膜之蝕刻速率為0.4nm/min，SiO2 膜之蝕刻速率為0.0nm/min。相對於SiN之多晶矽的選擇性為73.5，相對於SiO2 之多晶矽的選擇性為無限大。
[比較例5] 　　使用與實施例1同樣之多晶矽、SiN、SiO2 試樣，把分別的試樣設置於可個別加熱的真空處理裝置之處理容器內，替代單氟鹵素氣體而使用F2 ，把F2 與NO由分別的氣瓶通過質量流量控制器分別以100sccm的流量供給至處理容器內，同時使用N2 作為稀釋用惰性氣體以400sccm的流量供給。使裝置內部的溫度為200℃，壓力為100Torr，處理了30秒鐘。結果，多晶膜、SiN都過度蝕刻，多晶矽膜的蝕刻速率為600.0nm/min以上，SiN膜之蝕刻速率為600.0nm/min以上，SiO2 膜之蝕刻速率為24.2nm/min。相對於SiN之多晶矽的選擇性為不明，相對於SiO2 之多晶矽的選擇性24.8以上。
實施例、比較例之蝕刻速率與選擇性一覽地顯示於表1。
由實施例1～4，可知本發明的方法在700℃以下的溫度，多晶矽與SiN之選擇性、多晶矽與SiO2 之選擇性都很優異。特別是可知在100～300℃之溫度多晶矽與SiN之選擇性是安定的。 　　對比實施例1～4與比較例1～4的話，可知NO不存在的話，多晶矽的蝕刻速率在所有的溫度都降低，同時多晶矽的蝕刻速率隨著溫度而改變並不安定。因為如前所述，在NO比例少的場合，會因ClF而進行過剩的反應，使得控制變得困難的緣故。 　　由實施例5可知NO流量變多的話，多晶矽的蝕刻速率降低，但SiN的蝕刻速率不會大幅改變，所以多晶矽與SiN之選擇性降低。這是因為如前所述，NO比例多的場合會發生Cl原子的濃度被稀釋的場合，或是反應不太具有活性的ClNO，而蝕刻或清潔的效率降低的緣故。 　　由實施例6可知，本發明的方法在20℃的室溫也可以進行，多晶矽與SiN選擇性、多晶矽與SiO2 之選擇性都在充分實用的水準。 　　對比實施例2與比較例5的話，替代ClF而使用F2 的話，不僅多晶矽的蝕刻速率，連SiN的蝕刻速率也變高，所以多晶矽與SiN之選擇性降低。 　　如此，本發明的方法，在多晶矽與SiN選擇性及多晶矽與SiO2 之選擇性雙方都優異，而且在700℃以下的溫度範圍這些選擇性不依存於溫度而保持安定。與僅以從前使用的ClF作為蝕刻劑使用的場合(比較例1～4)，以及使用F2 與NO的組合的場合(比較例6)相比，可知特別是多晶矽與SiN之選擇性很優異。
圖1係於實施例使用之熱CVD裝置的概略圖。

Claims (13)

  1. 一種乾蝕刻方法，其特徵為 　　同時把以XF(X為Cl、Br、I之中任一種鹵素元素)表示的單氟鹵素間氣體與一氧化氮(NO)導入蝕刻裝置之反應室內部，藉由熱誘發蝕刻對象與XF及NO之反應。
  2. 一種乾蝕刻方法，其特徵為 　　混合以XF(X為Cl、Br、I之中任一種鹵素元素)表示的單氟鹵素間氣體與一氧化氮(NO)，藉由加熱誘發XF及NO之化學反應，將產生的激發態物種供給至蝕刻裝置內部。
  3. 一種乾式清潔方法，其特徵為 　　同時把以XF(X為Cl、Br、I之中任一種鹵素元素)表示的單氟鹵素間氣體與一氧化氮(NO)導入成膜裝置之反應室內部，藉由熱誘發清潔對象與XF及NO之反應。
  4. 一種乾式清潔方法，其特徵為 　　混合以XF(X為Cl、Br、I之中任一種鹵素元素)表示的單氟鹵素間氣體與一氧化氮(NO)，藉由加熱誘發XF及NO之化學反應，將產生的激發態物種供給至成膜裝置內部。
  5. 如申請專利範圍第1或2項之乾蝕刻方法或申請專利範圍第3或4項之乾式清潔方法，其中 　　混合以XF(X為Cl、Br、I之中任一種鹵素元素)表示的單氟鹵素間氣體與一氧化氮(NO)之比例以體積比或流量比計為XF：NO=1：Y的場合，Y成為0＜Y＜2。
  6. 如申請專利範圍第1或2項之乾蝕刻方法或申請專利範圍第3或4項之乾式清潔方法，其中 　　單氟鹵素氣體為ClF。
  7. 如申請專利範圍第1項之乾蝕刻方法，其中 　　乾蝕刻時之蝕刻裝置的反應室內部的溫度或蝕刻對象的溫度為20～700℃。
  8. 如申請專利範圍第3項之乾式清潔方法，其中 　　乾式清潔時之成膜裝置內部的溫度或反應裝置壁表面的溫度為20～700℃。
  9. 如申請專利範圍第2項之乾蝕刻方法或申請專利範圍第4項之乾式清潔方法，其中 　　以XF(X為Cl、Br、I之中任一種鹵素元素)表示的單氟鹵素間氣體與一氧化氮(NO)之混合物的加熱溫度為20～700℃。
  10. 如申請專利範圍第1項之乾蝕刻方法，其中 　　藉由把蝕刻裝置反應室內部或蝕刻對象調節為20～700℃，使構成元素的90%以上為Si、Ge、Al、W、Ti、Hf之任一之膜，或者構成元素的90%以上為由Si、Ge、Al、W、Ti、Hf之中2種以上的元素所構成之膜，對Si、Ge、Al、W、Ti、Hf分別的氧化物、氮化物選擇性地進行蝕刻。
  11. 如申請專利範圍第3項之乾式清潔方法，其中 　　藉由把成膜裝置內部或者成膜裝置內部之壁的溫度調節為20～700℃，使構成元素的70%以上為Si、Ge、Al、W、Ti、Hf之任一之附著物或堆積物，或者構成元素的70%以上為由Si、Ge、Al、W、Ti、Hf之中2種以上的元素所構成之附著物或堆積物，不腐蝕、不劣化構成裝置之材質地除去、清潔。
  12. 如申請專利範圍第2項之乾蝕刻方法或申請專利範圍第4項之乾式清潔方法，其中 　　藉由以XF(X為Cl、Br、I之中任一種鹵素元素)表示的單氟鹵素間氣體與一氧化氮(NO)之混合物的加熱溫度為20～700℃，誘發以下式1之化學反應， 　　(式1) XF + NO → X + FNO 　　供給產生之X(X為Cl、Br、I之中任一種鹵素元素)原子以及亞硝醯氟(FNO)。
  13. 如申請專利範圍第1或2項之乾蝕刻方法或申請專利範圍第3或4項之乾式清潔方法，其中為 　　藉由對XF(X為Cl、Br、I之中任一種鹵素元素)與一氧化氮(NO)，使用由N2 、Ar、He、Kr、Xe及CO2 所構成的群所選擇之至少1種反應性低的氣體進行稀釋，而進行乾蝕刻之蝕刻速率、蝕刻選擇性之控制之乾蝕刻方法，或為藉由前述稀釋抑制乾式清潔之清潔時間、成膜裝置內部之腐蝕或者損傷之乾式清潔方法。
TW107110191A 2017-03-27 2018-03-26 乾蝕刻方法及乾式清潔方法 TWI770150B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-061262 2017-03-27
JP2017061262 2017-03-27

Publications (2)

Publication Number Publication Date
TW201903869A true TW201903869A (zh) 2019-01-16
TWI770150B TWI770150B (zh) 2022-07-11

Family

ID=63675743

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107110191A TWI770150B (zh) 2017-03-27 2018-03-26 乾蝕刻方法及乾式清潔方法

Country Status (7)

Country Link
US (2) US11584989B2 (zh)
EP (1) EP3605587A4 (zh)
JP (1) JP6952766B2 (zh)
KR (1) KR102615363B1 (zh)
CN (1) CN110462790B (zh)
TW (1) TWI770150B (zh)
WO (1) WO2018181104A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11584989B2 (en) * 2017-03-27 2023-02-21 Kanto Denka Kogyo Co., Ltd. Dry etching method or dry cleaning method
JPWO2022259953A1 (zh) * 2021-06-09 2022-12-15
WO2023017696A1 (ja) * 2021-08-10 2023-02-16 昭和電工株式会社 エッチング方法及び半導体素子の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3457052B2 (ja) 1994-03-29 2003-10-14 関東電化工業株式会社 クリーニングガス組成物
TW487983B (en) 1996-04-26 2002-05-21 Hitachi Ltd Manufacturing method for semiconductor device
JPH10242130A (ja) 1996-04-26 1998-09-11 Hitachi Ltd プラズマ処理方法及び装置
JP2000265276A (ja) * 1999-01-12 2000-09-26 Central Glass Co Ltd クリーニングガス
US6368518B1 (en) * 1999-08-25 2002-04-09 Micron Technology, Inc. Methods for removing rhodium- and iridium-containing films
US6841141B2 (en) * 2002-09-26 2005-01-11 Advanced Technology Materials, Inc. System for in-situ generation of fluorine radicals and/or fluorine-containing interhalogen (XFn) compounds for use in cleaning semiconductor processing chambers
WO2005057681A1 (en) * 2003-07-22 2005-06-23 E.I. Dupont De Nemours And Company Process for removing an organic layer during fabrication of an organic electronic device and the organic electronic device formed by the process
US6953705B2 (en) * 2003-07-22 2005-10-11 E. I. Du Pont De Nemours And Company Process for removing an organic layer during fabrication of an organic electronic device
JP5470149B2 (ja) 2010-04-23 2014-04-16 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびクリーニング方法
JP5888674B2 (ja) 2012-02-28 2016-03-22 国立大学法人名古屋大学 エッチング装置およびエッチング方法およびクリーニング装置
JP2014170786A (ja) 2013-03-01 2014-09-18 Hitachi Kokusai Electric Inc クリーニング方法、半導体装置の製造方法、基板処理装置およびプログラム
JP6139986B2 (ja) 2013-05-31 2017-05-31 東京エレクトロン株式会社 エッチング方法
JP6242095B2 (ja) * 2013-06-28 2017-12-06 株式会社日立国際電気 クリーニング方法、半導体装置の製造方法、基板処理装置及びプログラム
JP6210039B2 (ja) * 2014-09-24 2017-10-11 セントラル硝子株式会社 付着物の除去方法及びドライエッチング方法
KR20160123575A (ko) * 2015-04-16 2016-10-26 삼성전자주식회사 전자 소자 제조 장치와 세정 방법 및 이를 이용한 전자 소자의 제조 방법
JP6788177B2 (ja) 2015-05-14 2020-11-25 セントラル硝子株式会社 ドライエッチング方法、ドライエッチング剤及び半導体装置の製造方法
JP6777851B2 (ja) * 2015-09-15 2020-10-28 セントラル硝子株式会社 ドライエッチング方法、半導体素子の製造方法及びチャンバークリーニング方法
CN108028187B (zh) * 2015-09-24 2022-06-07 东洋铝株式会社 膏状组合物及硅锗层的形成方法
US11195924B2 (en) * 2016-06-27 2021-12-07 Intel Corporation Broken bandgap contact
US11584989B2 (en) * 2017-03-27 2023-02-21 Kanto Denka Kogyo Co., Ltd. Dry etching method or dry cleaning method

Also Published As

Publication number Publication date
EP3605587A1 (en) 2020-02-05
JPWO2018181104A1 (ja) 2020-02-06
CN110462790A (zh) 2019-11-15
CN110462790B (zh) 2023-11-17
US11584989B2 (en) 2023-02-21
KR102615363B1 (ko) 2023-12-18
TWI770150B (zh) 2022-07-11
EP3605587A4 (en) 2020-12-30
JP6952766B2 (ja) 2021-10-20
US20230131072A1 (en) 2023-04-27
US20210108311A1 (en) 2021-04-15
KR20190133012A (ko) 2019-11-29
US11814726B2 (en) 2023-11-14
WO2018181104A1 (ja) 2018-10-04

Similar Documents

Publication Publication Date Title
US11814726B2 (en) Dry etching method or dry cleaning method
US20070117396A1 (en) Selective etching of titanium nitride with xenon difluoride
CN112154534A (zh) 控制金属污染的腔室的原位cvd和ald涂布
TW201804508A (zh) 用於在電漿處理腔室中之原位腔室清潔效率強化的電漿處理製程
JP2005354048A (ja) アルゴン希釈剤と一緒に高圧ｆ２プラズマを用いる高速エッチング
CN107112223B (zh) 硅化合物用蚀刻气体组合物及蚀刻方法
TWI475611B (zh) 選擇性蝕刻及二氟化氙的形成
JP2006324663A (ja) 汚染されたツール部品の清浄化方法
JP7396355B2 (ja) 金属除去方法、ドライエッチング方法、及び半導体素子の製造方法
JP2008060171A (ja) 半導体処理装置のクリーニング方法
JP2008031510A (ja) 成膜装置のクリーニング方法および成膜装置
JP2005101583A (ja) 成膜装置のクリーニング方法および成膜装置
JP4320389B2 (ja) Ｃｖｄチャンバーのクリーニング方法およびそれに用いるクリーニングガス
JP7367703B2 (ja) 付着物除去方法及び成膜方法
KR102237848B1 (ko) 반도체 제조 장치의 클리닝 방법
TWI807227B (zh) 附著物除去方法及成膜方法
JP2003144905A (ja) ガスクリーニング方法
JP3468412B2 (ja) クリーニングガス
TW202141646A (zh) 附著物除去方法及成膜方法
JP2002324784A (ja) クリーニングガス