TW201902205A - 攝影元件及攝影裝置 - Google Patents

攝影元件及攝影裝置 Download PDF

Info

Publication number
TW201902205A
TW201902205A TW107133191A TW107133191A TW201902205A TW 201902205 A TW201902205 A TW 201902205A TW 107133191 A TW107133191 A TW 107133191A TW 107133191 A TW107133191 A TW 107133191A TW 201902205 A TW201902205 A TW 201902205A
Authority
TW
Taiwan
Prior art keywords
circuit
pixel
signal
current
current source
Prior art date
Application number
TW107133191A
Other languages
English (en)
Other versions
TWI706674B (zh
Inventor
船水航
壽圓正博
駒井敦
Original Assignee
日商尼康股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商尼康股份有限公司 filed Critical 日商尼康股份有限公司
Publication of TW201902205A publication Critical patent/TW201902205A/zh
Application granted granted Critical
Publication of TWI706674B publication Critical patent/TWI706674B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/533—Control of the integration time by using differing integration times for different sensor regions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Abstract

攝影元件具備：第1讀出電路，其將藉由經光電轉換而成之電荷而產生之第1訊號讀出至第1訊號線；第1保持電路，其保持基於來自電源電路之電流之電壓；及第1電流源，其將藉由保持於上述第1保持電路之電壓而產生之電流供給至上述第1訊號線；且上述第1保持電路於未藉由上述第1讀出電路將上述第1訊號讀出至上述第1訊號線時，保持基於來自上述電源電路之電流之電壓。

Description

攝影元件及攝影裝置
本發明係關於一種攝影元件及攝影裝置。
已知有可對自像素讀出之訊號以單位像素單元或彙集有多個像素之單元為單位進行並行處理之攝影裝置(專利文獻1)。
先前技術文獻
專利文獻
專利文獻1：日本特開2012-244331號公報
根據第1態樣，攝影元件具備：第1讀出電路，其將藉由經光電轉換而成之電荷而產生之第1訊號讀出至第1訊號線；第1保持電路，其保持基於來自電源電路之電流之電壓；及第1電流源，其將藉由保持於上述第1保持電路之電壓而產生之電流供給至上述第1訊號線；且上述第1保持電路於未藉由上述第1讀出電路將上述第1訊號讀出至上述第1訊號線時，保持基於來自上述電源電路之電流之電壓。
1‧‧‧攝影裝置
6‧‧‧長秒時曝光設定部
12‧‧‧光電轉換部
30‧‧‧電流源
32‧‧‧記憶部
31‧‧‧基準電流源電路
100‧‧‧讀出電路
圖1係表示第1實施形態之攝影裝置1之構成之方塊圖。
圖2係表示第1實施形態之攝影元件3之構成之方塊圖。
圖3係表示第1實施形態之電流源30及記憶電路110之構成之電路圖。
圖4係表示第1實施形態之電流源電路部120之構成之電路圖。
圖5係表示第1實施形態之電流源電路部120之動作例之時序圖。
圖6(a)係表示第1實施形態之像素電路150之一部分、電流源電路50一部分、及基準電流源電路31之圖。(b)係表示第1實施形態之像素電路150之一部分、電流源電路50之一部分、及基準電流源電路31之連接關係之圖。
圖7係表示第1實施形態之攝影裝置1之長時間攝影時之動作例之時序圖。
圖8係表示第1實施形態之攝影裝置1之長時間攝影時之另一動作例之時序圖。
圖9係表示第2實施形態之攝影裝置1之連續攝影時之動作例之時序圖。
圖10係表示第2實施形態之攝影裝置1之連續攝影時之另一動作例之時序圖。
圖11係表示第2實施形態之攝影裝置1之連續攝影時之另一動作例之時序圖。
圖12係表示第3實施形態之攝影裝置1之動作例之時序圖。
(第1實施形態)
圖1係表示第1實施形態之攝影裝置1之構成之方塊圖。攝影裝置1具備光學系統2、攝影元件3、操作部4、控制部5、及長秒時曝光設定部6。光學系統2將來自被攝體之光射出至攝影元件3。攝影元件3對自光學系統2射出之光進行攝影，而產生例如圖像資料。控制部5對自攝影元件3輸出之圖像資料進行各種圖像處理。又，控制部5將用以控制攝影元件3之動作之控制訊號輸出至攝影元件3。再者，光學系統2亦可設為自攝影裝置1可裝卸。
操作部4具備如下等各種操作構件：釋放操作構件，其使攝影動作開始；變焦操作構件，其使光學系統2之變焦動作開始；及模式選擇操作構件，其選擇各種攝影模式。操作部4輸出基於各操作構件之操作之操作訊號。控制部5基於藉由操作部4輸出之操作訊號等而產生控制訊號，控制攝影元件3等攝影裝置1之各部。
長秒時曝光設定部6係設定長時間攝影(曝光)、例如1秒以上之曝光時間。長秒時曝光設定部6例如包含如下等構件：時間攝影之設定部，其係藉由釋放操作構件之壓下而開始曝光，且藉由釋放操作構件之再次壓下而結束曝光；閥攝影之設定部，其係藉由釋放操作構件之壓下而開始曝光，於壓下中繼續曝光，且藉由釋放操作構件之壓下結束而結束曝光；自動曝光運算部，其係基於被攝體亮度而自動地設定長秒時之曝光時間；手動長秒時曝光設定部，其係藉由手動操作而設定長秒時之曝光時間。
圖2係表示第1實施形態之攝影元件3之構成之方塊圖。攝影元件3具備配置成矩陣狀之多個像素10、控制像素10之像素控制部11、及電流源電路部120。像素控制部11具有電荷儲存時間控制部111、偏壓電壓預設部112、及偏壓電壓更新部113。
電荷儲存時間控制部111控制像素10之電荷儲存時間。偏壓電壓預設部112係基於與釋放操作構件之操作對應之操作訊號，而預設偏壓電壓(詳細情況係於下文敍述)。偏壓電壓更新部113產生用以使偏壓電壓更新之更新時序訊號(詳細情況係於下文敍述)。
為了方便說明，像素10係配置成8列×10行。即，像素10係於行方向(於圖2中縱方向)上配置有8個，且於列方向(於圖2中橫方向)上配置有10個。電流源電路部120具有與配置於1列之像素10之個數10數量相同之電流源電路50a-50j、及包含對多個電流源電路50供給基準電流之基準電流源I1之基準電流源電路31。
圖3係表示第1實施形態之像素10之構成之電路圖。攝影元件3具有多個像素10。像素10具有光電轉換部12及讀出電路100。光電轉換部12係於攝影元件3之攝影區域，配置成例如矩陣狀。光電轉換部12具有將入射之光轉換成電荷之光電轉換功能。光電轉換部12儲存經光電轉換而成之電荷。光電轉換部12例如藉由光電二極體而構成。讀出電路100將藉由利用光電轉換部12進行光電轉換而成之電荷而產生之像素訊號讀出至訊號線17。像素訊號例如構成圖像資料。讀出電路100具有傳輸部13、放出部14、浮動擴散區15、及輸出部16。
傳輸部13係藉由傳輸訊號TX而驅動，將利用光電轉換部 12進行光電轉換而成之電荷傳輸至浮動擴散區15。即，傳輸部13係於光電轉換部12與浮動擴散區15之間形成電荷傳輸路徑。輸出部16將藉由利用傳輸部13自光電轉換部12傳輸至浮動擴散區15之電荷而產生之像素訊號輸出至訊號線17。輸出部16係汲極端子、閘極端子及源極端子分別連接於電源VDD、浮動擴散區15及訊號線17之電晶體。放出部14係藉由重設訊號RST而驅動，而放出浮動擴散區15之電荷。浮動擴散區15係藉由利用放出部14放出電荷而被重設為基準電位。
電流源30係藉由訊號線17而連接於讀出電路100。電流源30供給用以供藉由讀出電路100讀出像素訊號之電流，該像素訊號係藉由利用光電轉換部12進行光電轉換而成之電荷而產生。具體而言，電流源30係汲極端子、閘極端子及源極端子分別連接於訊號線17、電流源電路50及接地(GND)之電晶體。電流源30將電流供給至讀出電路100之輸出部16。即，輸出部16係以電流源30作為負載電流源而構成源極隨耦器電路。電流源30係基於來自電流源電路50之電流，而產生供給至訊號線17之電流。又，電流源30之汲極端子與閘極端子連接。
其次，對像素10之攝影動作、即曝光動作進行說明。根據釋放操作構件之攝影開始訊號、即釋放訊號，電荷儲存時間控制部111將傳輸訊號TX及重設訊號RST設為高位準。藉由將傳輸電晶體M1及重設電晶體M2接通，而分別放出光電轉換部12之電荷及浮動擴散區15之電荷而使其等重設。若電荷儲存時間控制部111將傳輸訊號TX及重設訊號RST設為低位準(例如接地位準)而結束重設，則光電轉換部12開始與入射光對應之電荷之儲存、即開始曝光動作。
於特定之曝光時間後，電荷儲存時間控制部111將傳輸訊號TX設為高位準(例如電源VDD位準)。若傳輸電晶體M1接通，則於曝光時間內儲存於光電轉換部12之電荷被傳輸至浮動擴散區15。藉由傳輸至浮動擴散區15之電荷而產生之像素訊號係於藉由輸出部16被輸出至訊號線17之後，藉由類比/數位轉換電路(未圖示)被轉換成數位訊號。以此方式，電荷儲存時間控制部111藉由傳輸訊號TX及重設訊號RST而控制像素10之電荷儲存時間。
構成類比/數位轉換電路之一部分之比較器電路係將對像素訊號與基準訊號進行比較而產生之輸出訊號輸出至鎖存電路。鎖存電路係基於比較器電路之輸出訊號，而保持與自比較開始時起之經過時間對應之計數值。
圖4係表示第1實施形態之電流源電路部120之構成之電路圖。於圖4所示之例中，為了簡化說明，供給部130僅圖示有3個(供給部130A-供給部130C)。
基準電流源電路31具有基準電流源I1。基準電流源I1連接於電源VDD，輸出基準電流i1。供給部130輸出與自基準電流源I1輸出之基準電流i1對應之電流。
記憶電路110具有記憶部32及調節部33。記憶電路110(記憶電路110A-記憶電路110C)藉由記憶部32記憶基於自基準電流源I1輸出之基準電流i1之電壓。記憶部32連接於供給部130之閘極端子，且將所記憶(保持)之電壓供給至供給部130。
供給部130產生基於記憶部32所記憶之電壓之電流。記憶 部32例如藉由一電極連接於供給部130之閘極端子、另一電極連接於接地之電容器等電容元件而構成。記憶部32(記憶部32A-記憶部32C)於圖4所示之例中分別藉由電容器C1-電容器C3而構成。
調節部33調節自基準電流源電路31供給至記憶部32之電流。例如，以如下方式進行調節，即，於將基於自基準電流源I1輸出之電流之電壓記憶至記憶部32A之情形時，使自基準電流源I1供給至記憶部32B及記憶部32C之電流變得小於自基準電流源I1供給至記憶部32A之電流。
調節部33例如藉由連接基準電流源電路31與記憶部32之開關而構成。調節部33(調節部33A-調節部33C)係分別包含開關SWS(SWS1-SWS3)、開關SWD(SWD1-SWD3)、及開關SWO(SWO1-SWO3)而構成。
開關SWS(SWS1-SWS3)、開關SWD(SWD1-SWD3)及開關SWO(SWO1-SWO3)例如分別藉由電晶體而構成。開關SWS(SWS1-SWS3)、開關SWD(SWD1-SWD3)及開關SWO(SWO1-SWO3)係藉由利用像素控制部11輸出之控制訊號而控制。
圖5係表示第1實施形態之調節部33之動作例之時序圖。於圖5中，SWS1-SWS3、SWD1-SWD3、SWO1-SWO3表示自像素控制部11輸入至開關SWS(SWS1-SWS3)、開關SWD(SWD1-SWD3)及開關SWO(SWO1-SWO3)之控制訊號。又，縱軸表示自像素控制部11輸出之控制訊號之電壓位準，橫軸表示時刻。開關SWS(SWS1-SWS3)、開關SWD(SWD1-SWD3)及開關SWO(SWO1-SWO3)係於輸入之控制訊號為高位準之情形時接通，於輸入之控制訊號為低位準之情形時變為斷開。
於時刻t1，SWS1及SWD1變為高位準。藉由將開關SWD1接通，而供給部130A之閘極端子與汲極端子連接。由此，供給部130A變為二極體連接。進而，藉由將開關SWS1接通，而基準電流源I1、與供給部130A及記憶部32A之間連接。由此，對供給部130A及記憶部32A供給來自基準電流源I1之基準電流i1。
供給部130A之閘極源極間電壓Vgs變為基於基準電流i1及電流源30A之閾值電壓Vth1之值。施加於供給部130A之閘極端子之電壓Vg1變為與供給部130A之閘極源極間電壓Vgs對應之值，且變為基於基準電流i1及供給部130A之閾值電壓Vth1之電壓。記憶部32A係根據基準電流i1而記憶電壓Vg1。
於時刻t2，SWD1變為低位準。藉由將開關SWD1斷開，而基準電流源I1與記憶部32A之間之連接被解除。於記憶部32A，記憶供給部130A之閘極源極間電壓Vgs。藉由使開關SWD1先於開關SWS1斷開，可防止經由供給部130A而記憶於記憶部32A之電壓Vg1下降。
於時刻t3，SWS1變為低位準。藉由將開關SWS1斷開，而基準電流源I1與供給部130A之間之連接被解除。以下，同樣地，藉由將開關SWS2及開關SWD2接通，而基準電流源I1、與供給部130B及記憶部32B之間連接。由此，對供給部130B及記憶部32B供給來自基準電流源I1之基準電流i1。於時刻t4-時刻t5，開關SWD2及開關SWS2分別變為低位準。藉由分別將開關SWD2及開關SWS2斷開，而基準電流源I1與記憶部32B之間之連接被解除。於記憶部32B，記憶供給部130B之閘極源極間電壓Vgs。
於時刻t5，SWS3及SWD3變為高位準。藉由將開關SWS3及開關SWD3接通，而基準電流源I1、與供給部130C及記憶部32C之間連接。由此，對供給部130C及記憶部32C供給來自基準電流源I1之基準電流i1。於時刻t6-時刻t7，開關SWD3及開關SWS3分別變為低位準。藉由分別將開關SWD3及開關SWS3斷開，而基準電流源I1與記憶部32C之間之連接被解除。於記憶部32C，記憶供給部130C之閘極源極間電壓Vgs。
於時刻t8，SWO1-SWO3變為高位準。藉由將開關SWO1-開關SWO3接通，而供給部130A-供給部130C產生並輸出基於施加於各者之閘極端子之電壓Vg1-電壓Vg3之電流。
圖6(a)係表示第1實施形態之像素電路150之一部分、電流源電路50、及基準電流源電路31之電路圖。圖6(b)係表示第1實施形態之像素電路150之一部分、電流源電路50、及基準電流源電路31之連接關係之圖。
於圖6(b)所示之例中，表示8列×10行之像素電路150。各像素電路150係包含像素10、針對每個像素10而配置之電流源30、記憶基於來自電流源電路50之電流之電壓之第2記憶部132、開關SWS2、開關SWD2及開關SWO2而構成。多個像素電路150之個數係與攝影元件3之像素10之個數相同。多個電流源電路50之個數係與攝影元件3之像素電路150之行數相同。於圖6(b)中，由於像素電路150之行數為10，故而電流源電路50之個數表示為10(電流源電路50a-50j)。再者，調節部33亦可由開關SWS1、開關SWD1、開關SWO1、開關SWS2、開關SWD2、及開關SWO2構成。又，記憶電路110亦可由第1記憶部(亦稱為第1保 持電路)32、第2記憶部(亦稱為第2保持電路)132、調節部33、及供給部130構成。
其次，對電流源電路50與像素電路150之連接關係進行說明。於圖6(b)中，位於左端之電流源電路50a連接於位於左端之多個像素電路150a1、150a2、150a3、150a4、150a5、150a6、150a7、150a8。即，左端之電流源電路50a連接於左端行之多個像素電路150之各者。同樣地，左端行之電流源電路50a之相鄰之電流源電路50b連接於左端行之像素電路150a1-150a8之相鄰之行之多個像素電路150b1-150b8之各者。以下同樣地，位於右端之電流源電路50j係連接於右端行之多個像素電路150j1、150j2、150j3、150j4、150j5、150j6、150j7、150j8。
電流源電路50與像素電路150之連接係如圖6(a)所示般藉由將像素電路150之開關SWS2與電流源電路50之開關SWO1連接而進行。藉由該連接，像素電路150之第2記憶部132之電容器C1經由開關SWD2、SWS2及開關SWO1而連接於電流源電路50之供給部130。
圖6(b)所示之多個電流源電路50例如自左端之電流源電路50a朝向右端之電流源電路50j，依序藉由來自基準電流源I1之基準電流i1而對第1記憶部32之電容器C1進行充電。該電容器C1之充電係藉由開關SWS1及SWD1之接通斷開控制而進行。再者，該等開關SWS1及SWD1之接通斷開控制係與圖5所示之開關SWS1及SWD1之接通斷開控制、開關SWS2及SWD2之接通斷開控制、以及開關SWS3及SWD3之接通斷開控制同樣地進行。
藉由上述電容器C1之充電，而將基於基準電流i1之電壓記 憶(保持)至第1記憶部32。如此，若於所有電流源電路50a-50j中，基於基準電流i1之電壓之記憶結束，則所有電流源電路50a-50j之開關SWO1與圖5所示之開關SWO1-SWO3同樣地，同時被接通。藉由該開關SWO1，所有電流源電路50a-50j之供給部130變為能夠將基於基準電流i1之電流供給至像素電路150a-150j之狀態。供給部130供給藉由記憶於第1記憶部32之電壓而產生之電流。來自該電流源電路50之電流係與來自基準電流源I1之基準電流i1為相同之電流、或大致相同之電流。以此方式，各電流源電路50a-50j可產生基於基準電流源I1之基準電流i1之電流，並供給至像素電路150a-150j。
接著，最下列之多個像素電路150a1-150j1全部之開關SWS2、SWD2同時被接通。藉由該接通，於最下列之多個像素電路150a1-150j1中，第2記憶部132之電容器C1藉由來自各電流源電路50a-50j之供給部130之電流而同時被充電，且將電壓記憶(保持)於第2記憶部132。以此方式，最下列之多個像素電路150a-150j之第2記憶部132分別同時記憶基於來自多個電流源電路50a-50j之電流之電壓。
其後，自下方起第2列之多個像素電路150a2-150j2全部之開關SWS2、SWD2同時被接通，藉由各電流源電路50a-50j之電流，而同時記憶第2記憶部132之電壓。以下同樣地，於最上列之多個像素電路150a8-150j8之第2記憶部132，分別同時記憶基於來自電流源電路50a-50j之電流之電壓。第2記憶部132將所記憶之電壓(以下，記為偏壓電壓)供給至電流源30。於將電壓記憶於第2記憶部132之後，藉由將開關SWO2接通，而電流源30將基於第2記憶部132所記憶之偏壓電壓之電流供給至 訊號線17。
如上所述，電流源電路50a-50j係針對至最上列為止之各列，使像素電路150之第2記憶部132同時記憶電流源30之偏壓電壓，而於所有像素電路150預設偏壓電壓。
偏壓電壓預設部112係與釋放操作構件之釋放操作之開始對應地，於曝光動作開始之前，如上所述般使電流源電路部120驅動，而對所有像素電路150之電流源30之偏壓電壓進行初始設定、即預設(以下，記為總像素偏壓電壓預設)。
偏壓電壓更新部113係對藉由偏壓電壓預設部112所預設之偏壓電壓於曝光動作中進行再設定、即更新(以下，記為偏壓電壓更新)。再者，該更新動作係對所預設之偏壓電壓因第2記憶部132之電容器C1之漏電流等而變動之量進行補償者。由於更新動作係對偏壓電壓之變動量進行補償者，故而可以較預設時所需之時間更短之時間進行。
其次，對本實施形態之攝影裝置1之長時間攝影動作進行說明。長秒時曝光設定部6係藉由自動曝光運算部或手動長秒時曝光設定部，而設定例如5秒左右之長時間攝影。圖7係表示第1實施形態之攝影裝置1之長時間攝影時之動作例之時序圖。對應於釋放操作構件之釋放操作，電流源電路50a-50j被依序供給來自基準電流源I1之基準電流i1，而記憶基於基準電流i1之電壓。電流源電路50a-50j成為能夠供給基於基準電流i1之電流之狀態。
對各像素電路150，進行如下之初始設定，即，逐列地自電流源電路50a-50j供給電流，而使其等逐列地依序記憶偏壓電壓。若向所有 像素電路150之偏壓電壓之記憶、即總像素偏壓電壓預設完成，則於圖7所示之時刻t1，像素控制部11藉由重設訊號RST及傳輸訊號TX使重設電晶體M2及傳輸電晶體M1接通，而使各像素10之光電二極體及浮動擴散區15之電荷重設。於時刻t2，像素控制部11使重設結束，使曝光動作、即光電二極體之電荷儲存開始。
偏壓電壓更新部113係藉由曝光時間及曝光開始時刻，而算出曝光結束時刻、即像素訊號之讀出開始時刻。偏壓電壓更新部113係基於像素電路150之每列之更新時間及像素電路150之總列數，而算出所有像素電路150之更新所需時間。偏壓電壓更新部113進而基於像素訊號之讀出開始時刻及更新所需時間，而算出更新開始時刻。偏壓電壓更新部113係基於更新開始時刻，而於像素訊號之讀出即將開始之前，產生使所有像素電路150之偏壓電壓更新完成之更新時序訊號。
於時刻t3，於曝光動作中，像素控制部11基於更新時序訊號，而輸出使各電流源電路50及像素電路150之開關SWS、SWD、SWO驅動之控制訊號。各電流源電路50係針對像素電路150之各列而依序進行偏壓電壓更新。像素控制部11係於像素訊號之讀出即將開始之前，使電流源電路部120完成所有像素電路150之偏壓電壓之更新。於時刻t4，像素控制部11藉由傳輸訊號TX而讀出儲存於各像素10之光電二極體之電荷。
於如基於被攝體亮度而自動地設定曝光時間之情形、或藉由手動操作而設定曝光時間之情形等般預先決定曝光結束時刻之情形時，以於像素訊號之讀出即將開始之前結束所有像素電路150之更新之方式，進行更新動作。像素訊號之讀出係根據基於在該像素訊號之讀出即將開始之 前已被更新之偏壓電壓之電流而進行，因此，可提高像素訊號之讀出之精度。
圖8係表示第1實施形態之攝影裝置1之長時間攝影時之另一動作例之時序圖。長秒時曝光設定部6藉由時間攝影之設定部或閥攝影之設定部而設定長時間攝影。於圖8所示之例中，對藉由攝影者於曝光動作中決定曝光結束時刻之情形時之攝影裝置1之動作例進行說明。於圖8所示之例中，對應於像素10之電荷儲存之開始而逐列地進行更新動作，所有列之更新動作結束後，再次進行逐列之更新動作。
於圖8中，於總像素偏壓電壓預設之後，於時刻t1，像素控制部11使各像素10之光電二極體之電荷重設。於時刻t2，像素控制部11藉由使重設解除，而於各像素10中開始與入射光對應之電荷之儲存。
於圖8所示之例中，偏壓電壓更新部113產生更新時序訊號，該更新時序訊號係基於曝光開始時刻，針對像素電路150之每列依序進行選擇，並於選擇最上列之列之後，返回至最初之列而重複進行更新動作。於時刻t2，像素控制部11基於更新時序訊號而輸出控制訊號，針對像素電路150之每列依序進行偏壓電壓更新。
於時刻t3，若針對所有列之像素電路150而更新動作結束，則像素控制部11自最初之列起再次開始更新動作。對應於藉由攝影者決定曝光結束時刻，而於時刻t4，像素控制部11於使更新動作結束之後，讀出儲存於各像素10之光電二極體之電荷。
於上述實施形態中，作為攝影元件3所包含之像素訊號之讀出電路100之電流源而表示，但並不限定於此。電流源30亦能夠作為將像 素訊號轉換成數位訊號之類比/數位轉換電路之比較器電路之電流源、或除攝影元件3所包含之電子電路以外之其他源極隨耦器電路之電流源而應用。進而，電流源30亦能夠應用於除源極隨耦器電路以外之電子電路。
根據上述實施形態，可獲得以下作用效果。
(1)攝影元件3具備：第1讀出電路100，其將藉由經光電轉換而成之電荷而產生之第1訊號讀出至第1訊號線17；第1記憶電路110，其記憶基於來自基準電流源I1之電流i1之電壓；及第1電流源30，其將藉由記憶於第1記憶電路110之電壓而產生之電流供給至第1訊號線17；且第1記憶電路110於未藉由第1讀出電路100將第1訊號讀出至第1訊號線17時，記憶基於來自基準電流源I1之電流i1之電壓。如此，可根據像素訊號之讀出時序而使電壓記憶至第1記憶電路110。又，像素訊號之讀出係基於藉由在該像素訊號之讀出即將開始之前所記憶之電壓而產生之電流而進行，因此，可提高像素訊號之讀出之精度。
(第2實施形態)
於第2實施形態中，針對於藉由攝影裝置1進行連續攝影(連拍)之情形時之偏壓電壓之更新動作例而進行說明。第2實施形態之攝影裝置1係於圖1中，於第1實施形態之攝影裝置1追加有設定連續攝影模式之連續攝影設定部7之構成。圖9係表示第2實施形態之攝影裝置1之連續攝影時之動作例之時序圖。於圖9所示之例中，若基於操作構件之操作訊號等而藉由連續攝影設定部7設定為連續攝影模式，則針對每1圖框攝影而逐列地進行各像素電路150之偏壓電壓之更新。
對圖9所示之第2實施形態之攝影裝置1之動作例於以下進 行說明。若於連續攝影設定部7設定連續攝影模式之後，釋放操作構件被操作而輸出釋放訊號，則根據該釋放訊號而偏壓電壓預設部112如圖9所示般，與第1實施形態同樣地對所有像素電路150之偏壓電壓進行初始設定、即預設。於該所有像素電路150之偏壓電壓之預設結束後，像素控制部11於時刻t1，對各像素10之光電轉換部12之電荷及浮動擴散區15之電荷分別進行重設，並於時刻t2-t3進行第1圖框之攝影動作、即曝光(電荷儲存)動作及像素訊號之讀出動作。
若第1圖框之攝影結束，則於第1圖框之攝影結束時刻t3與第2圖框之攝影開始時刻t4之間，進行第1列之像素電路150a1-150j1之偏壓電壓之更新動作。以下同樣地，於第2圖框之攝影與第3圖框之攝影之間t5-t6，進行第2列之像素電路150a2-150j2之偏壓電壓之更新動作，於第3圖框之攝影與第4圖框之攝影之間t7-t8，進行第3列之像素電路150a3-150j3之偏壓電壓之更新動作。如此，於連續攝影之相鄰之圖框之攝影動作之間，逐列地進行像素電路150之偏壓電壓之更新動作直至連續攝影結束為止。
圖10係表示第2實施形態之攝影裝置1之連續攝影時之另一動作例之時序圖。於圖10所示之例中，若藉由連續攝影設定部7而設定為連續攝影模式，則針對每1圖框攝影而每3列地進行像素電路150之偏壓電壓之更新。
對圖10所示之攝影裝置1之動作例於以下進行說明。偏壓電壓預設部112根據釋放訊號而與第1實施形態同樣地對所有像素電路150之偏壓電壓進行預設。於所有像素電路150之偏壓電壓之預設結束後，像 素控制部11於時刻t1，對各像素10之光電轉換部12之電荷及浮動擴散區15之電荷分別進行重設，並於時刻t2-t3進行第1圖框之攝影動作。
若第1圖框之攝影結束，則於第1圖框之攝影結束時刻t3與第2圖框之攝影開始時刻t4之間，進行第1列之像素電路150a1-150j1、第2列之像素電路150a2-150j2、及第3列之像素電路150a3-150j3之偏壓電壓之更新動作。以下同樣地，於第2圖框之攝影與第3圖框之攝影之間t5-t6，進行第4列之像素電路150a4-150j4、第5列之像素電路150a5-150j5、及第6列之像素電路150a6-150j6之偏壓電壓之更新動作。如此，於連續攝影之相鄰之圖框之攝影動作之間，每數列地進行像素電路150之偏壓電壓之更新動作直至連續攝影結束為止。
圖11係表示第2實施形態之攝影裝置1之連續攝影時之另一動作例之時序圖。於圖11所示之例中，針對每1圖框攝影，同時進行2列像素電路150之偏壓電壓之更新。於第1實施形態中，對設置與像素電路150之行數相同數量之電流源電路50之例進行了說明，但於圖11所示之例中，設置與像素電路150之數列對應之電流源電路50。藉由設置與像素電路150之數列(例如2列)對應之個數之電流源電路50，而同時設定數列像素電路150之偏壓電壓。
對圖11所示之第2實施形態之攝影裝置1之另一動作例於以下進行說明。偏壓電壓預設部112根據釋放訊號，而與第1實施形態同樣地對所有像素電路150之偏壓電壓進行預設。於所有像素電路150之偏壓電壓之預設結束後，像素控制部11於時刻t1，對各像素10之光電轉換部12之電荷及浮動擴散區15之電荷分別進行重設，並於時刻t2-t3進行第 1圖框之攝影動作。
若第1圖框之攝影結束，則於第1圖框之攝影結束時刻t3與第2圖框之攝影開始時刻t4之間，同時進行第1列之像素電路150a1-150j1、及第2列之像素電路150a2-150j2之偏壓電壓之更新動作。以下同樣地，於第2圖框之攝影與第3圖框之攝影之間t5-t6，同時進行第3列之像素電路150a3-150j3、及第4列之像素電路150a4-150j4之偏壓電壓之更新動作。如此，於連續攝影之相鄰之圖框之攝影動作之間，進行對數列像素電路150之偏壓電壓同時進行更新之動作，直至連續攝影結束為止。
於上述實施形態中，作為攝影元件3所包含之像素訊號之讀出電路100之電流源而表示，但並不限定於此。電流源30亦能夠作為將像素訊號轉換成數位訊號之類比/數位轉換電路之比較器電路之電流源、或除攝影元件3所包含之電子電路以外之其他源極隨耦器電路之電流源而應用。進而，電流源30亦能夠應用於除源極隨耦器電路以外之電子電路。
根據上述實施形態，除了與第1實施形態相同之作用效果以外，可獲得以下作用效果。
(2)攝影裝置1具備設定連續攝影模式之連續攝影設定部7。如此，於連續攝影設定部7設定連續攝影模式之情形時，可於連續之攝影之間隔，使電壓記憶至多個記憶電路110。
(第3實施形態)
上述第1及第2實施形態之攝影裝置1之攝影元件3係於一個攝影動作中，曝光時間、即電荷儲存時間於所有像素10中相同。第3實施形態之攝影裝置1係具備可於一個攝影動作中針對每個像素10而變更曝光時間、 即電荷儲存時間之攝影元件3者。第3實施形態之攝影裝置1之其他構成係與第1及第2實施形態相同。
第3實施形態之攝影裝置1具有圖1及圖2所示之攝影元件3，該攝影元件3具備多個像素10，各像素10能夠針對每個像素10變更各者之電荷儲存時間。此種針對每個像素10之電荷儲存時間之變更係藉由電荷儲存時間控制部111而進行。再者，可針對每個像素10變更電荷儲存時間之攝影元件於國際公開之WO13/164915中公知，故而省略該像素及電荷儲存時間控制部之具體構成之例示及其說明。
攝影元件3係如上所述般能夠於一個攝影動作中，針對每個像素10而變更電荷儲存時間，但為了簡化說明，於以下之說明中，將攝影元件3之所有像素分成3個像素群組。第1像素群組之電荷儲存時間被控制為第1時間，第2像素群組之電荷儲存時間被控制為第2時間，第3像素群組之電荷儲存時間被控制為第3時間。
關於攝影元件3，自偏壓電壓預設動作之開始起至像素訊號之讀出動作之開始為止之時間係於所有像素10中相同。
其次，對第3實施形態之攝影裝置1之攝影動作進行說明。關於攝影元件3，例如，於第1像素群組對被攝體像之低亮度部分進行攝影、第2像素群組對被攝體之中亮度部分進行攝影、第3像素群組對被攝體像之高亮度部分進行攝影之情形時，例如，第1像素群組被設定為相對較大之第1電荷儲存時間，第2像素群組被設定為小於第1電荷儲存時間之第2電荷儲存時間，第3像素群組被設定為小於第2電荷儲存時間之第3電荷儲存時間。
若釋放操作構件被操作而輸出釋放訊號，則根據釋放訊號，而如圖12(a)-(c)所示般，偏壓電壓預設部112與第1實施形態同樣地，對所有像素電路150、即第1-第3像素群組之偏壓電壓進行預設。再者，圖12(a)係表示第1像素群組之偏壓電壓預設動作至讀出動作之時序圖，圖12(b)係表示第2像素群組之偏壓電壓預設動作至讀出動作之時序圖，圖12(c)係表示第3像素群組之偏壓電壓預設動作至讀出動作之時序圖。
於第1-第3像素群組中，於偏壓電壓之預設結束後，像素控制部11於時刻t1，對各像素10之光電轉換部12之電荷及浮動擴散區15之電荷分別進行重設。
於第1像素群組中，如圖12(a)所示般，於時刻t2，使重設結束，並使曝光動作、即光電二極體之電荷儲存開始。第1像素群組之偏壓電壓更新部113係與第1實施形態同樣地，算出像素訊號之讀出開始時刻及更新所需時間，並且基於像素訊號之讀出開始時刻及更新所需時間而算出更新開始時刻。偏壓電壓更新部113基於更新開始時刻，而進行所有像素電路150之偏壓電壓更新，直至像素訊號之讀出即將開始之前。於時刻t6，進行像素訊號之讀出動作。
於第2像素群組中，如圖12(b)所示般，於時刻t4，使重設結束，並使曝光動作、即光電二極體之電荷儲存開始。第2像素群組之偏壓電壓更新部113係與第1像素群組同樣地，基於像素訊號之讀出開始時刻及更新所需時間而算出更新開始時刻。偏壓電壓更新部113進而基於更新開始時刻，而進行所有像素電路150之偏壓電壓更新，直至像素訊號之讀出即將開始之前。於時刻t6，進行像素訊號之讀出動作。
於第3像素群組中，如圖12(c)所示般，於時刻t5，使重設結束，並使曝光動作、即光電二極體之電荷儲存開始。第3像素群組之偏壓電壓更新部113係與第1及第2像素群組同樣地，基於像素訊號之讀出開始時刻及更新所需時間而算出更新開始時刻。偏壓電壓更新部113進而基於更新開始時刻，而進行所有像素電路150之偏壓電壓更新，直至像素訊號之讀出即將開始之前。於第1-第3像素群組中，於時刻t6進行像素訊號之讀出動作。
根據上述實施形態，除了與第1實施形態相同之作用效果以外，可獲得以下作用效果。
(3)多個光電轉換部12之電荷儲存時間不同。如此，可分開設定各光電轉換部12之電荷儲存時間，並且根據像素訊號之讀出時序而使電壓記憶於各記憶電路110。
如下所述之變形亦為本發明之範圍內，亦能夠使一個或數個變形例與上述實施形態組合。
(變形例1)
攝影元件3可藉由1個半導體基板構成，亦可設為積層多個半導體基板而成之構成。攝影元件3例如具備：第1半導體基板，其設置有讀出電路100；及第2半導體基板，其設置有鎖存電路。
於上述實施形態及變形例中，作為攝影元件3所包含之像素訊號之讀出電路100之電流源而表示，但並不限定於此。電流源30亦能夠作為將像素訊號轉換成數位訊號之類比/數位轉換電路之比較器電路之電流源、或除攝影元件3所包含之電子電路以外之其他源極隨耦器電路之電流 源而應用。進而，電流源30亦能夠應用於除源極隨耦器電路以外之電子電路。
於上述內容中，對各種實施形態及變形例進行了說明，但本發明並不限定於該等內容。於本發明之技術性思想之範圍內可想到之其他態樣亦包含於本發明之範圍內。
上述實施形態及變形例亦包含如下所述之攝影元件及攝影裝置。
(1)一種攝影元件，其具備：第1讀出電路，其將藉由經光電轉換而成之電荷而產生之第1訊號讀出至第1訊號線；第1保持電路，其保持基於來自電源電路之電流之電壓；及第1電流源，其將藉由保持於上述第1保持電路之電壓而產生之電流供給至上述第1訊號線；且上述第1保持電路於未藉由上述第1讀出電路將上述第1訊號讀出至上述第1訊號線時，保持基於來自上述電源電路之電流之電壓。
(2)於(1)之攝影元件中，上述第1讀出電路具有儲存經光電轉換而成之電荷之第1光電轉換部，且上述第1保持電路係於藉由上述第1光電轉換部進行電荷之儲存時，保持基於來自上述電源電路之電流之電壓。
(3)於(2)之攝影元件中，具備：第2讀出電路，其將藉由經光電轉換而成之電荷而產生之第2訊號讀出至第2訊號線；第2保持電路，其保持基於來自上述電源電路之電流之電壓；及第2電流源，其將藉由保持於上述第2保持電路之電壓而產生之電流供給至上述第2訊號線；且上述第2保持電路係於未藉由上述第2讀出電路將上述第2訊號讀出至上述第2訊號線時，保持基於來自上述電源電路之電流之電壓。
(4)於(3)之攝影元件中，上述第1保持電路及上述第2保持電路之保持基於來自上述電源電路之電流之電壓之時序不同。
(5)於(3)或(4)之攝影元件中，上述第2讀出電路具有儲存經光電轉換而成之電荷之第2光電轉換部，上述第2保持電路係於藉由上述第2光電轉換部進行電荷之儲存時，保持基於來自上述電源電路之電流之電壓。
(6)於(5)之攝影元件中，上述第1保持電路及上述第2保持電路保持基於來自上述電源電路之電流之電壓，直至上述第1光電轉換部及上述第2光電轉換部之電荷儲存結束為止。
(7)於(6)之攝影元件中，上述第1光電轉換部及上述第2光電轉換部之電荷儲存時間不同。
(8)於(3)至(7)之攝影元件中，具備：第1比較器電路，其係將藉由上述第1讀出電路讀出至上述第1訊號線之上述第1訊號轉換成數位訊號之類比/數位轉換電路之比較器電路，且具有連接於上述第1訊號線且輸入上述第1訊號之輸入部；第1鎖存電路，其記憶藉由上述第1比較器電路之輸出結果而被轉換成數位訊號之上述第1訊號；第2比較器電路，其係將藉由上述第2讀出電路讀出至上述第2訊號線之上述第2訊號轉換成數位訊號之類比/數位轉換電路之比較器電路，且具有連接於上述第2訊號線且輸入上述第2訊號之輸入部；及第2鎖存電路，其記憶藉由上述第2比較器電路之輸出結果而被轉換成數位訊號之上述第2訊號；且上述第1鎖存電路及第2鎖存電路設置於與設置有上述第1讀出電路及上述第2讀出電路之第1半導體基板不同之第2半導體基板。
(9)於(8)之攝影元件中，上述第1半導體基板係藉由上述第2半 導體基板而積層。
(10)一種攝影裝置，其具備(1)至(9)之攝影元件。
又，上述實施形態及變形例亦包含如下所述之攝影元件及攝影裝置。
(1)一種攝影元件，其具備：第1讀出電路，其將藉由經光電轉換而成之電荷而產生之第1訊號讀出至第1訊號線；第1記憶電路，其記憶基於來自基準電流源之電流之電壓；及第1電流源，其將藉由記憶於上述第1記憶電路之電壓而產生之電流供給至上述第1訊號線；且上述第1記憶電路於未藉由上述第1讀出電路將上述第1訊號讀出至上述第1訊號線時，記憶基於來自上述基準電流源之電流之電壓。
(2)於如(1)之攝影元件中，具備儲存經光電轉換而成之電荷之第1光電轉換部，且上述第1記憶電路於藉由上述第1光電轉換部進行電荷之儲存時，記憶基於來自上述基準電流源之電流之電壓。
(3)於如(2)之攝影元件中，具備：第2讀出電路，其將藉由經光電轉換而成之電荷而產生之第2訊號讀出至第2訊號線；第2記憶電路，其記憶基於來自上述基準電流源之電流之電壓；及第2電流源，其將藉由記憶於上述第2記憶電路之電壓而產生之電流供給至上述第2訊號線；且上述第2記憶電路於未藉由上述第2讀出電路將上述第2訊號讀出至上述第2訊號線時，記憶基於來自上述基準電流源之電流之電壓。
(4)於如(3)之攝影元件中，上述第1記憶電路及上述第2記憶電路之記憶基於來自上述基準電流源之電流之電壓之時序不同。
(5)於如(3)或(4)之攝影元件中，具備儲存經光電轉換而成之電 荷之第2光電轉換部，且上述第2記憶電路於藉由上述第2光電轉換部進行電荷之儲存時，記憶基於來自上述基準電流源之電流之電壓。
(6)於如(5)之攝影元件中，上述第1記憶電路及上述第2記憶電路記憶基於來自上述基準電流源之電流之電壓，直至上述第1光電轉換部及上述第2光電轉換部之電荷儲存結束為止。
(7)於如(6)之攝影元件中，上述第1光電轉換部及上述第2光電轉換部之電荷儲存時間不同。
(8)於如(3)至(7)之攝影元件中，具備：第1比較器電路，其係將藉由上述第1讀出電路讀出至上述第1訊號線之上述第1訊號轉換成數位訊號之類比/數位轉換電路之比較器電路，且具有連接於上述第1訊號線且輸入上述第1訊號之輸入部；第1鎖存電路，其記憶藉由上述第1比較器電路之輸出結果而被轉換成數位訊號之上述第1訊號；第2比較器電路，其係將藉由上述第2讀出電路讀出至上述第2訊號線之上述第2訊號轉換成數位訊號之類比/數位轉換電路之比較器電路，且具有連接於上述第2訊號線且輸入上述第2訊號之輸入部；及第2鎖存電路，其記憶藉由上述第2比較器電路之輸出結果而被轉換成數位訊號之上述第2訊號；且上述第1鎖存電路及第2鎖存電路設置於與設置有上述第1讀出電路及上述第2讀出電路之第1半導體基板不同之第2半導體基板。
(9)於如(8)之攝影元件中，上述第1半導體基板係藉由上述第2半導體基板而積層。
(10)一種攝影裝置，其具備如(1)至(9)之攝影元件。
以下優先權基礎申請案之揭示內容係作為引用文而併入本 文中。
日本專利申請案2015年第195284號(2015年9月30日申請)

Claims (12)

  1. 一種攝影元件，其具備：第1比較器電路，用以將自第1像素讀出之第1訊號轉換成數位訊號；第1保持電路，保持基於來自電源電路之電流之電壓；及第1電流源，將藉由保持於前述第1保持電路之電壓而產生之電流供給至前述第1比較器電路，前述第1保持電路於未自前述第1像素讀出前述第1訊號時，保持基於來自前述電源電路之電流之電壓。
  2. 如請求項1所述之攝影元件，其中，前述第1像素具有儲存經光電轉換而成之電荷之第1光電轉換部，前述第1保持電路於藉由前述第1光電轉換部進行電荷之儲存時，保持基於來自前述電源電路之電流之電壓。
  3. 如請求項2所述之攝影元件，其具備：第2比較器電路，用以將自第2像素讀出之第2訊號轉換成數位訊號；第2保持電路，保持基於來自前述電源電路之電流之電壓；及第2電流源，將藉由保持於前述第2保持電路之電壓而產生之電流供給至前述第2比較器電路，前述第2保持電路於未自前述第2像素讀出前述第2訊號時，保持基於來自前述電源電路之電流之電壓。
  4. 如請求項3所述之攝影元件，其中，前述第1保持電路及前述第2保持電路之保持基於來自前述電源電路之電流之電壓之時序不同。
  5. 如請求項3所述之攝影元件，其中，前述第2像素具有儲存經光電轉換而成之電荷之第2光電轉換部，前述第2保持電路於藉由前述第2光電轉換部進行電荷之儲存時，保持基於來自前述電源電路之電流之電壓。
  6. 如請求項5所述之攝影元件，其中，前述第1保持電路及前述第2保持電路保持基於來自前述電源電路之電流之電壓，直至於前述第1光電轉換部及前述第2光電轉換部儲存電荷結束為止。
  7. 如請求項6所述之攝影元件，其中，前述第1光電轉換部及前述第2光電轉換部之電荷之儲存時間不同。
  8. 如請求項1所述之攝影元件，其具備：第1鎖存電路，其記憶藉由前述第1比較器電路之輸出結果而被轉換成數位訊號之前述第1訊號；前述第1鎖存電路，設置於與設置有前述第1像素之第1半導體基板不同之第2半導體基板。
  9. 如請求項8所述之攝影元件，其中，前述第1半導體基板係藉由前述第2半導體基板而積層。
  10. 如請求項3所述之攝影元件，其具備：第1鎖存電路，其記憶藉由前述第1比較器電路之輸出結果而被轉換成數位訊號之前述第1訊號；及第2鎖存電路，其記憶藉由前述第2比較器電路之輸出結果而被轉換成數位訊號之前述第2訊號，前述第1鎖存電路及第2鎖存電路設置於與設置有前述第1像素及前 述第2像素之第1半導體基板不同之第2半導體基板。
  11. 如請求項10所述之攝影元件，其中，前述第1半導體基板係藉由前述第2半導體基板而積層。
  12. 一種攝影裝置，其具備如請求項1至11中任一項所述之攝影元件。
TW107133191A 2015-09-30 2016-09-30 攝影元件及攝影裝置 TWI706674B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP2015-195284 2015-09-30
JP2015195284 2015-09-30
WOPCT/JP2016/078497 2016-09-27
??PCT/JP2016/078497 2016-09-27
PCT/JP2016/078497 WO2017057382A1 (ja) 2015-09-30 2016-09-27 撮像素子および撮像装置

Publications (2)

Publication Number Publication Date
TW201902205A true TW201902205A (zh) 2019-01-01
TWI706674B TWI706674B (zh) 2020-10-01

Family

ID=58427644

Family Applications (2)

Application Number Title Priority Date Filing Date
TW105131638A TWI640201B (zh) 2015-09-30 2016-09-30 攝影元件及攝影裝置
TW107133191A TWI706674B (zh) 2015-09-30 2016-09-30 攝影元件及攝影裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW105131638A TWI640201B (zh) 2015-09-30 2016-09-30 攝影元件及攝影裝置

Country Status (6)

Country Link
US (4) US10965892B2 (zh)
EP (1) EP3358832B1 (zh)
JP (3) JP6690651B2 (zh)
CN (2) CN108141557B (zh)
TW (2) TWI640201B (zh)
WO (1) WO2017057382A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6690651B2 (ja) * 2015-09-30 2020-04-28 株式会社ニコン 撮像素子および撮像装置
US10580809B2 (en) * 2016-12-07 2020-03-03 Stmicroelectronics (Grenoble 2) Sas Image sensor with improved settling time

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033962A (ja) 2000-05-08 2002-01-31 Sony Corp 撮像装置及びその駆動制御方法
JP2006006056A (ja) * 2004-06-18 2006-01-05 Mitsubishi Electric Corp 電流源回路およびそれを備えたデジタルアナログ変換回路ならびに画像表示装置
JP4349232B2 (ja) 2004-07-30 2009-10-21 ソニー株式会社 半導体モジュール及びｍｏｓ型固体撮像装置
JP4442515B2 (ja) 2005-06-02 2010-03-31 ソニー株式会社 固体撮像装置、固体撮像装置におけるアナログ−デジタル変換方法および撮像装置
JP4792934B2 (ja) * 2005-11-17 2011-10-12 ソニー株式会社 物理情報取得方法および物理情報取得装置
JP2007174478A (ja) * 2005-12-26 2007-07-05 Nikon Corp 固体撮像素子
JP4110193B1 (ja) * 2007-05-02 2008-07-02 キヤノン株式会社 固体撮像装置および撮像システム
US7569803B2 (en) * 2007-10-04 2009-08-04 Aptina Imaging Corporation Biasing apparatus, systems, and methods
US8659682B2 (en) * 2008-05-30 2014-02-25 Olympus Corporation Solid-state imaging apparatus
JP2009290628A (ja) * 2008-05-30 2009-12-10 Olympus Corp 固体撮像装置
JP5529613B2 (ja) 2009-04-17 2014-06-25 キヤノン株式会社 光電変換装置及び撮像システム
JP5251702B2 (ja) 2009-04-24 2013-07-31 ソニー株式会社 Ｄａ変換装置、固体撮像素子、およびカメラシステム
EP2461575A4 (en) * 2009-07-30 2013-07-31 Hamamatsu Photonics Kk SOLID STATE IMAGE CRADLE
JP5482137B2 (ja) * 2009-11-19 2014-04-23 ソニー株式会社 固体撮像装置、負荷電流源回路
JP5721405B2 (ja) * 2010-11-22 2015-05-20 キヤノン株式会社 撮像システム、その制御方法及びプログラム
JP4988075B1 (ja) * 2010-12-16 2012-08-01 パナソニック株式会社 撮像装置及び画像処理装置
JP5802432B2 (ja) 2011-05-18 2015-10-28 オリンパス株式会社 固体撮像装置、撮像装置および信号読み出し方法
JP6037178B2 (ja) 2011-12-14 2016-12-07 パナソニックＩｐマネジメント株式会社 固体撮像装置及び撮像装置
CN109742098A (zh) * 2012-11-22 2019-05-10 株式会社尼康 拍摄元件及拍摄单元
WO2014097857A1 (ja) 2012-12-20 2014-06-26 ソニー株式会社 撮像素子、撮像装置、電子機器、閾値算出装置および撮像方法
TWI659652B (zh) * 2013-08-05 2019-05-11 新力股份有限公司 攝像裝置、電子機器
JP2015139081A (ja) * 2014-01-22 2015-07-30 ソニー株式会社 イメージセンサ、駆動方法、及び、電子機器
TWI672952B (zh) 2014-03-06 2019-09-21 日商新力股份有限公司 影像擷取器件、控制方法及影像擷取裝置
JPWO2016151837A1 (ja) * 2015-03-26 2018-01-18 オリンパス株式会社 固体撮像装置
JP6690651B2 (ja) * 2015-09-30 2020-04-28 株式会社ニコン 撮像素子および撮像装置
EP3358829B1 (en) * 2015-09-30 2020-09-09 Nikon Corporation Image-capturing element, image-capturing device, and electronic apparatus

Also Published As

Publication number Publication date
JP6935626B2 (ja) 2021-09-15
CN112153312B (zh) 2024-02-02
US20200021757A1 (en) 2020-01-16
US11012644B2 (en) 2021-05-18
JPWO2017057382A1 (ja) 2018-07-19
JP6690651B2 (ja) 2020-04-28
JP2020114020A (ja) 2020-07-27
CN108141557B (zh) 2020-10-27
US20230292018A1 (en) 2023-09-14
US20190058838A1 (en) 2019-02-21
EP3358832A4 (en) 2019-02-27
TWI640201B (zh) 2018-11-01
TWI706674B (zh) 2020-10-01
WO2017057382A1 (ja) 2017-04-06
US11696047B2 (en) 2023-07-04
US10965892B2 (en) 2021-03-30
TW201722138A (zh) 2017-06-16
US20210314506A1 (en) 2021-10-07
CN112153312A (zh) 2020-12-29
JP2021182770A (ja) 2021-11-25
CN108141557A (zh) 2018-06-08
EP3358832B1 (en) 2020-10-21
EP3358832A1 (en) 2018-08-08
JP7136292B2 (ja) 2022-09-13

Similar Documents

Publication Publication Date Title
KR101340112B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치
US10609320B2 (en) Photoelectric conversion device and method of driving photoelectric conversion device
TW201340708A (zh) 固體攝像裝置及電子機器
US20230292018A1 (en) Image sensor and image-capturing device
KR102344590B1 (ko) 촬상 장치 및 그 제어 방법
JP2013183380A (ja) 撮像素子、撮像素子の駆動方法及び撮像システム
TW201722140A (zh) 攝影元件、攝影裝置、及電子機器
JP6600202B2 (ja) 撮像装置、撮像システム及び撮像装置の駆動方法
KR20160023271A (ko) nPD 구조의 WDR 픽셀 어레이를 포함하는 이미징 장치의 단위 픽셀 타이밍 제어 방법
KR101895982B1 (ko) 픽셀의 구동방법 및 이를 이용하는 cmos 이미지센서
US10009561B2 (en) Driving method of imaging apparatus, imaging apparatus, and imaging system
WO2018124054A1 (ja) 撮像装置及びその制御方法
JP2020057882A (ja) 撮像装置
JP6157291B2 (ja) 撮像装置およびその制御方法、撮像システム、プログラム、記憶媒体
JP5311927B2 (ja) 撮像装置、撮像方法
WO2015159729A1 (ja) 撮像素子、制御方法、プログラム、および電子機器
JP2023156437A (ja) 撮像素子
JP2021193700A (ja) 固体撮像素子および固体撮像素子の制御方法
JP2016039406A (ja) 固体撮像素子及び撮像装置